JPWO2014020648A1 - 電子デバイス - Google Patents

Abstract

本発明は、機能素子やその周辺回路の配置エリアの面積を狭くすることなく、接合材料の機能素子やその周辺回路への接触を防止することを課題としたものである。本発明は、流動性を有する接合材料（Ｍ）により、ＭＥＭＳ素子（２）を搭載したＭＥＭＳ基板（３）と、ＣＭＯＳ基板（４）と、を相互の接合面（１２、４１）において接合して成る電子デバイス（１）であって、ＭＥＭＳ基板（３）は、基板本体（２１）から凸設され、接合面（４１）を有する接合凸部（３１）と、接合凸部とＭＥＭＳ素子との間に配設された間隙形成部（３２）と、を有し、間隙形成部は、接合凸部から延びる複数の支持片（４２）により、接合凸部に支持されると共に、その壁面と接合凸部との間に、接合面からＭＥＭＳ素子側にはみ出した接合材料を受容可能な受容間隙を形成することを特徴とする。

Description

本発明は、半導体素子やＭＥＭＳ素子等の機能素子を搭載した第１の基板に対し、第２の基板を接合して成る電子デバイスに関するものである。

従来、この種の電子デバイスとして、ＭＥＭＳ構造体を有したＭＥＭＳ基板と、ＭＥＭＳ構造体を制御する集積回路を有したＣＭＯＳ基板と、ＭＥＭＳ基板とＣＭＯＳ基板とを接合封止する接合部と、を有し、２つの基板が接合されてパッケージ化したものが知られている（特許文献１参照）。この接合部は、ＭＥＭＳ基板に突設された接合突部と、接合突部に成膜された共晶合金と、で構成されている。そして、共晶合金により、接合突部の接合面とＣＭＯＳ基板の接合面とを共晶接合することで、ＭＥＭＳ基板とＣＭＯＳ基板とを接合している。

特許第４８１３２８号公報

ところで、このような構成では、両基板を接合する時に、溶融して流動化した共晶合金が接合面からはみ出してしまう場合がある。特に、接合面同士の近接距離に一定の誤差がある場合、この誤差を受容するように、多めに共晶合金を配置しておく必要がある。その結果、余剰の共晶合金が接合面からはみ出してしまう場合があった。そして、共晶合金が接合面からはみ出すと、搭載されたＭＥＭＳ構造体やその周辺回路に共晶合金が接触（付着）し、ＭＥＭＳ構造体の故障を引き起こしてしまう問題がある。
よって、上記従来の構成では、共晶合金のはみ出しを考慮し、ＭＥＭＳ構造体やその周辺回路を接合面から十分に引き離して配置する必要がある。すなわち、ＭＥＭＳ構造体やその周辺回路の配置エリアが制約され、当該配置エリアの面積を、広く取ることができない、あるいは電子デバイスが大型化してしまうという問題があった。

本発明は、機能素子やその周辺回路の配置エリアの面積を狭くすることなく、接合材料の、機能素子やその周辺回路への接触を防止することができる電子デバイスを提供することを課題としている。

本発明の電子デバイスは、流動性を有する接合材料により、機能素子を搭載した第１の基板と、第２の基板と、を相互の接合面において接合して成る電子デバイスであって、第１の基板および第２の基板の少なくとも一方は、基板本体から相互の対面側に凸設され、接合面を有する接合凸部と、接合凸部と機能素子との間に配設された壁体と、を有し、壁体は、接合凸部から延びる支持片により、接合凸部に支持されると共に、その壁面と接合凸部との間に、接合面から機能素子側にはみ出した接合材料を受容可能な受容間隙を形成することを特徴とする。

この構成によれば、壁体により、接合凸部との間に受容間隙（受容空間）を形成することで、接合面からはみ出した接合材料が当該受容間隙に流れ込んで受容される。よって、接合材料が機能素子側に流れていくことがない。そのため、機能素子やその周辺回路の配置エリアの面積を狭くすることなく、接合材料が機能素子やその周辺回路に接触するのを防止することができる。言い換えれば、機能素子やその周辺回路の配置エリアの面積を広く取ることができる。さらに、壁体が、接合凸部に支持されているので、壁体を自立させる必要がなく、自立に必要な厚さ（剛性）を必要としない。すなわち、壁体を極力薄くすることができるので、機能素子やその周辺回路の配置エリアの面積をより広く取ることができる。なお、ここにいう「接合材料」は、共晶合金を含む広義の接着剤を示す概念である。また、ここにいう「間隙」とは、両部材の間に空気もしくは真空しかない、いわゆる空隙を示す概念である。さらに、ここにいう「機能素子」は、ＭＥＭＳ素子および半導体素子を含む概念である。

この場合、壁体は、その少なくとも一部が基板本体からリリースしていることが好ましい。

この構成によれば、壁体と基板本体とのリリース部分が空気穴となるため、接合材料の流れ込む時に当該リリース部分から内部雰囲気が逃げ、接合材料を受容間隙に効果的に（スムーズに）流れ込ませることができる。

この場合、受容間隙は、接合材料により毛細管現象が生じる幅寸法に形成されていることが好ましい。

この構成によれば、受容間隙上で毛細管現象が生じるため、接合材料が受容間隙にスムーズに流れ込んでいき（吸収され）、受容間隙上にとどまる。また、接合時の第１の基板および第２の基板の姿勢を問わずに、接合材料を受容間隙に吸収させることできる。これにより、接合面からはみ出した接合材料を効率良く受容することができ、機能素子やその周辺回路への接触を確実に防止することができる。

この場合、接合凸部は、機能素子を囲繞するように平面方形に形成され、接合凸部の少なくとも１の隅部に対応する受容間隙は、それ以外の部分の受容間隙に比して広幅に形成されていることが好ましい。

平面方形の接合凸部に対し、単に受容間隙を平面方形に形成すると、隅部（コーナー）に接合材料が集まりやすく、且つ接合材料が過剰になりやすいので、当該隅部で接合材料を受容しきれなくなる場合がある。
これに対し、上記の構成によれば、隅部の受容間隙を、他の部分に比して広く形成することで、隅部においても接合材料を好適に受容することができる。

この場合、接合材料は、共晶合金であることが好ましい。

この構成によれば、共晶合金による共晶接合によって、第１の基板と第２の基板とを封止状態（真空封止）で接合することができる。また、共晶合金の一方を含アルミニウムとすれば、両基板の接合と両基板間の回路接続とを同時に行うことができ、電子デバイスを容易に製造することができる。

この場合、第２の基板には、機能素子を制御する集積回路が搭載されていることが好ましい。

この構成によれば、接合材料が機能素子側に流れていくことがないため、両基板に機能素子と集積回路とが配設された電子デバイスにおいて、第１の基板の機能素子やその周辺回路の配置エリアのみならず、第２の基板の集積回路の配置エリアについても、広く取ることができる。

（ａ）は、本発明の一実施形態に係る電子デバイスを模式的に表した外観斜視図である。（ｂ）は、接合前のＭＥＭＳ基板およびＣＭＯＳ基板を模式的に表した斜視図である。 図１におけるＡ−Ａ’線断面図である。 接合部廻りを表した拡大平面図である。 電子デバイスの製造方法を表した説明図である。 接合面からはみ出した接合材料の挙動を表した図である。 接合部の変形例を表した拡大平面図である。 電子デバイスの変形例を表した平面図である。

以下、添付の図面を参照し、本発明の一実施形態に係る電子デバイスについて説明する。この電子デバイスは、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子を内蔵したＭＥＭＳデバイスであり、２つの基板を貼り合わせて成るＭＥＭＳパッケージである。本電子デバイスは、流動化して接合面からはみ出した接合材料が、ＭＥＭＳ素子やその周辺回路に接触するのを好適に防止することができる接合構造を有している。

図１および図２に示すように、電子デバイス１は、ＭＥＭＳ素子（機能素子）２を搭載するＭＥＭＳ基板（第１の基板）３と、ＭＥＭＳ基板３に接合され、ＭＥＭＳ素子２を制御する集積回路１１を搭載するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）基板（第２の基板）４と、を備えている。すなわち、電子デバイス１は、接合材料Ｍにより、対向させたＭＥＭＳ基板３とＣＭＯＳ基板４とを、相互の接合面において接合して成る。ＭＥＭＳ基板３は、ＭＥＭＳ素子２を収容する中空部５を有し、ＣＭＯＳ基板４は、当該中空部５を封止・閉塞してＭＥＭＳ素子２を覆う蓋体として機能する。なお、ＭＥＭＳ素子２は、例えば、加速度センサー素子、角速度センサー素子、赤外線センサー素子、磁気センサー素子および音響センサー素子等である。また、図１においては、ＭＥＭＳ素子２および集積回路１１の図示を省略している。

接合材料Ｍは、共晶合金で構成されている。具体的には、接合材料Ｍは、アルミニウムとゲルマニウムとを共晶させたアルミニウム・ゲルマニウム合金で構成されている。接合材料Ｍは、両基板３、４を接合するのみならず、両基板３、４を封止し且つ導通する役割を担っている。また、接合材料Ｍは、両基板３、４の接合面１２、４１間において、成膜された含アルミニウム層およびゲルマニウム層を加熱・加圧し共晶反応させて形成されている。

ＣＭＯＳ基板４は、シリコン（Ｓｉ）で構成されたシリコン基板であり、半導体製造技術により、集積回路１１が形成されている。集積回路１１は、ＭＥＭＳ基板３のＭＥＭＳ素子２に電気的に接続されてＭＥＭＳ素子２を制御するものであり、外部から入出力の信号線が接続されるようになっている（図示省略）。ＣＭＯＳ基板４においては、後述するＭＥＭＳ基板３の接合凸部３１に対面する領域が、ＣＭＯＳ基板４の接合面１２となっている。よって、中央に形成された集積回路１１を囲繞する領域が、ＣＭＯＳ基板４の接合面１２を成す。なお、ＭＥＭＳ基板２の接合凸部３１（接合面４１）には、ＭＥＭＳ基板３およびＣＭＯＳ基板４を導通させる電極パッド（図示省略）が形成されている。すなわち、導通性材料で構成された接合材料Ｍにより、当該電極パッドを介して、両基板３、４の同電位化および、集積回路１１とＭＥＭＳ素子２との回路接続（電気的接続）が行われる。

ＭＥＭＳ基板３は、シリコン（Ｓｉ）で構成されたシリコン基板であり、ＭＥＭＳ技術により、ＭＥＭＳ素子２が形成されている。ＭＥＭＳ基板３は、表面をＭＥＭＳ素子２の搭載面２１ａとする基板本体２１と、基板本体２１上に配設された接合部２２と、を有している。すなわち、ＭＥＭＳ基板３においては、中央に配置したＭＥＭＳ素子２を囲繞するように、接合面１２を有する接合部２２が配設されている。その結果、ＭＥＭＳ基板３は、全体として中央を掘り込んだ構成となっている。

図２および図３に示すように、接合部２２は、ＭＥＭＳ素子２を囲繞するように、基板本体２１上に立設された平面視方形環状（平面方形）の接合凸部３１と、接合凸部３１とＭＥＭＳ素子２との間に配設され、接合凸部３１の側面３１ａとの間に接合材料Ｍの受容間隙３２（受容空間）を形成する間隙形成部（壁体）３３と、を有している。当該受容間隙３２によって、接合面１２、４１からはみ出した接合材料Ｍが受容され、接合材料ＭのＭＥＭＳ素子２やその周辺回路への接触が防止される構造となっている。

接合凸部３１は、絶縁層３４を介して基板本体２１上に配設されており、且つ基板本体２１からＣＭＯＳ基板４側（対面側）に凸設されている。すなわち、接合凸部３１の厚みによって、ＭＥＭＳ素子２を収容する上記中空部５が構成されている。そして、接合凸部３１の上面（基板厚み方向におけるＣＭＯＳ基板４側の端面）が、ＭＥＭＳ基板３の接合面４１（封止面）となっている。両基板３、４の接合時には、接合材料Ｍを介して、当該接合凸部３１の接合面４１と、ＣＭＯＳ基板４の表面（接合面１２）とを対面させた状態で共晶接合される。これにより、両基板３、４間が真空封止される。

間隙形成部３３は、薄厚の壁体で構成されており、その壁面と接合凸部３１の側面３１ａとの間に、両基板３、４の接合面１２、４１からＭＥＭＳ素子２側にはみ出した接合材料Ｍを受容可能な受容間隙３２を形成する。間隙形成部３３は、接合凸部３１の側面３１ａに沿って延在しており、全体として平面方形を成している。また、間隙形成部３３の高さは、接合凸部３１より低く形成されており、ＭＥＭＳ素子２の高さと同一高さに形成されている。よって、間隙形成部３３の上面（基板厚み方向の端面）は、接合面４１より低く形成されている。

さらに、間隙形成部３３は、ＭＥＭＳ素子２の搭載面２１ａからリリースした状態で、接合凸部３１から延びる複数の支持片４２により支持されている。すなわち、間隙形成部３３は、当該搭載面２１ａから２μｍだけ浮いた状態で支持されている。複数の支持片４２は、間隙形成部３３の延在方向に１２０μｍピッチで形成されており、また、高さ寸法（基板厚み方向の寸法）が間隙形成部３３の高さ寸法と一致している。よって、間隙形成部３３は、複数の支持片４２により、高さ方向全域で接合凸部３１の側面３１ａに連結されている。また、複数の支持片４２は、導電性を有しているため、接合凸部３１および間隙形成部３３は、同電位となっている。なお、間隙形成部３３および複数の支持片４２は、エッチング処理によって一体に形成されている。また、間隙形成部３３のリリースプロセスは、ＭＥＭＳ素子２における可動部のリリースプロセス（犠牲層の除去）と一体に行われることが好ましい。

受容間隙３２は、上記接合材料Ｍにおいて、毛細管現象が生じる幅寸法に形成されている。具体的には、幅寸法が１０μｍとなるように形成されており、受容間隙３２の容積は、接合面１２、４１からはみ出した接合材料Ｍを受容するのに十分な容積になっている。また、受容間隙３２は、複数の支持片４２によって、接合凸部３１および間隙形成部３３の延在方向において、１２０μｍピッチで分割（区画）されている。なお、受容間隙３２において接合材料Ｍの毛細管現象を生じさせるのに、幅寸法ではなく、当該分割ピッチを調整するようにしても良い。

ここで図４を参照して、電子デバイス１の製造方法について説明する。この製造方法では、ウェハー状態のまま一括して接合した後、各電子デバイス１に分断（分割）するウェハー・レベル・パッケージ技術を用いて行われる。

まず、シリコン基板上に多数の集積回路１１を形成されたＣＭＯＳ基板ウェハー５１を用意する（図４（ａ））。一方で、シリコン基板上に多数のＭＥＭＳ素子２と、接合部２２とを形成したＭＥＭＳ基板ウェハー５２を用意する（図４（ｂ））。このＣＭＯＳ基板ウェハー５１が分割後のＣＭＯＳ基板４となり、このＭＥＭＳ基板ウェハー５２が分割後のＭＥＭＳ基板３となる。

次に、ＭＥＭＳ基板ウェハー５２の接合面４１に、接合材料Ｍとなる含アルミニウム層およびゲルマニウム層を成膜する（図４（ｃ））。そして、ＭＥＭＳ基板ウェハー５２を、ＣＭＯＳ基板ウェハー５１に対向させて共晶接合する。すなわち、ＭＥＭＳ基板ウェハー５２を表裏反転させ、ＣＭＯＳ基板ウェハー５１の接合面１２に、ＭＥＭＳ基板ウェハー５２の接合面４１を突き合せる。そして、真空環境下で両ウェハー５１、５２側から加熱し、ＭＥＭＳ基板ウェハー５２側から加圧を行う。これにより、成膜されたゲルマニウム層が含アルミニウム層との境界面において共晶反応を起こし、アルミニウム−ゲルマニウム合金（共晶合金）が生成され、両基板ウェハー５１、５２が共晶接合される（図４（ｄ））。

このとき、溶融して流動化した接合材料Ｍ（共晶合金）が、接合面１２、４１からはみ出す場合があるが、はみ出した接合材料Ｍが受容間隙３２に受容される。具体的には、図５に示すように、はみ出した接合材料Ｍが受容間隙３２に近接すると、当該接合材料Ｍが毛細管現象により受容間隙３２に（上方に）吸収されて入り込んでいき（接合材料Ｍの界面が上昇していき）、受容間隙３２内にとどまる。

両基板３、４を接合したら、接合状態のＭＥＭＳ基板ウェハー５２およびＣＭＯＳ基板ウェハー５１をダイシングして、電子デバイス１単位（チップ単位）に分割する（図４（ｅ））。これにより、複数の電子デバイス１が製造される。

以上の構成によれば、間隙形成部３３により、接合凸部３１の側面３１ａとの間に受容間隙３２を形成することで、接合面１２、４１からはみ出した接合材料Ｍが当該受容間隙３２に流れ込んで受容される。よって、接合材料ＭがＭＥＭＳ素子２側に流れていくことがない。そのため、ＭＥＭＳ素子２やその周辺回路の配置エリアの面積を狭くすることなく、接合材料ＭがＭＥＭＳ素子２やその周辺回路に接触するのを防止することができる。言い換えれば、ＭＥＭＳ素子２やその周辺回路の配置エリアの面積を広く取ることができる。さらに、間隙形成部３３が、接合凸部３１に支持されているので、間隙形成部３３を自立させる必要がなく、自立に必要な厚さ（剛性）を必要としない。すなわち、間隙形成部３３を極力薄くすることができるので、ＭＥＭＳ素子２やその周辺回路の配置エリアの面積をより広く取ることができる。またさらに、接合凸部３１から延びる導電性の支持片４２により、間隙形成部３３を支持するため、接合凸部３１と間隙形成部３３とを同電位にすることができる。

また、間隙形成部３３が、ＭＥＭＳ素子２の搭載面２１ａ（ＭＥＭＳ基板３の基板本体２１）からリリースされていることで、間隙形成部３３と搭載面２１ａとのリリース部分が空気穴となるため、接合材料Ｍの流れ込む時に当該リリース部分から内部雰囲気が逃げ、接合材料Ｍを受容間隙３２に効果的に（スムーズに）流れ込ませることができる。

さらに、受容間隙３２が、接合材料Ｍにより毛細管現象が生じる幅寸法に形成されていることで、受容間隙３２上で毛細管現象が生じるため、接合材料Ｍが受容間隙３２にスムーズに流れ込んでいき（吸収され）、受容間隙３２上にとどまる。また、接合時のＭＥＭＳ基板３およびＣＭＯＳ基板４の姿勢を問わずに、接合材料Ｍを受容間隙３２に吸収させることできる。これにより、接合面４１からはみ出した接合材料Ｍを効率良く受容することができ、ＭＥＭＳ素子２やその周辺回路への接触を確実に防止することができる。

またさらに、流動性を有する接合材料Ｍとして共晶合金を用いることによって、両基板３、４を封止状態（真空封止）で接合することができる。また、共晶合金の一方を含アルミニウムとすることで、両基板３、４の接合と両基板３、４間の回路接続とを同時に行うことができ、電子デバイス１を容易に製造することができる。

なお、本実施形態においては、受容間隙３２の幅寸法を、接合凸部３１および間隙形成部３３の延在方向全域で同一になるように形成する構成であったが、図６に示すように、接合凸部３１の各隅部（コーナー）に対応する受容間隙３２を、それ以外の部分の受容間隙３２に比して広幅に形成する構成であっても良い。かかる構成によれば、各隅部においても接合材料Ｍを好適に受容することができる。なお、かかる場合、すべての隅部に対応する受容間隙３２をそれ以外の部分に比して広幅に形成しても良いし、すべての隅部のうちの一部の隅部をそれ以外の部分に比して広幅に形成しても良い。

また、本実施形態においては、ＭＥＭＳ素子２を囲繞する接合部２２、すなわち封止部（シール部）として機能する接合部２２に、本発明を適用したが、封止部として機能しない接合部２２に、本発明を適用しても良い。

さらに、本実施形態においては、間隙形成部３３を、ＭＥＭＳ素子２の搭載面２１ａから完全にリリースさせる構成であったが、間隙形成部３３の一部のみを、ＭＥＭＳ素子２の搭載面２１ａからリリースさせる構成であっても良い。例えば、間隙形成部３３の延在方向中間部のみを、搭載面２１ａからリリースさせる構成であっても良いし、間隙形成部３３の延在方向端部のみを、搭載面２１ａからリリースさせる構成であっても良い。

またさらに、本実施形態においては、ＭＥＭＳ基板３が、接合部２２を有する構成であったが、ＣＭＯＳ基板４が、接合部２２を有するであっても良い。ひいては、ＭＥＭＳ基板３およびＣＭＯＳ基板４の両方が、接合部２２を有する構成であっても良い。

また、本実施形態においては、単一のＭＥＭＳ素子２を搭載した電子デバイス１に本発明を適用したが、図７に示すように、２個のＭＥＭＳ素子２を搭載した電子デバイス１に本発明を適用しても良い。かかる場合、同図に示すように、２個のＭＥＭＳ素子２の間に位置する接合凸部３１においては、両側の側面３１ａに間隙形成部３３を配設する。

さらに、本実施形態においては、機能素子としてＭＥＭＳ素子２を搭載した電子デバイス１に、本発明を適用したが、機能素子として半導体素子を搭載した電子デバイス１に、本発明を適用しても良い。

またさらに、本実施形態においては、ＭＥＭＳ基板３に接合される第２の基板が、ＣＭＯＳ基板４であったが、バイポーラ（Ｂｉｐｏｌａｒ）基板であっても良いし、バイポーラとＣＭＯＳとを混載したＢｉ−ＣＭＯＳ基板であっても良い。ひいては、当該第２の基板が集積回路１１を搭載しない基板であっても良い。

１：電子デバイス、 ２：ＭＥＭＳ素子、 ３：ＭＥＭＳ基板、 ４：ＣＭＯＳ基板、 １１：集積回路、 １２：接合面、 ２１：基板本体、 ３１：接合凸部、 ３２：受容間隙、 ３３：間隙形成部、 ４１：接合面、 ４２：支持片、 Ｍ：接合材料

本発明の電子デバイスは、流動性を有する接合材料により、機能素子を搭載した第１の基板と、第２の基板と、を相互の接合面において接合して成る電子デバイスであって、第１の基板および第２の基板の少なくとも一方は、基板本体から相互の対面側に凸設され、接合面を有する接合凸部と、接合凸部と機能素子との間に配設されると共に、その少なくとも一部が基板本体からリリースしている壁体と、を有し、壁体は、接合凸部から延びる支持片により、接合凸部に支持されると共に、その壁面と接合凸部との間に、接合面から機能素子側にはみ出した接合材料を受容可能な受容間隙を形成することを特徴とする。

この構成によれば、壁体により、接合凸部との間に受容間隙（受容空間）を形成することで、接合面からはみ出した接合材料が当該受容間隙に流れ込んで受容される。よって、接合材料が機能素子側に流れていくことがない。そのため、機能素子やその周辺回路の配置エリアの面積を狭くすることなく、接合材料が機能素子やその周辺回路に接触するのを防止することができる。言い換えれば、機能素子やその周辺回路の配置エリアの面積を広く取ることができる。さらに、壁体が、接合凸部に支持されているので、壁体を自立させる必要がなく、自立に必要な厚さ（剛性）を必要としない。すなわち、壁体を極力薄くすることができるので、機能素子やその周辺回路の配置エリアの面積をより広く取ることができる。なお、ここにいう「接合材料」は、共晶合金を含む広義の接着剤を示す概念である。また、ここにいう「間隙」とは、両部材の間に空気もしくは真空しかない、いわゆる空隙を示す概念である。さらに、ここにいう「機能素子」は、ＭＥＭＳ素子および半導体素子を含む概念である。
また、壁体と基板本体とのリリース部分が空気穴となるため、接合材料の流れ込む時に当該リリース部分から内部雰囲気が逃げ、接合材料を受容間隙に効果的に（スムーズに）流れ込ませることができる。

またさらに、本実施形態においては、ＭＥＭＳ基板３が、接合部２２を有する構成であったが、ＣＭＯＳ基板４が、接合部２２を有する構成であっても良い。ひいては、ＭＥＭＳ基板３およびＣＭＯＳ基板４の両方が、接合部２２を有する構成であっても良い。

Claims (6)

1. 流動性を有する接合材料により、機能素子を搭載した第１の基板と、第２の基板と、を相互の接合面において接合して成る電子デバイスであって、
   前記第１の基板および前記第２の基板の少なくとも一方は、基板本体から相互の対面側に凸設され、前記接合面を有する接合凸部と、
   前記接合凸部と前記機能素子との間に配設された壁体と、を有し、
   前記壁体は、前記接合凸部から延びる支持片により、前記接合凸部に支持されると共に、その壁面と前記接合凸部との間に、前記接合面から前記機能素子側にはみ出した接合材料を受容可能な受容間隙を形成することを特徴とする電子デバイス。
2. 前記壁体は、その少なくとも一部が前記基板本体からリリースしていることを特徴とする請求項１に記載の電子デバイス。
3. 前記受容間隙は、前記接合材料により毛細管現象が生じる幅寸法に形成されていることを特徴とする請求項１に記載の電子デバイス。
4. 前記接合凸部は、前記機能素子を囲繞するように平面方形に形成され、
   前記接合凸部の少なくとも１の隅部に対応する前記受容間隙は、それ以外の部分の前記受容間隙に比して広幅に形成されていることを特徴とする請求項１に記載の電子デバイス。
5. 前記接合材料は、共晶合金であることを特徴とする請求項１に記載の電子デバイス。
6. 前記第２の基板には、前記機能素子を制御する集積回路が搭載されていることを特徴とする請求項１に記載の電子デバイス。

Images