CN101369564A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101369564A
CN101369564A CNA2008101250526A CN200810125052A CN101369564A CN 101369564 A CN101369564 A CN 101369564A CN A2008101250526 A CNA2008101250526 A CN A2008101250526A CN 200810125052 A CN200810125052 A CN 200810125052A CN 101369564 A CN101369564 A CN 101369564A
Authority
CN
China
Prior art keywords
semiconductor device
angle
side terminal
terminal
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101250526A
Other languages
English (en)
Other versions
CN101369564B (zh
Inventor
高山义树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101369564A publication Critical patent/CN101369564A/zh
Application granted granted Critical
Publication of CN101369564B publication Critical patent/CN101369564B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件，该半导体器件通过使各角的侧面端子(3)的高度比各边的侧面端子(4)的高度更高，在由于小型化等原因各边的侧面端子(4)的高度变得比以往低的情况下，在安装基板上进行焊锡安装的时候，也可以在大幅影响可靠性的各角的侧面端子(3)和安装基板的端子间充分形成焊脚(11)，可以提高在安装基板上进行焊锡安装的可靠性。

Description

半导体器件
技术领域
本发明涉及一种组件侧面具备侧面端子的半导体器件。
背景技术
近年来，电子仪器的小型化在进一步加速，电子仪器使用的半导体器件也不例外，需要进一步小型化。例如，在以往的光学器件中，有在凹状的组件容纳光学元件，利用保护玻璃等(以下称为透明构件)封住开口的结构。借助于透明构件的粘结宽度缩小，加上从透明构件的外形到组件外形的距离缩小，而且缩小凹状的侧壁部(以下称为凸缘)的宽度，进一步谋求小型化。另外，对于这样的结构，揭示了在光学元件上直接粘结透明构件，容纳在凹状的组件中的结构的光学器件，谋求更加小型化。
以往的在凹状的组件内容纳光学元件，缩小透明构件的粘结宽度，加上从透明构件的外形到组件外形的距离缩小，而且缩小凹状凸缘的宽度，谋求小型化的结构，或者在光学元件上直接粘结透明构件，容纳在凸缘缩小的凹状的组件中谋求小型化的结构的光学器件，在安装于基板时，背面形成的背面端子和基板的端子连接。然而，由于只用背面端子和基板连接安装强度不够，所以有时在组件的各个边上设置与背面端子相连的侧面端子，进行焊锡安装，在侧面端子上形成焊脚。并且，在这种情况下也存在着以往的侧面端子高度不够，有时无法形成能确保有充分可靠性的安装强度的焊脚的问题。
例如，在将分别设置内部布线层的陶瓷叠层形成凹状组件的情况下，为使叠层间的布线互相导通，形成贯通孔。于是，由于该贯通孔与形成侧面端子的贯通部(以下称为划线(キャスタレ—ション))的距离变短时，会在强度上产生问题，为了确保两者的距离，有必要在与在上层形成的贯通孔的距离不会在强度上形成问题的下层或者没有贯通孔的层上形成划线，形成侧面端子。因此，侧面端子的高度与以往相比大幅缩短，在将半导体器件焊锡安装于安装基板时，存在着在侧面端子和安装基板的端子间无法充分形成焊脚，焊脚容易断开，可靠性低的问题。
另外，作为提高安装可靠性的方法，揭示了使端子列的两端的端子比其他的端子宽的方法。但是在这种情况下，也存在着侧面端子的高度一旦降低，在侧面端子和安装基板的端子间无法充分形成焊脚，焊脚容易断开，可靠性低下的问题。
发明内容
本发明是为解决上述问题而作出的，目的在于即使在小型化的半导体器件中，也确保在安装基板上进行焊锡安装的充分可靠性。
为了达到上述目的，本发明的半导体器件是将芯片封装在组件内而成的半导体器件，其特征是，具有在所述组件侧面的各个边上设置，形成外部端子的多个第1侧面端子、以及比在所述组件侧面的1个或者多个角上设置，形成外部端子的所述第1侧面端子的高度更高的第2侧面端子。
另外，其特征是所述第1侧面端子形成于在所述组件侧面设置的划线上。
另外，是将芯片封装在组件内而成的半导体器件，其特征是具有只在所述组件侧面的1个或者多个角上设置，形成外部端子的第2侧面端子。
另外，其特征是将所述第2侧面端子设置在4个角内，对角线上相对的2个地方的角上。
另外，其特征是所述第2侧面端子形成为设置的所述组件侧面的角上的缺口。
另外，其特征是所述组件将陶瓷叠层形成凹状，并利用盖体封装。
另外，其特征是所述组件为透明构件。
另外，其特征是所述组件将陶瓷叠层形成凹状，在所述芯片的上表面直接粘结透明构件，所述芯片容纳在所述组件中，所述芯片和所述透明构件的周边填充树脂封装形成。
另外，其特征是所述芯片为光学元件。
附图说明
图1A是说明第1实施形态的半导体器件的结构的图。
图1B是说明第1实施形态的半导体器件的结构的图。
图1C是说明第1实施形态的半导体器件的结构的图。
图1D是说明第1实施形态的半导体器件的结构的图。
图1E是说明第1实施形态的半导体器件的结构的图。
图1F是说明第1实施形态的半导体器件的结构的图。
图1G是说明第1实施形态的半导体器件的结构的图。
图2A是说明第2实施形态的半导体器件的结构的图。
图2B是说明第2实施形态的半导体器件的结构的图。
图2C是说明第2实施形态的半导体器件的结构的图。
图2D是说明第2实施形态的半导体器件的结构的图。
图3A是说明第3实施形态的半导体器件的结构的图。
图3B是说明第3实施形态的半导体器件的结构的图。
图3C是说明第3实施形态的半导体器件的结构的图。
图3D是说明第3实施形态的半导体器件的结构的图。
图4A是说明本发明的半导体器件中的缺口形状的图。
图4B是说明本发明的半导体器件中的缺口形状的图。
图4C是说明本发明的半导体器件中的缺口形状的图。
图4D是说明本发明的半导体器件中的缺口形状的图。
图4E是说明本发明的半导体器件中的缺口形状的图。
具体实施方式
本发明的特征是，采用在半导体器件的组件的角上设置侧面端子，同时该端子的高度比各个边的侧面端子的高度更高的结构，角上的侧面端子的高度形成为在半导体器件安装时能确保焊锡连接的可靠性的焊脚的高度。通常，半导体器件很容易从半导体器件的角部剥离，但是借助于本发明的结构，即使由于小型化等原因，各个边的侧面端子的高度变得比以往低的情况下，在焊锡安装于安装基板时，也可以在对可靠性有很大影响的角上的侧面端子与安装基板的端子间充分形成焊脚，可以提高在安装基板上焊锡安装的可靠性。
例如，组件由陶瓷叠层形成时，为了形成边上的侧面端子而设置划线等情况下，为了确保强度上需要的离贯通孔的距离，有时候不能在层叠的陶瓷的上层部分设置划线，只能在下层设置划线，因此有时不能确保可以形成充分的焊脚的边的侧面端子高度。相反，通常内部布线以及使内部布线导通的贯通孔无法形成至组件的角部，因此组件的角上的侧面端子与组件的内部端子的距离比各个边的侧面端子更长，可以充分确保在强度上需要的，与贯通孔的距离，可以设置充分确保焊脚的高度。
下面参照附图说明本发明的实施形态。另外，附图是概略图，附图表示的构件的尺寸以及个数与实际器件不同。另外，下面各实施形态的说明中，光学器件是半导体器件的一个例子。
(第1实施形态)
下面参照图1A、图1B、图1C、图1D、图1E、图1F、图1G、图4A、图4B、图4C、图4D说明本发明的第1实施形态的光学器件的结构。图1是说明第1实施形态的半导体器件的结构的图。图1A是表示本实施形态的光学器件100的结构的平面图。图1B是侧面图，图1C表示图1A的A-A’剖面图，图1D表示底面图。另外，图1E表示光学器件100安装于安装基板9，图1F表示图1E所示的B-B’剖面图。图1G表示光学器件100安装于安装基板9时的侧面图。并且，图4A、图4B、图4C、图4D是说明本发明的半导体器件中的缺口形状的图。
如1A、图1B、图1C、图1D所示，本实施形态的光学器件100的特征是，在组件101中容纳芯片8，上表面用透明构件2密封，作为外部端子，由各个边的侧面端子4、各个边的背面端子6、角上的侧面端子3、以及角上的背面端子5构成。角上的侧面端子3的高度比各个边的侧面端子4的高度更高。组件101是凹状的，由例如陶瓷层叠形成。另外，光学器件的情况下上表面用透明构件2密封，在其他情况下可以用适当的盖体将上表面加以密封。
借助于这样的结构，如图1E以及图1F所示，将光学器件100用焊锡安装于安装基板9时，即使各个边的侧面端子4的高度不足，各个边的侧面端子4和安装基板9的端子10之间不能充分形成焊脚11的情况下，如图1G所示，由于对可靠性有很大影响的角上的外部端子的角上的侧面端子3较高，可以在角上的侧面端子3和安装基板9的端子10之间充分形成焊脚11，可以提高焊锡安装的可靠性。
这里，各个边的侧面端子4也可以直接在组件101的侧面形成，但是也可以如图4(a)所示，在侧面上形成的划线13上形成。另外，划线13可以从上面到下面贯通，也可以只在形成各边的侧面端子4的范围内形成而不贯通。
另外，在形成角上的侧面端子3的角部也可以设置角的缺口7，角的缺口7如图1D以及图4B、图4C所示，可以形成为剖面为圆弧状的倒R(图1D)、直线状切除的C面(图4C)，剖面为直角状的角状缺口(图4B)等，但形状并非限定于此。
另外，即使是如图4D的侧面图所示那样不能够形成各个边的侧面端子4的情况下，在组件上也只形成角上的侧面端子3，确保安装时能够充分形成焊脚的高度，这样可以提高焊锡安装时的可靠性。
另外，对于角上的侧面端子3，在4个角上设置可以得到最佳效果，但是在1个或1个以上的角上设置就可以，即使不是在4个角上设置的情况下，在至少1对以上的对角的两个地方设置就能得到十分良好的效果。
另外，关于角的缺口，可以从上面到下面贯通，也可以只在形成各角上的侧面端子3的范围内形成而不贯通。
另外，角上的侧面端子3和角上的背面端子5，作为信号或者GND端子，可以电连接，也可以不连接。
(第2实施形态)
下面参照图2A、图2B、图2C、图2D、图4A、图4B、图4C、图4D、图4E说明本发明第2实施形态的光学器件200的结构。图2A、图2B、图2C、图2D是说明第2实施形态的半导体器件的结构的图。图2A是表示本实施形态的光学器件200的结构的平面图。另外，图2B是侧面图，图2C表示图2A的C-C’剖面图，图2D表示底面图。
如图2A、图2B、图2C、图2D所示，本实施形态的光学器件200的特征是，在组件201中容纳在上表面直接粘着透明构件2的芯片8，周边填充树脂12，作为外部端子，由各个边的侧面端子4、各个边的背面端子6、角上的侧面端子3和角上的背面端子5构成，角上的侧面端子3的高度比各个边的侧面端子4的高度更高，能够在角上的侧面端子3和安装基板的端子间充分形成焊脚。组件201呈凹状，是将例如陶瓷层叠形成的。
由于采用这种结构，在通过直接在芯片上粘着透明构件谋求进一步小型化的本实施形态的光学器件200中，也可以得到与第1实施形态相同的效果，可以提高焊锡安装的可靠性。
另外，各个边的侧面端子4也可以在组件201的侧面上直接形成，但是也可以如图4A所示，在侧面上形成的划线13上形成。另外，划线13可以从上表面贯通到下表面，也可以只在形成各边的侧面端子4的范围内形成，而且不贯通。
另外，在形成角上的侧面端子3的角部也可以设置角的缺口7，角的缺口7如图2D以及图4B、图4C所示，可以形成倒R、C面、角状缺口等，形状并非限定与此。
另外，如图4E所示，即使是不能够形成各个边的侧面端子4的情况下，也可以在组件上只形成角上的侧面端子3，确保安装时能够充分形成焊脚的高度，这样能够提高焊锡安装时的可靠性。
另外，关于角上的侧面端子3，通过在4个角上设置可以得到最佳效果，但是只在1个角以上设置就可以，即使不在4个角上设置的情况下，至少在1对以上的对角的两个地方设置也能得到充分的效果。
另外，关于角上的缺口，可以从上表面贯通到下表面，也可以只在形成各角的侧面端子3的范围内形成，而且不贯通。
另外，角上的侧面端子3与角上的背面端子5，作为信号或者GND端子，可以电连接，也可以不连接。
(第3实施形态)
下面参照图3A、图3B、图3C、图3D、图4A、图4B、图4C、图4D、图4E说明本发明的第3实施形态的光学器件300的结构。图3表示本实施形态的半导体器件300的结构的俯视图。又，图3A是表示本实施形态的光学器件300的结构的俯视图。另外，图3B是侧面图，图3C表示底面图。另外，图3D是表示透明构件2上的组件上部开口的半导体器件的俯视图。
如图3A、图3B、图3C所示，本实施形态的半导体器件300的特征是，在组件301中容纳芯片8，作为外部端子，由各个边的侧面端子4、各个边的背面端子6、角上的侧面端子3和角上的背面端子5构成，角上的侧面端子3的高度比各个边的侧面端子4的高度更高，可以在角上的侧面端子3和安装基板的端子间充分形成焊脚11。
通过形成这种结构，本实施形态的半导体器件也可以得到与第1实施形态相同的效果，可以提高焊锡安装的可靠性。
组件301可以在引线框架或基板上模塑成型、或在基板上印刷树脂、或灌注形成的，但并非限定与此。
另外，各个边的侧面端子4可以在组件301的侧面直接形成，也可以如图4A所示，在侧面上形成的划线13上形成。另外，划线13可以从上表面贯通到下表面，也可以只在形成各边的侧面端子4的范围内形成而不贯通。
另外，在形成角上的侧面端子3的角部可以设置角的缺口7，角的缺口7如图3C、图4B、以及图4C所示，可以形成倒R、C面、角状缺口等，但形状并非限定于此。
另外，如图4E所示，即使是无法形成各个边的侧面端子4的情况下，在组件上只形成角上的侧面端子3，也可以确保安装时能够充分形成焊脚的高度，可以提高焊锡安装的可靠性。
另外，关于角上的侧面端子3，在4个角上设置可以得到最佳效果，但是只要在1个角以上设置就可以，即使是不在4个角上设置的情况下，至少在1对以上的对角的两个地方设置就能得到充分的效果。
另外，关于角的缺口，可以从上表面贯通到下表面，也可以只在形成各角上的侧面端子3的范围内形成且不贯通。
另外，角上的侧面端子3与角上的背面端子5，作为信号或者GND端子，可以电连接，也可以不连接。
另外，在本实施形态中，与实施形态2一样，在容纳将透明构件2直接粘着于上表面的芯片8的情况下，如图3D所示，形成使透明构件2的上方的组件上部开口的结构。

Claims (17)

1.一种半导体器件，芯片在组件内封装而成，其特征在于，具有：
设置在所述组件侧面的各边以构成外部端子的多个第1侧面端子，以及
比设置在所述组件侧面的1个或者多个角而构成外部端子的所述第1侧面端子的高度更高的第2侧面端子。
2.如权利要求1所述的半导体器件，其特征在于，
所述第1侧面端子形成在设置于所述组件侧面的划线(キヤスタレ—シヨン)上。
3.一种半导体器件，将芯片封装在组件内而成，其特征在于，
具有只设置在所述组件侧面的1个或者多个角上，以构成外部端子的第2侧面端子。
4.如权利要求1所述的半导体器件，其特征在于，
所述第2侧面端子设置在4个角内、对角线上相对的两个地方的角上。
5.如权利要求2所述的半导体器件，其特征在于，
所述第2侧面端子设置在4个角内、对角线上相对的两个地方的角上。
6.如权利要求3所述的半导体器件，其特征在于，
所述第2侧面端子设置在4个角内、对角线上相对的两个地方的角上。
7.如权利要求1所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
8.如权利要求2所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
9.如权利要求3所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
10.如权利要求4所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
11.如权利要求5所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
12.如权利要求6所述的半导体器件，其特征在于，
所述第2侧面端子形成为设置于所述组件侧面的角上的缺口。
13.如权利要求1所述的半导体器件，其特征在于，
所述组件通过层叠陶瓷而形成凹状，并利用盖体进行密封。
14.如权利要求13所述的半导体器件，其特征在于，
所述盖体为透明构件。
15.如权利要求1所述的半导体器件，其特征在于，
所述组件通过层叠陶瓷而形成凹状，在所述芯片的上表面上直接粘着透明构件，所述芯片容纳在所述组件中，且在所述芯片和所述透明构件的周边填充树脂以实现密封，从而形成该半导体器件。
16.如权利要求14所述的半导体器件，其特征在于，
所述芯片是光学元件。
17.如权利要求15所述的半导体器件，其特征在于，
所述芯片是光学元件。
CN2008101250526A 2007-08-15 2008-06-25 半导体器件 Expired - Fee Related CN101369564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-211610 2007-08-15
JP2007211610A JP4827808B2 (ja) 2007-08-15 2007-08-15 半導体デバイス
JP2007211610 2007-08-15

Publications (2)

Publication Number Publication Date
CN101369564A true CN101369564A (zh) 2009-02-18
CN101369564B CN101369564B (zh) 2012-03-07

Family

ID=40362302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101250526A Expired - Fee Related CN101369564B (zh) 2007-08-15 2008-06-25 半导体器件

Country Status (3)

Country Link
US (1) US7598611B2 (zh)
JP (1) JP4827808B2 (zh)
CN (1) CN101369564B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843046B2 (en) * 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP2014110370A (ja) * 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、実装構造体、モジュール、電子機器、および移動体
JP2016006846A (ja) * 2014-05-27 2016-01-14 京セラ株式会社 配線基板および電子装置
JP6423685B2 (ja) 2014-10-23 2018-11-14 キヤノン株式会社 電子部品、モジュール及びカメラ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551746A (en) 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
JPS5980946A (ja) 1982-10-30 1984-05-10 Ngk Insulators Ltd セラミツクリ−ドレスパツケ−ジおよびその製造法
US4616655A (en) 1984-01-20 1986-10-14 Cordis Corporation Implantable pulse generator having a single printed circuit board and a chip carrier
JPS61123288A (ja) 1984-11-20 1986-06-11 Toshiba Corp 固体撮像デバイス
JPS61269336A (ja) 1985-05-24 1986-11-28 Hitachi Vlsi Eng Corp 半導体装置
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JPH1117100A (ja) * 1997-06-19 1999-01-22 Mitsubishi Electric Corp 半導体装置
US6229249B1 (en) 1998-08-31 2001-05-08 Kyocera Corporation Surface-mount type crystal oscillator
JP3286917B2 (ja) * 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品
JP2001185640A (ja) * 1999-12-24 2001-07-06 Nec Corp 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
US7170149B2 (en) * 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP3793454B2 (ja) 2001-12-19 2006-07-05 富士写真フイルム株式会社 撮像素子パッケージユニット
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP4424591B2 (ja) * 2004-03-15 2010-03-03 株式会社住友金属エレクトロデバイス 電子部品収納用パッケージ
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7928910B2 (en) * 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip

Also Published As

Publication number Publication date
US20090045495A1 (en) 2009-02-19
JP4827808B2 (ja) 2011-11-30
CN101369564B (zh) 2012-03-07
US7598611B2 (en) 2009-10-06
JP2009049071A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
US6207467B1 (en) Multi-chip module with stacked dice
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
KR102008278B1 (ko) 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
CN101369564B (zh) 半导体器件
US20170047273A1 (en) Package structure and the method to fabricate thereof
US20080185673A1 (en) Semiconductor Chip Module
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
US20050040512A1 (en) Circuit device
US7498666B2 (en) Stacked integrated circuit
JPH0730059A (ja) マルチチップモジュール
US6650005B2 (en) Micro BGA package
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
KR100246312B1 (ko) 반도체 패키지의 제조방법
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR101133117B1 (ko) 전자회로 모듈 패키지
JP2000315765A (ja) 半導体装置とそれに用いる配線基板
KR100708050B1 (ko) 반도체패키지
JP2002164500A (ja) 半導体装置
JP2019148575A (ja) 圧力センサーパッケージ構造
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법
JP2003347448A (ja) 電子部品封入パッケージ並びにその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20190625