JP4789836B2 - キャップウエハの製造方法及びこれを含む半導体チップの製造方法 - Google Patents
キャップウエハの製造方法及びこれを含む半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4789836B2 JP4789836B2 JP2007073057A JP2007073057A JP4789836B2 JP 4789836 B2 JP4789836 B2 JP 4789836B2 JP 2007073057 A JP2007073057 A JP 2007073057A JP 2007073057 A JP2007073057 A JP 2007073057A JP 4789836 B2 JP4789836 B2 JP 4789836B2
- Authority
- JP
- Japan
- Prior art keywords
- cap wafer
- electrode
- forming
- manufacturing
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims description 68
- 238000007789 sealing Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 37
- 238000007747 plating Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 4
- 238000005488 sandblasting Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 198
- 239000004020 conductor Substances 0.000 description 9
- 239000011800 void material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/095—Feed-through, via through the lid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Pressure Sensors (AREA)
Description
本発明はウエハ上に形成された回路素子をパッケージングするためのキャップウエハ、それを備えた半導体チップ、及びその製造方法に関する。
一般に、携帯のような各種の電子機器で使われる半導体チップは、外部からの電源供給を受けて特定動作を行う。また、半導体チップは、その内部に微細な電子回路が内蔵され、外部衝撃から損傷し易いという問題を抱えている。
このため、半導体チップの製造工程においては、電気的に接続するとともに、外部からの衝撃に耐えられるようにシーリング包装を施し、物理的な機能および形状を有するようにするパッケージング（ｐａｃｋａｇｉｎｇ）工程が必ず求められる。
パッケージング工程に使われる技術としては、回路素子の製造されたウエハに所定形態のキャップウエハをボンディングさせるウエハレベルパッケージング技術が広く知られている。このようなウエハレベルパッケージング技術は、近年の小型軽量化及び高性能化されている電子機器の要求を満たすパッケージング技術として注目されており、半導体及びＭＥＭＳ分野において盛んに研究及び開発がなされている。
しかしながら、ウエハレベルパッケージング技術を用いて製造される半導体チップは、電子製品の小型軽量化及び高性能化によるサイズ縮小への要求に応じ、キャップウエハ内に形成される貫通電極のサイズが極力縮小されるように設計される。その結果、貫通電極はアスペクト比が大きくなる。このように貫通電極のアスペクト比が大きくなると、貫通電極を加工する際、貫通電極を形成するための垂直貫通ホールが形成しにくくなる。また、垂直貫通ホールが形成されても、垂直貫通ホール内部のサイド面にメッキのためのシード層を積層することが難しく、キャップウエハの上部表面と貫通ホール内部のメッキ速度の差異、垂直貫通ホールの深さによるメッキ速度の差異などにより、垂直貫通ホール内部を導電物質で完全に埋め尽くすことができず、隙間またはボイドが発生することがある。このように、隙間が発生すると、外部からの微細ゴミがその隙間を介してチップの内部に入るため、半導体チップは流入されたゴミにより誤動作を起こすことがある。また、ボイドが発生すると、ボイド内部の不純物が酸化し、動作する時にチップを破損または故障を起こすことがある。
上記の問題を解決するために、厚さの減少したキャップウエハに貫通電極を形成し、半導体チップのサイズを縮小させる方法が考えられる。
しかし、この場合には生産性を向上させるためにキャップウエハを加工するウエハのサイズを徐々に増加させている傾向を考慮すると、チップ製造工程中に破損せず製造できるウエハの厚さが限られているため、キャップウエハの厚さを減らすのには限界がある。
他の方法として、厚さの十分なキャップウエハをベースウエハに先に接合した後、キャップウエハの上面を薄板化してその厚さを薄くした後に貫通電極を形成し、半導体チップのサイズを縮小させる方法が考えられる。
しかし、この場合にはチップを製造する際にウエハの厚さが減少することによる破損問題は解消されるが、貫通電極を形成する際にベースウエハの回路素子が損傷する恐れがある。また、キャップウエハとベースウエハとを同時に形成できず、ベースウエハを先に形成した後にキャップウエハを形成しなければならないので、チップの製造時間が長くなるという問題がある。
よって、半導体チップのサイズを縮小させるために貫通電極を高アスペクト比に形成したり、キャップウエハの厚さを減少させたりしても、上記のような問題点が発生しない新しい半導体チップの製造方法が求められている。
韓国特許出願公開第 ２００４−０８４９０２号明細書
米国特許出願公開第 ２００５／１０６４５９号明細書
韓国特許出願公開第 ２００２−０２５８２２号明細書
本発明は前述の従来の問題を解決するために成されたもので、本発明の第１の目的は、半導体チップのサイズを縮小させるために高アスペクト比で設計しても安くて早く加工することができ、それにより製造コストが削減できる傾斜断面を有する貫通電極を備えたキャップウエハ、それを備えた半導体チップ、及びその製造方法を提供することにある。
本発明の第２の目的は、厚さを減少させて半導体チップのサイズを縮小させることのできるキャップウエハ、それを備えた半導体チップ、及びその製造方法を提供することにある。
本発明の第３の目的は、キャップウエハとベースウエハとを互いに接合する前に、キャップウエハに貫通電極を先に形成することにより、接合した後に貫通電極を形成する時に発生し得るベースウエハの回路素子の損傷問題を防止することができるだけではなく、それにより製造時間を短縮することができるキャップウエハの製造方法及び半導体チップの製造方法を提供することにある。
本発明の第４の目的は、キャップウエハをベースウエハに接合した後にキャップウエハを薄板化することにより、十分厚いウエハを使ってキャップウエハを製造することができ、それにより薄いウエハを使ってキャップウエハを製造する時に発生するウエハの損傷を防止することができる半導体チップの製造方法を提供することにある。
前述の目的を達成するための本発明の一実施形態によると、キャップウエハは、キャップウエハ基板と、キャップウエハ基板を貫通する少なくとも一つの貫通電極と、キャップウエハ基板の一方の面において、貫通電極の一方と連結された少なくとも一つの電極パッドと、を含み、貫通電極は、キャップウエハ基板の他方の面から前記一方の面に向けて広くなる傾斜断面を備えることを特徴とする。
貫通電極は、キャップウエハ基板を貫通するように形成され、傾斜断面を備える傾斜ビアホールに完全に埋め尽くされることが好ましい。
選択的に、キャップウエハは、キャップウエハ基板の一方の面に形成された補助空洞部を更に含むことができる。
本発明の他の実施形態に係るキャップウエハの製造方法は、一方の面を形成するキャップウエハ基板の一面に、一面から遠くなるにしたがって徐々に狭くなる傾斜断面を備える傾斜ビアホールを形成するステップと、傾斜ビアホールに貫通電極を形成するステップと、を含むことを特徴とする。
傾斜ビアホールを形成するステップにおいて、傾斜ビアホールは、キャップウエハ基板を完全に貫通しないように形成されることが好ましい。また、傾斜ビアホールは、乾式エッチング、湿式エッチング、サンドブラスト、及びレーザードリルのうちいずれか一つの方法により形成されることができる。
貫通電極を形成するステップは、傾斜ビアホールが形成されたキャップウエハ基板の一面の全面にシード層を形成するステップと、シード層が形成されたキャップウエハ基板の一面の全面をメッキするステップと、キャップウエハ基板の一面を研磨するステップと、を含むことができる。
また、キャップウエハの製造方法は、貫通電極を形成するステップの後に、キャップウエハ基板の一面に貫通電極と接触する電極パッドを形成するステップを更に含むことができる。
また、選択的に、キャップウエハの製造方法は、貫通電極を形成するステップの後に、キャップウエハ基板の一面に補助空洞部を形成するステップを更に含むことができる。
本発明のまた他の実施形態に係る半導体チップは、上面に少なくとも一つの回路素子を備えるベースウエハと、ベースウエハと接合され回路素子をパッケージングするキャップウエハと、キャップウエハの下部表面と回路素子との間に位置する空洞部と、キャップウエハを貫通し、キャップウエハの上面から下面に行くにしたがって徐々に広くなる傾斜断面を備える少なくとも一つの貫通電極と、貫通電極と回路素子とを電気的に連結する少なくとも一つのパッドボンディング層と、を含むことを特徴とする。
貫通電極は、キャップウエハのキャップウエハ基板を貫通するように形成され、傾斜断面を備える傾斜ビアホールに完全に埋め尽くされることが好ましい。
空洞部は、キャップウエハとベースウエハとの間において、パッドボンディング層により規定された空間から構成される。選択的に、空洞部は、キャップウエハのキャップウエハ基板の下部表面に形成された凹溝から構成された補助空洞部を更に含むことができる。
本発明のまた他の実施形態に係る半導体チップの製造方法は、一面に少なくとも一つの回路素子を備えるベースウエハを用意するステップと、一面にのみ露出している少なくとも一つの貫通電極を備えるキャップウエハを用意するステップと、ベースウエハの一面とキャップウエハの一面とを接合するステップと、貫通電極が外部へ露出するように、キャップウエハの他面を薄板化するステップと、を含むことを特徴とする。
キャップウエハを用意するステップは、キャップウエハのキャップウエハ基板の一面に傾斜断面を備える傾斜ビアホールを形成するステップと、傾斜ビアホールに貫通電極を形成するステップと、を含む。
傾斜ビアホールを形成するステップは、キャップウエハ基板の一面から遠くなるにしたがって徐々に狭くなるように形成された傾斜断面を備える傾斜ビアホールを形成するステップを含む。このとき、傾斜ビアホールは、キャップウエハ基板を完全に貫通しないように形成されることが好ましい。また、傾斜ビアホールは、乾式エッチング、湿式エッチング、サンドブラスト、及びレーザードリルのうちいずれか一つの方法により形成されることができる。
貫通電極を形成するステップは、傾斜ビアホールが形成されたキャップウエハ基板の一面の全面にシード層を形成するステップと、シード層が形成されたキャップウエハ基板の一面の全面をメッキするステップと、キャップウエハ基板の一面を研磨するステップと、を含む。
キャップウエハを用意するステップは、貫通電極を形成するステップの後に、キャップウエハ基板の一面に貫通電極と接触する電極パッドを形成するステップを更に含むことができる。
また、選択的に、キャップウエハを用意するステップは、貫通電極を形成するステップの後に、キャップウエハ基板の一面に補助空洞部を形成するステップを更に含むことができる。
ベースウエハの一面とキャップウエハの一面とを接合するステップは、貫通電極と回路素子とを電気的に連結する少なくとも一つのパッドボンディング層と、ベースウエハとキャップウエハとの間の空洞部をシーリングする少なくとも一つのシーリング層とを用いて、ベースウエハの一面とキャップウエハの一面とを接合するステップを含むことができる。
半導体チップの製造方法は、キャップウエハの他面を薄板化するステップの後に、キャップウエハの他面に貫通電極を外部へ連結する電極パッドを形成するステップを更に含むことができる。
本発明に係るキャップウエハ、それを備えた半導体チップ、及びその製造方法は、傾斜ビアホールを使って貫通電極を形成する。従って、半導体チップサイズを縮小させるために貫通電極を高アスペクト比に設計しても、ビアホールを簡単に形成することができる。また、ビアホールを埋め尽くすメッキ工程も隙間またはボイドのような不具合を発生せずに迅速に行なうことができる。従って、製造の歩留まりが増加し、製造コストが削減される。
また、本発明に係るキャップウエハ、それを備えた半導体チップ、及びその製造方法は、キャップウエハの薄板化を行なってキャップウエハの厚さを薄くするので、最終的に形成された半導体チップのサイズが縮小する。
また、本発明に係る半導体チップ及びその製造方法は、キャップウエハとベースウエハとを互いに接合する前にキャップウエハに貫通電極を先に形成する。従って、キャップウエハとベースウエハとを接合した後に貫通電極を形成する場合に発生し得るベースウエハの回路素子の損傷の問題を防止することができる。また、キャップウエハとベースウエハとを同時に形成することができ、製造時間が短縮できる。
また、本発明に係る半導体チップの製造方法は、キャップウエハをベースウエハに接合した後にキャップウエハを薄板化する。従って、十分に厚いウエハを使ってキャップウエハを製造することができ、それにより、薄いウエハを使ってキャップウエハを製造する場合に発生し得るウエハの損傷を防止することができる。
以下、添付の図面に基づいて本発明の好適な実施形態について詳述する。
図１は、本発明の一実施形態に係るキャップウエハが適用された半導体チップを示す断面図である。
同図に示すように、本発明の半導体チップ１００は、ベースウエハ１５０、キャップウエハ１１０、空洞部１２０、及び接合部１７０を含む。
ベースウエハ１５０には、ベースウエハ基板１５１の上部表面の中心部に所定の回路素子１６０が形成されている。
電極パッド１６２は、回路素子１６０を挟んで両側に配置され、回路素子１６０のリード（図示せず）と電気的に連結される。電極パッド１６２は回路素子１６０のリード数に一致する個数が形成される。
第１シーリングパッド１６３は、電極パッド１６２の外側のベースウエハ基板１５１上に形成される。第１シーリングパッド１６３は、キャップウエハ１１０とベースウエハ１５０とが互いに接合される場合、回路素子１６０をシーリングするためのガスケットの役割を担う。
電極パッド１６２と第１シーリングパッド１６３は、互いに同一の導電物質から形成される。
キャップウエハ１１０は、ベースウエハ１５０と結合して回路素子１６０をパッケージングするためのもので、キャップウエハ基板１１１、貫通電極１１２、上部電極パッド１１５、下部電極パッド１１６、及び第２シーリングパッド１１７を含む。
キャップウエハ基板１１１は、シリコン、高抵抗シリコン、セラミック、単結晶セラミック、又はグラスから形成されることができる。
貫通電極１１２は、ベースウエハ１５０の電極パッド１６２の上側において、キャップウエハ基板１１１を貫通するように形成される。貫通電極１１２は、キャップウエハ基板１１１の上部表面から下部表面に行くほど徐々に広くなる傾斜断面を有する。このような貫通電極１１２は、図２Ａないし図２Ｄに基づいて後述するように、キャップウエハ基板１１１の一面、すなわち、下面を乾式エッチング法、湿式エッチング法、サンドブラスト法、又はレーザードリル法で加工して傾斜ビアホール１１３を形成した後、メッキ工程を行なって傾斜ビアホール１１３の内部を導電物質で埋め尽くす方式に形成することができる。
貫通電極１１２の形状を傾斜断面形状に形成する理由は、貫通電極１１２を形成するときに、傾斜ビアホール１１３のほうが垂直ビアホールよりも、シード金属を蒸着して導電物質を埋め尽くすメッキ工程が容易だからである。すなわち、傾斜ビアホール１１３の場合、メッキ工程時に隙間またはボイドのような不具合を発生せずに貫通電極１１２を形成することができるようになる。また、傾斜ビアホール１１３は、垂直ビアホールに比べ加工量または加工時間が少ないので、工程時間を短縮し、製造コストを削減することができる。
また、貫通電極１１２は、ベースウエハ１５０の電極パッド１６２の数、すなわち、回路素子１６０のリード数に一致する個数が形成される。
上部電極パッド１１５は、貫通電極１１２の上部に形成され、外部回路と電気的に連結される。
下部電極パッド１１６は、貫通電極１１２の下部に形成され、後述する接合部１７０の第１及び第２パッドボンディング層１６４、１１８及びベースウエハ１５０の電極パッド１６２を介して回路素子１６０のリードと電気的に連結される。
第２シーリングパッド１１７は、キャップウエハ基板１１１の下部表面において下部電極パッド１１６の外側に形成される。第２シーリングパッド１１７は、ベースウエハ１５０の第１シーリングパッド１６３と同様に、キャップウエハ１１０とベースウエハ１５０とが接合されるとき、回路素子１６０をシーリングするためのガスケットの役割を担う。
下部電極パッド１１６と第２シーリングパッド１１７は、互いに同一の導電物質から形成される。
空洞部１２０は、ベースウエハ基板１５１の上部表面に形成された回路素子１６０の動作する空間を確保するためのもので、キャップウエハ１１０とベースウエハ１５０との間において、キャップウエハ１１０の下部電極パッド１１６と接合部１７０の第１及び第２パッドボンディング層１６４、１１８により規定された空間である。従って、空洞部１２０は、下部電極パッド１１６と第１及び第２パッドボンディング層１６４、１１８の厚さによりその深さが決定される。
もし、下部電極パッド１１６と第１及び第２パッドボンディング層１６４、１１８の厚さが薄くて、空洞部１２０が回路素子１６０の動作を円滑にする空間を確保できない場合、空洞部１２０は補助空洞部１２０’（図３参照）を更に備えるように構成することができる。補助空洞部１２０’は、キャップウエハ基板１１１の下部表面に回路素子１６０と対向するように所定の深さと面積で形成された凹溝１２０ａに構成することができる。
接合部１７０は、キャップウエハ基板１１１とベースウエハ基板１５１とを互いに接合するもので、第１及び第２パッドボンディング層１６４、１１８、及び第１及び第２シーリング層１６５、１１９を含む。
第１及び第２パッドボンディング層１６４、１１８の各々は、ベースウエハ１５０の電極パッド１６２とキャップウエハ１１０の下部電極パッド１１６に配置され、電極パッド１６２と下部電極パッド１１６とを電気的に連結する。第１及び第２パッドボンディング層１６４、１１８として使用可能な物質は、Ａｕ、Ｓｎ、Ｉｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、及びＣｕのうちのいずれか一つ、若しくは該物質の組み合わせ（例えば、ＡｕＳｎ、ＩｎＳｎ）を使うことができる。
第１及び第２シーリング層１６５、１１９の各々は、ベースウエハ１５０の第１シーリングパッド１６３とキャップウエハ１１０の第２シーリングパッド１１７に配置され、キャップウエハ１１０とベースウエハ１５０とを接合するときに空洞部１２０をシーリングする役割を担う。第１及び第２シーリング層１６５、１１９は、第１及び第２パッドボンディング層１６４、１１８と同一の物質から形成されることができる。
従って、ベースウエハ１５０をキャップウエハ１１０によりパッケージングする際、第１及び第２パッドボンディング層１６４、１１８と第１及び第２シーリング層１６５、１１９に適正温度、圧力などが加えられると、第１及び第２パッドボンディング層１６４、１１８と第１及び第２シーリング層１６５、１１９とは相互に反応して接合され、その結果、キャップウエハ１１０とベースウエハ１５０とは互いに接合され回路素子１６０をパッケージングした半導体チップ１００が製造されるようになる。
前述のように、本発明に係るキャップウエハ１１０を備える半導体チップ１００は、傾斜断面を有する貫通電極１１２を備えることにより、貫通電極１１２を形成するときに傾斜ビアホール１１３を使うことができる。従って、半導体チップ１００のサイズを縮小させるために貫通電極１１２を高アスペクト比に形成しても、傾斜ビアホール１１３を簡単に形成することができ、また、傾斜ビアホール１１３を埋め尽くすメッキ工程も隙間またはボイドのような不具合を発生せず迅速に行なうことができる。
以上のように構成された半導体チップ１００の製造工程を図１ないし図２Ｇに基づいて詳説すると次の通りである。
まず、最終的に形成されるキャップウエハ１１０の厚さよりも更に厚い所定の厚さを有するキャップウエハ基板１１１が用意される。そして、図２Ａに示すように、キャップウエハ１１０の下面になるキャップウエハ基板１１１の一面に、傾斜ビアホール１１３が乾式エッチング法、湿式エッチング法、サンドブラスト法、又はレーザードリル法により形成される。このとき、傾斜ビアホール１１３は、キャップウエハ基板１１１の一面から他面に行くほど徐々にと狭くなるくさび状の傾斜断面を有するように、キャップウエハ基板１１１を完全に貫通しないように形成される。
次に、図２Ｂに示すように、傾斜ビアホール１１３が形成されたキャップウエハ基板１１１の一面の全面にはシード層１２１が形成される。シード層１２１は後述するメッキ過程においてシードする役割を担うもので、金属のような導電物質から構成される。
次に、キャップウエハ基板１１１の一面はメッキ溶液に露出され、これにより図２Ｃに示すように、シード層１２１上には導電物質がメッキされ傾斜ビアホール１１３を埋め尽くすメッキ層１２３が形成される。
次に、キャップウエハ基板１１１の一面上に形成されたシード層１２１とメッキ層１２３は研磨により除去される。その結果、図２Ｄに示すように、キャップウエハ基板１１１の一面には傾斜ビアホール１１３に埋め尽くされたシード層１２１とメッキ層１２３の部分、すなわちキャップウエハ１１０の貫通電極１１２のみ残るようになる。
次に、下部電極パッド１１６、第２シーリングパッド１１７、第２パッドボンディング層１１８、及び第２シーリング層１１９を形成するために、キャップウエハ基板１１１の一面には第１電極層（図示せず）とシーリング層（図示せず）が順に形成される。このとき、第１電極層は金属のような導電物質から形成され、シーリング層はＡｕ、Ｓｎ、Ｉｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、及びＣｕのうちのいずれか一つ、若しくは該物質の組み合わせ（例えば、ＡｕＳｎ、ＩｎＳｎ）により形成されることができる。
次に、第１電極層とシーリング層は所定パターンにエッチングされる。その結果、図２Ｅに示すように、キャップウエハ基板１１１の一面には下部電極パッド１１６、第２シーリングパッド１１７、第２パッドボンディング層１１８、及び第２シーリング層１１９が形成される。
このように形成された下部電極パッド１１６または第２シーリングパッド１１７と、第２パッドボンディング層１１８または第２シーリング層１１９の厚さは、ベースウエハ１５０がキャップウエハ１１０によりパッケージングされるとき、ベースウエハ１５０の第１パッドボンディング層１６４または第１シーリング層１６５の厚さとともに回路素子１６０が動作する空洞部１２０の深さを規定する。そのため、下部電極パッド１１６または第２シーリングパッド１１７と、第２パッドボンディング層１１８または第２シーリング層１１９の厚さと、第１パッドボンディング層１６４または第１シーリング層１６５の厚さの和が、回路素子１６０の動作を円滑にするために必要な空洞部１２０の深さより薄ければ、空洞部１２０の深さを増加させるために補助空洞部１２０’を形成する必要がある。補助空洞部１２０’は、キャップウエハ１１０の貫通電極１１２が形成された後（図２Ｄ）、または下部電極パッド１１６、第２シーリングパッド１１７、第２パッドボンディング層１１８、及び第２シーリング層１１９を形成するために第１電極層とシーリング層を所定パターンにエッチングするとき（図２Ｅ）に、乾式エッチング法、湿式エッチング法、サンドブラスト法、またはレーザードリル法により形成されることができる。補助空洞部１２０’は、キャップウエハ基板１１１の一面で回路素子１６０に対向するように所定の深さと面積で形成された凹溝１２０ａに構成することができる。
次に、図２Ｆに示すように、キャップウエハ基板１１１は、第２パッドボンディング層１１８及び第２シーリング層１１９が別に製造されたベースウエハ１５０の第１パッドボンディング層１６４及び第１シーリング層１６５と対向するように配置された後、互いに接合される。このとき、接合方法は温度と圧力を加える方法を使うことができる。
次に、キャップウエハ基板１１１の他面、すなわち上面は、研磨またはエッチング工程により薄板化される。その結果、図２Ｇに示すように、貫通電極１１２の上部が外部へ露出される。
このように、本発明のキャップウエハ１１０は、最終的に形成される厚さより厚いキャップウエハ基板１１１にて貫通電極１１２を形成した状態で、ベースウエハ１５０に接合された後に薄板化される。従って、キャップウエハ１１０は薄いウエハを使うことによりキャップウエハの製造時に発生するウエハの損傷を発生せず減少された厚さを有するように形成されることができる。また、キャップウエハとベースウエハとを接合した後、貫通電極を形成するときに発生し得るベースウエハの回路素子の損傷問題も防止される。
次に、外部回路と連結される上部電極パッド１５を形成するために、キャップウエハ基板１１１の上部表面には第２電極層（図示せず）が形成される。このとき、第２電極層は導電物質から形成されることができる。
次に、第２電極層は所定パターンにエッチングされ、その結果、図１に示すように、キャップウエハ基板１１１の上面には上部電極パッド１１５が形成され、半導体チップ１００の製造工程は完了される。
以上、本発明の好適な実施形態を図示及び説明してきたが、本発明の技術的範囲は前述の実施形態に限定するものではなく、特許請求の範囲に基づいて定められ、特許請求の範囲において請求する本発明の要旨から外れることなく当該発明が属する技術分野において通常の知識を有する者であれば誰もが多様な変形実施が可能であることは勿論のことであり、該変更した技術は特許請求の範囲に記載された発明の技術的範囲に属するものである。
本発明は半導体チップの製造に利用することができる。
１００ 半導体チップ、
１１０ キャップウエハ、
１１１、キャップウエハ基板、
１１２ 貫通電極、
１１３ 傾斜ビアホール、
１１８、１６４ パッドボンディング層、
１１９、１６５ シーリング層、
１２０ 空洞部、
１５０ ベースウエハ、
１５１ ベースウエハ基板、
１６２ 電極パッド、
１７０ 接合部。
１１０ キャップウエハ、
１１１、キャップウエハ基板、
１１２ 貫通電極、
１１３ 傾斜ビアホール、
１１８、１６４ パッドボンディング層、
１１９、１６５ シーリング層、
１２０ 空洞部、
１５０ ベースウエハ、
１５１ ベースウエハ基板、
１６２ 電極パッド、
１７０ 接合部。
Claims (12)
- 一方の面を形成するキャップウエハ基板の一面に、前記一面から遠くなるにしたがって徐々に狭くなる傾斜断面を備え、前記キャップウエハ基板を貫通しない傾斜ビアホールを形成するステップと、
前記傾斜ビアホールに貫通電極を形成するステップと、
前記キャップウエハ基板の前記一面を研磨するステップと、
を含むことを特徴とするキャップウエハの製造方法。 - 前記傾斜ビアホールは、乾式エッチング、湿式エッチング、サンドブラスト、及びレーザードリルのうちいずれか一つの方法により形成されることを特徴とする請求項１に記載のキャップウエハの製造方法。
- 前記貫通電極を形成するステップは、
前記傾斜ビアホールが形成された前記キャップウエハ基板の前記一面の全面にシード層を形成するステップと、
前記シード層が形成された前記キャップウエハ基板の前記一面の全面をメッキするステップと、
を含むことを特徴とする請求項１または２に記載のキャップウエハの製造方法。 - 前記貫通電極を形成するステップの後に、前記キャップウエハ基板の前記一面に前記貫通電極と接触する電極パッドを形成するステップを更に含むことを特徴とする請求項１〜３のいずれか一項に記載のキャップウエハの製造方法。
- 前記貫通電極を形成するステップの後に、前記キャップウエハ基板の前記一面に補助空洞部を形成するステップを更に含むことを特徴とする請求項１〜４のいずれか一項に記載のキャップウエハの製造方法。
- 一面に少なくとも一つの回路素子を備えるベースウエハを用意するステップと、
キャップウエハ基板の一面に前記一面から遠くなるにしたがって徐々に狭くなる傾斜断面を備え、前記キャップウエハ基板を貫通しない傾斜ビアホールを形成するステップと、
前記傾斜ビアホールに貫通電極を形成するステップと、
前記キャップウエハ基板の一面を研磨するステップと、
前記ベースウエハの前記一面と前記キャップウエハの前記一面とを接合するステップと、
前記貫通電極が外部へ露出するように、前記キャップウエハの他面を薄板化するステップと、
を含むことを特徴とする半導体チップの製造方法。 - 前記傾斜ビアホールは、乾式エッチング、湿式エッチング、サンドブラスト、及びレーザードリルのうちいずれか一つの方法により形成されることを特徴とする請求項６に記載の半導体チップの製造方法。
- 前記貫通電極を形成するステップは、
前記傾斜ビアホールが形成された前記キャップウエハ基板の前記一面の全面にシード層を形成するステップと、
前記シード層が形成された前記キャップウエハ基板の前記一面の全面をメッキするステップと、
を含むことを特徴とする請求項６または７に記載の半導体チップの製造方法。 - 前記貫通電極を形成するステップの後に、前記キャップウエハ基板の前記一面に前記貫通電極と接触する電極パッドを形成するステップを更に含むことを特徴とする請求項６〜８のいずれか一項に記載の半導体チップの製造方法。
- 前記貫通電極を形成するステップの後に、前記キャップウエハ基板の前記一面に補助空洞部を形成するステップを更に含むことを特徴とする請求項６〜９のいずれか一項に記載の半導体チップの製造方法。
- 前記ベースウエハの前記一面と前記キャップウエハの前記一面とを接合するステップは、前記貫通電極と前記回路素子とを電気的に連結する少なくとも一つのパッドボンディング層と、前記ベースウエハと前記キャップウエハとの間の空洞部をシーリングする少なくとも一つのシーリング層とを用いて、前記ベースウエハの前記一面と前記キャップウエハの前記一面とを接合するステップを含むことを特徴とする請求項６〜１０のいずれか一項に記載の半導体チップの製造方法。
- 前記キャップウエハの前記他面を薄板化するステップの後に、前記キャップウエハの前記他面に前記貫通電極を外部へ連結する電極パッドを形成するステップを更に含むことを特徴とする請求項６〜１１のいずれか一項に記載の半導体チップの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0089815 | 2006-09-15 | ||
| KR1020060089815A KR100750741B1 (ko) | 2006-09-15 | 2006-09-15 | 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008072082A JP2008072082A (ja) | 2008-03-27 |
| JP4789836B2 true JP4789836B2 (ja) | 2011-10-12 |
Family
ID=38537726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007073057A Expired - Fee Related JP4789836B2 (ja) | 2006-09-15 | 2007-03-20 | キャップウエハの製造方法及びこれを含む半導体チップの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7626258B2 (ja) |
| EP (1) | EP1900680A3 (ja) |
| JP (1) | JP4789836B2 (ja) |
| KR (1) | KR100750741B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| WO2008108970A2 (en) | 2007-03-05 | 2008-09-12 | Tessera, Inc. | Chips having rear contacts connected by through vias to front contacts |
| KR101538648B1 (ko) | 2007-07-31 | 2015-07-22 | 인벤사스 코포레이션 | 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정 |
| SE534510C2 (sv) | 2008-11-19 | 2011-09-13 | Silex Microsystems Ab | Funktionell inkapsling |
| JP4784641B2 (ja) * | 2008-12-23 | 2011-10-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8482132B2 (en) * | 2009-10-08 | 2013-07-09 | International Business Machines Corporation | Pad bonding employing a self-aligned plated liner for adhesion enhancement |
| US10297550B2 (en) * | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8343789B2 (en) * | 2010-08-17 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microstructure device with an improved anchor |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| KR20120077876A (ko) | 2010-12-31 | 2012-07-10 | 삼성전자주식회사 | 이종 기판 접합 구조 및 방법 |
| US9165792B2 (en) * | 2012-09-25 | 2015-10-20 | Infineon Technologies Ag | Integrated circuit, a chip package and a method for manufacturing an integrated circuit |
| SE538311C2 (sv) * | 2013-08-26 | 2016-05-10 | Silex Microsystems Ab | Tunn övertäckande struktur för MEMS-anordningar |
| US10629468B2 (en) | 2016-02-11 | 2020-04-21 | Skyworks Solutions, Inc. | Device packaging using a recyclable carrier substrate |
| US10453763B2 (en) | 2016-08-10 | 2019-10-22 | Skyworks Solutions, Inc. | Packaging structures with improved adhesion and strength |
| CN107764439B (zh) * | 2016-08-19 | 2020-01-24 | 上海丽恒光微电子科技有限公司 | 压力传感器的制备方法 |
| CN108172553A (zh) * | 2018-01-17 | 2018-06-15 | 杭州暖芯迦电子科技有限公司 | 一种视网膜假体植入芯片的封装结构及其封装方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US6228675B1 (en) * | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
| KR100394808B1 (ko) * | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
| JP2004129223A (ja) * | 2002-07-31 | 2004-04-22 | Murata Mfg Co Ltd | 圧電部品およびその製造方法 |
| WO2004024618A1 (ja) * | 2002-09-13 | 2004-03-25 | Advantest Corporation | マイクロデバイス及び製造方法 |
| JP2004193297A (ja) * | 2002-12-11 | 2004-07-08 | Dainippon Printing Co Ltd | ウェハレベルパッケージおよびその製造方法 |
| KR100512971B1 (ko) * | 2003-02-24 | 2005-09-07 | 삼성전자주식회사 | 솔더볼을 이용한 마이크로 전자 기계 시스템의 제조 방법 |
| US6841883B1 (en) * | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| US20040259325A1 (en) * | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
| WO2005031863A1 (en) * | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
| JP2005109221A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | ウェーハレベルパッケージ及びその製造方法 |
| US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
| US7061099B2 (en) * | 2004-09-30 | 2006-06-13 | Intel Corporation | Microelectronic package having chamber sealed by material including one or more intermetallic compounds |
| JP2006173557A (ja) * | 2004-11-22 | 2006-06-29 | Toshiba Corp | 中空型半導体装置とその製造方法 |
| US7449355B2 (en) * | 2005-04-27 | 2008-11-11 | Robert Bosch Gmbh | Anti-stiction technique for electromechanical systems and electromechanical device employing same |
| KR100731351B1 (ko) * | 2006-02-01 | 2007-06-21 | 삼성전자주식회사 | 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법 |
-
2006
- 2006-09-15 KR KR1020060089815A patent/KR100750741B1/ko not_active IP Right Cessation
-
2007
- 2007-01-24 US US11/657,056 patent/US7626258B2/en not_active Expired - Fee Related
- 2007-03-20 JP JP2007073057A patent/JP4789836B2/ja not_active Expired - Fee Related
- 2007-09-04 EP EP07115664A patent/EP1900680A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1900680A3 (en) | 2010-11-17 |
| US20080067664A1 (en) | 2008-03-20 |
| US7626258B2 (en) | 2009-12-01 |
| EP1900680A2 (en) | 2008-03-19 |
| KR100750741B1 (ko) | 2007-08-22 |
| JP2008072082A (ja) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4789836B2 (ja) | キャップウエハの製造方法及びこれを含む半導体チップの製造方法 | |
| JP4732824B2 (ja) | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 | |
| US7446424B2 (en) | Interconnect structure for semiconductor package | |
| US8232626B2 (en) | Via and method of via forming and method of via filling | |
| JP2006270098A (ja) | 集積回路用ウエハレベルパッケージ | |
| JP5663607B2 (ja) | 半導体装置 | |
| JP2005340389A (ja) | 半導体装置及びその製造方法 | |
| JP2008182224A (ja) | スタック・パッケージ及びスタック・パッケージの製造方法 | |
| TWI567894B (zh) | 晶片封裝 | |
| SG173447A1 (en) | Semiconductor chip with reinforcement layer | |
| JP2007027526A (ja) | 両面電極パッケージ及びその製造方法 | |
| JP2011109104A (ja) | 電子部品を封入する方法 | |
| TWI420643B (zh) | 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造 | |
| KR20080106155A (ko) | 반도체 패키지 및 그 형성방법 | |
| KR100618343B1 (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
| JP4637761B2 (ja) | 半導体装置およびその製造方法 | |
| JP4903014B2 (ja) | 半導体装置 | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 | |
| JP2007123719A (ja) | 半導体チップとその製造方法ならびに半導体装置 | |
| JP2008187137A (ja) | フリップチップ実装構造およびフリップチップ実装方法 | |
| KR100314277B1 (ko) | 웨이퍼 레벨 패키지 | |
| KR101013548B1 (ko) | 스택 패키지 | |
| KR101013560B1 (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
| JP2010098225A (ja) | 半導体装置 | |
| JP2005101186A (ja) | 積層型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |