CN107764439B - 压力传感器的制备方法 - Google Patents

压力传感器的制备方法 Download PDF

Info

Publication number
CN107764439B
CN107764439B CN201610696305.XA CN201610696305A CN107764439B CN 107764439 B CN107764439 B CN 107764439B CN 201610696305 A CN201610696305 A CN 201610696305A CN 107764439 B CN107764439 B CN 107764439B
Authority
CN
China
Prior art keywords
wafer
layer
semiconductor substrate
forming
pressure sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610696305.XA
Other languages
English (en)
Other versions
CN107764439A (zh
Inventor
刘孟彬
毛剑宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Core Microelectronics Co ltd
Original Assignee
Lexvu Opto Microelectronics Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lexvu Opto Microelectronics Technology Shanghai Co Ltd filed Critical Lexvu Opto Microelectronics Technology Shanghai Co Ltd
Priority to CN201610696305.XA priority Critical patent/CN107764439B/zh
Publication of CN107764439A publication Critical patent/CN107764439A/zh
Application granted granted Critical
Publication of CN107764439B publication Critical patent/CN107764439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/14Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • G01L1/142Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
    • G01L1/148Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors using semiconductive material, e.g. silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • B81C3/001Bonding of two components

Abstract

本发明揭示了一种压力传感器的制备方法,包括:提供半导体基底,所述半导体基底的上表面形成有底部电极;在所述半导体基底的上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;在所述介电层上键合一晶圆,所述晶圆覆盖所述第一开口,并形成一空腔;减薄所述晶圆至一预定厚度;在减薄后的所述晶圆上形成一钝化层;以及选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆。本发明的压力传感器的制备方法中,顶部电极以晶圆方式键合到所述半导体基底上,避免在所述半导体基底上淀积多晶硅,从而避免使用高温。

Description

压力传感器的制备方法
技术领域
本发明涉及微机电系统技术领域,特别是涉及一种压力传感器的制备方法。
背景技术
微机电系统(Microelectro Mechanical Systems,简称MEMS)是在微电子技术基础上发展起来的多学科交叉的前沿研究领域,是一种采用半导体工艺制造微型机电器件的技术。与传统机电器件相比,MEMS器件在耐高温、小体积、低功耗方面具有十分明显的优势。经过几十年的发展,已成为世界瞩目的重大科技领域之一,它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术,具有广阔的应用前景。
压力传感器是一种将压力信号转换为电信号的换能器。根据工作原理的不同分为电阻式压力传感器和电容式压力传感器。其中,电容式压力传感器的原理为通过压力改变顶部电极和底部电极之间的电容,以此来测量压力。
在现有技术中,一般会在CMOS器件制备完成后,在所述CMOS器件上制备MEMS器件,在制备MEMS器件时会用到多晶硅等材料,多晶硅等材料的淀积需要高温(一般高于500℃),高温会导致CMOS器件中金属铝等材料融化,从而影响CMOS器件的性能。
发明内容
本发明的目的在于,提供一种压力传感器的制备方法,使用晶圆作为感应膜,避免使用高温,可以提高器件的性能。
为解决上述技术问题,本发明提供一种压力传感器的制备方法,包括:
提供半导体基底,所述半导体基底的上表面形成有底部电极;
在所述半导体基底的上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;
在所述介电层上键合一晶圆,所述晶圆覆盖所述第一开口,并形成一空腔;
减薄所述晶圆至一预定厚度;
在减薄后的所述晶圆上形成一钝化层;以及
选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆。
进一步的,所述晶圆为低阻晶圆,或向所述晶圆进行离子注入以调节所述晶圆的电阻。
进一步的,所述晶圆包括自下至上依次层叠的第一层、第二层和第三层,所述第二层的材料与所述第一层和第三层的材料均不同。
进一步的,所述减薄所述晶圆至一预定厚度的步骤包括:
对所述第三层进行研磨;
刻蚀去除剩余的所述第三层;
刻蚀所述第二层,使剩余的所述晶圆的厚度至所述预定厚度。
进一步的,所述第一层和第三层均为半导体材料层,所述第二层为氧化物层。
进一步的,所述半导体基底还包括控制电路、第一互连结构和第二互连结构,所述第一互连结构和第二互连结构分别与所述控制电路电连接,所述第一互连结构与底部电极电连接,所述半导体基底的上表面暴露出所述第二互连结构的顶部。
进一步的,在所述减薄所述晶圆至一预定厚度的步骤和在减薄后的所述晶圆上形成一钝化层的步骤之间,还包括:
在所述晶圆和介质层中形成通孔结构,所述通过结构导通所述第二互连结构的顶部;
在所述晶圆上形成金属层,所述金属层导通所述通孔结构,所述金属层至少暴露出部分所述空腔上的所述晶圆。
进一步的,采用熔融工艺在所述介电层上键合所述晶圆。
进一步的,所述熔融工艺的温度为250℃~350℃。
进一步的,所述预定厚度为
Figure BDA0001084287020000021
与现有技术相比,本发明提供的压力传感器的制备方法具有以下优点:
在所述压力传感器的制备方法中,先提供半导体基底,所述半导体基底的上表面形成有底部电极;然后在所述半导体基底的上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;接着在所述介电层上键合一晶圆,所述晶圆覆盖所述第一开口,并形成一空腔,所述空腔作为感应腔;之后减薄所述晶圆至一预定厚度,减薄后的所述晶圆作为感应膜;随后在减薄后的所述晶圆上形成一钝化层;最后选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆,以形成感应窗。通过键合所述晶圆作为感应膜,避免在所述半导体基底上淀积多晶硅(需要较高的沉积温度)等膜层,从而避免所述半导体基底中的互连结构在高温下熔化,以提高器件的性能。
进一步的,所述晶圆包括自下至上依次层叠的第一层、第二层和第三层,所述第二层的材料与所述第一层和第三层的材料均不同。所述减薄所述晶圆至一预定厚度的步骤包括:对所述第三层进行研磨;刻蚀去除剩余的所述第三层;刻蚀所述第二层,使剩余的所述晶圆的厚度至所述预定厚度,可以精确地控制减薄后的所述晶圆的厚度,提高感应膜的性能,
附图说明
图1为本发明一实施例中压力传感器的制备方法的流程图;
图2至图12为本发明一实施例的压力传感器的制备方法中器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的压力传感器的制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种压力传感器的制备方法,如图1所示,包括如下步骤:
步骤S11,提供半导体基底,所述半导体基底的上表面形成有底部电极;
步骤S12,在所述半导体基底的上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;
步骤S13,在所述介电层上键合一晶圆,所述晶圆覆盖所述第一开口,并形成一空腔;
步骤S14,减薄所述晶圆至一预定厚度;
步骤S15,在减薄后的所述晶圆上形成一钝化层;以及
步骤S16,选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆。
其中,通过键合所述晶圆作为感应膜,可以避免在制备感应膜时使用高温,从而提高器件的性能。
以下结合图2至图12,具体说明本发明的压力传感器的制备方法,图2至图12为本发明一实施例的压力传感器的制备方法中器件结构的示意图。
首先,进行步骤S11,如图2所示,提供半导体基底100,所述半导体基底100的上表面形成有底部电极130。在本实施例中,所述半导体基底100用于提供CMOS器件,所述半导体基底100还包括控制电路101、第一互连结构102和第二互连结构103,所述第一互连结构102和第二互连结构103分别与所述控制电路101电连接,所述第一互连结构102与底部电极130电连接,所述半导体基底100的上表面暴露出所述第二互连结构103的顶部。
较佳的,所述半导体基底100包括衬底110以及位于所述衬底110上的层间介质层120,所述控制电路101为CMOS电路,CMOS电路包括位于所述衬底110中的源极、漏极以及位于所述衬底110上的栅极,此为本领域的技术人员可以理解的,在此不作赘述。另外,在半导体基底100内还可以形成有其他器件结构,例如放大器、数/模转换器、模拟处理电路和/或数字处理电路、接口电路等,形成这些器件结构的方法均可以为CMOS工艺。其中,所述第一互连结构102、第二互连结构103可以包括栓塞V1、V2和互连线M1、M2等,其具体的结构需要根据实际情况确定,图2中的所述第一互连结构102、第二互连结构103仅起示意作用,并不对本发明做出任何限制。
在优选实施例中,所述底部电极130的厚度为0.1μm~4μm。所述底部电极130的材料选自铝、钛、锌、银、金、铜、钨、钴、镍、钽、铂这些金属其中之一或者他们的任意组合;或者,选自多晶硅、非晶硅、多晶锗硅、非晶锗硅这些导电非金属或者他们的任意组合;或者,选自所述金属、导电非金属其中之一以及他们的任意组合与绝缘层的组合;但不限于这些材料,也可以为本领域技术人员公知的其他材料。
所述底部电极130的制备过程可以为:先在层间介质层120上制备一底部电极膜层,然后选择性刻蚀所述底部电极膜层,形成所述底部电极130。当所述底部电极130的材料和第二互连结构103顶部的互连层M2的材料性相同时,所述底部电极130和第二互连结构103顶部的互连层M2可以同时形成。
然后,进行步骤S12,如图3所示,在所述半导体基底100的上形成一介电层200,具体的,可以采用沉积等方法制备所述介电层200,还可以对所述介电层200进行平坦化工艺,例如研磨工艺,使得所述介电层200具有平坦的上表面。
接着,如图4所示,在所述介电层200中形成第一开口210’,所述第一开口210’暴露出所述底部电极130。具体的,可以选择性刻蚀所述介电层200,其中,可以采用湿法刻蚀以及干法刻蚀等工艺进行选择性刻蚀。
之后,进行步骤S13,如图5所示,在所述介电层200上键合一晶圆300,所述晶圆300覆盖所述第一开口210’,并形成一空腔210,所述空腔210用于形成压力传感器的感应腔。较佳的,所述晶圆300为低阻晶圆,或所述晶圆300为常规的晶圆,向所述晶圆300进行离子注入以调节所述晶圆300的电阻,用于形成压力传感器的顶部电极。
为了实现精确减薄,较佳的,所述晶圆300包括自下至上依次层叠的第一层310、第二层320和第三层330,所述第二层320的材料与所述第一层310和第三层330的材料均不同。在本实施例中,所述第一层310和第三层330均为半导体材料层,所述第二层为氧化物层。例如,所述第一层310的材料为单晶硅,所述第三层330的材料为多晶硅,或所述第一层310和第三层330的材料均为单晶硅、硅锗等等。
在本实施例中,采用熔融工艺在所述介电层200上键合所述晶圆300。例如,将所述晶圆300和所述介电层200进行加热,则所述晶圆300和所述介电层200表面的Si-H键和H-O键断裂,然后所述晶圆300和所述介电层200的表面的贴合在一起,则所述晶圆300表面的Si-键和所述介电层200的表面-O键形成Si-O键,使得所述晶圆300和所述介电层200的表面的范德华力变为共价键,从而将所述介电层200和所述晶圆300键合,进一步的,所述熔融工艺的温度为250℃~350℃,例如300℃,此温度较低,不会对所述半导体基底100造成损伤。
在其它实施例中,所述晶圆300和所述介电层200还可以通过粘结层等方式进行键合,在此不作赘述。
之后,进行步骤S14,减薄所述晶圆300至一预定厚度,一般的,所述晶圆300的厚度大于10μm,所以,需要进行减薄。其中,所述预定厚度为
Figure BDA0001084287020000061
例如
Figure BDA0001084287020000062
Figure BDA0001084287020000063
具体的减薄步骤包括:
如图6所示,对所述第三层330进行研磨,以去除大部分所述第三层330,例如将所述第三层330减薄至
Figure BDA0001084287020000064
以下;
如图7所示,刻蚀去除剩余的所述第三层330,可以采用湿法刻蚀或选择比高(第三层330和第二层320的选择比大于等于4)的干法刻蚀工艺,精确控制去除所述第三层330,并不会对第二层320造成过多损伤;
如图8所示,刻蚀所述第二层320,使剩余的所述晶圆300的厚度至所述预定厚度H1,可以采用湿法刻蚀或干法刻蚀工艺,精确控制去除所述第二层320的量,从而精确控制所述晶圆300至所述预定厚度H1。减薄后的所述晶圆300作为压力传感器的顶部电极。在本实施例中,可以在所述空腔210上的所述晶圆300上形成开口,作为顶部电极的开口,此为本领域的技术人员可以理解的,在此不作赘述。
在本实施例中,所述顶部电极以晶圆方式键合到所述半导体基底100上,避免在所述半导体基底100上淀积多晶硅,从而避免使用高温。
在本实施例中,所述压力传感器的制备方法还包括:
如图9所示,在所述晶圆300和介质层200中形成通孔结构301,所述通过结构301导通所述第二互连结构103的顶部。其中,可以刻蚀所述晶圆300和介质层200,在所述晶圆300和介质层200中形成通孔,所述通孔暴露出所述第二互连结构103的顶部。然后在所述通孔中填充导电材料,形成所述通孔结构301,所述通孔结构301将所述第二互连结构103电性引出,从而将所述控制电路101电性引出。
如图10所示,在所述晶圆300上形成金属层400,所述金属层400导通所述通孔结构301,所述金属层400至少暴露出部分所述空腔210上的所述晶圆300。
接着,如图11所示,进行步骤S15,在减薄后的所述晶圆300上形成一钝化层500,一般的,所述钝化层500的材料可以为氧化物。
最后,步骤S16,选择性刻蚀所述钝化层500,以暴露出所述空腔210上的部分所述晶圆300,形成感应窗510,所述感应窗510一般为环形,从而形成MEMS器件。
在本发明的所述压力传感器的制备方法中,先提供半导体基底,所述半导体基底的上表面形成有底部电极;然后在所述半导体基底的上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;接着在所述介电层上键合一晶圆,所述晶圆覆盖所述第一开口,并形成一空腔,所述空腔作为感应腔;之后减薄所述晶圆至一预定厚度,减薄后的所述晶圆作为感应膜;随后在减薄后的所述晶圆上形成一钝化层;最后选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆,以形成感应窗。通过键合所述晶圆作为感应膜,避免在所述半导体基底上淀积多晶硅(需要较高的沉积温度)等膜层,从而避免所述半导体基底中的互连结构在高温下熔化,以提高器件的性能。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种压力传感器的制备方法,其特征在于,包括:
提供半导体基底,所述半导体基底的上表面形成有底部电极;
在所述半导体基底上形成一介电层,在所述介电层中形成第一开口,所述第一开口暴露出所述底部电极;
采用熔融工艺在所述介电层上键合一晶圆,所述熔融工艺的温度为250℃~350℃,所述晶圆覆盖所述第一开口,并形成一空腔;
减薄所述晶圆至一预定厚度;
在减薄后的所述晶圆上形成一钝化层;以及
选择性刻蚀所述钝化层,以暴露出所述空腔上的部分所述晶圆。
2.如权利要求1所述的压力传感器的制备方法,其特征在于,所述晶圆为低阻晶圆,或向所述晶圆进行离子注入以调节所述晶圆的电阻。
3.如权利要求1所述的压力传感器的制备方法,其特征在于,所述晶圆包括自下至上依次层叠的第一层、第二层和第三层,所述第二层的材料与所述第一层和第三层的材料均不同。
4.如权利要求3所述的压力传感器的制备方法,其特征在于,所述减薄所述晶圆至一预定厚度的步骤包括:
对所述第三层进行研磨;
刻蚀去除剩余的所述第三层;
刻蚀所述第二层,使剩余的所述晶圆的厚度至所述预定厚度。
5.如权利要求3所述的压力传感器的制备方法,其特征在于,所述第一层和第三层均为半导体材料层,所述第二层为氧化物层。
6.如权利要求1至5中任意一项所述的压力传感器的制备方法,其特征在于,所述半导体基底还包括控制电路、第一互连结构和第二互连结构,所述第一互连结构和第二互连结构分别与所述控制电路电连接,所述第一互连结构与底部电极电连接,所述半导体基底的上表面暴露出所述第二互连结构的顶部。
7.如权利要求6所述的压力传感器的制备方法,其特征在于,在所述减薄所述晶圆至一预定厚度的步骤和在减薄后的所述晶圆上形成一钝化层的步骤之间,还包括:
在所述晶圆和介电层中形成通孔结构,所述通孔结构导通所述第二互连结构的顶部;
在所述晶圆上形成金属层,所述金属层导通所述通孔结构,所述金属层至少暴露出部分所述空腔上的所述晶圆。
8.如权利要求1至5中任意一项所述的压力传感器的制备方法,其特征在于,所述预定厚度为
CN201610696305.XA 2016-08-19 2016-08-19 压力传感器的制备方法 Active CN107764439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610696305.XA CN107764439B (zh) 2016-08-19 2016-08-19 压力传感器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610696305.XA CN107764439B (zh) 2016-08-19 2016-08-19 压力传感器的制备方法

Publications (2)

Publication Number Publication Date
CN107764439A CN107764439A (zh) 2018-03-06
CN107764439B true CN107764439B (zh) 2020-01-24

Family

ID=61262290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610696305.XA Active CN107764439B (zh) 2016-08-19 2016-08-19 压力传感器的制备方法

Country Status (1)

Country Link
CN (1) CN107764439B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114620673B (zh) * 2022-03-18 2022-11-15 浙江仙声科技有限公司 Cmut结合mems压力传感器的超声换能器单元、阵列及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222206B1 (en) * 1998-06-25 2001-04-24 Lucent Technologies Inc Wafer having top and bottom emitting vertical-cavity lasers
DE102004061796A1 (de) * 2004-12-22 2006-07-13 Robert Bosch Gmbh Mikromechanisches kapazitives Sensorelement
EP1860418A1 (en) * 2006-05-23 2007-11-28 Sensirion AG A method for fabricating a pressure sensor using SOI wafers
KR100750741B1 (ko) * 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
CN104614119B (zh) * 2013-11-05 2017-11-28 中芯国际集成电路制造(上海)有限公司 压力传感器及其形成方法

Also Published As

Publication number Publication date
CN107764439A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
US10651086B2 (en) 3D integration method using SOI substrates and structures produced thereby
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US10040681B2 (en) Method and system for MEMS devices
US9346666B2 (en) Composite wafer semiconductor
US9459224B1 (en) Gas sensor, integrated circuit device using the same, and manufacturing method thereof
TWI502705B (zh) 晶片封裝體及其製造方法
TW201240052A (en) MEMS device and manufacturing method thereof
US20170271207A9 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
KR102257709B1 (ko) 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
US20200131028A1 (en) Cmos-mems integration with through-chip via process
CN108122823A (zh) 晶圆键合方法及晶圆键合结构
CN107445135B (zh) 半导体器件及其封装方法
CN107764439B (zh) 压力传感器的制备方法
GB2458907A (en) Device interconnects
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
US10494252B2 (en) MEMS devices and methods of manufacturing the same
US20140264647A1 (en) Method of forming monolithic cmos-mems hybrid integrated, packaged structures
TW201702177A (zh) 包含接觸層的互補式金屬氧化半導體-微電子機械系統(cmos-mems)積體裝置和製造方法
JP3938195B1 (ja) ウェハレベルパッケージ構造体の製造方法
EP3180802B1 (en) Semiconductor structure with multiple active layers in an soi wafer
US10941033B2 (en) 3D stack configuration for 6-axis motion sensor
CN107758606B (zh) 压力传感器的封装方法
WO2011089677A1 (ja) 半導体装置の製造方法
US20230036136A1 (en) Semiconductor device and method of manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230613

Address after: 323000 room 307, block B, building 1, No.268 Shiniu Road, nanmingshan street, Liandu District, Lishui City, Zhejiang Province

Patentee after: Zhejiang Core Microelectronics Co.,Ltd.

Address before: Room 501B, Building 5, 3000 Longdong Avenue, Zhangjiang High-tech Park, Pudong New Area, Shanghai, 201203

Patentee before: LEXVU OPTO MICROELECTRONICS TECHNOLOGY (SHANGHAI) Ltd.