JP4745349B2 - 半導体回路及びその制御方法 - Google Patents
半導体回路及びその制御方法 Download PDFInfo
- Publication number
- JP4745349B2 JP4745349B2 JP2007548995A JP2007548995A JP4745349B2 JP 4745349 B2 JP4745349 B2 JP 4745349B2 JP 2007548995 A JP2007548995 A JP 2007548995A JP 2007548995 A JP2007548995 A JP 2007548995A JP 4745349 B2 JP4745349 B2 JP 4745349B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- signal
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title description 22
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Electrical Variables (AREA)
Description
gm=β×Vod (2)
図1は、本発明の第1の実施形態による半導体回路の構成例を示すブロック図である。回路1は、バイアス回路であり、トランジスタの電流駆動能力を反映した電圧信号又は電流信号を生成する。回路2は、アナログデジタル変換回路であり、バイアス回路1が生成する信号を任意の精度でアナログ形式からデジタル形式に変換し、Nビットのデジタル信号を制御信号として回路3に出力する。回路3は、実際に信号処理を行う信号処理回路であり、回路の一部分又は全体は並列接続構造を持ち、それぞれ制御信号により部分的に動作状態又は非動作状態に制御される要素回路30〜3Nで構成される。並列接続構造は、任意の数の要素回路30〜3Nが並列に接続されてよく、また各要素回路30〜3Nの回路規模は必ずしも等しい必要はなく、任意の回路規模の比で構成されてよい。例えば、信号処理回路3は、N+1個の要素回路30〜3Nからなる。要素回路30は常に動作状態にある。要素回路31〜3Nは、それぞれNビットの制御信号毎に設けられ、Nビットの制御信号により動作状態又は非動作状態に制御される。
Id=gm2/(2×β) (4)
図6は、本発明の第2の実施形態によるバイアス回路1の構成例を示す回路図である。アナログデジタル変換回路2及び信号処理回路3は、第1の実施形態のものと同様である。以下、本実施形態が第1の実施形態と異なる点を説明する。
図7は、本発明の第3の実施形態によるアナログデジタル変換回路2の構成例を示す回路図である。バイアス回路1及び信号処理回路3は、第2の実施形態のものと同様である。以下、本実施形態が第2の実施形態と異なる点を説明する。
図10は、本発明の第4の実施形態による図5の信号処理回路の構成例に電流を供給するための回路の構成例を示す回路図である。端子Vbiasには、図9の回路の代わりに、図10の回路を接続することができる。
Claims (10)
- トランジスタの電流駆動能力を反映した信号を生成するバイアス回路と、
前記信号をアナログ形式からデジタル形式に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路により変換された信号を制御信号として、部分的に動作状態又は非動作状態に制御される信号処理回路と
を有することを特徴とする半導体回路。 - 前記信号処理回路は、部分的に動作状態又は非動作状態に制御される要素回路が並列に接続されていることを特徴とする請求項1記載の半導体回路。
- 前記バイアス回路が生成する信号は、電圧信号又は電流信号であることを特徴とする請求項1記載の半導体回路。
- 前記バイアス回路は、トランジスタの相互コンダクタンスがある一定の値になるように制御される電流信号を生成し、
前記信号処理回路は、動作状態に制御される要素回路のトランジスタのチャネル幅及び個数の積の総計が、前記電流信号に比例することを特徴とする請求項2記載の半導体回路。 - 前記バイアス回路は、トランジスタの駆動電圧がある一定の値になるように制御される電流信号を生成し、
前記信号処理回路は、動作状態に制御される要素回路のトランジスタのチャネル幅及び個数の積の総計が、前記電流信号に反比例することを特徴とする請求項2記載の半導体回路。 - 前記信号処理回路は、前記複数の要素回路が基準電流に応じて電流を複製するカレントミラーを構成することを特徴とする請求項2記載の半導体回路。
- 前記カレントミラーは、前記制御信号にかかわらず動作状態になる第1の要素回路と、前記制御信号に応じて動作状態又は非動作状態になる第2の要素回路とを有することを特徴とする請求項6記載の半導体回路。
- 前記基準電流は、一定の電流であることを特徴とする請求項6記載の半導体回路。
- 前記基準電流は、トランジスタの駆動電圧が一定になるように制御された電流信号に比例した電流であることを特徴とする請求項6記載の半導体回路。
- トランジスタの電流駆動能力を反映した信号を生成する信号生成ステップと、
前記信号をアナログ形式からデジタル形式に変換するアナログデジタル変換ステップと、
前記変換された信号を制御信号として、部分的に信号処理回路を動作状態又は非動作状態に制御する制御ステップと
を有することを特徴とする半導体回路の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/022488 WO2007066395A1 (ja) | 2005-12-07 | 2005-12-07 | 半導体回路及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007066395A1 JPWO2007066395A1 (ja) | 2009-05-14 |
JP4745349B2 true JP4745349B2 (ja) | 2011-08-10 |
Family
ID=38122548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007548995A Expired - Fee Related JP4745349B2 (ja) | 2005-12-07 | 2005-12-07 | 半導体回路及びその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7800432B2 (ja) |
JP (1) | JP4745349B2 (ja) |
WO (1) | WO2007066395A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7777561B2 (en) * | 2008-07-30 | 2010-08-17 | Lsi Corporation | Robust current mirror with improved input voltage headroom |
KR101136982B1 (ko) * | 2009-06-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209282A (ja) * | 1997-01-24 | 1998-08-07 | Nec Corp | トリミング回路 |
JP2003115189A (ja) * | 2001-10-01 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004032070A (ja) * | 2002-06-21 | 2004-01-29 | Nec Corp | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
JP2004213747A (ja) * | 2002-12-27 | 2004-07-29 | Nec Micro Systems Ltd | 基準電圧発生回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2520390B2 (ja) | 1984-11-07 | 1996-07-31 | 日本電気株式会社 | Mosアナログ集積回路 |
WO1994027204A2 (en) * | 1993-05-13 | 1994-11-24 | Microunity Systems Engineering, Inc. | Bias voltage distribution system |
JPH08321584A (ja) | 1995-05-26 | 1996-12-03 | Hitachi Ltd | 半導体集積回路 |
CN1244986C (zh) * | 2001-08-31 | 2006-03-08 | 松下电器产业株式会社 | 驱动电路 |
JP2003150258A (ja) | 2001-11-09 | 2003-05-23 | Sony Corp | バイアス電圧発生回路 |
US7151409B2 (en) * | 2004-07-26 | 2006-12-19 | Texas Instruments Incorporated | Programmable low noise amplifier and method |
KR100743623B1 (ko) * | 2004-12-22 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 장치의 전류 구동 제어장치 |
-
2005
- 2005-12-07 US US12/096,539 patent/US7800432B2/en active Active
- 2005-12-07 JP JP2007548995A patent/JP4745349B2/ja not_active Expired - Fee Related
- 2005-12-07 WO PCT/JP2005/022488 patent/WO2007066395A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209282A (ja) * | 1997-01-24 | 1998-08-07 | Nec Corp | トリミング回路 |
JP2003115189A (ja) * | 2001-10-01 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004032070A (ja) * | 2002-06-21 | 2004-01-29 | Nec Corp | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
JP2004213747A (ja) * | 2002-12-27 | 2004-07-29 | Nec Micro Systems Ltd | 基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007066395A1 (ja) | 2007-06-14 |
US20090045869A1 (en) | 2009-02-19 |
US7800432B2 (en) | 2010-09-21 |
JPWO2007066395A1 (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768339B2 (ja) | 温度検出回路およびそれを用いた発振周波数補正装置 | |
US4394587A (en) | CMOS Differential comparator with hysteresis | |
JP5197691B2 (ja) | ヒステリシスコンパレータ | |
US7042289B2 (en) | Transconductance control circuit of rail-to-rail differential input stages | |
JP4920219B2 (ja) | 演算増幅器 | |
JP2009266225A (ja) | 分圧回路 | |
JP2011033535A (ja) | 温度検出回路 | |
JP4745349B2 (ja) | 半導体回路及びその制御方法 | |
KR20060056419A (ko) | Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
JPWO2008050375A1 (ja) | バイアス回路 | |
JP2007251507A (ja) | 差動増幅回路 | |
US8207778B2 (en) | Physical quantity sensor | |
JP4996517B2 (ja) | 入力回路及び入力回路を含む半導体集積回路 | |
JP3535836B2 (ja) | 電力増幅回路 | |
JP2013192110A (ja) | バイアス電圧生成回路及び差動回路 | |
JP2016126550A (ja) | 定電流回路及びこれを有するセンサ装置 | |
JP2007228399A (ja) | 電圧制御電流源および可変利得増幅器 | |
JP2008048393A (ja) | デシベル線形特性を有する可変利得増幅器 | |
KR100554850B1 (ko) | 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기 | |
JP2005223627A (ja) | 演算増幅回路 | |
JP5974998B2 (ja) | 演算増幅器 | |
JP2009225205A (ja) | Cml回路 | |
JP5523251B2 (ja) | 増幅回路 | |
JP4658838B2 (ja) | 基準電位発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4745349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |