JP4674474B2 - パラレル駆動バイアンプ切換回路 - Google Patents

Description

本発明は、多チャンネル再生及び２チャンネルステレオ再生が出来るＡＶアンプやレシーバなどの音響装置に関するものである。

従来、多チャンネルＡＶアンプとしてのサラウンド方式としては、ドルビーサラウンド方式が知られている（例えば、特許文献１の従来の例である第２図参照。）。

このドルビーサラウンド方式は、フロント３チャンネル、リア１チャンネルの構成であり、サラウンドプロセッサ回路２１は、入力する左右２チャンネルのステレオ再生信号Ｌ，Ｒを基に、内部ロジックによりフロント用の左右出力Ｆ_L、Ｆ_R（ステレオ）、リア用の左右出力Ｒ_L、Ｒ_R（モノラル）、センター出力Ｃの計５つの出力を生成して出力する。上記５つの出力信号は、それぞれの出力回路毎に設けたパワーアンプ２２₁〜２２₅により増幅された後、スピーカーターミナル２３を通じて各スピーカ２４_L、２４_R、２５_L 、２５_R、２６ _Ｃ に送られ、それぞれのスピーカーをならす事により所定のドルビーサラウンド再生を行うものである。
実公平６−２３１１９号公報

しかしながら上記の様な従来のＡＶアンプの場合、２チャンネルステレオを再生する時を考えると図４のようになり、増幅回路がＬチャンネル用の増幅器４Ａ、Ｒチャンネル用の増幅器４Ｃの各１つしかない為、２チャンネル時に使用しないマルチチャンネル再生用アンプ４Ｂ、４Ｄが余っていても何ら２チャンネル再生時の音質向上に寄与出来ないという問題点を有していた。

本発明は、上記従来の問題点を改善しようとするものであり、多チャンネルＡＶアンプに簡単な切換回路と遅延回路を追加する事により、２チャンネルステレオ再生時には並列駆動バイアンプ再生によるの高音質駆動を低価格で実現する事を目的としてなされたものである。

上記課題を解決する為に本発明のパラレル駆動バイアンプ切換回路は、多チャンネル再生モードと２チャンネルステレオ再生モードとを選択的に切換可能なＡＶアンプに用いるパラレル駆動バイアンプ切換回路であって、入力端子を第１の信号源にスイッチを介して接続し出力端子を第１のスピーカの端子に接続するＰＷＭ方式の第１の増幅器と、出力端子を第２の信号源にスイッチを介して接続し出力をスイッチを介して前記第１のスピーカの端子に接続するかまたはスイッチを介して第２のスピーカの端子に接続するＰＷＭ方式の第２の増幅器と、前記第１の信号源と前記第１の増幅器の間に挿入されスイッチを介して接断される遅延回路と、前記第１の信号源と前記第２の増幅器の入力との間にスイッチを介して接続された信号経路とを備え、前記各部に配置された複数のスイッチの切換によって、多チャンネル再生の時は第１の信号源の信号を前記第１の増幅器で増幅して前記第１のスピーカの端子に出力し前記第２の信号源の信号を前記第２の増幅器で増幅して前記第２のスピーカの端子に出力し、２チャンネルステレオ再生の時は第１の信号源の信号を前記遅延回路を介して前記第１の増幅器で増幅して前記第１のスピーカの端子に出力すると共に前記第１の信号源の信号を前記第２の増幅器で増幅して前記第１のスピーカの同一端子に同一入力信号のタイミングを一致させることなく出力するように構成した事を特徴とするものである。

上記の各構成において、多チャンネル再生の時は第１の信号源の信号を第１の増幅器で増幅して第１のスピーカの端子に出力し、第２の信号源の信号を第２の増幅器で増幅して第２のスピーカ端子に出力し、２チャンネルステレオ再生の時は第１の信号源の信号を前記第１の遅延回路を介して前記第１の増幅器で増幅して前記第１のスピーカの端子に出力すると共に前記第１の信号源の信号を前記第２の増幅器で増幅して前記第１のスピーカの端子に同時出力するよう各スイッチを切り替えるものである。

この時、遅延回路によって並列駆動する相互の増幅器の入力信号のタイミングを一致させずに入力する事により、無帰還フルデジタルアンプの場合に発生するノイズの重畳を抑え、かつ他方の増幅器の帰還回路による影響を受けずに直結出来る事を特徴とする。

また本発明のパラレル駆動バイアンプ切換回路は、増幅器は３個以上であり、遅延回路の数は増幅器の数より１個少ないものであることを特徴とする。

また本発明のパラレル駆動バイアンプ切換回路成は、前記信号源となるデコーダと、前記複数のスイッチのオン、オフを制御するコンピュータ装置と、前記コンピュータ装置に指示を与えるモード選択部とを備えることを特徴とする。

このように本発明は多チャンネル再生かステレオ再生かによって、スピーカの結線を変える事なく、ステレオ再生時にはパラレル駆動バイアンプ再生の高音質再生を可能とする。

本発明のパラレル駆動バイアンプ切換回路は、請求項１ないし２の構成により、ステレオ時のパラレル駆動バイアンプ切換を簡単な構成で普及価格帯の多チャンネル再生用のＡＶアンプで実現させる事が出来る様にしたため、従来のＡＶアンプでは困難とされていた大幅な音質改善をステレオ再生時に低コストで実現できるさせるという利点がある。

以下本発明のパラレル駆動バイアンプ切換回路の一実施形態例について、図面図１を参照しながら詳細に説明する。図１は本発明の一実施形態におけるのパラレル駆動バイアンプ切換回路のブロック図、図２は本発明の一実施形態において、ＣＰＵにより制御される各スイッチのオンオフ状態の組み合わせを示す説明図、図３は本発明の一実施形態におけるＰＷＭ信号と出力波形に対する発生ノイズ例を示す説明図である。

図１において、第１ないし第１４のスイッチであるＳ１ないしＳ１４は連動スイッチで同時にオンまたはオフになる様に構成されている。

４チャンネルの音声情報でエンコードされた２チャンネル入力信号が入力端子１Ｌ、１Ｒに入力されるデコーダであるプロロジックデコード部デコーダ２は、第１ないし第４の信号源であるデコード出力端子３Ｌ，３Ｃ，３Ｒ，３Ｓを有し、それぞれＬチャンネル、Ｃチャンネル、ＲチャンネルおよびＳチャンネルの信号を出力する。デコードの方法は周知であるからここでは説明しない。

本実施形態では図示の第１〜第４の増幅器４Ａ〜４Ｄはパルスワイドモジュレーション（ＰＷＭ）方式を用いるものとし、第１の増幅器であるＬチャンネル用増幅器４Ａは、入力がスイッチＳ１１を介してデコード出力端子３Ｌに接続され、出力は第１のスピーカであるＬチャンネル用のスピーカ５の端子に接続されると共にスイッチＳ１を介して第２の増幅器であるＣチャンネル用増幅器４Ｂの出力に接続される。

第２の増幅器である増幅器４Ｂは、入力をスイッチＳ２を介してデコード出力端子３Ｃに接続され、出力はスイッチＳ１を介してスピーカ５の端子に接続されると共にスイッチＳ３を介して第２のスピーカである図示しないＣチャンネルスピーカの端子に接続されている。

また増幅器４Ａの入力にはデコード出力端子３ＬからスイッチＳ１２を介してデコード出力端子３Ｌとの間に第１の遅延回路８Ｌが接続されている。

更に増幅器４Ｂの入力にはスイッチＳ５を介してデコード出力端子３ＬにがスイッチＳ５を介して接続されている。

第３の増幅器であるＲチャンネル用増幅器４Ｃは、入力がスイッチＳ１３を介してデコード出力端子３Ｒに接続され、出力は第２のスピーカであるＲチャンネル用のスピーカ６の端子に接続されると共にスイッチＳ６を介して第４の増幅器であるＰＷＭ方式のＳチャンネル用増幅器４Ｄの出力に接続される。

第４の増幅器である増幅器４Ｄは、入力をスイッチＳ７を介してデコード出力端子３Ｓに接続され、出力はスイッチＳ６を介してスピーカ６の端子に接続されると共にスイッチＳ９を介して第４のスピーカである図示しないＳチャンネルスピーカの端子に接続されている。

また増幅器４Ｃの入力にはスイッチＳ１４を介してデコード出力端子３Ｒとの間に第２の遅延回路８Ｒが接続されている。

更に増幅器４Ｄの入力にはスイッチＳ１０を介してデコード出力端子３Ｒに接続されている。以下ＲチャンネルとＳチャンネルについても上記と同様である。

以上の様に構成されたパラレル駆動バイアンプ切換回路について、以下その動作を説明する。まずホーム・シアター再生機器として一般的である多チャンネル対応ＡＶアンプとして用いる場合を説明する。チャンネル選択部１０５でが多チャンネル再生を選択した場合、映画等の多チャンネルエンコードされたソースは入力端子１Ｌ，１Ｒから入力され、プロロジックデコード部デコーダ２で４つの信号に分離され、出力端子３Ｌ，３Ｃ，３Ｒ，３Ｓに出力される。この時ＣＰＵ１０１は、図２の４ｃｈに示すようにスイッチＳ２，Ｓ３，Ｓ７，Ｓ９，Ｓ１１，Ｓ１３をオンにし、スイッチＳ１，Ｓ５、Ｓ６，Ｓ１０およびＳ１２，Ｓ１４をオフにする。プロロジックデコード部デコーダ２の出力端子３Ｌの出力はスイッチＳ５、Ｓ１２が開いて、かつスイッチＳ１１が閉じているので、増幅器４Ａで増幅され、スイッチＳ１が開いている為Ｌチャンネル用スピーカ５の端子に印加されてノーマルモードで再生される。プロロジックデコード部デコーダ２の出力端子３Ｒの出力はスイッチＳ１０，Ｓ１４が開いて、かつスイッチＳ１３が閉じているので、増幅器４Ｃで増幅され、スイッチＳ６が開いている為Ｒチャンネル用スピーカ６の端子に印加されてノーマルモードで再生される。

プロロジックデコード部デコーダ２の出力端子３Ｃの出力はスイッチＳ２が閉じられているので増幅器４Ｂで増幅され、スイッチＳ１は開いてかつスイッチＳ３が閉じているのでＣチャンネルスピーカで再生され、同じく出力端子３Ｓの出力はスイッチＳ７が閉じられているので増幅器４Ｄで増幅され、スイッチＳ６が開いてかつスイッチＳ９が閉じているのでＳチャンネルスピーカで再生される。スイッチＳ５，Ｓ１０、Ｓ１２，Ｓ１４が開いている為に遅延回路８Ｌ，８Ｒは動作していない。

つぎに通常のステレオ再生の場合を説明する。プロロジックデコード部デコーダ２から出力される信号はＬチャンネルとＲチャンネルのみである。Ｌチャンネルについて説明すると、チャンネル選択部１０５が２チャンネルステレオ再生を選択した場合、ＣＰＵ１０１は、図２の２ｃｈに示すようにスイッチＳ１，Ｓ５、Ｓ１２を閉じ、スイッチＳ２、Ｓ３，Ｓ１１を開く。出力端子３Ｌの信号は、スイッチＳ１２から遅延回路８Ｌを通ってスイッチＳ１２から増幅器４Ａで増幅されてＬチャンネル用スピーカ５の端子にの出力へ接続される経路とスイッチＳ５から第２のＬチャンネル用増幅器４Ｂで増幅されてスイッチＳ１を通ってＬチャンネル用スピーカ５の端子にの出力端子へ接続される経路とに二分され、Ｌチャンネル用再生スピーカ５をパラレル駆動バイアンプ方式で駆動再生することとなる。この時、遅延回路８Ｌがないと、従来のＡＶアンプにおけるＰＷＭ信号と出力波形に対する発生ノイズ例を示す説明図の図５（ｃ）のノイズ波形の実線と破線の和に示すように２つのアンプの発生するノイズのタイミングが一致してノイズレベルが高くなる。遅延回路８Ｌにより並列駆動する相互の増幅器の入力信号のタイミングを一致させずに入力する事により、図３に示すように無帰還フルデジタルアンプの場合に発生するノイズが図３（ｃ）の実線と遅延された破線のように一方が遅延することにより重畳を抑え、かつ他方の増幅器の帰還回路による影響を受けずに直結出来る事を特徴とする。図３、図５とも、簡単に示すためノイズは一波形ずつについて示している。

ここで、遅延回路８Ｌの遅延時間の設定は、サンプリング周波数Ｆｓをたとえば４８ｋＨｚとすれば、ここで使用しているＰＷＭモジュレータは１／４波長に対して２５６分割設定できる仕様のものを使った場合、少なくとも１／４波長に対して±（１／２５６）だけずらせばよい。したがって時間としては少なくとも、
（１／４８０００）÷４×（２／２５６）＝０．０４１μｓ
程度となる。この遅延時間は、上記の値を最低値として、パラレル鼓動した場合の回路での歪等の最適値を勘案して決定する．
この場合、多チャンネル再生時にはＬチャンネル用増幅器となる増幅器４ＡとＣチャンネル用増幅器となる増幅器４Ｂは、パラレルに接続されＬチャンネルスピーカ５を低インピーダンスで駆動し、低域成分の音質向上に効果があるダンピングファクターを増加する効果が期待できる。

Ｒチャンネルに対しても同様に、スイッチＳ６，Ｓ１０、Ｓ１４を閉じ、スイッチＳ７，Ｓ９，Ｓ１３を開いておく。出力端子３Ｒの信号は、スイッチＳ１４から遅延回路８Ｒを通ってスイッチＳ１４から増幅器４Ｃで増幅されてＲチャンネル用スピーカ６の端子にの出力端子へ接続される経路と、スイッチＳ１０から第４のＲチャンネル用増幅器４Ｄで増幅されてスイッチＳ６を通ってＲチャンネル用スピーカ６の端子にの出力用端子へ接続される経路とに二分され、Ｒチャンネル用パラレル駆動バイワイヤリング再生スピーカ６をパラレル駆動バイアンプ方式で駆動再生することとなる。この時もＬチャンネルと同様に、遅延回路８Ｒにより並列駆動する相互の増幅器の入力信号のタイミングを一致させずに入力する事により、図３に示すように無帰還フルデジタルアンプの場合に発生するノイズが図３（ｃ）の実線と破線のように一方が遅延することにより重畳を抑え、かつ他方の増幅器の帰還回路による影響を受けずに直結出来る。

この場合も、多チャンネル再生時にはＲチャンネル用増幅器となる増幅器４ＣとＳチャンネル用増幅器となる増幅器４Ｄは、パラレルに接続されＬチャンネルスピーカ５を低インピーダンスで駆動し、低域成分音質向上に効果があるダンピングファクターを増加する効果が期待できる。

なお、上記の説明ではオンまたはオフするスイッチを用いたが、スイッチＳ１とＳ３、スイッチＳ６とＳ９とをそれぞれ切換スイッチにし、スイッチＳ２，Ｓ５，Ｓ７，Ｓ１０，Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４を廃止し、代わりに増幅器４Ａ，４Ｂ，４Ｃ，４Ｄに入力切換スイッチを設ければスイッチの数を減らす事が出来る。

また、スイッチの位置は図示の位置に限定されず、信号の経路が、各増幅器、遅延回路およびスピーカの間で請求の範囲に示された接続状態に切り換わり得るものであればよいものである。

また、ＣＰＵ１０１は、チャネル選択部１０５から与えられる選択情報に従って、スイッチＳ１〜Ｓ１４のオンオフを制御する。このチャネル選択部１０５は、ＡＶアンプの操作パネルに設けられ、ユーザーによって操作される。チャネル選択部１０５は、２チャネルステレオ再生モードか４チャネル再生モードかを選択する。ＲＯＭ１０２は、ＣＰＵ１０１のための動作プログラムを格納している。ＣＰＵ１０１は、この動作プログラムに従って動作する。ＲＡＭ１０３は、ＣＰＵ１０１がプログラム動作を行うときに発生する種々の作業データを記憶するワーキングメモリとして機能する。

さらに、ここでは２個のアンプのパラレル駆動を説明したが、３個以上のアンプのパラレル駆動としてもよい。その場合遅延回路はパラレル数−１個必要であり、スイッチも上記に準じて増設すればよい。

以上の様に本実施形態によれば、簡単なスイッチの切換回路と遅延回路をＡＶアンプ本体に追加する事により、多チャンネル再生用の増幅器をステレオ再生時に有効に用いてステレオ再生時の音質改善を図る事が出来る。

本発明のパラレル駆動バイアンプ切換回路は、多チャンネル再生及び２チャンネルステレオ再生が出来るＡＶアンプやレシーバなどの音響装置での音質向上用途にも適用できる産業上の利用可能性高いものである。

本発明の一実施形態のにおけるパラレル駆動バイＡＶアンプ切換回路のブロック図 本発明の一実施形態にお於いて、ＣＰＵにより制御される各スイッチのオンオフ状態の組み合わせを示す説明図 本発明の一実施形態における例のＰＷＭ信号と出力波形に対する発生ノイズ例を示す説明図 従来のＡＶアンプのブロック図 従来例のＡＶアンプにおけるＰＷＭ信号と出力波形に対する発生ノイズ例を示す説明図

符号の説明

１Ｌ，１Ｒ 入力端子
２ プロロジックデコード部デコーダ
３Ｌ，３Ｃ，３Ｒ，３Ｓ 出力端子
４Ａ 第１の増幅器
４Ｂ 第２の増幅器
４Ｃ 第３の増幅器
４Ｄ 第４の増幅器
５ Ｌチャンネル用スピーカ
６ Ｒチャンネル用スピーカ
８Ｌ，８Ｒ 遅延回路
Ｓ１〜Ｓ１４ スイッチ
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ＲＡＭ
１０５ チャンネル選択部

Claims (4)

1. 多チャンネル再生モードと２チャンネルステレオ再生モードとを選択的に切換可能なＡＶアンプに用いるパラレル駆動バイアンプ切換回路であって、
   ＰＷＭ方式の第１の増幅器と、
   ＰＷＭ方式の第２の増幅器と、
   前記第１の増幅器に接続する第１のスピーカと、
   前記第２の増幅器に接続する第２のスピーカと、
   遅延回路とを備え、
   多チャンネル再生の時は第１の信号源の信号を前記第１の増幅器で増幅して前記第１のスピーカの端子に出力し前記第２の信号源の信号を前記第２の増幅器で増幅して前記第２のスピーカの端子に出力し、
   ２チャンネルステレオ再生の時は第１の信号源の信号を前記遅延回路を介して前記第１の増幅器で増幅して前記第１のスピーカの端子に出力すると共に前記第１の信号源の信号を前記第２の増幅器で増幅して前記第１のスピーカの同一端子に同一入力信号のタイミングを一致させることなく出力するように構成した事を特徴とするパラレル駆動バイアンプ切換回路。
2. 多チャンネル再生モードと２チャンネルステレオ再生モードとを選択的に切換可能なＡＶアンプに用いるパラレル駆動バイアンプ切換回路であって、
   入力端子を第１の信号源にスイッチを介して接続し出力端子を第１のスピーカの端子に接続するＰＷＭ方式の第１の増幅器と、
   入力端子を第２の信号源にスイッチを介して接続し出力をスイッチを介して前記第１のスピーカの端子に接続するかまたはスイッチを介して第２のスピーカの端子に接続するＰＷＭ方式の第２の増幅器と、
   前記第１の信号源と前記第１の増幅器の入力との間にスイッチを介して接続された遅延回路と、
   前記第１の信号源と前記第２の増幅器の入力との間にスイッチを介して接続された信号経路とを備え、
   前記各部に配置された複数のスイッチの切換によって、
   多チャンネル再生の時は第１の信号源の信号を前記第１の増幅器で増幅して前記第１のスピーカの端子に出力し前記第２の信号源の信号を前記第２の増幅器で増幅して前記第２のスピーカの端子に出力し、
   ２チャンネルステレオ再生の時は第１の信号源の信号を前記遅延回路を介して前記第１の増幅器で増幅して前記第１のスピーカの端子に出力すると共に前記第１の信号源の信号を前記第２の増幅器で増幅して前記第１のスピーカの同一出力端子に同一入力信号のタイミングを一致させることなく出力するように構成した事を特徴とするパラレル駆動バイアンプ切換回路。
3. 増幅器は３個以上であり、遅延回路の数は増幅器の数より１個少ないものである請求項１記載のパラレル駆動バイアンプ切換回路。
4. 前記信号源となるデコーダと、
   前記複数のスイッチのオン、オフを制御するコンピュータ装置と、
   前記コンピュータ装置に指示を与えるモード選択部とをさらに備えた請求項１から３のいずれかに記載のパラレル駆動バイアンプ切換回路。

Images