JP4653866B2 - 金属配線連結方法 - Google Patents
金属配線連結方法 Download PDFInfo
- Publication number
- JP4653866B2 JP4653866B2 JP13029499A JP13029499A JP4653866B2 JP 4653866 B2 JP4653866 B2 JP 4653866B2 JP 13029499 A JP13029499 A JP 13029499A JP 13029499 A JP13029499 A JP 13029499A JP 4653866 B2 JP4653866 B2 JP 4653866B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- conductive film
- tungsten
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 229910052751 metal Inorganic materials 0.000 title claims description 18
- 239000002184 metal Substances 0.000 title claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 31
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 30
- 239000010937 tungsten Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 25
- 238000009736 wetting Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 239000010410 layer Substances 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910001295 No alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造方法に関するものであり、より詳しくは金属配線連結方法に関するものである。
【０００２】
【従来の技術】
半導体装置が高集積化されることにより金属配線のためのオープニング(opening)においても下部面直径に対する高さ比、即ちアスペクト比(aspect ratio)が徐々に増加する趨勢である。従って、高アスペクト比を有するオープニングを完全に充填するための金属配線工程では、ステップカバレッジ(step coverage)が優れている金属を用いていた。
【０００３】
従って、ステップカバレッジが優れた、ＣＶＤ工程で処理されたタングステン膜が主に金属配線に用いられている。これは、ＣＶＤ工程を通じたタングステン膜はステップカバレッジが優れているため、オープニング内部でボイド(void)のような欠陥の発生を減少させることができるからである。
【０００４】
本発明は、タングステン膜のみによって形成された金属配線とアルミニウム配線とを相互連結する方法に関する。
【０００５】
図１は、従来のタングステンによって形成された金属配線とアルミニウム配線との間の相互連結を示す図面である。
図１を参照すると、半導体基板上に絶縁膜が形成される。この場合絶縁膜内にタングステン配線が含まれる。タングステン配線の下部には、ＴｉＮとＴｉが積層された多層導電膜を含む。絶縁膜がよく知られた写真エッチング技術と乾式エッチング技術でエッチングされてコンタクトホールが形成され、コンタクトホールを含んで絶縁膜上にウエッティングレイヤーとアルミニウム膜が順次に形成されてコンタクトホールを充填する。
【０００６】
ところで、後続熱処理工程やアルミニウム膜のリフロー(reflow)工程時、アルミニウム膜とタングステン単層膜とが反応し、この反応によってタングステン配線が体積収縮され、合金(alloy)が形成される。体積収縮は、金属配線上にボイドを発生させ、アルミニウムとタングステン膜の合金の形成は抵抗の増加を招く。
【０００７】
図２乃至図３は、従来の相互連結されたタングステン配線とアルミニウム配線で各部位Ｗ，Ｈ，Ｃ，ＦによるＥＤＸ成分分析を示す図面である。
図２を参照すると、図１に示されたＷ部位を成分分析した結果タングステンＷのピーク(peak)外には他のピークがない。従って、この部分ではタングステンとアルミニウムの合金が発生しなかったことが分かる。
【０００８】
図２，図３及び図４を参照すると、図１に示された各々の部位Ｃ，Ｆ，Ｈを成分分析した結果タングステンＷのピーク以外にもＡｌピークが混在されている。従って、この部分でタングステンとアルミニウムの合金が発生されていることが分かる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、アルミニウム配線とタングステン配線との間の反応が防止でき、アルミニウムとタングステンとの反応によって形成される合金、体積収縮及びアルミニウム膜とタングステン膜の界面領域に発生されるボイドが防止できる。従って、金属配線における抵抗増加が防止できる金属配線連結方法を提供することである。
【００１０】
【課題を解決するための手段】
前述した目的を達成するために提案された本発明の特徴によると、金属配線連結方法は、半導体基板上に第１導電膜を形成する段階と、第１導電膜を含んで半導体基板上に絶縁膜を形成する段階と、第１導電膜の上部表面が露出される時まで絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、少なくともコンタクトホールの下部面が覆われるように障壁(barrier)膜を形成する段階と、障壁膜の膜質を緻密化するため第１熱処理を遂行する段階と、少なくともコンタクトホールの両側壁を覆うようにウエッティングレイヤーを形成する段階と、コンタクトホールが充填されるようにウエッティングレイヤー１１２上に第２導電膜１１４を形成する段階と、コンタクトホールが第２導電膜１１４に完全に充填されるように第２熱処理を遂行する段階とを含む。
【００１１】
前述した目的を達成するために提案された本発明の他の特徴によると、金属配線連結方法は半導体基板上に第１導電膜を形成する段階と、第１導電膜を含んで半導体基板上に絶縁膜を形成する段階と、第１導電膜の上部表面が露出される時まで絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、コンタクトホールの両側壁及び下部面を覆うようにウエッティングレイヤーを形成する段階と、コンタクトホールが充填されるようにウエッティングレイヤー上に第２導電膜を形成する段階と、コンタクトホールが第２導電膜で完全に充填されるように熱処理する段階とを含み、ウエッティングレイヤーは第１導電膜と第２導電膜の反応防止が可能な厚さを有するように形成される。
【００１２】
図８及び図１０を参照すると、本発明の実施形態による新たな金属配線連結方法は、少なくともコンタクトホールの下部面が覆われるように障壁膜を形成して障壁膜の膜質を緻密化するため熱処理を遂行するか、又はウエッティングレイヤーが第１導電膜と第２導電膜の反応防止が可能な厚さを有するように形成される。このような金属配線連結方法により、第１導電膜と第２導電膜配線との間の反応が防止でき、第１導電膜と第２導電膜の反応に応じる合金、体積収縮及び第１導電膜と第２導電膜の界面領域に発生されるボイドが防止でき、導電膜、例えば、金属配線での抵抗増加が防止できる。
【００１３】
【発明の実施の形態】
（第１実施形態）
以下、図６乃至図７を参照して本発明の実施形態を詳細に説明する。
図６を参照すると、先ず半導体基板１００上に第１絶縁膜１０２が形成される。第１絶縁膜１０２上にＴｉ膜とＴｉＮ膜が順次に積層された多層膜１０６が形成され、ＴｉＮ膜上にタングステン膜１０８が形成されてタングステン配線が形成される。タングステン配線を含んで第１絶縁膜１０２上に第２絶縁膜１０４が形成される。
【００１４】
第２絶縁膜１０４上にフォトレジスト膜（図示せず）が形成され、よく知られた写真エッチング工程でコンタクトを定義するフォトレジスト膜パターンが形成される。フォトレジスト膜パターンがマスクとして使用され、タングステン膜が露出される時まで絶縁膜がエッチングされてコンタクトホールが形成される。
【００１５】
コンタクトホールを含んで第２絶縁膜１０４上に障壁膜１１０として、ＴｉＮ膜及びＴｉＮ膜とＴｉ膜が積層された多層膜の中選択された膜が形成される。障壁膜１１０は、コンタクトホール底部及び両側壁に形成される。この障壁膜１１０は後続工程で形成されるアルミニウム膜との反応を防止するためのものである。
【００１６】
障壁膜１１０を緻密化させるための熱処理工程が遂行される。これは障壁膜１１０がウエッティングレイヤーとしての能力は減少されるが、障壁膜１１０が障壁膜１１０の上部膜と下部膜の反応を防止する障壁膜としての能力を向上させるためのものである。熱処理工程は拡散炉を用いた熱処理工程及びＲＴＮ工程のいずれかの工程で遂行されるが、拡散炉を用いた熱処理工程は、４００℃−６００℃範囲内の温度で約４５分間遂行される。そして、ＲＴＮ工程は、６００℃−７００℃範囲内の温度で約２０秒間遂行される。
【００１７】
この実施形態ではＴｉＮ膜１１０がコンタクトホールの両側壁及び底部に全て形成されていることを例示しているが、このＴｉＮ膜１１０がコンタクトホールの底部にのみ形成されても熱処理工程として緻密化されたコンタクトホール底部の障壁膜１１０により障壁膜１１０の上部膜と下部膜の反応を防止するため、この発明で期待する障壁膜の役割を果たすことができる。
【００１８】
障壁膜１１０の減少されたウエッティングレイヤーとしての能力を補償するため、障壁膜１１０上にＴｉ膜及びＴｉＮ膜の中いずれか一つの膜１１２が形成される。Ｔｉ膜はＴｉＮ膜よりウエッティングレイヤーとしての能力は優れるが、障壁膜としての能力は劣る。この場合ウエッティングレイヤーはコンタクトホール側壁での厚さが３０Å−１００Å範囲内である。この実施形態ではウエッティングレイヤーがコンタクトホールの両側壁及び底部に全て形成されていることを例示しているが、このウエッティングレイヤー１１２はコンタクトホールの両側壁にのみ形成されてもウエッティングレイヤーとしての役割を十分に果たすため、本発明でアルミニウム膜リフロー時、期待するウエッティングレイヤーとしての役割を果たすことができる。
【００１９】
ウエッティングレイヤー膜１１２上にコンタクトホールを充填するようにアルミニウム膜１１４が形成され、コンタクトホールを完全に充填するように熱処理工程のアルミニウムリフロー工程が遂行される。アルミニウムリフロー工程は、４５０℃−５５０℃範囲内の温度で遂行される。後続工程として半導体装置、例えば、トランジスタの性能を向上させるための熱処理工程が４００℃−４５０℃範囲内の温度で遂行される。
【００２０】
（第２実施形態）
先ず、半導体基板１００上に第１絶縁膜１０２が形成される。第１絶縁膜１０２上にＴｉＮ膜とＴｉ膜が順次に積層された多層膜１０６が形成され、Ｔｉ膜上にタングステン膜１０８が形成されてタングステン配線が形成される。タングステン配線を含んで第１絶縁膜１０２上に第２絶縁膜１０４が形成される。
【００２１】
第２絶縁膜１０４上にフォトレジスト膜（図示せず）が形成され、よく知られた写真エッチング工程でコンタクトホールを定義するフォトレジスト膜パターンが形成される。フォトレジスト膜パターンがマスクとして使用され、タングステン膜１０８が露出される時まで絶縁膜がエッチングされてコンタクトホールが形成される。
【００２２】
コンタクトホールを含んで第２絶縁膜上にＴｉＮ膜及びＴｉＮ膜とＴｉ膜が積層された多層膜の中選択された膜１１０が形成される。この場合、選択された膜１１０はコンタクトホール下部での厚さが約１５０Å以上になるように形成される。これは選択された膜が後続アルミニウムリフロー工程でのウエッティングレイヤーとしての役割と、同時に熱処理工程時選択された膜１１０の上部と下部に形成される膜の反応を防止する障壁膜としての役割を果たせるようにするためのものである。以後の工程は、第１実施形態のような工程が遂行される。
【００２３】
【発明の効果】
本発明は、従来の半導体装置のタングステンとアルミニウム配線との間の相互連結でアルミニウム配線とタングステン配線との間の反応によって配線の体積が収縮され、合金が形成される問題点と、体積収縮のためＴｉＮ膜とタングステン膜の界面領域にボイドが発生する問題点と、合金とボイドにより抵抗の増加が発生される問題点を解決したものであって、障壁膜の役割を果たすウエッティングレイヤーを形成し、アルミニウム配線とタングステン配線との間の反応が防止でき、従って合金とボイドの発生とが防止できてこれにより配線間のコンタクト抵抗を減少させ得る効果がある。
【図面の簡単な説明】
【図１】 従来の金属配線連結方法による半導体装置を示す図面である。
【図２】 図１の部位ＷをＥＤＸ成分分析した結果を示すグラフである。
【図３】 図１の部位ＣをＥＤＸ成分分析した結果を示すグラフである。
【図４】 図１の部位ＦをＥＤＸ成分分析した結果を示すグラフである。
【図５】 図１の部位ＨをＥＤＸ成分分析した結果を示すグラフである。
【図６】 本発明の実施形態による半導体装置を示す図面である。
【図７】 本発明の実施形態による半導体装置を示す図面である。
【図８】 本発明の実施形態による半導体装置を示す図面である。
【図９】 本発明の他の実施形態による半導体装置を示す図面である。
【図１０】本発明の他の実施形態による半導体装置を示す図面である。
【符号の説明】
１０，１００ 半導体基板
１２，１０２，１０４ 絶縁膜
１６，１０６ 多層膜
１８，１０８ タングステン膜
２０，１１２ ウエッティングレイヤー
２２，１１４ アルミニウム膜
１１０ 障壁膜
【発明の属する技術分野】
本発明は、半導体装置製造方法に関するものであり、より詳しくは金属配線連結方法に関するものである。
【０００２】
【従来の技術】
半導体装置が高集積化されることにより金属配線のためのオープニング(opening)においても下部面直径に対する高さ比、即ちアスペクト比(aspect ratio)が徐々に増加する趨勢である。従って、高アスペクト比を有するオープニングを完全に充填するための金属配線工程では、ステップカバレッジ(step coverage)が優れている金属を用いていた。
【０００３】
従って、ステップカバレッジが優れた、ＣＶＤ工程で処理されたタングステン膜が主に金属配線に用いられている。これは、ＣＶＤ工程を通じたタングステン膜はステップカバレッジが優れているため、オープニング内部でボイド(void)のような欠陥の発生を減少させることができるからである。
【０００４】
本発明は、タングステン膜のみによって形成された金属配線とアルミニウム配線とを相互連結する方法に関する。
【０００５】
図１は、従来のタングステンによって形成された金属配線とアルミニウム配線との間の相互連結を示す図面である。
図１を参照すると、半導体基板上に絶縁膜が形成される。この場合絶縁膜内にタングステン配線が含まれる。タングステン配線の下部には、ＴｉＮとＴｉが積層された多層導電膜を含む。絶縁膜がよく知られた写真エッチング技術と乾式エッチング技術でエッチングされてコンタクトホールが形成され、コンタクトホールを含んで絶縁膜上にウエッティングレイヤーとアルミニウム膜が順次に形成されてコンタクトホールを充填する。
【０００６】
ところで、後続熱処理工程やアルミニウム膜のリフロー(reflow)工程時、アルミニウム膜とタングステン単層膜とが反応し、この反応によってタングステン配線が体積収縮され、合金(alloy)が形成される。体積収縮は、金属配線上にボイドを発生させ、アルミニウムとタングステン膜の合金の形成は抵抗の増加を招く。
【０００７】
図２乃至図３は、従来の相互連結されたタングステン配線とアルミニウム配線で各部位Ｗ，Ｈ，Ｃ，ＦによるＥＤＸ成分分析を示す図面である。
図２を参照すると、図１に示されたＷ部位を成分分析した結果タングステンＷのピーク(peak)外には他のピークがない。従って、この部分ではタングステンとアルミニウムの合金が発生しなかったことが分かる。
【０００８】
図２，図３及び図４を参照すると、図１に示された各々の部位Ｃ，Ｆ，Ｈを成分分析した結果タングステンＷのピーク以外にもＡｌピークが混在されている。従って、この部分でタングステンとアルミニウムの合金が発生されていることが分かる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、アルミニウム配線とタングステン配線との間の反応が防止でき、アルミニウムとタングステンとの反応によって形成される合金、体積収縮及びアルミニウム膜とタングステン膜の界面領域に発生されるボイドが防止できる。従って、金属配線における抵抗増加が防止できる金属配線連結方法を提供することである。
【００１０】
【課題を解決するための手段】
前述した目的を達成するために提案された本発明の特徴によると、金属配線連結方法は、半導体基板上に第１導電膜を形成する段階と、第１導電膜を含んで半導体基板上に絶縁膜を形成する段階と、第１導電膜の上部表面が露出される時まで絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、少なくともコンタクトホールの下部面が覆われるように障壁(barrier)膜を形成する段階と、障壁膜の膜質を緻密化するため第１熱処理を遂行する段階と、少なくともコンタクトホールの両側壁を覆うようにウエッティングレイヤーを形成する段階と、コンタクトホールが充填されるようにウエッティングレイヤー１１２上に第２導電膜１１４を形成する段階と、コンタクトホールが第２導電膜１１４に完全に充填されるように第２熱処理を遂行する段階とを含む。
【００１１】
前述した目的を達成するために提案された本発明の他の特徴によると、金属配線連結方法は半導体基板上に第１導電膜を形成する段階と、第１導電膜を含んで半導体基板上に絶縁膜を形成する段階と、第１導電膜の上部表面が露出される時まで絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、コンタクトホールの両側壁及び下部面を覆うようにウエッティングレイヤーを形成する段階と、コンタクトホールが充填されるようにウエッティングレイヤー上に第２導電膜を形成する段階と、コンタクトホールが第２導電膜で完全に充填されるように熱処理する段階とを含み、ウエッティングレイヤーは第１導電膜と第２導電膜の反応防止が可能な厚さを有するように形成される。
【００１２】
図８及び図１０を参照すると、本発明の実施形態による新たな金属配線連結方法は、少なくともコンタクトホールの下部面が覆われるように障壁膜を形成して障壁膜の膜質を緻密化するため熱処理を遂行するか、又はウエッティングレイヤーが第１導電膜と第２導電膜の反応防止が可能な厚さを有するように形成される。このような金属配線連結方法により、第１導電膜と第２導電膜配線との間の反応が防止でき、第１導電膜と第２導電膜の反応に応じる合金、体積収縮及び第１導電膜と第２導電膜の界面領域に発生されるボイドが防止でき、導電膜、例えば、金属配線での抵抗増加が防止できる。
【００１３】
【発明の実施の形態】
（第１実施形態）
以下、図６乃至図７を参照して本発明の実施形態を詳細に説明する。
図６を参照すると、先ず半導体基板１００上に第１絶縁膜１０２が形成される。第１絶縁膜１０２上にＴｉ膜とＴｉＮ膜が順次に積層された多層膜１０６が形成され、ＴｉＮ膜上にタングステン膜１０８が形成されてタングステン配線が形成される。タングステン配線を含んで第１絶縁膜１０２上に第２絶縁膜１０４が形成される。
【００１４】
第２絶縁膜１０４上にフォトレジスト膜（図示せず）が形成され、よく知られた写真エッチング工程でコンタクトを定義するフォトレジスト膜パターンが形成される。フォトレジスト膜パターンがマスクとして使用され、タングステン膜が露出される時まで絶縁膜がエッチングされてコンタクトホールが形成される。
【００１５】
コンタクトホールを含んで第２絶縁膜１０４上に障壁膜１１０として、ＴｉＮ膜及びＴｉＮ膜とＴｉ膜が積層された多層膜の中選択された膜が形成される。障壁膜１１０は、コンタクトホール底部及び両側壁に形成される。この障壁膜１１０は後続工程で形成されるアルミニウム膜との反応を防止するためのものである。
【００１６】
障壁膜１１０を緻密化させるための熱処理工程が遂行される。これは障壁膜１１０がウエッティングレイヤーとしての能力は減少されるが、障壁膜１１０が障壁膜１１０の上部膜と下部膜の反応を防止する障壁膜としての能力を向上させるためのものである。熱処理工程は拡散炉を用いた熱処理工程及びＲＴＮ工程のいずれかの工程で遂行されるが、拡散炉を用いた熱処理工程は、４００℃−６００℃範囲内の温度で約４５分間遂行される。そして、ＲＴＮ工程は、６００℃−７００℃範囲内の温度で約２０秒間遂行される。
【００１７】
この実施形態ではＴｉＮ膜１１０がコンタクトホールの両側壁及び底部に全て形成されていることを例示しているが、このＴｉＮ膜１１０がコンタクトホールの底部にのみ形成されても熱処理工程として緻密化されたコンタクトホール底部の障壁膜１１０により障壁膜１１０の上部膜と下部膜の反応を防止するため、この発明で期待する障壁膜の役割を果たすことができる。
【００１８】
障壁膜１１０の減少されたウエッティングレイヤーとしての能力を補償するため、障壁膜１１０上にＴｉ膜及びＴｉＮ膜の中いずれか一つの膜１１２が形成される。Ｔｉ膜はＴｉＮ膜よりウエッティングレイヤーとしての能力は優れるが、障壁膜としての能力は劣る。この場合ウエッティングレイヤーはコンタクトホール側壁での厚さが３０Å−１００Å範囲内である。この実施形態ではウエッティングレイヤーがコンタクトホールの両側壁及び底部に全て形成されていることを例示しているが、このウエッティングレイヤー１１２はコンタクトホールの両側壁にのみ形成されてもウエッティングレイヤーとしての役割を十分に果たすため、本発明でアルミニウム膜リフロー時、期待するウエッティングレイヤーとしての役割を果たすことができる。
【００１９】
ウエッティングレイヤー膜１１２上にコンタクトホールを充填するようにアルミニウム膜１１４が形成され、コンタクトホールを完全に充填するように熱処理工程のアルミニウムリフロー工程が遂行される。アルミニウムリフロー工程は、４５０℃−５５０℃範囲内の温度で遂行される。後続工程として半導体装置、例えば、トランジスタの性能を向上させるための熱処理工程が４００℃−４５０℃範囲内の温度で遂行される。
【００２０】
（第２実施形態）
先ず、半導体基板１００上に第１絶縁膜１０２が形成される。第１絶縁膜１０２上にＴｉＮ膜とＴｉ膜が順次に積層された多層膜１０６が形成され、Ｔｉ膜上にタングステン膜１０８が形成されてタングステン配線が形成される。タングステン配線を含んで第１絶縁膜１０２上に第２絶縁膜１０４が形成される。
【００２１】
第２絶縁膜１０４上にフォトレジスト膜（図示せず）が形成され、よく知られた写真エッチング工程でコンタクトホールを定義するフォトレジスト膜パターンが形成される。フォトレジスト膜パターンがマスクとして使用され、タングステン膜１０８が露出される時まで絶縁膜がエッチングされてコンタクトホールが形成される。
【００２２】
コンタクトホールを含んで第２絶縁膜上にＴｉＮ膜及びＴｉＮ膜とＴｉ膜が積層された多層膜の中選択された膜１１０が形成される。この場合、選択された膜１１０はコンタクトホール下部での厚さが約１５０Å以上になるように形成される。これは選択された膜が後続アルミニウムリフロー工程でのウエッティングレイヤーとしての役割と、同時に熱処理工程時選択された膜１１０の上部と下部に形成される膜の反応を防止する障壁膜としての役割を果たせるようにするためのものである。以後の工程は、第１実施形態のような工程が遂行される。
【００２３】
【発明の効果】
本発明は、従来の半導体装置のタングステンとアルミニウム配線との間の相互連結でアルミニウム配線とタングステン配線との間の反応によって配線の体積が収縮され、合金が形成される問題点と、体積収縮のためＴｉＮ膜とタングステン膜の界面領域にボイドが発生する問題点と、合金とボイドにより抵抗の増加が発生される問題点を解決したものであって、障壁膜の役割を果たすウエッティングレイヤーを形成し、アルミニウム配線とタングステン配線との間の反応が防止でき、従って合金とボイドの発生とが防止できてこれにより配線間のコンタクト抵抗を減少させ得る効果がある。
【図面の簡単な説明】
【図１】 従来の金属配線連結方法による半導体装置を示す図面である。
【図２】 図１の部位ＷをＥＤＸ成分分析した結果を示すグラフである。
【図３】 図１の部位ＣをＥＤＸ成分分析した結果を示すグラフである。
【図４】 図１の部位ＦをＥＤＸ成分分析した結果を示すグラフである。
【図５】 図１の部位ＨをＥＤＸ成分分析した結果を示すグラフである。
【図６】 本発明の実施形態による半導体装置を示す図面である。
【図７】 本発明の実施形態による半導体装置を示す図面である。
【図８】 本発明の実施形態による半導体装置を示す図面である。
【図９】 本発明の他の実施形態による半導体装置を示す図面である。
【図１０】本発明の他の実施形態による半導体装置を示す図面である。
【符号の説明】
１０，１００ 半導体基板
１２，１０２，１０４ 絶縁膜
１６，１０６ 多層膜
１８，１０８ タングステン膜
２０，１１２ ウエッティングレイヤー
２２，１１４ アルミニウム膜
１１０ 障壁膜
Claims (2)
- 半導体基板上に第１導電膜を形成する段階と、
前記第１導電膜を含んで半導体基板上に絶縁膜を形成する段階と、
前記第１導電膜の上部表面が露出される時まで前記絶縁膜の一部をエッチングしてコンタクトホールを形成する段階と、
少なくとも前記コンタクトホールの下部面が覆われるように障壁膜を形成する段階と、
前記障壁膜の膜質を緻密化するため第１熱処理を遂行する段階と、
少なくとも前記コンタクトホールの両側壁を覆うようにウエッティングレイヤーを形成する段階と、
前記コンタクトホールが充填されるように前記ウエッティングレイヤー上に第２導電膜を形成する段階と、
前記コンタクトホールが前記第２導電膜で完全に充填されるようにリフロー工程を実施する段階とを含み、
前記第１熱処理工程は拡散炉を用いた熱処理工程及びＲＴＮ工程の中いずれか一つの工程で遂行され、
前記拡散炉を用いた熱処理工程は、４００℃−６００℃範囲内の温度で４５分間遂行され、
前記ＲＴＮ工程は、６００℃−７００℃範囲内の温度で２０秒間遂行され、
前記第１導電膜はタングステン膜であり、
前記障壁膜は、ＴｉＮ膜及びＴｉＮ膜とＴｉ膜とが積層された多層膜の中から選択されるいずれか一つの膜であり、
前記ウエッティングレイヤーは、ＴｉＮ膜及びＴｉ膜の中から選択されるいずれか一つの膜であり、
前記第２導電膜はＡｌ膜であることを特徴とする金属配線連結方法。 - 前記ウエッティングレイヤーの厚さは、両側壁で３０Å−１００Å範囲内であることを特徴とする請求項１に記載の金属配線連結方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199816746 | 1998-05-11 | ||
| KR1019980016746A KR100279300B1 (ko) | 1998-05-11 | 1998-05-11 | 금속 배선 연결 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345872A JPH11345872A (ja) | 1999-12-14 |
| JP4653866B2 true JP4653866B2 (ja) | 2011-03-16 |
Family
ID=19537202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13029499A Expired - Fee Related JP4653866B2 (ja) | 1998-05-11 | 1999-05-11 | 金属配線連結方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6077772A (ja) |
| JP (1) | JP4653866B2 (ja) |
| KR (1) | KR100279300B1 (ja) |
| CN (1) | CN1118871C (ja) |
| TW (1) | TW438902B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220025A (ja) * | 1998-02-03 | 1999-08-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US6475912B1 (en) * | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| US6610594B2 (en) * | 2001-07-10 | 2003-08-26 | Advanced Micro Devices, Inc. | Locally increasing sidewall density by ion implantation |
| JP4711624B2 (ja) * | 2001-10-26 | 2011-06-29 | アプライド マテリアルズ インコーポレイテッド | 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積 |
| KR100457843B1 (ko) * | 2002-09-18 | 2004-11-18 | 삼성전자주식회사 | 반도체 장치에서 콘택 형성 방법 |
| CN100437938C (zh) * | 2005-04-18 | 2008-11-26 | 力晶半导体股份有限公司 | 导线的制造方法 |
| JP2008186926A (ja) * | 2007-01-29 | 2008-08-14 | Fujitsu Ltd | 半導体装置とその製造方法 |
| KR20090013419A (ko) * | 2007-08-01 | 2009-02-05 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR101480292B1 (ko) * | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| US8836049B2 (en) | 2012-06-13 | 2014-09-16 | United Microelectronics Corp. | Semiconductor structure and process thereof |
| CN110066984B (zh) | 2013-09-27 | 2021-06-08 | 应用材料公司 | 实现无缝钴间隙填充的方法 |
| KR101703889B1 (ko) | 2015-04-30 | 2017-02-07 | 주식회사 유도 | 이중 힌지구조를 가지는 사출기용 컨트롤러 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314690A (ja) * | 1993-04-30 | 1994-11-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0878520A (ja) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | 多層配線を有する半導体装置及びその製造方法 |
| JPH0936230A (ja) * | 1995-05-15 | 1997-02-07 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4715937A (en) * | 1986-05-05 | 1987-12-29 | The Board Of Trustees Of The Leland Stanford Junior University | Low-temperature direct nitridation of silicon in nitrogen plasma generated by microwave discharge |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| US5514908A (en) * | 1994-04-29 | 1996-05-07 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries |
| US5677238A (en) * | 1996-04-29 | 1997-10-14 | Chartered Semiconductor Manufacturing Pte Ltd | Semiconductor contact metallization |
| KR100230392B1 (ko) * | 1996-12-05 | 1999-11-15 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
| US5956609A (en) * | 1997-08-11 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs |
-
1998
- 1998-05-11 KR KR1019980016746A patent/KR100279300B1/ko not_active IP Right Cessation
- 1998-05-29 TW TW087108498A patent/TW438902B/zh not_active IP Right Cessation
- 1998-12-11 CN CN98125263A patent/CN1118871C/zh not_active Expired - Fee Related
-
1999
- 1999-03-16 US US09/270,174 patent/US6077772A/en not_active Expired - Lifetime
- 1999-05-11 JP JP13029499A patent/JP4653866B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314690A (ja) * | 1993-04-30 | 1994-11-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0878520A (ja) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | 多層配線を有する半導体装置及びその製造方法 |
| JPH0936230A (ja) * | 1995-05-15 | 1997-02-07 | Sony Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6077772A (en) | 2000-06-20 |
| JPH11345872A (ja) | 1999-12-14 |
| CN1235372A (zh) | 1999-11-17 |
| TW438902B (en) | 2001-06-07 |
| CN1118871C (zh) | 2003-08-20 |
| KR100279300B1 (ko) | 2001-02-01 |
| KR19990084762A (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4653866B2 (ja) | 金属配線連結方法 | |
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| KR100364349B1 (ko) | 반도체장치 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| KR100714476B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2010232676A (ja) | 信頼性向上のためのケイ化銅パッシベーション | |
| KR100853098B1 (ko) | 반도체 소자의 금속 배선 및 이의 제조 방법 | |
| US4884120A (en) | Semiconductor device and method for making the same | |
| JP2007220738A (ja) | 半導体装置の製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| KR100914976B1 (ko) | 반도체 소자의 제조방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100712987B1 (ko) | 금속 배선 형성 방법 | |
| KR100538634B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP4967207B2 (ja) | 半導体装置の製造方法 | |
| KR100371836B1 (ko) | 반도체장치의 다층 금속 배선 제조방법 | |
| KR100355864B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100726091B1 (ko) | 금속 배선 및 이의 제조 방법 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| KR0172525B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080220 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080306 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |