JP4630517B2 - 積層フィルタ、積層複合デバイス、および通信装置 - Google Patents
積層フィルタ、積層複合デバイス、および通信装置 Download PDFInfo
- Publication number
- JP4630517B2 JP4630517B2 JP2002139039A JP2002139039A JP4630517B2 JP 4630517 B2 JP4630517 B2 JP 4630517B2 JP 2002139039 A JP2002139039 A JP 2002139039A JP 2002139039 A JP2002139039 A JP 2002139039A JP 4630517 B2 JP4630517 B2 JP 4630517B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- filter
- conductors
- multilayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば携帯電話機などの高周波無線機器に用いる積層フィルタ、積層複合デバイス、および通信装置に関するものである。
【０００２】
【従来の技術】
近年、通信機器の小型化に伴い、高周波フィルタも小型化に有効な誘電体積層フィルタがよく用いられている。以下に図面を参照しながら、上述した積層バンドパスフィルタの一例について説明する。
【０００３】
図４は従来の積層バンドパスフィルタ４００の断面図である。図４において、複数の誘電体層を積層して一体化した積層バンドパスフィルタ４００は、内部接地導体４０１と内部接地導体４０２とに挟まれており、内部接地導体４０１の上面に第１のバンドパスフィルタ４０４が形成され、その上側に内部接地導体４０３が配置され、更にその上面に第２のバンドパスフィルタ４０５が形成されている。なお、ストリップ線路導体４１０は、第１のバンドパスフィルタ４０４、第２のバンドパスフィルタ４０５の厚みに関して、ほぼ中央に設けられている。
【０００４】
第１のバンドパスフィルタ４０４と第２のバンドパスフィルタ４０５とはそれぞれ内部接地導体４０３で遮蔽された状態で積層されるため、２つのフィルタ間における干渉は小さくなる。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、第１のバンドパスフィルタ４０４や第２のバンドパスフィルタ４０５における、各バンドパスフィルタを挟む内部接地導体の間隔（すなわち、内部接地導体４０２と内部接地導体４０３との間隔や、内部接地導体４０１と内部接地導体４０３との間隔）は、積層体内部に１つだけ形成されたバンドパスフィルタ５０１の内部接地導体の間隔（すなわち、内部接地導体５１１と内部接地導体５１２との間隔）に比べて、狭くなる。
【０００６】
なお、比較のために、従来の積層バンドパスフィルタ５００の断面図である図５に、バンドパスフィルタ５０１を有する積層バンドパスフィルタ５００を示した。
【０００７】
図５においては、先ほどと同じ厚みｄの積層体内部に１つだけ形成されたバンドパスフィルタ５０１は、内部接地導体５１１と内部接地導体５１２とに挟まれている。なお、ストリップ線路導体５１０（図５参照）は、バンドパスフィルタ５０１の厚みに関して、ほぼ中央に設けられている。
【０００８】
本発明者は、第１のバンドパスフィルタ４０４や第２のバンドパスフィルタ４０５においては、バンドパスフィルタ５０１に比べてバンドパスフィルタを構成するストリップ線路導体のＱ値が劣化し、デバイスとしての挿入損失が増大してしまうことに、気付いた。
【０００９】
より具体的に述べると、本発明の、シールド間隔を変化させたときの、高周波共振回路のＱ値のシミュレーションによる挙動解析の説明図である図１０に示されているように、たとえば１２００ＭＨｚにおける高周波共振回路のＱ値は、（１）シールド間隔（前述の厚みｄに相当する）が０．６ｍｍである場合には３８程度も確保されているが、（２）シールド間隔が０．４ｍｍである場合には２６程度に劣化してしまう。なお、この高周波共振回路は前述の積層バンドパスフィルタ５００（図５参照）と類似した構成を有しており、ストリップ線路導体はバンドパスフィルタの厚みに関してほぼ中央に設けられている。
【００１０】
本発明は、上記問題点に鑑み、小型・低損失な積層フィルタ、積層複合デバイス、および通信装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
第１の本発明は、複数の誘電体層が積層され一体化された積層体の内部または外部に形成された複数の接地導体と、
前記複数の接地導体の内の遮蔽機能を有する二つの接地導体に挟まれた、二段フィルタである第一のバンドパスフィルタと、
前記二つの接地導体に挟まれた、二段フィルタである第二のバンドパスフィルタとを備え、
前記第一のバンドパスフィルタと、前記第二のバンドパスフィルタとは、前記二つの接地導体に対して垂直な所定の面を境にして相異なる領域に形成されており、
前記第一のバンドパスフィルタは、前記積層体の内部または外部の一つの誘電体層の隅に形成された複数の第一の入出力端子と、前記積層体の内部または外部に形成された第一の接地端子と、共振器を構成するための第一の共振器容量導体をもつ層と、前記第一の入出力端子に接続される第一の入出力容量導体をもつ層と、第一の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第一の接地端子及び前記第一の各容量導体に接続された複数の第一のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第二のバンドパスフィルタは、前記積層体の内部または外部の、前記第一の入出力端子が形成された前記一つの誘電体層の、前記隅と、その層の中心に関して点対称な隅に形成された複数の第二の入出力端子と、前記積層体の内部または外部に形成された第二の接地端子と、共振器を構成するための第二の共振器容量導体をもつ層と、前記第二の入出力端子に接続される第二の入出力容量導体をもつ層と、第二の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第二の接地端子及び前記第二の各容量導体に接続された複数の第二のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第一のバンドパスフィルタの前記第一のストリップ線路導体と、前記第二のバンドパスフィルタの前記第二のストリップ線路導体とは、前記積層体の内部の所定の同一層に、逆向きに並列して形成されており、さらに、前記第一のストリップ線路導体と前記第二のストリップ線路導体との間には、それら第一及び第二のストリップ線路導体同士の電磁誘導を遮蔽するための遮蔽導体が、前記所定の同一層に形成され、
前記第一のバンドパスフィルタの前記第一の入出力端子と、前記第二のバンドパスフィルタの前記第二の入出力端子とは、互いに電気的に独立している、積層フィルタである。
第２の本発明は、前記第一のバンドパスフィルタが有する前記第一の共振器容量導体をもつ層と、前記第一のバンドパスフィルタが有する前記第二の共振器容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第３の本発明は、前記第一のバンドパスフィルタが有する前記第一の入出力容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の入出力容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第４の本発明は、前記第一のバンドパスフィルタが有する前記第一の段間容量導体または飛び越し容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の段間容量導体または飛び越し容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第５の本発明は、前記第一のバンドパスフィルタの前記第一の共振器容量導体は、前記第一のストリップ線路導体と電気的に並列に接続され、前記二つの接地導体の内の何れかの接地導体と対向するように形成されている、第１の本発明の積層フィルタである。
第６の本発明は、前記第一の共振器容量導体は、前記二つの接地導体の内の何れかの接地導体と、前記二つの接地導体以外の所定の接地導体とで、挟み込まれている、第５の本発明の積層フィルタである。
第７の本発明は、前記第一のバンドパスフィルタと前記第二のバンドパスフィルタとは、相異なる周波数帯域を通過帯域とする、第１の本発明の積層フィルタである。
第８の本発明は、前記第一のバンドパスフィルタは二段有極フィルタであり、前記第二のバンドパスフィルタは二段有極フィルタである、第１〜７の何れかの本発明の積層フィルタである。
第９の本発明は、第１〜８の何れかの本発明の積層フィルタが内蔵された前記積層体と、
前記積層体に実装された集積回路とを備えた積層複合デバイスである。
第１０の本発明は、送信または受信を行う手段と、
前記送信に利用されるべき送信信号または前記受信に利用されるべき受信信号に対してフィルタリングを行う第１〜８の何れかの本発明の積層フィルタと、
を備えた通信装置である。
【００３３】
【発明の実施の形態】
以下、本発明または本発明に関連する発明の実施の形態の積層バンドパスフィルタについて、図面を参照しながら説明する。
【００３４】
（実施の形態１）
図１は本発明の実施の形態１における積層バンドパスフィルタの分解斜視図を示すものである。
【００３５】
本実施の形態の積層バンドパスフィルタの特徴は、（１）一定間隔離して配置され電磁的に結合されているストリップ線路導体１２８、１２９を有する第１のバンドパスフィルタ（図面上で左側の部分）と、（２）一定間隔離して配置され電磁的に結合されているストリップ線路導体１３１、１３２を有する第２のバンドパスフィルタ（図面上で右側の部分）とが、積層の方向ではなく積層の方向とは垂直な方向に配されているために、第１および第２のバンドパスフィルタを挟みシールド層として機能する最外側の内部接地導体１１９、１４２間の間隔が十分に確保され、ストリップ線路導体１２８、１２９、１３１、１３２のＱ値の劣化が抑制される設計が可能となっている点にある。
【００３６】
図１に示すように本発明の実施の形態１の積層バンドパスフィルタは誘電体層１０１から誘電体層１１０までが順に積層され、積層体の大きさは５．０ｍｍ×５．０ｍｍで高さは０．８ｍｍである。また、それぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラス相からなる誘電体層であり、結晶相はＭｇ２ＳｉＯ４からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。積層体下面には、入出力端子１１１乃至１１４、接地端子１１５乃至１１８が形成されている。
【００３７】
誘電体層１０１、１０７、１０９の上面には内部接地導体１１９、１３７、１４２がそれぞれ配置され、ビア導体を介して接地端子１１５乃至１１８に接続されている。誘電体層１０２の上面には容量導体１２０乃至１２３が配置され、ビア導体を介して入出力端子１１１乃至１１４にそれぞれ接続される。誘電体層１０３の上面には容量導体１２４乃至１２７が配置され、誘電体層１０４の上面にはストリップ線路導体１２８乃至１３２が配置されている。また、誘電体層１０５の上面には容量導体１３３、１３４が配置され、誘電体層１０６の上面には容量導体１３５、１３６が配置され、誘電体層１０８の上面には容量導体１３８乃至１４１が配置されている。
【００３８】
更に、ストリップ線路導体１２８は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２４、１３５、１３８にそれぞれ接続されている。同様に、ストリップ線路導体１２９は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２５、１３３、１３９にそれぞれ接続され、ストリップ線路導体１３１は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２６、１３４、１４０にそれぞれ接続され、ストリップ線路導体１３２は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２７、１４１にそれぞれ接続されている。
【００３９】
また、容量導体１３６は容量導体１３４と対向して配置され、ビア導体を介して入出力端子１１４に接続され、ストリップ線路導体１３０は第１のバンドパスフィルタと第２のバンドパスフィルタの境界に設けられた３個のビアホールを貫通するビア導体を介して内部接地導体１３７に接続されている。
【００４０】
なお、ストリップ線路導体１３０は本発明の遮蔽導体に対応し、入出力端子１１１〜１１４は本発明の入出力端子に対応し、接地端子１１５〜１１８は本発明の接地端子に対応し、容量導体１２０〜１２７、１３３〜１３６、１３９〜１４１は本発明の容量導体に対応し、ストリップ線路導体１２８〜１３２は本発明のストリップ線路導体に対応する。また、誘電体層１０１〜１１０は本発明の誘電体層に対応し、内部接地導体１１９、１３７、１４２は本発明の接地導体に対応し、内部接地導体１１９、１４２は本発明の遮蔽機能を有する二つの接地導体に対応する。
【００４１】
ここに、内部接地導体１３７は、遮蔽を目的としない内部接地導体であり、必須の素子ではない。ただし、内部接地導体１３７は、容量導体１３８〜１４１と容量結合して、高周波帯域で使用される場合などにも容量導体１３８〜１４１の容量を十分に確保するための機能を有する内部接地導体である。
【００４２】
図１に示されているように、２つのバンドパスフィルタをそれぞれ構成するストリップ線路導体１２８、１２９とストリップ線路導体１３１、１３２との間に遮蔽導体として作用するストリップ線路導体１３０を設けたことにより、２つの積層バンドパスフィルタがお互いに悪影響を及ぼすことを抑制でき、アイソレーションも確保できる。
【００４３】
また、２つの積層バンドパスフィルタを構成するストリップ線路導体１２８、１２９、１３１、１３２を内部接地導体１１９と１３７に挟まれた実質上中央に配置することにより、ストリップ線路導体のＱ値の劣化を抑制することができ、挿入損失の小さい積層バンドパスフィルタを得ることができる。
【００４４】
また、容量２０１、２０２、及び容量２０９、２１０を形成する容量導体１２０乃至１２７をストリップ線路導体層と内部接地導体１１９とのほぼ中央に配置し、容量２０８、２１６を形成する容量導体１３３乃至１３６をストリップ線路導体層と内部接地導体１３７とのほぼ中央に配置することにより、各容量導体が形成する容量のＱ値の劣化を抑制し、挿入損失の小さい積層バンドパスフィルタを得ることができる。
【００４５】
また、容量導体１３８乃至１４１は接地導体１３７、１４２に対向して配置し、さらに２つの接地導体１３７、１４２で容量導体１３８乃至１４１を挟むことにより、容量導体層を省略することができ、デバイスを低背化することができるとともに、大きな容量も形成することができ、設計の自由度が大きくなる。
【００４６】
また、第１のバンドパスフィルタの入出力端子１１１、１１２の間に接地端子１１５を設け、第２のバンドパスフィルタの入出力端子１１３、１１４の間に接地端子１１６を設けたことにより、各バンドパスフィルタの入出力端子間のアイソレーションを確保できる。また、第１のバンドパスフィルタの入出力端子１１１、１１２と第２のバンドパスフィルタの入出力端子１１３、１１４とを積層体の中心に対してほぼ対称の位置に配置したことで、２つのバンドパスフィルタ間のアイソレーションも確保できる。
【００４７】
つぎに、以上のように構成された積層バンドパスフィルタの回路的な構成について、図２（ａ）〜（ｂ）を参照しながら説明する。
【００４８】
図２（ａ）〜（ｂ）はそれぞれ図１における第１及び第２のバンドパスフィルタの等価回路を示しており、図１に対応する素子には同じ符号を用いている。
【００４９】
なお、前者の回路構成（図２（ａ）参照）は通過帯域の低域側に減衰極を形成するための回路構成であり、後者の回路構成（図２（ｂ）参照）は通過帯域の高域側に減衰極を形成するための回路構成である。したがって、本実施の形態においては、第１のバンドパスフィルタには前者の回路構成（図２（ａ）参照）を利用し、第２のバンドパスフィルタには後者の回路構成（図２（ｂ）参照）を利用するが、これに限らず、たとえば、第１、第２のバンドパスフィルタの両方に前者の回路構成（図２（ａ）参照）を利用するなどしてもよいことは、いうまでもない。
【００５０】
はじめに、図２（ａ）の等価回路を持つ第１のバンドパスフィルタの構成について説明する。
【００５１】
容量２０１は、容量導体１２０、１２４（図１参照）で形成された入出力容量導体である。また、容量２０２は、容量導体１２１、１２５（図１参照）で形成された入出力容量導体である。
【００５２】
容量２０８は、容量導体１３３、１３５（図１参照）で形成された段間容量導体である。
【００５３】
容量２０３は、接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間にある容量導体１３８（図１参照）とで形成された共振器容量導体である。また、容量２０４は、接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間にある容量導体１３９（図１参照）とで形成された共振器容量導体である。
【００５４】
インダクタ２０５、２０６は、それぞれストリップ線路導体１２８、１２９（図１参照）によって形成されている。
【００５５】
更に、容量２０１、２０２は、それぞれ入出力端子１１１、１１２（図１参照）に接続されている。また、インダクタ２０５と容量２０３とは並列に接続され、インダクタ２０６と容量２０４とは並列に接続され、これらが段間容量導体である容量２０８によって結合されることによって２段の有極バンドパスフィルタが構成される。また、インダクタ２０５、２０６の間には相互インダクタ２０７が作用し、相互インダクタ２０７に並列に接続された容量２０８によって共振回路が構成されている。
【００５６】
このようにして、通過帯域の低域側に減衰極を形成して、図２（ａ）の等価回路を持つ第１のバンドパスフィルタが構成される。
【００５７】
つぎに、図２（ｂ）の等価回路を持つ第２のバンドパスフィルタの構成について説明する。
【００５８】
容量２０９は、容量導体１２２、１２６（図１参照）で形成された入出力容量導体である。また、容量２１０は、容量導体１２３、１２７（図１参照）で形成された入出力容量導体である。
【００５９】
容量２１６は、容量導体１３４、１３６（図１参照）で形成された飛び越し容量導体である。
【００６０】
容量２１１は接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間に形成された容量導体１４０（図１参照）とで形成された共振器容量導体である。また、容量２１２は接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間に形成された容量導体１４１（図１参照）とで形成された共振器容量導体である。
【００６１】
インダクタ２１３、２１４は、それぞれストリップ線路導体１３１、１３２（図１参照）によって形成されている。また、容量２０９、２１０はそれぞれ入出力端子１１３、１１４（図１参照）に接続されている。また、インダクタ２１３と容量２１１とは並列に接続され、インダクタ２１４と容量２１２とは並列に接続されることによって２段の有極バンドパスフィルタが構成される。また、インダクタ２１３、２１４の間には相互インダクタ２１５が作用し、飛び越し容量導体である容量２１６を形成する容量導体１３６（図１参照）が入出力端子１１４（図１参照）に接続されることによって共振回路が構成されている。
【００６２】
このようにして、通過帯域の高域側に減衰極を形成して、図２（ｂ）の等価回路を持つ第２のバンドパスフィルタが構成される。
【００６３】
また、誘電体層１０４に形成されるストリップ線路導体１３０は、複数のビア導体を介して接地されることで、第１のバンドパスフィルタを構成するストリップ線路導体１２８、１２９と、第２のバンドパスフィルタを構成するストリップ線路導体１３１、１３２とが電磁結合することを抑制する遮蔽導体として作用する。
【００６４】
このように、実施の形態１によれば、内部接地導体間隔を狭めることなく２つのバンドパスフィルタを持つ積層バンドパスフィルタを構成することができるため、２つのバンドパスフィルタを構成するストリップ線路導体のＱ値を劣化させることがなく、２つの低損失なバンドパスフィルタを備えた積層バンドパスフィルタとすることができる。
【００６５】
なお、上述した実施の形態では、遮蔽導体として作用するストリップ線路導体１３０は、３個のビア導体を介して内部接地導体１３７に接続されているが（図１参照）、これに限らず、遮蔽導体として作用するストリップ線路導体１３０は、外部導体を介して接地されていてもよい。
【００６６】
また、上述した実施の形態では、ストリップ線路導体１２８、１２９の同じ側の端部が内部接地導体１１９に接続されていたが（図１参照）、これに限らず、たとえば、ストリップ線路導体１２８、１２９の異なる側の端部が内部接地導体１１９に接続されていてもよい。このように、ストリップ線路導体１２８、１２９の異なる側の端部が内部接地導体１１９に接続されている場合の方が、ストリップ線路導体１２８、１２９の同じ側の端部が内部接地導体１１９に接続されている場合に比べて、使用可能な帯域が広がって広帯域化が実現できる。
【００６７】
（実施の形態２）
以下本発明の実施の形態２の積層バンドパスフィルタについて図面を参照しながら説明する。
【００６８】
図３は本発明の実施の形態２における積層バンドパスフィルタの分解斜視図を示すものである。図３に示すように、本発明の実施の形態２の積層バンドパスフィルタは誘電体層３０１から３１１までが順に積層され、積層体の大きさは５．０ｍｍ×５．０ｍｍで高さは０．８ｍｍである。また、それぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラス相からなる誘電体層であり、結晶相はＭｇ2ＳｉＯ4からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。積層体下面には、入出力端子３１２乃至３１５、接地端子３１６乃至３１９が形成されている。
【００６９】
誘電体層３０１、３０８、３１０の上面には内部接地導体３２０、３４０、３４３がそれぞれ配置され、ビア導体を介して接地端子３１６乃至３１９に接続されている。誘電体層３０２の上面には容量導体３２１、３２２が配置され、誘電体層３０３の上面には容量導体３２３乃至３２５が配置され、ビア導体を介して入出力端子３１２乃至３１４にそれぞれ接続される。
【００７０】
誘電体層３０４の上面には容量導体３２６乃至３２８が配置され、誘電体層３０５の上面にはストリップ線路導体３２９乃至３３３が配置され、誘電体層３０６の上面には容量導体３３４乃至３３６が配置され、誘電体層３０７の上面には容量導体３３７乃至３３９が配置され、誘電体層３０９の上面には容量導体３４１、３４２が配置されている。
【００７１】
更に、ストリップ線路導体３２９は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２６、３３７、３４１にそれぞれ接続されている。同様に、ストリップ線路導体３３０は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２７、３３４、３４２にそれぞれ接続され、ストリップ線路導体３３２は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２１、３２８、３３５にそれぞれ接続され、ストリップ線路導体３３３は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２２、３３６にそれぞれ接続されている。
【００７２】
また、容量導体３３８、３３９は容量導体３３５、３３６と対向して配置され、ビア導体を介して入出力端子３１５、３１４にそれぞれ接続され、ストリップ線路導体３３１は３個のビア導体を介して内部接地導体３４０に接続されている。
【００７３】
なお、ストリップ線路導体３３１は本発明の遮蔽導体に対応し、入出力端子３１２〜３１５は本発明の入出力端子に対応し、接地端子３１６〜３１９は本発明の接地端子に対応し、容量導体３２１〜３２８、３３４〜３３９、３４１、３４２は本発明の容量導体に対応し、ストリップ線路導体３２９〜３３３は本発明のストリップ線路導体に対応する。また、誘電体層３０１〜３１１は本発明の誘電体層に対応し、内部接地導体３２０、３４０、３４３は本発明の接地導体に対応し、内部接地導体３２０、３４３は本発明の遮蔽機能を有する二つの接地導体に対応する。
【００７４】
図３の積層バンドパスフィルタの等価回路は実施の形態１と同様であって、図２（ａ）〜（ｂ）で示している。
【００７５】
実施の形態１と異なるのは、２つのバンドパスフィルタにおいて回路上同様の作用を持つ容量導体を異なる平面上に配置したことである。
【００７６】
すなわち、第１のバンドパスフィルタの共振器容量導体である容量２０３、２０４を形成する容量導体３４１、３４２は誘電体層３０９上に配置し、第２のバンドパスフィルタの共振器容量導体である２１１、２１２を形成する容量導体３２１、３２２は誘電体層３０２上に配置している。また、第１のバンドパスフィルタの入出力容量導体である容量２０１、２０２は誘電体層３０４に形成し、第２のバンドパスフィルタの入出力容量導体である容量２０９、２１０は誘電体層３０７に形成している。
【００７７】
このように、実施の形態２によれば、本発明の実施の形態１と同様の効果が得られるだけでなく、回路上同様の作用を持つ容量導体を異なる誘電体層に形成したことにより、２つのバンドパスフィルタを構成する容量導体間の干渉を小さくすることができ、２つのバンドパスフィルタ間のアイソレーションをさらに確保することができる。
【００７８】
（実施の形態３）
以下本発明に関連する発明の実施の形態３の積層フィルタについて図面を参照しながら説明する。
【００７９】
図６は、本発明に関連する発明の実施の形態３における積層フィルタの分解斜視図を示すものである。
【００８０】
本実施の形態においては、第１のフィルタ（図面上で左側の部分）をバンドエリミネーションフィルタで構成し、第２のフィルタをバンドパスフィルタ（図面上で右側の部分）で構成している。
【００８１】
図６に示すように、本発明に関連する発明の実施の形態３の積層フィルタは、誘電体層７０１から７１１までが順に積層された構成を有している。
【００８２】
ここに、積層体の大きさは５．０ｍｍ×５．０ｍｍであり、高さは０．８ｍｍである。また、それぞれの誘電体層は、比誘電体率εｒ＝７である結晶相とガラス相とからなる誘電体層であり、結晶相はＭｇ2ＳｉＯ4からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。
【００８３】
積層体下面には、入出力端子７１２乃至７１５および接地端子７１６乃至７１９が形成されている。
【００８４】
誘電体層７０１、７０８、７１０の上面には、内部接地導体７２０、７４０、７４３がそれぞれ配置され、ビア導体を介して接地端子７１６乃至７１９に接続されている。誘電体層７０２の上面には、容量導体７２１乃至７２４が配置され、ビア導体を介して入出力端子７１２乃至７１４にそれぞれ接続されている。
【００８５】
誘電体層７０３の上面には容量導体７２５乃至７２８が配置され、誘電体層７０４の上面には容量導体７２９、７３０が配置され、誘電体層７０５の上面にはストリップ線路導体７３１乃至７３５が配置され、誘電体層７０６の上面には容量導体７３６、７３７が配置され、誘電体層７０７の上面には容量導体７３８、７３９が配置され、誘電体層７０９の上面には容量導体７４１、７４２が配置されている。
【００８６】
ストリップ線路導体７３１は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２９に接続されている。また、ストリップ線路導体７３２は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７３０に接続されている。また、ストリップ線路導体７３４は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２７、７３７、７４１にそれぞれ接続されている。また、ストリップ線路導体７３５は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２８、７３９、７４２にそれぞれ接続されている。
【００８７】
容量導体７２５はビア導体を介して容量導体７３６に接続され、容量導体７２６はビア導体を介して容量導体７３８に接続されている。また、容量導体７３９は、容量導体７３７と対向して配置され、ビア導体を介して入出力端子７１４に接続されている。また、ストリップ線路導体７３３は、３個のビア導体を介して内部接地導体７４０に接続されている。
【００８８】
つぎに、以上のように構成された積層フィルタの回路的な構成について、図２（ｂ）および図７を参照しながら説明する。
【００８９】
前述した実施の形態１〜２と異なるのは、２つのフィルタの内の一方をバンドエリミネーションフィルタで構成したことである。すなわち、本実施の形態の積層フィルタ（図６参照）においては、第１のフィルタ（図面上で左側の部分）をバンドエリミネーションフィルタで構成し、第２のフィルタ（図面上で右側の部分）をバンドパスフィルタで構成している。
【００９０】
容量７７０１は容量導体７２１、７２５で形成され、容量７７０２は容量導体７２２、７２６で形成されている。また、容量７７０８は容量導体７３６、７３８で形成されている。また、容量７７０３は容量導体７２５、７２９で形成され、容量７７０４は容量導体７２６、７３０で形成されている。ここに、容量７７０１、７７０３の形成を行うために容量導体７２５を共用し、容量７７０２、７７０４の形成を行うために容量導体７２６を共用しているために、部品点数が削減されている。
【００９１】
また、インダクタ７７０５、７７０６は、それぞれストリッフ線路導体７３１、７３２によって形成されている。
【００９２】
容量７７０１、７７０２は、それぞれ入出力端子７１２、７１３に接続されている。また、インダクタ７７０５と容量７７０３とは直列に接続され、インダクタア７７０６と容量７７０４とは直列に接続され、容量７７０８によって結合されることによって、２段のバンドエリミネーションフィルタが構成される。
【００９３】
インダクタ７７０５、７７０６の間には相互インダクタ７７０７が作用し、相互インダクタ７７０７に並列に接続された容量７７０８によって共振回路が構成される。かくして、阻止帯域が形成され、図７の等価回路を持つ第１のフィルタ（バンドエリミネーションフィルタ）が構成される。
【００９４】
つぎに、容量２０９は容量導体７２３、７２７で形成され、容量２１０は容量導体７２４、７２８で形成され、容量２１６は容量導体７３７、７３９で形成されている。また、容量２１１は、内部接地導体７４０、７４３と、内部接地導体７４０と内部接地導体７４３との間に形成された容量導体７４１とで形成されている。また、容量２１２は、内部接地導体７４０、７４３と、内部接地導体７４０と内部接地導体７４３との間に形成された容量導体７４２とで形成されている。
【００９５】
インダクタ２１３、２１４は、それぞれストリップ線路導体７３４、７３５によって形成される。また、容量２０９、２１０は、それぞれ入出力端子２１５、２１４に接続されている。また、インダクタ２１３と容量２１１、インダクタ２１４と容量２１２とは、それぞれ並列に接続されることによって、２段の有極バンドパスフィルタが構成される。
【００９６】
インダクタ２１３、２１４の間には相互インダクタ２１５が作用し、飛び越し容量２１６を形成する容量導体７３９が入出力端子７１４に接続されることによって、共振回路が構成される。かくして、通過帯域の高域側に減衰極が形成され、図２（ｂ）の等価回路を持つ第２のフィルタ（バンドパスフィルタ）が構成される。
【００９７】
誘電体層７０５に形成されるストリップ線路導体７３３は、複数のビア導体を介して接地されることで、２つのフィルタをそれぞれ構成する、ストリップ線路導体７３１、７３２とストリップ線路導体７３４、７３５とが電磁結合することを抑制する遮蔽導体として作用する。
【００９９】
以上のように本発明に関連する発明の実施の形態３によれば、上述した実施の形態１〜２で得られた効果のみならず、異なる回路構成で異なる機能を備えた２つのフィルタを１つのデバイス内に備えることができるため、システム設計の自由度がより大きくなる。
【０１００】
以上においては、本実施の形態１〜３について詳細に説明した。
【０１０１】
なお、上述した本発明または本発明に関連する発明の実施の形態では、誘電体層として、比誘電率εｒ＝７、誘電損失ｔａｎδ＝２．０×１０-4である結晶相とガラス相からなる誘電体シートを例として述べたが、比誘電率εｒ＝５〜１０である結晶相とガラス相からなる誘電体シートを用いても同様の効果が得られる。また、結晶相としてはＭｇ2ＳｉＯ4、ガラス相としてＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系を例として述べたが、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2及びＲＯａのうち少なくとも１つを含有する結晶相とガラス相を用いても同様の効果が得られる。ここで、上述のＲＯａにおけるＲはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ及びＧｄから選ばれる少なくとも１つの元素であって、ａはＲの価数に応じて化学量論的に定まる数値である。また、積層体の大きさは５．０ｍｍ×５．０ｍｍ、高さは０．８ｍｍを例として述べたが、積層体の大きさ、高さに関わらず同様の効果が得られる。
【０１０２】
また、上述した本発明の実施の形態１では、たとえば、（１）第１のバンドパスフィルタが有する入出力容量導体である容量２０１、２０２（図２（ａ）参照）をもつ層と、第２のバンドパスフィルタが有する入出力容量導体である容量２０９、２１０（図２（ｂ）参照）をもつ層とは、積層体の相等しい層に存し、（２）第１のバンドパスフィルタが有する段間容量導体である容量２０８（図２（ａ）参照）をもつ層と、第２のバンドパスフィルタが有する飛び越し容量導体である容量２１６（図２（ｂ）参照）をもつ層とは、積層体の相等しい層に存していた。しかし、これに限らず、たとえば、本発明の実施の形態１における積層バンドパスフィルタの積層構造のまた別の一例の説明図である図８に示されているように、（１）第１のバンドパスフィルタＢＰＦ１が有する入出力容量導体である容量２０１、２０２をもつ層と、第２のバンドパスフィルタＢＰＦ２が有する入出力容量導体である容量２０９、２１０をもつ層とは、積層体の相異なる層に存し、（２）段間容量導体である容量２０８をもつ層と、飛び越し容量導体である容量２１６をもつ層とは、積層体の相異なる層に存していてもよい（図８においては、容量２０１、２０２と容量２１６とが十分な距離Ｄ１を隔てて同一の層に配され、容量２０８と容量２０９、２１０とが十分な距離Ｄ２を隔てて同一の層に配されている）。このように、回路上同様の作用を持つ容量導体を異なる誘電体層に形成した場合の方が、２つのフィルタを構成する容量導体間の干渉を小さくすることができ、２つのフィルタ間のアイソレーションをさらに確保することができる。もちろん、第一のフィルタ、第二のフィルタの内の少なくとも一方をバンドエリミネーションフィルタとする場合にも、同様の工夫で２つのフィルタ間のアイソレーションをさらに確保することができることは、いうまでもない。
【０１０３】
また、上述した各実施の形態の積層フィルタ内の２つのフィルタは、異なる周波数特性を有していてもよい。そして、２つのフィルタが異なる周波数特性を有している場合、より低い周波数を通過帯域とするフィルタを構成する導体の占有体積（占有面積）の方が、他方のフィルタを構成する導体の占有体積より大きくとられていてもよい。ただし、第一のフィルタ、第二のフィルタを同じ種類のフィルタとする場合（たとえば、第一のフィルタ、第二のフィルタをともにバンドエリミネーションフィルタとする場合）には、同様の工夫でフィルタ特性の向上が期待できるが、第一のフィルタ、第二のフィルタを異なる種類のフィルタとする場合（たとえば、第一のフィルタをバンドパスフィルタとし、第二のフィルタをバンドエリミネーションフィルタとする場合）には、回路構成の相違がともなうためこの限りではない。なお、上述したフィルタ特性の向上とは、より具体的には、フィルタがバンドパスフィルタである場合には通過帯域における損失量の低減であり、フィルタがバンドエリミネーションフィルタである場合には阻止帯域における減衰量の確保である。
【０１０４】
また、上述した各実施の形態の積層フィルタの前段あるいは後段に接続されるＬＮＡ（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）やミキサ等と整合するためのキャパシタやインダクタなどの回路素子が配置されていて、積層フィルタ内の２つのフィルタの各入出力端子が上記の回路素子と電気的に接続されていてもよい。
【０１０５】
また、本発明または本発明に関連する発明の積層フィルタを内蔵する積層体の上部にＬＮＡやミキサ等を内蔵したＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を実装し、積層フィルタと接続することにより形成されるＩＣとの積層複合デバイスも、本発明または本発明に関連する発明に属する。
【０１０６】
また、たとえば、本発明の実施の形態の通信装置の構成図である図９に示されているような、増幅器１００２、スイッチ１００４、アンテナ１００５を利用して送信を行うための送信回路１００１と、アンテナ１００５、スイッチ１００４、増幅器１００７を利用して受信を行うための受信回路１００８と、送信に利用すべき送信信号に対してフィルタリングを行うためのバンドパスフィルタ１００３と、受信に利用すべき受信信号に対してフィルタリングを行うためのバンドパス１００６とを備えた通信装置も、本発明に属する。
【０１０７】
【発明の効果】
以上説明したところから明らかなように、本発明は、小型・低損失な積層フィルタ、積層複合デバイス、および通信装置を提供することができるという長所を有する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における積層バンドパスフィルタの分解斜視図である。
【図２】 （ａ）本発明の実施の形態１〜２におけるバンドパスフィルタの等価回路図である。
（ｂ）本発明または本発明に関連する発明の実施の形態１〜３におけるバンドパスフィルタの等価回路図である。
【図３】 本発明の実施の形態２における積層バンドパスフィルタの分解斜視図である。
【図４】 従来の積層バンドパスフィルタ４００の断面図である。
【図５】 従来の積層バンドパスフィルタ５００の断面図である。
【図６】 本発明に関連する発明の実施の形態３における積層フィルタの分解斜視図である。
【図７】 本発明に関連する発明の実施の形態３におけるバンドエリミネーションフィルタの等価回路図である。
【図８】 本発明の実施の形態１における積層バンドパスフィルタの積層構造のまた別の一例の説明図である。
【図９】 本発明の実施の形態の通信装置の構成図である。
【図１０】 本発明の、シールド間隔を変化させたときの、高周波共振回路のＱ値のシミュレーションによる挙動解析の説明図である。
【符号の説明】
１０１〜１１０、３０１〜３１１ 誘電体層
１１１〜１１４、３１２〜３１５ 入出力端子
１１５〜１１８、３１６〜３１９ 接地端子
１１９、１３７、１４２、３２０、３４０、３４３ 内部接地導体
１２０〜１２７、１３３〜１３６、１３９〜１４１、３２１〜３２８、３３４〜３３９、３４１、３４２ 容量導体
１２８〜１３２、３２９〜３３３ ストリップ線路導体
２０１〜２０４、２０８〜２１２、２１６ 容量
２０５、２０６、２１１、２１２ インダクタ
２０７、２１５ 相互インダクタ
【発明の属する技術分野】
本発明は、例えば携帯電話機などの高周波無線機器に用いる積層フィルタ、積層複合デバイス、および通信装置に関するものである。
【０００２】
【従来の技術】
近年、通信機器の小型化に伴い、高周波フィルタも小型化に有効な誘電体積層フィルタがよく用いられている。以下に図面を参照しながら、上述した積層バンドパスフィルタの一例について説明する。
【０００３】
図４は従来の積層バンドパスフィルタ４００の断面図である。図４において、複数の誘電体層を積層して一体化した積層バンドパスフィルタ４００は、内部接地導体４０１と内部接地導体４０２とに挟まれており、内部接地導体４０１の上面に第１のバンドパスフィルタ４０４が形成され、その上側に内部接地導体４０３が配置され、更にその上面に第２のバンドパスフィルタ４０５が形成されている。なお、ストリップ線路導体４１０は、第１のバンドパスフィルタ４０４、第２のバンドパスフィルタ４０５の厚みに関して、ほぼ中央に設けられている。
【０００４】
第１のバンドパスフィルタ４０４と第２のバンドパスフィルタ４０５とはそれぞれ内部接地導体４０３で遮蔽された状態で積層されるため、２つのフィルタ間における干渉は小さくなる。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、第１のバンドパスフィルタ４０４や第２のバンドパスフィルタ４０５における、各バンドパスフィルタを挟む内部接地導体の間隔（すなわち、内部接地導体４０２と内部接地導体４０３との間隔や、内部接地導体４０１と内部接地導体４０３との間隔）は、積層体内部に１つだけ形成されたバンドパスフィルタ５０１の内部接地導体の間隔（すなわち、内部接地導体５１１と内部接地導体５１２との間隔）に比べて、狭くなる。
【０００６】
なお、比較のために、従来の積層バンドパスフィルタ５００の断面図である図５に、バンドパスフィルタ５０１を有する積層バンドパスフィルタ５００を示した。
【０００７】
図５においては、先ほどと同じ厚みｄの積層体内部に１つだけ形成されたバンドパスフィルタ５０１は、内部接地導体５１１と内部接地導体５１２とに挟まれている。なお、ストリップ線路導体５１０（図５参照）は、バンドパスフィルタ５０１の厚みに関して、ほぼ中央に設けられている。
【０００８】
本発明者は、第１のバンドパスフィルタ４０４や第２のバンドパスフィルタ４０５においては、バンドパスフィルタ５０１に比べてバンドパスフィルタを構成するストリップ線路導体のＱ値が劣化し、デバイスとしての挿入損失が増大してしまうことに、気付いた。
【０００９】
より具体的に述べると、本発明の、シールド間隔を変化させたときの、高周波共振回路のＱ値のシミュレーションによる挙動解析の説明図である図１０に示されているように、たとえば１２００ＭＨｚにおける高周波共振回路のＱ値は、（１）シールド間隔（前述の厚みｄに相当する）が０．６ｍｍである場合には３８程度も確保されているが、（２）シールド間隔が０．４ｍｍである場合には２６程度に劣化してしまう。なお、この高周波共振回路は前述の積層バンドパスフィルタ５００（図５参照）と類似した構成を有しており、ストリップ線路導体はバンドパスフィルタの厚みに関してほぼ中央に設けられている。
【００１０】
本発明は、上記問題点に鑑み、小型・低損失な積層フィルタ、積層複合デバイス、および通信装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
第１の本発明は、複数の誘電体層が積層され一体化された積層体の内部または外部に形成された複数の接地導体と、
前記複数の接地導体の内の遮蔽機能を有する二つの接地導体に挟まれた、二段フィルタである第一のバンドパスフィルタと、
前記二つの接地導体に挟まれた、二段フィルタである第二のバンドパスフィルタとを備え、
前記第一のバンドパスフィルタと、前記第二のバンドパスフィルタとは、前記二つの接地導体に対して垂直な所定の面を境にして相異なる領域に形成されており、
前記第一のバンドパスフィルタは、前記積層体の内部または外部の一つの誘電体層の隅に形成された複数の第一の入出力端子と、前記積層体の内部または外部に形成された第一の接地端子と、共振器を構成するための第一の共振器容量導体をもつ層と、前記第一の入出力端子に接続される第一の入出力容量導体をもつ層と、第一の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第一の接地端子及び前記第一の各容量導体に接続された複数の第一のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第二のバンドパスフィルタは、前記積層体の内部または外部の、前記第一の入出力端子が形成された前記一つの誘電体層の、前記隅と、その層の中心に関して点対称な隅に形成された複数の第二の入出力端子と、前記積層体の内部または外部に形成された第二の接地端子と、共振器を構成するための第二の共振器容量導体をもつ層と、前記第二の入出力端子に接続される第二の入出力容量導体をもつ層と、第二の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第二の接地端子及び前記第二の各容量導体に接続された複数の第二のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第一のバンドパスフィルタの前記第一のストリップ線路導体と、前記第二のバンドパスフィルタの前記第二のストリップ線路導体とは、前記積層体の内部の所定の同一層に、逆向きに並列して形成されており、さらに、前記第一のストリップ線路導体と前記第二のストリップ線路導体との間には、それら第一及び第二のストリップ線路導体同士の電磁誘導を遮蔽するための遮蔽導体が、前記所定の同一層に形成され、
前記第一のバンドパスフィルタの前記第一の入出力端子と、前記第二のバンドパスフィルタの前記第二の入出力端子とは、互いに電気的に独立している、積層フィルタである。
第２の本発明は、前記第一のバンドパスフィルタが有する前記第一の共振器容量導体をもつ層と、前記第一のバンドパスフィルタが有する前記第二の共振器容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第３の本発明は、前記第一のバンドパスフィルタが有する前記第一の入出力容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の入出力容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第４の本発明は、前記第一のバンドパスフィルタが有する前記第一の段間容量導体または飛び越し容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の段間容量導体または飛び越し容量導体をもつ層とは、前記積層体の相異なる層に存する、第１の本発明の積層フィルタである。
第５の本発明は、前記第一のバンドパスフィルタの前記第一の共振器容量導体は、前記第一のストリップ線路導体と電気的に並列に接続され、前記二つの接地導体の内の何れかの接地導体と対向するように形成されている、第１の本発明の積層フィルタである。
第６の本発明は、前記第一の共振器容量導体は、前記二つの接地導体の内の何れかの接地導体と、前記二つの接地導体以外の所定の接地導体とで、挟み込まれている、第５の本発明の積層フィルタである。
第７の本発明は、前記第一のバンドパスフィルタと前記第二のバンドパスフィルタとは、相異なる周波数帯域を通過帯域とする、第１の本発明の積層フィルタである。
第８の本発明は、前記第一のバンドパスフィルタは二段有極フィルタであり、前記第二のバンドパスフィルタは二段有極フィルタである、第１〜７の何れかの本発明の積層フィルタである。
第９の本発明は、第１〜８の何れかの本発明の積層フィルタが内蔵された前記積層体と、
前記積層体に実装された集積回路とを備えた積層複合デバイスである。
第１０の本発明は、送信または受信を行う手段と、
前記送信に利用されるべき送信信号または前記受信に利用されるべき受信信号に対してフィルタリングを行う第１〜８の何れかの本発明の積層フィルタと、
を備えた通信装置である。
【００３３】
【発明の実施の形態】
以下、本発明または本発明に関連する発明の実施の形態の積層バンドパスフィルタについて、図面を参照しながら説明する。
【００３４】
（実施の形態１）
図１は本発明の実施の形態１における積層バンドパスフィルタの分解斜視図を示すものである。
【００３５】
本実施の形態の積層バンドパスフィルタの特徴は、（１）一定間隔離して配置され電磁的に結合されているストリップ線路導体１２８、１２９を有する第１のバンドパスフィルタ（図面上で左側の部分）と、（２）一定間隔離して配置され電磁的に結合されているストリップ線路導体１３１、１３２を有する第２のバンドパスフィルタ（図面上で右側の部分）とが、積層の方向ではなく積層の方向とは垂直な方向に配されているために、第１および第２のバンドパスフィルタを挟みシールド層として機能する最外側の内部接地導体１１９、１４２間の間隔が十分に確保され、ストリップ線路導体１２８、１２９、１３１、１３２のＱ値の劣化が抑制される設計が可能となっている点にある。
【００３６】
図１に示すように本発明の実施の形態１の積層バンドパスフィルタは誘電体層１０１から誘電体層１１０までが順に積層され、積層体の大きさは５．０ｍｍ×５．０ｍｍで高さは０．８ｍｍである。また、それぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラス相からなる誘電体層であり、結晶相はＭｇ２ＳｉＯ４からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。積層体下面には、入出力端子１１１乃至１１４、接地端子１１５乃至１１８が形成されている。
【００３７】
誘電体層１０１、１０７、１０９の上面には内部接地導体１１９、１３７、１４２がそれぞれ配置され、ビア導体を介して接地端子１１５乃至１１８に接続されている。誘電体層１０２の上面には容量導体１２０乃至１２３が配置され、ビア導体を介して入出力端子１１１乃至１１４にそれぞれ接続される。誘電体層１０３の上面には容量導体１２４乃至１２７が配置され、誘電体層１０４の上面にはストリップ線路導体１２８乃至１３２が配置されている。また、誘電体層１０５の上面には容量導体１３３、１３４が配置され、誘電体層１０６の上面には容量導体１３５、１３６が配置され、誘電体層１０８の上面には容量導体１３８乃至１４１が配置されている。
【００３８】
更に、ストリップ線路導体１２８は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２４、１３５、１３８にそれぞれ接続されている。同様に、ストリップ線路導体１２９は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２５、１３３、１３９にそれぞれ接続され、ストリップ線路導体１３１は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２６、１３４、１４０にそれぞれ接続され、ストリップ線路導体１３２は一端がビア導体を介して内部接地導体１１９に接続され、他端がビア導体を介して容量導体１２７、１４１にそれぞれ接続されている。
【００３９】
また、容量導体１３６は容量導体１３４と対向して配置され、ビア導体を介して入出力端子１１４に接続され、ストリップ線路導体１３０は第１のバンドパスフィルタと第２のバンドパスフィルタの境界に設けられた３個のビアホールを貫通するビア導体を介して内部接地導体１３７に接続されている。
【００４０】
なお、ストリップ線路導体１３０は本発明の遮蔽導体に対応し、入出力端子１１１〜１１４は本発明の入出力端子に対応し、接地端子１１５〜１１８は本発明の接地端子に対応し、容量導体１２０〜１２７、１３３〜１３６、１３９〜１４１は本発明の容量導体に対応し、ストリップ線路導体１２８〜１３２は本発明のストリップ線路導体に対応する。また、誘電体層１０１〜１１０は本発明の誘電体層に対応し、内部接地導体１１９、１３７、１４２は本発明の接地導体に対応し、内部接地導体１１９、１４２は本発明の遮蔽機能を有する二つの接地導体に対応する。
【００４１】
ここに、内部接地導体１３７は、遮蔽を目的としない内部接地導体であり、必須の素子ではない。ただし、内部接地導体１３７は、容量導体１３８〜１４１と容量結合して、高周波帯域で使用される場合などにも容量導体１３８〜１４１の容量を十分に確保するための機能を有する内部接地導体である。
【００４２】
図１に示されているように、２つのバンドパスフィルタをそれぞれ構成するストリップ線路導体１２８、１２９とストリップ線路導体１３１、１３２との間に遮蔽導体として作用するストリップ線路導体１３０を設けたことにより、２つの積層バンドパスフィルタがお互いに悪影響を及ぼすことを抑制でき、アイソレーションも確保できる。
【００４３】
また、２つの積層バンドパスフィルタを構成するストリップ線路導体１２８、１２９、１３１、１３２を内部接地導体１１９と１３７に挟まれた実質上中央に配置することにより、ストリップ線路導体のＱ値の劣化を抑制することができ、挿入損失の小さい積層バンドパスフィルタを得ることができる。
【００４４】
また、容量２０１、２０２、及び容量２０９、２１０を形成する容量導体１２０乃至１２７をストリップ線路導体層と内部接地導体１１９とのほぼ中央に配置し、容量２０８、２１６を形成する容量導体１３３乃至１３６をストリップ線路導体層と内部接地導体１３７とのほぼ中央に配置することにより、各容量導体が形成する容量のＱ値の劣化を抑制し、挿入損失の小さい積層バンドパスフィルタを得ることができる。
【００４５】
また、容量導体１３８乃至１４１は接地導体１３７、１４２に対向して配置し、さらに２つの接地導体１３７、１４２で容量導体１３８乃至１４１を挟むことにより、容量導体層を省略することができ、デバイスを低背化することができるとともに、大きな容量も形成することができ、設計の自由度が大きくなる。
【００４６】
また、第１のバンドパスフィルタの入出力端子１１１、１１２の間に接地端子１１５を設け、第２のバンドパスフィルタの入出力端子１１３、１１４の間に接地端子１１６を設けたことにより、各バンドパスフィルタの入出力端子間のアイソレーションを確保できる。また、第１のバンドパスフィルタの入出力端子１１１、１１２と第２のバンドパスフィルタの入出力端子１１３、１１４とを積層体の中心に対してほぼ対称の位置に配置したことで、２つのバンドパスフィルタ間のアイソレーションも確保できる。
【００４７】
つぎに、以上のように構成された積層バンドパスフィルタの回路的な構成について、図２（ａ）〜（ｂ）を参照しながら説明する。
【００４８】
図２（ａ）〜（ｂ）はそれぞれ図１における第１及び第２のバンドパスフィルタの等価回路を示しており、図１に対応する素子には同じ符号を用いている。
【００４９】
なお、前者の回路構成（図２（ａ）参照）は通過帯域の低域側に減衰極を形成するための回路構成であり、後者の回路構成（図２（ｂ）参照）は通過帯域の高域側に減衰極を形成するための回路構成である。したがって、本実施の形態においては、第１のバンドパスフィルタには前者の回路構成（図２（ａ）参照）を利用し、第２のバンドパスフィルタには後者の回路構成（図２（ｂ）参照）を利用するが、これに限らず、たとえば、第１、第２のバンドパスフィルタの両方に前者の回路構成（図２（ａ）参照）を利用するなどしてもよいことは、いうまでもない。
【００５０】
はじめに、図２（ａ）の等価回路を持つ第１のバンドパスフィルタの構成について説明する。
【００５１】
容量２０１は、容量導体１２０、１２４（図１参照）で形成された入出力容量導体である。また、容量２０２は、容量導体１２１、１２５（図１参照）で形成された入出力容量導体である。
【００５２】
容量２０８は、容量導体１３３、１３５（図１参照）で形成された段間容量導体である。
【００５３】
容量２０３は、接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間にある容量導体１３８（図１参照）とで形成された共振器容量導体である。また、容量２０４は、接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間にある容量導体１３９（図１参照）とで形成された共振器容量導体である。
【００５４】
インダクタ２０５、２０６は、それぞれストリップ線路導体１２８、１２９（図１参照）によって形成されている。
【００５５】
更に、容量２０１、２０２は、それぞれ入出力端子１１１、１１２（図１参照）に接続されている。また、インダクタ２０５と容量２０３とは並列に接続され、インダクタ２０６と容量２０４とは並列に接続され、これらが段間容量導体である容量２０８によって結合されることによって２段の有極バンドパスフィルタが構成される。また、インダクタ２０５、２０６の間には相互インダクタ２０７が作用し、相互インダクタ２０７に並列に接続された容量２０８によって共振回路が構成されている。
【００５６】
このようにして、通過帯域の低域側に減衰極を形成して、図２（ａ）の等価回路を持つ第１のバンドパスフィルタが構成される。
【００５７】
つぎに、図２（ｂ）の等価回路を持つ第２のバンドパスフィルタの構成について説明する。
【００５８】
容量２０９は、容量導体１２２、１２６（図１参照）で形成された入出力容量導体である。また、容量２１０は、容量導体１２３、１２７（図１参照）で形成された入出力容量導体である。
【００５９】
容量２１６は、容量導体１３４、１３６（図１参照）で形成された飛び越し容量導体である。
【００６０】
容量２１１は接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間に形成された容量導体１４０（図１参照）とで形成された共振器容量導体である。また、容量２１２は接地導体１３７（図１参照）と、接地導体１４２（図１参照）と、接地導体１３７、１４２の間に形成された容量導体１４１（図１参照）とで形成された共振器容量導体である。
【００６１】
インダクタ２１３、２１４は、それぞれストリップ線路導体１３１、１３２（図１参照）によって形成されている。また、容量２０９、２１０はそれぞれ入出力端子１１３、１１４（図１参照）に接続されている。また、インダクタ２１３と容量２１１とは並列に接続され、インダクタ２１４と容量２１２とは並列に接続されることによって２段の有極バンドパスフィルタが構成される。また、インダクタ２１３、２１４の間には相互インダクタ２１５が作用し、飛び越し容量導体である容量２１６を形成する容量導体１３６（図１参照）が入出力端子１１４（図１参照）に接続されることによって共振回路が構成されている。
【００６２】
このようにして、通過帯域の高域側に減衰極を形成して、図２（ｂ）の等価回路を持つ第２のバンドパスフィルタが構成される。
【００６３】
また、誘電体層１０４に形成されるストリップ線路導体１３０は、複数のビア導体を介して接地されることで、第１のバンドパスフィルタを構成するストリップ線路導体１２８、１２９と、第２のバンドパスフィルタを構成するストリップ線路導体１３１、１３２とが電磁結合することを抑制する遮蔽導体として作用する。
【００６４】
このように、実施の形態１によれば、内部接地導体間隔を狭めることなく２つのバンドパスフィルタを持つ積層バンドパスフィルタを構成することができるため、２つのバンドパスフィルタを構成するストリップ線路導体のＱ値を劣化させることがなく、２つの低損失なバンドパスフィルタを備えた積層バンドパスフィルタとすることができる。
【００６５】
なお、上述した実施の形態では、遮蔽導体として作用するストリップ線路導体１３０は、３個のビア導体を介して内部接地導体１３７に接続されているが（図１参照）、これに限らず、遮蔽導体として作用するストリップ線路導体１３０は、外部導体を介して接地されていてもよい。
【００６６】
また、上述した実施の形態では、ストリップ線路導体１２８、１２９の同じ側の端部が内部接地導体１１９に接続されていたが（図１参照）、これに限らず、たとえば、ストリップ線路導体１２８、１２９の異なる側の端部が内部接地導体１１９に接続されていてもよい。このように、ストリップ線路導体１２８、１２９の異なる側の端部が内部接地導体１１９に接続されている場合の方が、ストリップ線路導体１２８、１２９の同じ側の端部が内部接地導体１１９に接続されている場合に比べて、使用可能な帯域が広がって広帯域化が実現できる。
【００６７】
（実施の形態２）
以下本発明の実施の形態２の積層バンドパスフィルタについて図面を参照しながら説明する。
【００６８】
図３は本発明の実施の形態２における積層バンドパスフィルタの分解斜視図を示すものである。図３に示すように、本発明の実施の形態２の積層バンドパスフィルタは誘電体層３０１から３１１までが順に積層され、積層体の大きさは５．０ｍｍ×５．０ｍｍで高さは０．８ｍｍである。また、それぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラス相からなる誘電体層であり、結晶相はＭｇ2ＳｉＯ4からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。積層体下面には、入出力端子３１２乃至３１５、接地端子３１６乃至３１９が形成されている。
【００６９】
誘電体層３０１、３０８、３１０の上面には内部接地導体３２０、３４０、３４３がそれぞれ配置され、ビア導体を介して接地端子３１６乃至３１９に接続されている。誘電体層３０２の上面には容量導体３２１、３２２が配置され、誘電体層３０３の上面には容量導体３２３乃至３２５が配置され、ビア導体を介して入出力端子３１２乃至３１４にそれぞれ接続される。
【００７０】
誘電体層３０４の上面には容量導体３２６乃至３２８が配置され、誘電体層３０５の上面にはストリップ線路導体３２９乃至３３３が配置され、誘電体層３０６の上面には容量導体３３４乃至３３６が配置され、誘電体層３０７の上面には容量導体３３７乃至３３９が配置され、誘電体層３０９の上面には容量導体３４１、３４２が配置されている。
【００７１】
更に、ストリップ線路導体３２９は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２６、３３７、３４１にそれぞれ接続されている。同様に、ストリップ線路導体３３０は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２７、３３４、３４２にそれぞれ接続され、ストリップ線路導体３３２は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２１、３２８、３３５にそれぞれ接続され、ストリップ線路導体３３３は一端がビア導体を介して内部接地導体３２０に接続され、他端がビア導体を介して容量導体３２２、３３６にそれぞれ接続されている。
【００７２】
また、容量導体３３８、３３９は容量導体３３５、３３６と対向して配置され、ビア導体を介して入出力端子３１５、３１４にそれぞれ接続され、ストリップ線路導体３３１は３個のビア導体を介して内部接地導体３４０に接続されている。
【００７３】
なお、ストリップ線路導体３３１は本発明の遮蔽導体に対応し、入出力端子３１２〜３１５は本発明の入出力端子に対応し、接地端子３１６〜３１９は本発明の接地端子に対応し、容量導体３２１〜３２８、３３４〜３３９、３４１、３４２は本発明の容量導体に対応し、ストリップ線路導体３２９〜３３３は本発明のストリップ線路導体に対応する。また、誘電体層３０１〜３１１は本発明の誘電体層に対応し、内部接地導体３２０、３４０、３４３は本発明の接地導体に対応し、内部接地導体３２０、３４３は本発明の遮蔽機能を有する二つの接地導体に対応する。
【００７４】
図３の積層バンドパスフィルタの等価回路は実施の形態１と同様であって、図２（ａ）〜（ｂ）で示している。
【００７５】
実施の形態１と異なるのは、２つのバンドパスフィルタにおいて回路上同様の作用を持つ容量導体を異なる平面上に配置したことである。
【００７６】
すなわち、第１のバンドパスフィルタの共振器容量導体である容量２０３、２０４を形成する容量導体３４１、３４２は誘電体層３０９上に配置し、第２のバンドパスフィルタの共振器容量導体である２１１、２１２を形成する容量導体３２１、３２２は誘電体層３０２上に配置している。また、第１のバンドパスフィルタの入出力容量導体である容量２０１、２０２は誘電体層３０４に形成し、第２のバンドパスフィルタの入出力容量導体である容量２０９、２１０は誘電体層３０７に形成している。
【００７７】
このように、実施の形態２によれば、本発明の実施の形態１と同様の効果が得られるだけでなく、回路上同様の作用を持つ容量導体を異なる誘電体層に形成したことにより、２つのバンドパスフィルタを構成する容量導体間の干渉を小さくすることができ、２つのバンドパスフィルタ間のアイソレーションをさらに確保することができる。
【００７８】
（実施の形態３）
以下本発明に関連する発明の実施の形態３の積層フィルタについて図面を参照しながら説明する。
【００７９】
図６は、本発明に関連する発明の実施の形態３における積層フィルタの分解斜視図を示すものである。
【００８０】
本実施の形態においては、第１のフィルタ（図面上で左側の部分）をバンドエリミネーションフィルタで構成し、第２のフィルタをバンドパスフィルタ（図面上で右側の部分）で構成している。
【００８１】
図６に示すように、本発明に関連する発明の実施の形態３の積層フィルタは、誘電体層７０１から７１１までが順に積層された構成を有している。
【００８２】
ここに、積層体の大きさは５．０ｍｍ×５．０ｍｍであり、高さは０．８ｍｍである。また、それぞれの誘電体層は、比誘電体率εｒ＝７である結晶相とガラス相とからなる誘電体層であり、結晶相はＭｇ2ＳｉＯ4からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。
【００８３】
積層体下面には、入出力端子７１２乃至７１５および接地端子７１６乃至７１９が形成されている。
【００８４】
誘電体層７０１、７０８、７１０の上面には、内部接地導体７２０、７４０、７４３がそれぞれ配置され、ビア導体を介して接地端子７１６乃至７１９に接続されている。誘電体層７０２の上面には、容量導体７２１乃至７２４が配置され、ビア導体を介して入出力端子７１２乃至７１４にそれぞれ接続されている。
【００８５】
誘電体層７０３の上面には容量導体７２５乃至７２８が配置され、誘電体層７０４の上面には容量導体７２９、７３０が配置され、誘電体層７０５の上面にはストリップ線路導体７３１乃至７３５が配置され、誘電体層７０６の上面には容量導体７３６、７３７が配置され、誘電体層７０７の上面には容量導体７３８、７３９が配置され、誘電体層７０９の上面には容量導体７４１、７４２が配置されている。
【００８６】
ストリップ線路導体７３１は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２９に接続されている。また、ストリップ線路導体７３２は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７３０に接続されている。また、ストリップ線路導体７３４は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２７、７３７、７４１にそれぞれ接続されている。また、ストリップ線路導体７３５は、一端がビア導体を介して内部接地導体７２０に接続され、他端がビア導体を介して容量導体７２８、７３９、７４２にそれぞれ接続されている。
【００８７】
容量導体７２５はビア導体を介して容量導体７３６に接続され、容量導体７２６はビア導体を介して容量導体７３８に接続されている。また、容量導体７３９は、容量導体７３７と対向して配置され、ビア導体を介して入出力端子７１４に接続されている。また、ストリップ線路導体７３３は、３個のビア導体を介して内部接地導体７４０に接続されている。
【００８８】
つぎに、以上のように構成された積層フィルタの回路的な構成について、図２（ｂ）および図７を参照しながら説明する。
【００８９】
前述した実施の形態１〜２と異なるのは、２つのフィルタの内の一方をバンドエリミネーションフィルタで構成したことである。すなわち、本実施の形態の積層フィルタ（図６参照）においては、第１のフィルタ（図面上で左側の部分）をバンドエリミネーションフィルタで構成し、第２のフィルタ（図面上で右側の部分）をバンドパスフィルタで構成している。
【００９０】
容量７７０１は容量導体７２１、７２５で形成され、容量７７０２は容量導体７２２、７２６で形成されている。また、容量７７０８は容量導体７３６、７３８で形成されている。また、容量７７０３は容量導体７２５、７２９で形成され、容量７７０４は容量導体７２６、７３０で形成されている。ここに、容量７７０１、７７０３の形成を行うために容量導体７２５を共用し、容量７７０２、７７０４の形成を行うために容量導体７２６を共用しているために、部品点数が削減されている。
【００９１】
また、インダクタ７７０５、７７０６は、それぞれストリッフ線路導体７３１、７３２によって形成されている。
【００９２】
容量７７０１、７７０２は、それぞれ入出力端子７１２、７１３に接続されている。また、インダクタ７７０５と容量７７０３とは直列に接続され、インダクタア７７０６と容量７７０４とは直列に接続され、容量７７０８によって結合されることによって、２段のバンドエリミネーションフィルタが構成される。
【００９３】
インダクタ７７０５、７７０６の間には相互インダクタ７７０７が作用し、相互インダクタ７７０７に並列に接続された容量７７０８によって共振回路が構成される。かくして、阻止帯域が形成され、図７の等価回路を持つ第１のフィルタ（バンドエリミネーションフィルタ）が構成される。
【００９４】
つぎに、容量２０９は容量導体７２３、７２７で形成され、容量２１０は容量導体７２４、７２８で形成され、容量２１６は容量導体７３７、７３９で形成されている。また、容量２１１は、内部接地導体７４０、７４３と、内部接地導体７４０と内部接地導体７４３との間に形成された容量導体７４１とで形成されている。また、容量２１２は、内部接地導体７４０、７４３と、内部接地導体７４０と内部接地導体７４３との間に形成された容量導体７４２とで形成されている。
【００９５】
インダクタ２１３、２１４は、それぞれストリップ線路導体７３４、７３５によって形成される。また、容量２０９、２１０は、それぞれ入出力端子２１５、２１４に接続されている。また、インダクタ２１３と容量２１１、インダクタ２１４と容量２１２とは、それぞれ並列に接続されることによって、２段の有極バンドパスフィルタが構成される。
【００９６】
インダクタ２１３、２１４の間には相互インダクタ２１５が作用し、飛び越し容量２１６を形成する容量導体７３９が入出力端子７１４に接続されることによって、共振回路が構成される。かくして、通過帯域の高域側に減衰極が形成され、図２（ｂ）の等価回路を持つ第２のフィルタ（バンドパスフィルタ）が構成される。
【００９７】
誘電体層７０５に形成されるストリップ線路導体７３３は、複数のビア導体を介して接地されることで、２つのフィルタをそれぞれ構成する、ストリップ線路導体７３１、７３２とストリップ線路導体７３４、７３５とが電磁結合することを抑制する遮蔽導体として作用する。
【００９９】
以上のように本発明に関連する発明の実施の形態３によれば、上述した実施の形態１〜２で得られた効果のみならず、異なる回路構成で異なる機能を備えた２つのフィルタを１つのデバイス内に備えることができるため、システム設計の自由度がより大きくなる。
【０１００】
以上においては、本実施の形態１〜３について詳細に説明した。
【０１０１】
なお、上述した本発明または本発明に関連する発明の実施の形態では、誘電体層として、比誘電率εｒ＝７、誘電損失ｔａｎδ＝２．０×１０-4である結晶相とガラス相からなる誘電体シートを例として述べたが、比誘電率εｒ＝５〜１０である結晶相とガラス相からなる誘電体シートを用いても同様の効果が得られる。また、結晶相としてはＭｇ2ＳｉＯ4、ガラス相としてＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系を例として述べたが、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2及びＲＯａのうち少なくとも１つを含有する結晶相とガラス相を用いても同様の効果が得られる。ここで、上述のＲＯａにおけるＲはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ及びＧｄから選ばれる少なくとも１つの元素であって、ａはＲの価数に応じて化学量論的に定まる数値である。また、積層体の大きさは５．０ｍｍ×５．０ｍｍ、高さは０．８ｍｍを例として述べたが、積層体の大きさ、高さに関わらず同様の効果が得られる。
【０１０２】
また、上述した本発明の実施の形態１では、たとえば、（１）第１のバンドパスフィルタが有する入出力容量導体である容量２０１、２０２（図２（ａ）参照）をもつ層と、第２のバンドパスフィルタが有する入出力容量導体である容量２０９、２１０（図２（ｂ）参照）をもつ層とは、積層体の相等しい層に存し、（２）第１のバンドパスフィルタが有する段間容量導体である容量２０８（図２（ａ）参照）をもつ層と、第２のバンドパスフィルタが有する飛び越し容量導体である容量２１６（図２（ｂ）参照）をもつ層とは、積層体の相等しい層に存していた。しかし、これに限らず、たとえば、本発明の実施の形態１における積層バンドパスフィルタの積層構造のまた別の一例の説明図である図８に示されているように、（１）第１のバンドパスフィルタＢＰＦ１が有する入出力容量導体である容量２０１、２０２をもつ層と、第２のバンドパスフィルタＢＰＦ２が有する入出力容量導体である容量２０９、２１０をもつ層とは、積層体の相異なる層に存し、（２）段間容量導体である容量２０８をもつ層と、飛び越し容量導体である容量２１６をもつ層とは、積層体の相異なる層に存していてもよい（図８においては、容量２０１、２０２と容量２１６とが十分な距離Ｄ１を隔てて同一の層に配され、容量２０８と容量２０９、２１０とが十分な距離Ｄ２を隔てて同一の層に配されている）。このように、回路上同様の作用を持つ容量導体を異なる誘電体層に形成した場合の方が、２つのフィルタを構成する容量導体間の干渉を小さくすることができ、２つのフィルタ間のアイソレーションをさらに確保することができる。もちろん、第一のフィルタ、第二のフィルタの内の少なくとも一方をバンドエリミネーションフィルタとする場合にも、同様の工夫で２つのフィルタ間のアイソレーションをさらに確保することができることは、いうまでもない。
【０１０３】
また、上述した各実施の形態の積層フィルタ内の２つのフィルタは、異なる周波数特性を有していてもよい。そして、２つのフィルタが異なる周波数特性を有している場合、より低い周波数を通過帯域とするフィルタを構成する導体の占有体積（占有面積）の方が、他方のフィルタを構成する導体の占有体積より大きくとられていてもよい。ただし、第一のフィルタ、第二のフィルタを同じ種類のフィルタとする場合（たとえば、第一のフィルタ、第二のフィルタをともにバンドエリミネーションフィルタとする場合）には、同様の工夫でフィルタ特性の向上が期待できるが、第一のフィルタ、第二のフィルタを異なる種類のフィルタとする場合（たとえば、第一のフィルタをバンドパスフィルタとし、第二のフィルタをバンドエリミネーションフィルタとする場合）には、回路構成の相違がともなうためこの限りではない。なお、上述したフィルタ特性の向上とは、より具体的には、フィルタがバンドパスフィルタである場合には通過帯域における損失量の低減であり、フィルタがバンドエリミネーションフィルタである場合には阻止帯域における減衰量の確保である。
【０１０４】
また、上述した各実施の形態の積層フィルタの前段あるいは後段に接続されるＬＮＡ（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）やミキサ等と整合するためのキャパシタやインダクタなどの回路素子が配置されていて、積層フィルタ内の２つのフィルタの各入出力端子が上記の回路素子と電気的に接続されていてもよい。
【０１０５】
また、本発明または本発明に関連する発明の積層フィルタを内蔵する積層体の上部にＬＮＡやミキサ等を内蔵したＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を実装し、積層フィルタと接続することにより形成されるＩＣとの積層複合デバイスも、本発明または本発明に関連する発明に属する。
【０１０６】
また、たとえば、本発明の実施の形態の通信装置の構成図である図９に示されているような、増幅器１００２、スイッチ１００４、アンテナ１００５を利用して送信を行うための送信回路１００１と、アンテナ１００５、スイッチ１００４、増幅器１００７を利用して受信を行うための受信回路１００８と、送信に利用すべき送信信号に対してフィルタリングを行うためのバンドパスフィルタ１００３と、受信に利用すべき受信信号に対してフィルタリングを行うためのバンドパス１００６とを備えた通信装置も、本発明に属する。
【０１０７】
【発明の効果】
以上説明したところから明らかなように、本発明は、小型・低損失な積層フィルタ、積層複合デバイス、および通信装置を提供することができるという長所を有する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における積層バンドパスフィルタの分解斜視図である。
【図２】 （ａ）本発明の実施の形態１〜２におけるバンドパスフィルタの等価回路図である。
（ｂ）本発明または本発明に関連する発明の実施の形態１〜３におけるバンドパスフィルタの等価回路図である。
【図３】 本発明の実施の形態２における積層バンドパスフィルタの分解斜視図である。
【図４】 従来の積層バンドパスフィルタ４００の断面図である。
【図５】 従来の積層バンドパスフィルタ５００の断面図である。
【図６】 本発明に関連する発明の実施の形態３における積層フィルタの分解斜視図である。
【図７】 本発明に関連する発明の実施の形態３におけるバンドエリミネーションフィルタの等価回路図である。
【図８】 本発明の実施の形態１における積層バンドパスフィルタの積層構造のまた別の一例の説明図である。
【図９】 本発明の実施の形態の通信装置の構成図である。
【図１０】 本発明の、シールド間隔を変化させたときの、高周波共振回路のＱ値のシミュレーションによる挙動解析の説明図である。
【符号の説明】
１０１〜１１０、３０１〜３１１ 誘電体層
１１１〜１１４、３１２〜３１５ 入出力端子
１１５〜１１８、３１６〜３１９ 接地端子
１１９、１３７、１４２、３２０、３４０、３４３ 内部接地導体
１２０〜１２７、１３３〜１３６、１３９〜１４１、３２１〜３２８、３３４〜３３９、３４１、３４２ 容量導体
１２８〜１３２、３２９〜３３３ ストリップ線路導体
２０１〜２０４、２０８〜２１２、２１６ 容量
２０５、２０６、２１１、２１２ インダクタ
２０７、２１５ 相互インダクタ
Claims (10)
- 複数の誘電体層が積層され一体化された積層体の内部または外部に形成された複数の接地導体と、
前記複数の接地導体の内の遮蔽機能を有する二つの接地導体に挟まれた、二段フィルタである第一のバンドパスフィルタと、
前記二つの接地導体に挟まれた、二段フィルタである第二のバンドパスフィルタとを備え、
前記第一のバンドパスフィルタと、前記第二のバンドパスフィルタとは、前記二つの接地導体に対して垂直な所定の面を境にして相異なる領域に形成されており、
前記第一のバンドパスフィルタは、前記積層体の内部または外部の一つの誘電体層の隅に形成された複数の第一の入出力端子と、前記積層体の内部または外部に形成された第一の接地端子と、共振器を構成するための第一の共振器容量導体をもつ層と、前記第一の入出力端子に接続される第一の入出力容量導体をもつ層と、第一の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第一の接地端子及び前記第一の各容量導体に接続された複数の第一のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第二のバンドパスフィルタは、前記積層体の内部または外部の、前記第一の入出力端子が形成された前記一つの誘電体層の、前記隅と、その層の中心に関して点対称な隅に形成された複数の第二の入出力端子と、前記積層体の内部または外部に形成された第二の接地端子と、共振器を構成するための第二の共振器容量導体をもつ層と、前記第二の入出力端子に接続される第二の入出力容量導体をもつ層と、第二の段間容量導体または飛び越し容量導体をもつ層と、前記積層体の内部に形成され、前記第二の接地端子及び前記第二の各容量導体に接続された複数の第二のストリップ線路導体とを有して、フィルタリング機能を発揮し、
前記第一のバンドパスフィルタの前記第一のストリップ線路導体と、前記第二のバンドパスフィルタの前記第二のストリップ線路導体とは、前記積層体の内部の所定の同一層に、逆向きに並列して形成されており、さらに、前記第一のストリップ線路導体と前記第二のストリップ線路導体との間には、それら第一及び第二のストリップ線路導体同士の電磁誘導を遮蔽するための遮蔽導体が、前記所定の同一層に形成され、
前記第一のバンドパスフィルタの前記第一の入出力端子と、前記第二のバンドパスフィルタの前記第二の入出力端子とは、互いに電気的に独立している、積層フィルタ。 - 前記第一のバンドパスフィルタが有する前記第一の共振器容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の共振器容量導体をもつ層とは、前記積層体の相異なる層に存する、請求項１記載の積層フィルタ。
- 前記第一のバンドパスフィルタが有する前記第一の入出力容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の入出力容量導体をもつ層とは、前記積層体の相異なる層に存する、請求項１記載の積層フィルタ。
- 前記第一のバンドパスフィルタが有する前記第一の段間容量導体または飛び越し容量導体をもつ層と、前記第二のバンドパスフィルタが有する前記第二の段間容量導体または飛び越し容量導体をもつ層とは、前記積層体の相異なる層に存する、請求項１記載の積層フィルタ。
- 前記第一のバンドパスフィルタの前記第一の共振器容量導体は、前記第一のストリップ線路導体と電気的に並列に接続され、前記二つの接地導体の内の何れかの接地導体と対向するように形成されている、請求項１記載の積層フィルタ。
- 前記第一のバンドパスフィルタの前記第一の共振器容量導体は、前記二つの接地導体の内の何れかの接地導体と、前記二つの接地導体以外の所定の接地導体とで、挟み込まれている、請求項５記載の積層フィルタ。
- 前記第一のバンドパスフィルタと前記第二のバンドパスフィルタとは、相異なる周波数帯域を通過帯域とする、請求項１記載の積層フィルタ。
- 前記第一のバンドパスフィルタは二段有極フィルタであり、前記第二のバンドパスフィルタは二段有極フィルタである、請求項１〜７の何れかに記載の積層フィルタ。
- 請求項１〜８の何れかに記載の積層フィルタが内蔵された前記積層体と、
前記積層体に実装された集積回路とを備えた積層複合デバイス。 - 送信または受信を行う手段と、
前記送信に利用されるべき送信信号または前記受信に利用されるべき受信信号に対してフィルタリングを行う請求項１〜８の何れかに記載の積層フィルタと、
を備えた通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139039A JP4630517B2 (ja) | 2001-05-16 | 2002-05-14 | 積層フィルタ、積層複合デバイス、および通信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146975 | 2001-05-16 | ||
| JP2001-146975 | 2001-05-16 | ||
| JP2002139039A JP4630517B2 (ja) | 2001-05-16 | 2002-05-14 | 積層フィルタ、積層複合デバイス、および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046358A JP2003046358A (ja) | 2003-02-14 |
| JP4630517B2 true JP4630517B2 (ja) | 2011-02-09 |
Family
ID=26615217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139039A Expired - Fee Related JP4630517B2 (ja) | 2001-05-16 | 2002-05-14 | 積層フィルタ、積層複合デバイス、および通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4630517B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210470A (ja) * | 2004-01-23 | 2005-08-04 | Soshin Electric Co Ltd | 受動部品 |
| JP5137167B2 (ja) * | 2004-06-25 | 2013-02-06 | 日立金属株式会社 | バンドパスフィルタ、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 |
| JP4552193B2 (ja) * | 2005-02-24 | 2010-09-29 | 日立金属株式会社 | マルチバンド高周波モジュールおよびこれを用いたマルチバンド通信装置 |
| JP2006246234A (ja) * | 2005-03-04 | 2006-09-14 | Hitachi Metals Ltd | 高周波スイッチモジュールおよびこれを用いた無線通信装置 |
| JP4591559B2 (ja) * | 2008-06-20 | 2010-12-01 | 株式会社村田製作所 | 平衡不平衡変換器及び増幅回路モジュール |
| JP4688043B2 (ja) * | 2008-09-02 | 2011-05-25 | 日立金属株式会社 | 高周波モジュール及びこれを用いた通信機 |
| CN103098370B (zh) * | 2010-09-14 | 2016-06-15 | 日立金属株式会社 | 具备滤波器及平衡不平衡转换器的层叠体型电子部件 |
| WO2019160139A1 (ja) * | 2018-02-19 | 2019-08-22 | 株式会社村田製作所 | 多層基板、ローパスフィルタ、ハイパスフィルタ、マルチプレクサ、高周波フロントエンド回路、及び通信装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
| JP2000124705A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | ２帯域フィルタ |
| JP2000223910A (ja) * | 1999-01-29 | 2000-08-11 | Ngk Insulators Ltd | 積層型共用器 |
| JP2000244202A (ja) * | 1999-02-23 | 2000-09-08 | Ngk Insulators Ltd | 積層型共用器及びその製造方法 |
| JP2001119315A (ja) * | 1999-10-21 | 2001-04-27 | Murata Mfg Co Ltd | 受信モジュール及び受信機 |
| JP2001136045A (ja) * | 1999-08-23 | 2001-05-18 | Murata Mfg Co Ltd | 積層型複合電子部品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6332998A (ja) * | 1986-07-25 | 1988-02-12 | 富士通株式会社 | 多層印刷配線基板 |
| JP3204753B2 (ja) * | 1992-09-28 | 2001-09-04 | 日本碍子株式会社 | 共用器 |
| JP3529848B2 (ja) * | 1993-08-24 | 2004-05-24 | 松下電器産業株式会社 | 誘電体フィルタ |
| JPH08316035A (ja) * | 1995-05-23 | 1996-11-29 | Murata Mfg Co Ltd | 電子部品 |
| JPH1041637A (ja) * | 1996-07-23 | 1998-02-13 | Nec Corp | 高密度多層配線基板 |
| JPH1154944A (ja) * | 1997-08-07 | 1999-02-26 | Toshiba Corp | 回路基板 |
| JPH11112205A (ja) * | 1997-09-29 | 1999-04-23 | Kyocera Corp | 誘電体フィルタおよびフィルタ装置 |
| JPH11127055A (ja) * | 1997-10-23 | 1999-05-11 | Murata Mfg Co Ltd | 複合電子部品 |
| JPH11177377A (ja) * | 1997-12-11 | 1999-07-02 | Murata Mfg Co Ltd | 高周波複合部品及びそれを用いた無線装置 |
| JPH11225033A (ja) * | 1998-02-06 | 1999-08-17 | Hitachi Metals Ltd | 積層型バンドパスフィルタ |
-
2002
- 2002-05-14 JP JP2002139039A patent/JP4630517B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
| JP2000124705A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | ２帯域フィルタ |
| JP2000223910A (ja) * | 1999-01-29 | 2000-08-11 | Ngk Insulators Ltd | 積層型共用器 |
| JP2000244202A (ja) * | 1999-02-23 | 2000-09-08 | Ngk Insulators Ltd | 積層型共用器及びその製造方法 |
| JP2001136045A (ja) * | 1999-08-23 | 2001-05-18 | Murata Mfg Co Ltd | 積層型複合電子部品 |
| JP2001119315A (ja) * | 1999-10-21 | 2001-04-27 | Murata Mfg Co Ltd | 受信モジュール及び受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046358A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023301B2 (en) | Laminated filter with a single shield conductor, integrated device, and communication apparatus | |
| KR101610212B1 (ko) | 밴드 패스 필터, 고주파 부품 및 통신 장치 | |
| EP0917232B1 (en) | Laminated dielectric filter | |
| US6696903B1 (en) | Laminated dielectric filter, and antenna duplexer and communication equipment using the same | |
| US6768399B2 (en) | Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method | |
| US20100171568A1 (en) | Laminated band pass filter | |
| JPH03262313A (ja) | バンドパスフィルタ | |
| JP3458720B2 (ja) | フィルタ装置、デュプレクサ及び通信機装置 | |
| KR0141975B1 (ko) | 절연된 필터 단을 갖는 다단 모노리딕식 세라믹 대역 소거 필터 | |
| JP4630517B2 (ja) | 積層フィルタ、積層複合デバイス、および通信装置 | |
| WO2021042743A1 (zh) | 一种微型多层陶瓷带通滤波器 | |
| US20030085780A1 (en) | Asymmetric high frequency filtering apparatus | |
| CN114679149A (zh) | 一种基于ipd工艺的n77带通滤波器 | |
| US6335663B1 (en) | Multiplexer/branching filter | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| KR101430684B1 (ko) | 공진 소자 및 이를 이용한 필터 | |
| JP2721626B2 (ja) | 積層型誘電体フィルタ | |
| JP3464820B2 (ja) | 誘電体積層共振器および誘電体フィルタ | |
| KR100550878B1 (ko) | 적층형 유전체 필터 | |
| JP3197249B2 (ja) | 積層ｌｃハイパスフィルタ | |
| JP2003142973A (ja) | フィルタ | |
| JP2002271109A (ja) | 積層デュプレクサ素子 | |
| JPH05283906A (ja) | 積層型誘電体フィルタ | |
| JP4336037B2 (ja) | フィルタ用トラップ回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |