CN114679149A - 一种基于ipd工艺的n77带通滤波器 - Google Patents
一种基于ipd工艺的n77带通滤波器 Download PDFInfo
- Publication number
- CN114679149A CN114679149A CN202210376065.0A CN202210376065A CN114679149A CN 114679149 A CN114679149 A CN 114679149A CN 202210376065 A CN202210376065 A CN 202210376065A CN 114679149 A CN114679149 A CN 114679149A
- Authority
- CN
- China
- Prior art keywords
- parallel
- band
- series
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/03—Frequency selective two-port networks comprising means for compensation of loss
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
- H03H7/0161—Bandpass filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1791—Combined LC in shunt or branch path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明涉及无线通信系统领域,尤其是一种基于IPD工艺的N77带通滤波器,包括第一端口、第二端口、带通滤波器电路以及基底层,基底层用于承载所述第一端口、第二端口以及带通滤波器,带通滤波器电路包括串联电路以及多个并联电路,用于阻断输入信号在频带范围以外的信号,第一端口连接所述串联电路的一端,用于接收输入信号,第二端口连接所述串联电路的另一端,用于输出经所述带通滤波器电路处理后处于频带范围的信号。有益效果为利用IPD技术减小了带通滤波器的尺寸,有助于整个微波通信系统的小型化并且通过电路设计改善IPD滤波器带外衰减性能。
Description
技术领域
本发明涉及无线通信系统领域,尤其是一种基于IPD工艺的N77带通滤波器。
背景技术
近年来,随着电子和微波通信系统的快速发展,对更小尺寸、更高集成度、低成本和更好性能的组件的需求越来越大,这是不可避免的。
带通滤波器是射频前端最大、最重要的部件之一。大多数传统的带通滤波器使用四分之一波长的传输线或分立元件。然而,此类带通滤波器体积庞大,而且是片外的,尤其是在低频率下,占据了大量空间,对微波通信系统的小型化和集成构成了主要障碍。
集成无源器件(IPD)技术是为了满足微波通信系统对尺寸和成本不断增加的需求而发展起来的。许多射频无源元件,如滤波器、巴伦、功分器、匹配电路,甚至天线,都可以通过使用多层基板的IPD技术来实现。但IPD滤波器的带外衰减性能较低,主要应用在大宽带、高频段、对带外衰减要求不高的场景中。如何改善IPD滤波器的带外衰减性能是亟待解决的问题。
发明内容
为了解决上述问题,本发明采用的技术方案是:
一种基于IPD工艺的N77带通滤波器,包括:
第一端口;
第二端口;
带通滤波器电路;
基底层;
所述基底层用于承载所述第一端口、第二端口以及带通滤波器;
所述带通滤波器电路包括串联电路以及多个并联电路,用于阻断输入信号在频带范围以外的信号;
所述第一端口连接所述串联电路的一端,用于接收输入信号;
所述第二端口连接所述串联电路的另一端,用于输出经所述带通滤波器电路处理后处于频带范围的信号;
其中,所述频带范围为3.3-4.2GHz;
其中,所述串联电路包括多个顺次连接的串联电容,相邻两个所述串联电容之间、串联电容与第一端口之间以及串联电容与第二端口之间分别设有节点;
其中,所述串联电路还包括串联谐振器,所述串联谐振器用于在带外高频处产生传输零点;
其中,每个所述并联电路包括并联谐振器,所述并联电路一端连接所述节点,另一端连接接地端;
其中,每个所述并联电路还包括并联电感,所述并联电感与所述并联谐振器串联,用于产生高频带外衰减极点;
其中,每个所述并联电路还包括并联电容,所述并联电容与所述并联谐振器串联,用于产生低频带外衰减极点。
优选的,所述串联谐振器以及所述并联谐振器由谐振电感和谐振电容并联构成。
优选的,所述串联电容、并联电容以及谐振电容均采用IPD工艺中的MIM电容;
所述并联电感以及所述谐振电感均采用基于IPD工艺设计的叠层电感,所述叠层电感由两个金属层构成。
优选的,所述串联电容包括第一串联电容以及第二串联电容;
所述第一串联电容与所述第一端口之间设有第一节点;
所述第一串联电容与所述第二串联电容之间设有第二节点;
所述第二串联电容与所述第二端口之间设有第三节点。
优选的,所述并联电路包括第一并联电路、第二并联电路以及第三并联电路;
所述第一并联电路一端连接第一节点,另一端连接第一接地端;
所述第二并联电路一端连接第二节点,另一端连接第二接地端;
所述第三并联电路一端连接第三节点,另一端连接第三接地端。
优选的,所述并联谐振器包括第一并联谐振器、第二并联谐振器以及第三并联谐振器;
所述第一并联谐振器设于所述第一并联电路,包括第一谐振电容和第一谐振电感,所述第一谐振电容与所述第一谐振电感并联;
所述第二并联谐振器设于所述第二并联电路,包括第二谐振电容和第二谐振电感,所述第二谐振电容与所述第二谐振电感并联;
所述第三并联谐振器设于所述第三并联电路,包括第三谐振电容和第三谐振电感,所述第三谐振电容与所述第三谐振电感并联。
优选的,所述并联电感包括第一并联电感、第二并联电感和第三并联电感;
所述第一并联电感设于第一并联谐振器与第一接地端之间;
所述第二并联电感设于第二并联谐振器与第二接地端之间;
所述第三并联电感设于第三并联谐振器与第三接地端之间;
所述并联电容包括第一并联电容、第二并联电容和第三并联电容;
所述第一并联电容设于第一节点与第一并联谐振器之间;
所述第二并联电容设于第二节点与第二并联谐振器之间;
所述第三并联电容设于第三节点与第三并联谐振器之间。
优选的,所述第一并联谐振器、所述第二并联谐振器、所述第三并联谐振器以及所述串联谐振器之间的相邻谐振器采用上下布局。
优选的,所述串联谐振器由第四谐振电容和第四谐振电感并联构成,设于第三节点与第二端口之间。
优选的,所述串联电路还设有第三串联电容,所述第三串联电容设于串联谐振器与第二端口之间,用于优化带通滤波器的回波和插损。
本发明的有益效果体现在:
利用集成无缘器件(IPD)技术,减小了带通滤波器的尺寸,有助于整个微波通信系统的小型化以及通过电路设计改善IPD滤波器带外衰减性能。
附图说明
图1为本发明实施例的滤波器电路原理图;
图2为本发明实施例的滤波器电路原理图的电磁仿真S参数曲线图;
图3为本发明实施例的叠层电感和螺旋电感对比示意图;
图4为本发明实施例的滤波器工艺结构示意图;
图5为本发明实施例的叠层电感的Q值和电感值曲线图;
图6为本发明实施例的螺旋电感的Q值和电感值曲线图;
图7为本发明实施例的滤波器集成电路版图;
图8为本发明实施例的滤波器集成电路版图的电磁仿真S参数曲线图;
附图标记:
1-第一端口;2-第二端口;C1-第一串联电容;C2-第二串联电容;C3-第一并联电容;C4-第二并联电容;C5-第三并联电容;C6-第一谐振电容;C7-第二谐振电容;C8-第三谐振电容;C9-第四谐振电容;C10-第三串联电容;L1-第一谐振电感;L2-第二谐振电感;L3-第三谐振电感;L4-第四谐振电感;L5-第一并联电感;L6-第二并联电感;L7-第三并联电感;G1-第一接地端;G2-第二接地端;G3-第三接地端。
具体实施方式
下面结合附图及本发明的实施例对本发明作进一步详细的说明。
实施例
如图1所示的本发明实施例的电路原理图,本发明提供一种基于IPD工艺的N77带通滤波器,包括第一端口1、第二端口2、带通滤波器电路以及基底层。所述基底层用于承载所述第一端口1、第二端口2以及带通滤波器。带通滤波器电路包括串联电路以及多个并联电路,用于阻断输入信号在频带范围以外的信号。第一端口1连接所述串联电路的一端,用于接收输入信号。第二端口2连接所述串联电路的另一端,用于输出经所述带通滤波器电路处理后处于频带范围的信号。
本发明实施例中,串联电路包括多个依次连接的串联电容,串联电容包括第一串联电容C1和第二串联电容C2,第一串联电容C1与所述第一端口1之间设有第一节点,第一串联电容C1与第二串联电容C2之间设有第二节点,第二串联电容C2与第二端口2之间设有第三节点。
本发明实施例中,并联电路包括第一并联电路、第二并联电路和第三并联电路,第一并联电路一端连接第一节点,另一端连接第一接地端G1。第二并联电路一端连接第二节点,另一端连接第二接地端G2。第三并联电路一端连接第三节点,另一端连接第三接地端G3。
本发明实施例中,并联谐振器包括第一并联谐振器、第二并联谐振器以及第三并联谐振器,第一并联谐振器设于第一并联电路,包括第一谐振电容C6和第一谐振电感,第一谐振电容C6与第一谐振电感L1并联。第二并联谐振器设于第二并联电路,包括第二谐振电容C7和第二谐振电感,第二谐振电容C7与第二谐振电感L2并联。第三并联谐振器设于第三并联电路,包括第三谐振电容C8和第三谐振电感,第三谐振电容C8与第三谐振电感L3并联。
本发明实施例中,并联电感包括第一并联电感L5、第二并联电感L6和第三并联电感L7,第一并联电感L5设于第一并联谐振器与第一接地端G1之间,第二并联电感L6设于第二并联谐振器与第二接地端G2之间,第三并联电感L7设于第三并联谐振器与第三接地端G3之间。
本发明实施例中,并联电容包括第一并联电容C3、第二并联电容C4和第三并联电容C5,第一并联电容C3设于第一节点与第一并联谐振器之间,第二并联电容C4设于第二节点与第二并联谐振器之间,第三并联电容C5设于第三节点与第三并联谐振器之间。
本发明实施例中,串联电路还设有串联谐振器,串联谐振器包括第四谐振电容C9和第四谐振电感L4,第四谐振电容C9与第四谐振电感L4并联,串联谐振器设于第三节点与第二端口2之间,用于在带外高频处产生一个传输零点。
本发明实施例中,串联电路还设有第三串联电容C10,第三串联电容C10设于串联谐振器与第二端口2之间,用于优化带通滤波器的回波和插损。
本发明实施例提供一种基于IPD工艺的N77带通滤波器,旨在实现带通滤波器的小型化和高集成度,减小带通滤波器的尺寸有助于整个微波通信系统的小型化。但IPD带通滤波器的带外衰减性能较低,主要运用在对带外衰减要求不高的场景中,限制了IPD带通滤波器的应用和推广。
本发明实施例基于IPD工艺设计了一款尺寸小、带外抑制度高的带通滤波器,该N77滤波器的频带范围是3.3-4.2GHz。考虑到设计5GHz以下的滤波器时,对2.690GHz和5.150GHz的带外抑制度要求较高以及芯片设计的面积不能太大,因此本实施例采用的结构为基于电容耦合的带通滤波器。为了提升带通滤波器的带外抑制,在三个并联谐振器上串联了并联电感和并联电容,其中,并联电感产生高频带外衰减极点,并联电容产生低频带外衰减极点。此外,利用在串联电路中设置串联谐振器,在高频阻带内产生传输零点,进一步提升带通滤波器的带外抑制。
图2为本发明实施例的电路原理图的电磁仿真S参数曲线图,在3.3GHz-4.2GHz内(即m1、m2之间)插入损耗在2.133-2.164dB之间;在2.690GHz(即m3)时,低频带外抑制有30.575dB;在5.150GHz(即m4)时,高频带外抑制有42.360dB。可以看出,本实施例的滤波器电路具有良好的带外抑制以及回波损耗。
本发明实施中,第一并联电感L5、第二并联电感L6、第一谐振电感L1、第二谐振电感L2、第三谐振电感L3以及第四谐振电感L4采用基于IPD工艺设计的叠层电感,叠层电感由两个金属层构成。
如图4所示的本发明实施例的基于IPD工艺的N77带通滤波器工艺结构图,叠层电感利用金属层M2和M3绕制。绕制叠层电感时,根据需要的电感值选择绕制面积,一般的,电感值越大,绕制面积也越大。优选的,叠层电感的绕制形状为八边形,此时叠层电感的Q值最大。
对比图5所示的叠层电感Q值和电感值曲线图和图6所示的螺旋电感Q值和电感值曲线图,在3.3-4.2GHz的频带范围内,电感值差不多的前提下,叠层电感的面积更小,Q值更高,更适合无源器件的设计。通过IPD工艺加工出来的电感高集成度,减小了电感的体积,进而减小了带通滤波器的尺寸。
如图7所示的本发明实施例的集成电路版图,在绘制版图时,需要注意面积与电感之间的影响,本实施例采用从左到右的方式,依次交替谐振器,不断优化滤波器的性能,直到整个滤波器的版图设计完成。绘制完成后,整个滤波器集成电路版图的面积是1.2mm*0.6mm。
本发明实施例中,集成电路版图中的第一串联电容C1、第二串联电容C2、第三串联电容C10、第一并联电容C3、第二并联电容C4、第三并联电容C5、第一谐振电容C6、第二谐振电容C7、第三谐振电容C8以及第四谐振电容C9均采用IPD工艺中的MIM电容。上述电容均是采用IPD工艺在基底层上生成的,并且是由顶层金属、底层金属以及顶层金属与底层金属之间加入一个中间绝缘层构成的,中间绝缘层可以但不限于为氮化硅中间绝缘层。通过IPD工艺加工出来的电容高集成度,减小了电容的体积,进而减小了带通滤波器的尺寸。
本发明实施例中,集成电路版图中的第一并联谐振器、第二并联谐振器、第三并联谐振器以及串联谐振器之间相邻的谐振器采用上下布局,可有效避免相邻谐振器的相互耦合的影响,同时也可以减小滤波器的面积,避免浪费芯片的空间。
如图8所示的集成电路版图的电磁仿真S参数曲线图,在3.3GHz-4.2GHz内(即m1、m2之间)插入损耗在2.377-2.622dB之间;在2.690GHz(即m3)时,低频带外抑制有25.127dB;在5.150GHz(即m4)时,高频带外抑制有39.485dB。可以看出滤波器集成电路版图的性能与滤波器原理电路图的性能基本没有差别,滤波器的回波损耗、插损以及带外抑制都有很好的性能表现。
在本发明的实施例的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“坚直”、“水平”、“中心”、“顶”、“底”、“顶部”、“底部”、“内”、“外”、“内侧”、“外侧”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了使于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。其中,“里侧”是指内部或围起来的区域或空间。“外围”是指某特定部件或特定区域的周围的区域。
在本发明的实施例的描述中,术语“第一”、“第二”、“第三”、“第四”仅用以描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“组装”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明的实施例的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的实施例的描述中,需要理解的是,“-”和“~”表示的是两个数值之同的范围,并且该范围包括端点。例如:“A-B”表示大于或等于A,且小于或等于B的范围。“A~B”表示大于或等于A,且小于或等于B的范围。
在本发明的实施例的描述中,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种基于IPD工艺的N77带通滤波器,其特征在于,包括:
第一端口;
第二端口;
带通滤波器电路;
基底层;
所述基底层用于承载所述第一端口、第二端口以及带通滤波器;
所述带通滤波器电路包括串联电路以及多个并联电路,用于阻断输入信号在频带范围以外的信号;
所述第一端口连接所述串联电路的一端,用于接收输入信号;
所述第二端口连接所述串联电路的另一端,用于输出经所述带通滤波器电路处理后处于频带范围的信号;
其中,所述频带范围为3.3-4.2GHz;
其中,所述串联电路包括多个顺次连接的串联电容,相邻两个所述串联电容之间、串联电容与第一端口之间以及串联电容与第二端口之间分别设有节点;
其中,所述串联电路还包括串联谐振器,所述串联谐振器用于在带外高频处产生传输零点;
其中,每个所述并联电路包括并联谐振器,所述并联电路一端连接所述节点,另一端连接接地端;
其中,每个所述并联电路还包括并联电感,所述并联电感与所述并联谐振器串联,用于产生高频带外衰减极点;
其中,每个所述并联电路还包括并联电容,所述并联电容与所述并联谐振器串联,用于产生低频带外衰减极点。
2.根据权利要求1所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述串联谐振器以及所述并联谐振器由谐振电感和谐振电容并联构成。
3.根据权利要求2所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述串联电容、并联电容以及谐振电容均采用IPD工艺中的MIM电容;
所述并联电感以及所述谐振电感均采用基于IPD工艺设计的叠层电感,所述叠层电感由两个金属层构成。
4.根据权利要求1所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述串联电容包括第一串联电容以及第二串联电容;
所述第一串联电容与所述第一端口之间设有第一节点;
所述第一串联电容与所述第二串联电容之间设有第二节点;
所述第二串联电容与所述第二端口之间设有第三节点。
5.根据权利要求4所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述并联电路包括第一并联电路、第二并联电路以及第三并联电路;
所述第一并联电路一端连接第一节点,另一端连接第一接地端;
所述第二并联电路一端连接第二节点,另一端连接第二接地端;
所述第三并联电路一端连接第三节点,另一端连接第三接地端。
6.根据权利要求5所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述并联谐振器包括第一并联谐振器、第二并联谐振器以及第三并联谐振器;
所述第一并联谐振器设于所述第一并联电路,包括第一谐振电容和第一谐振电感,所述第一谐振电容与所述第一谐振电感并联;
所述第二并联谐振器设于所述第二并联电路,包括第二谐振电容和第二谐振电感,所述第二谐振电容与所述第二谐振电感并联;
所述第三并联谐振器设于所述第三并联电路,包括第三谐振电容和第三谐振电感,所述第三谐振电容与所述第三谐振电感并联。
7.根据权利要求6所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述并联电感包括第一并联电感、第二并联电感和第三并联电感;
所述第一并联电感设于第一并联谐振器与第一接地端之间;
所述第二并联电感设于第二并联谐振器与第二接地端之间;
所述第三并联电感设于第三并联谐振器与第三接地端之间;
所述并联电容包括第一并联电容、第二并联电容和第三并联电容;
所述第一并联电容设于第一节点与第一并联谐振器之间;
所述第二并联电容设于第二节点与第二并联谐振器之间;
所述第三并联电容设于第三节点与第三并联谐振器之间。
8.根据权利要求6所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述第一并联谐振器、所述第二并联谐振器、所述第三并联谐振器以及所述串联谐振器之间的相邻谐振器采用上下布局。
9.根据权利要求4所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述串联谐振器由第四谐振电容和第四谐振电感并联构成,设于第三节点与第二端口之间。
10.根据权利要求9所述的一种基于IPD工艺的N77带通滤波器,其特征在于,所述串联电路还设有第三串联电容,所述第三串联电容设于串联谐振器与第二端口之间,用于优化带通滤波器的回波和插损。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210376065.0A CN114679149A (zh) | 2022-04-11 | 2022-04-11 | 一种基于ipd工艺的n77带通滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210376065.0A CN114679149A (zh) | 2022-04-11 | 2022-04-11 | 一种基于ipd工艺的n77带通滤波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114679149A true CN114679149A (zh) | 2022-06-28 |
Family
ID=82077616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210376065.0A Pending CN114679149A (zh) | 2022-04-11 | 2022-04-11 | 一种基于ipd工艺的n77带通滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114679149A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115603690A (zh) * | 2022-11-15 | 2023-01-13 | 成都频岢微电子有限公司(Cn) | 基于ipd工艺的n77频段小型化滤波器 |
-
2022
- 2022-04-11 CN CN202210376065.0A patent/CN114679149A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115603690A (zh) * | 2022-11-15 | 2023-01-13 | 成都频岢微电子有限公司(Cn) | 基于ipd工艺的n77频段小型化滤波器 |
CN115603690B (zh) * | 2022-11-15 | 2023-03-14 | 成都频岢微电子有限公司 | 基于ipd工艺的n77频段小型化滤波器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6765458B2 (en) | LC high-pass filter circuit device, laminated LC high-pass filter device, multiplexer, and radio communication apparatus | |
US8803630B2 (en) | Miniaturized wide-band baluns for RF applications | |
US7012484B2 (en) | Filter using multilayer ceramic technology and structure thereof | |
JP4579198B2 (ja) | 多層帯域通過フィルタ | |
CN103138703B (zh) | 一种叠层高通滤波器 | |
KR101492268B1 (ko) | 반도체 디바이스용 인덕터와 그 제조 방법 및 반도체 디바이스의 형성 방법 | |
US5485131A (en) | Transmission line filter for MIC and MMIC applications | |
Vanukuru | Millimeter-wave bandpass filter using high-Q conical inductors and MOM capacitors | |
JPH10290108A (ja) | 方向性結合器 | |
JP5804076B2 (ja) | Lcフィルタ回路及び高周波モジュール | |
US6903628B2 (en) | Lowpass filter formed in multi-layer ceramic | |
CN114520642A (zh) | 一种提升发射频带高频隔离度的双工器 | |
US8120446B2 (en) | Electronic component | |
CN114679149A (zh) | 一种基于ipd工艺的n77带通滤波器 | |
US7893795B2 (en) | Circuit device having inductor and capacitor in parallel connection | |
US6091312A (en) | Semi-lumped bandstop filter | |
US20190260344A1 (en) | Inductively Coupled Filter and Wireless Fidelity Wifi Module | |
US20050206470A1 (en) | Lumped-element transmission line in multi-layered substrate | |
US8018305B2 (en) | Electronic component | |
WO2007149681A2 (en) | Grounding strategy for filter on planar substrate | |
JP4630517B2 (ja) | 積層フィルタ、積層複合デバイス、および通信装置 | |
CN111262545B (zh) | 低通滤波器 | |
CN115313001A (zh) | 一种基于ipd的小型化高带外抑制带通滤波器 | |
JP3207413U (ja) | 阻止帯域ノイズ抑制付き低域通過フィルタ | |
CN111324995A (zh) | 一种基于LTCC的1GHz低通滤波器及设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |