JP4589969B2 - 補償回路及び方法 - Google Patents

補償回路及び方法 Download PDF

Info

Publication number
JP4589969B2
JP4589969B2 JP2007552420A JP2007552420A JP4589969B2 JP 4589969 B2 JP4589969 B2 JP 4589969B2 JP 2007552420 A JP2007552420 A JP 2007552420A JP 2007552420 A JP2007552420 A JP 2007552420A JP 4589969 B2 JP4589969 B2 JP 4589969B2
Authority
JP
Japan
Prior art keywords
voltage
coupled
compensation circuit
output
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007552420A
Other languages
English (en)
Other versions
JP2008527972A (ja
Inventor
チェン，ルー
フェラリオ，ブルーノ
Original Assignee
ヴィシェイ−シリコニックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィシェイ−シリコニックス filed Critical ヴィシェイ−シリコニックス
Publication of JP2008527972A publication Critical patent/JP2008527972A/ja
Application granted granted Critical
Publication of JP4589969B2 publication Critical patent/JP4589969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Amplifiers (AREA)

Description

本願明細書は、ＤＣ−ＤＣコンバータの適応型周波数補償を包含する。
本願は、米国仮出願番号６０／６５２２３２、名称「アダプティブ・フリークエンシー・コンペンセーション・フォー・ディーシー・ツー・ディーシー・コンバータ（Ａｄａｐｔｉｖｅ Ｆｒｅｑｕｅｎｃｙ Ｃｏｍｐｅｎｓａｔｉｏｎ Ｆｏｒ ＤＣ−ｔｏ−ＤＣ Ｃｏｎｖｅｒｔｅｒ）」、発明者リュ・チェン他、出願日２００５年２月１０日、代理人番号ＶＩＳＨ−８７３１．ＰＲＯ、本願と同一の指定代理人、の同時係属出願の権利を主張する。前記米国仮出願は、参照されることにより本願明細書に組み込まれる。
電子回路では、直流−直流（ＤＣ−ＤＣ）電圧モードブーストコンバータ回路は、他の回路の電源として利用され得る。ＤＣ−ＤＣ電圧モードブーストコンバータ回路は、一般にある値の入力電圧を受信し、入力電圧より大きい又は等しい値を有する出力電圧を生成する。ＤＣ−ＤＣ電圧モードブーストコンバータ回路は、それに接続された回路が正しく動作し得るよう、安定した出力電圧を提供することが望ましい。しかしながら、従来のＤＣ−ＤＣ電圧モードブーストコンバータ回路は不利点を有する。
例えば、ＤＣ−ＤＣ電圧モードブーストコンバータ回路の負荷電流が急速に変化すると、ＤＣ−ＤＣ電圧モードブーストコンバータの出力電圧は不安定になり又は一時的に遷移し得る。残念ながら、ＤＣ−ＤＣ電圧モードブーストコンバータの出力電圧を安定値に戻すには時間を要し得る（過渡応答として知られている）。従って、過渡応答に時間が掛かると、ＤＣ−ＤＣ電圧モードブーストコンバータに接続された回路を正しく動作させることができない。更に、ＤＣ−ＤＣ電圧モードブーストコンバータは、負帰還ループシステムであり、直流状態で１８０度の位相シフトがある。より高い周波数において、無効分及び時間遅延は、ＤＣ−ＤＣ電圧モードブーストコンバータ内で不利に更なる時間シフトを生じ得る。
これら不利点を解決しようとする従来のある解決法は、図１２の補償回路１２００のような補償回路を、ＤＣ−ＤＣ電圧モードブーストコンバータのループ内に実装し、利得及びループのクロスオーバー周波数を制限することにより十分な位相マージンを保証することである。残念なことに、補償回路１２００は、通常、過渡応答のループ速度を不利に制限する。補償回路１２００は、通常、固定抵抗器１２０６及び１２０８並びに固定キャパシター１２０２及び１２０４を有する。これらの値は、通常、最悪の場合の入力、出力、及び負荷条件に基づき決定される。このように、通常動作条件では、位相マージンは必要以上であり、その結果ループの負荷過渡応答又は入力過渡応答の速度は遅くなり得る。
米国特許第５，５９６，２６５号明細書 米国特許第６，１５４，０１７号明細書 米国特許第６，１０７，８７０号明細書 米国特許第６，１０４，２３１号明細書
以上に説明された１つ以上の不利点を解決することが望ましい。
本発明のある実施例は、基準電圧を受信するよう結合された比較器を有し得る、補償回路である。補償回路はまた、コンバータの出力電圧と関連付けられた帰還電圧を受信するよう結合されたキャパシタンスを有する。更に、補償回路は、キャパシタンス及び比較器と結合された可変抵抗又はインピーダンスを有し得る。
本発明の別の実施例は、基準電圧を受信するよう結合された比較器を有し得る、補償回路を提供する。更に、補償回路は、コンバータの出力電圧と関連付けられた帰還電圧を受信するよう結合されたキャパシタンスを有し得る。更に、補償回路は、キャパシタンスに結合された可変キャパシタンスを有し得る。
本発明の更に別の実施例は、補償回路の可変抵抗（又はインピーダンス）又はキャパシタンスを上限値に設定する段階を有する方法を提供する。過渡帰還電圧が所定の範囲を超えたか否かに関する判定が行われ得る。留意すべき点は、遷移帰還電圧は、コンバータ回路の出力電圧と関連し得ることである。可変抵抗又はキャパシタンスは、所定の範囲を超過する遷移帰還電圧に応じて、低い値に設定され得る。
本願明細書は、特に本発明の特定の実施例を説明するが、本発明はこれら実施例に制限されない。本発明は、請求の範囲に従い解釈されるように、本発明の範囲に含まれ得る代替、変更及び等価物を包含すると考えられる。
本発明による種々の実施例の詳細を図を参照し以下に説明する。本発明は種々の実施例と共に説明されるが、これら種々の実施例は本発明を制限しないことが理解されるだろう。また、本発明は、請求の範囲に従い解釈されるように本発明の範囲に含まれ得る代替、変更及び等価物を包含すると考えられる。更に、本発明による種々の実施例の以下の詳細な説明では、本発明の完全な理解を提供するために、多くの詳細事項が説明される。しかしながら、当業者には、本発明はこれら詳細事項にかかわらず実施されて良いことが明らかであろう。他の例では、良く知られた方法、手順、構成要素及び回路は、本発明の態様の理解を不必要に不明瞭にすることを避けるため、詳細に示されない。
図１は、本発明の種々の実施例による直流直流（ＤＣ−ＤＣ）電圧モードブーストコンバータ１０２のブロック図である。ＤＣ−ＤＣ電圧モードブーストコンバータ１０２は、入力電圧（Ｖｉｎ）１０４を受信し、そして入力電圧（Ｖｉｎ）１０４を入力電圧１０４より大きい又は等しい値を有する出力電圧（Ｖｏｕｔ）１０６に変換する。留意すべき点は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２は出力電圧１０６を一定電圧値に維持しようとすることである。
図２は、本発明の種々の実施例によるＤＣ−ＤＣ電圧モードブーストコンバータ１０２内に含まれ得る要素又はモジュールの例のブロック図である。更に、コンバータ１０２はまた、本発明の種々の実施例によるＤＣ−ＤＣ電圧モードバックコンバータ内に含まれ得る要素又はモジュールの例を示す。留意すべき点は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２は、負帰還ループシステムを有し、直流状態で１８０度の位相シフトがあり得ることである。
ＤＣ−ＤＣコンバータシステム１０２は、適応型補償モジュール２０８、デューティーサイクル制御部モジュール２１０、出力段モジュール２０２、帰還回路２０４、及び基準電圧２０６を有し得るが、これに制限されない。出力段モジュール２０２は、種々の方法で実施され得る。例えば、出力段モジュール２０２は、１つ以上のインダクター、１つ以上のキャパシター、１つ以上のダイオード、及び１つ以上の電源スイッチを有し得るが、これに制限されない。更に、出力段モジュール２０２は、１つ以上の以上に引用された要素の如何なる組み合わせを有するよう実施され得るが、これに制限されない。留意すべき点は、出力段モジュール２０２は、デューティーサイクル制御部２１０により制御され得、及び入力電圧１０４を出力電圧１０６へ変換し得ることである。
図２では、出力電圧１０６は、帰還回路２０４により受信され得る。帰還回路２０４は、適応型補償モジュール２０８により受信され得る帰還電圧（ＶＦＢ）２１２を生成し得る。適応型補償２０８は、帰還電圧２１２を受信された基準電圧２０６と比較し得る。適応型補償モジュール２０８の出力は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２内のデューティーサイクルの生成を制御し得ることが理解される。種々の実施例によると、適応型補償２０８は、他の要素の間にキャパシター及び抵抗を有し得るが、これに制限されない。
出力電圧１０６の遷移は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２内で、入力電圧１０４の変化及び／又は負荷電流の変化により生じ得る。出力電圧１０６の遷移が生じると、出力電圧１０６は変化する。遷移の変化が十分大きく、帰還電圧２１２が所定の範囲又は閾値を超えると、適応型補償２０８は起動され、ループ伝達関数を変更させ、結果としてループ応答速度は早くなり、及び帰還電圧２１２はまた、基準電圧２０６の値に早く戻り得る。
図２では、適応型補償モジュール２０８の出力は、デューティーサイクル制御部２１０の入力と結合され得る。デューティーサイクル制御部２１０の出力は、出力段２０２の第１の入力と結合され得る。出力段２０２の第２の入力は、入力電圧１０４を受信するよう結合され得る。同時に出力段２０２の出力は、帰還回路２０４の入力と結合され得る。出力段２０２の出力はまた、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２の出力であり、出力電圧１０６を出力し得ることが理解される。また帰還回路２０４の出力は、適応型補償モジュール２０８により受信されるよう結合され得る。適応型補償モジュール２０８はまた、基準電圧２０６を受信するよう結合され得る。
留意すべき点は、付加要素又は部品は、ブーストコンバータ又はバックコンバータシステム１０２の部分として含まれ得ることである。更に、コンバータ１０２内で利用され得る要素又は部品は少ない。種々の実施例では、コンバータ１０２を参照して説明された動作は、自動的に且つコンバータ１０２のユーザーによる如何なる相互作用も無しに実行され得る。コンバータ１０２を参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
図３は、本発明の種々の実施例によるＤＣ−ＤＣ電圧モードブーストコンバータ回路１０２Ａの例のブロック図である。留意すべき点は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａは、図２のＤＣ−ＤＣ電圧モードブーストコンバータ１０２の実装の実施例であり得ることである。例えば、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの適応型補償モジュール２０８は、適応型補償回路３０２及び切り替え制御回路３０４を有し得るが、これに制限されない。留意すべき点は、適応型補償回路３０２及び切り替え制御回路３０４は、それぞれ、出力電圧１０６の遷移を監視及び調整するために、帰還電圧２１２を受信するよう結合され得ることである。
比較器３１０及びドライバ３１４は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａのデューティーサイクル制御部（例えば、２１０）が有する部品であり得ることが理解される。更に、インダクター３１８、ダイオード３２０、トランジスタ３１６、キャパシター３２６、及び負荷抵抗３２８は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの出力段（例えば、２０２）が有する部品であり得る。更に、抵抗３２２及び３２４は、ダイオード３２０の出力並びに適応型補償回路３０２及び切り替え制御回路３０４のそれぞれの入力の間に結合される。抵抗３２２及び３２４は、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの帰還回路（例えば、２０４）が有する部品であり得る。留意すべき点は、基準電圧２０６は、適応型補償回路３０２及び切り替え制御回路３０４の両方により受信され得るが、これに制限されないことである。
図３では、入力電圧１０４は受信され、そしてインダクター３１８によりダイオード３２０の入力及びトランジスタ３１６のドレインへ出力され得る。ダイオード３２０の出力はまた、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの出力電圧１０６を生成する。留意すべき点は、抵抗３２２及び３２４が分圧器を形成し、出力電圧１０６の一部である帰還電圧２１２を生成することである。切り替え制御回路３０４は、基準電圧２０６（図２）を利用し、帰還電圧２１２が所定の範囲を超過した時を検出又は判定し得る。遷移の変化が十分大きく、帰還電圧２１２が所定の範囲（又は閾値）を超えると、切り替え制御回路３０４は、適応型補償回路３０２をイネーブルしループ伝達関数を変更させ、結果として電圧補償信号（Ｖｃｏｍｐ）３０６を出力し得る。
電圧補償信号３０６は、比較回路３１０により受信され得る。比較回路３１０は、電圧補償信号３０６を入力された三角波信号３０８と比較し得る。結果として、比較器３１０は、パルス幅変調信号３１２を生成し得る。パルス幅変調信号３１２は、ドライバ回路３１４により受信され得る。パルス幅変調信号３１２の受信に応じ、ドライバ３１４は、出力信号を生成し得る。出力信号は、トランジスタ３１６のゲートにより受信され、それによりトランジスタ３１６はオン及びオフに切り替えられる。このように、トランジスタ（又はスイッチ）３１６のデューティーサイクルは制御され、結果として出力電圧１０６が制御され得る。留意すべき点は、トランジスタ３１６がオンに切り替えられる度に、インダクター３１８を電流が流れることである。しかしながら、トランジスタ３１６がオフに切り替えられた場合、インダクター３１８内の電流は、瞬時に変化し得ない。また、インダクター３１８内のエネルギーは、ダイオード３２０を介してキャパシター３２６へ転送され得る。
図３では、インダクター３１８の第１の端子は、入力電圧１０４を受信するよう結合され得る。同時にインダクター３１８の第２の端子は、トランジスタ３１６のドレイン及びダイオード３２０の入力と結合され得る。ダイオード３２０の出力は、抵抗３２２の第１の端子、キャパシター３２６の第１の端子、負荷抵抗３２８の第１の端子と結合され得る。ダイオード３２０の出力はまた、出力電圧１０６を生成し得る。抵抗３２２の第２の端子は、抵抗３２４の第１の端子、適応型補償回路３０２の入力、及び切り替え制御回路３０４の入力と結合され得る。留意すべき点は、帰還電圧２１２が、抵抗３２２の第２の端子及び抵抗３２４の第１の端子と結合されている、適応型補償回路３０２及び切り替え制御回路３０４へ送信され得ることである。切り替え制御回路３０４の１つ以上の出力は、適応型補償回路３０２の１つ以上の入力と結合され得る。適応型補償回路３０２の出力は、比較器３１０の第１の入力と結合され得る。同時に比較器３１０の第２の入力は、三角波信号３０８を受信するよう結合され得る。比較器３１０の出力は、ドライバ回路３１４の入力と結合され得る。ドライバ３１４の出力は、トランジスタ３１６のゲートと結合され得る。同時にトランジスタ３１６のソース及び回路基板は、接地３３０と結合され得る。抵抗３２４の第２の端子、キャパシター３２６の第２の端子、及び負荷抵抗３２８の第２の端子は、それぞれ接地３３０と結合され得る。
留意すべき点は、付加要素又は部品は、ブーストコンバータシステム１０２Ａの部分として含まれ得ることである。更に、ブーストコンバータ１０２Ａ内で利用され得る要素又は部品は少ない。種々の実施例では、ブーストコンバータ１０２Ａを参照して説明される動作は、自動的に且つブーストコンバータ１０２Ａのユーザーによる如何なる相互作用も無しに実行され得る。ブーストコンバータ１０２Ａを参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
図４は、本発明の種々の実施例による適応型補償回路３０２Ａの例のブロック図である。出力電圧１０６に遷移が生じると、切り替え制御回路３０４（図３）は、適応型補償回路３０２Ａのインピーダンス（又は抵抗）をリアルタイムに過渡期に亘り変化し、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの過渡応答時間を減少させ得る。
留意すべき点は、電圧モードブーストコンバータ（例えば、１０２Ａ）では、出力段は二極形及び右半面（ＲＨＰ）ゼロを有し得る。また、適応型補償回路３０２Ａが利用され、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａに補償を提供し得る。留意すべき点は、（数１）が適応型補償回路３０２Ａの利得を表し得ることである。
Figure 0004589969
ここで、スイッチ４１６（Ｓ１）、４１８（Ｓｉ）、及び４２０（ＳＮ）が開又は閉であるかに従い、ＲＡは、抵抗４０８（Ｒ０）、４１０（Ｒ１）、４１２（Ｒｉ）及び４１４（ＲＮ）の抵抗（又はインピーダンス）値と等しくなり得る。適応型補償回路３０２Ａでは、ＲＡの値は、Ｎ＋１個の抵抗（例えば、Ｒ０、Ｒ１、．．．、ＲＮ）に分割され得る。ここで抵抗４１０−４１４は、それぞれ示されるようにスイッチ４１６−４２０と並列に結合され得る。スイッチ４１６−４２０は、切り替え制御回路３０４（図３）により制御され得ることが明らかである。
図４では、適応型補償回路３０２Ａの定常状態で、スイッチ４１６−４２０の全ては、切り替え制御回路３０４によりオフ（又は開）に切り替えられ得る。従って次式が得られ、システムは安定する。
Figure 0004589969
しかしながら、出力電圧１０６において遷移が生じ、及び遷移の影響が十分大きく帰還電圧２１２が所定の範囲を超えて又は範囲外に移動した場合、全てのスイッチ４１６−４２０は、オン（又は閉）に切り替えられ、その結果、ＲＡは抵抗４０８（Ｒ０）の抵抗値と等しくなる。上記の（数１）によると、ＲＡの減少に伴い、適応型補償回路３０２Ａの利得の大きさは増加する。また、適応型補償回路３０２Ａは、帰還電圧２１２をより早く基準電圧２０６へ戻すことにより、遷移により早く対応し得る。基準電圧２０６は、出力電圧１０６を定常値により早く戻す。更に、適応型補償回路３０２Ａの安定性を維持するため、スイッチ４１６−４２０は、スイッチ４１６（Ｓ１）からスイッチ４２０（ＳＮ）まで、順次オフ（又は開）に切り替えられ得る。
図４の適応型補償回路３０２Ａの動作をより詳細に説明するため、図５は、適応型補償回路３０２Ａと関連して説明される。図５は、本発明の種々の実施例によるタイミング図５００の例である。図５は、負荷電流５０２が低から高レベルへ増加する場合の、帰還電圧２１２Ａに関連する遷移を示す。特に、タイミング図５００は、スイッチ４１６−４２０が、帰還電圧２１２Ａに関連する遷移に応じてオン又はオフに切り替えられ得る場合を示す。
図５で留意すべき点は、初めに帰還電圧２１２Ａの値が、基準電圧２０６Ａの値と実質的に等しいことである。しかしながら、負荷電流５０２が低から高レベルへ増加する場合、出力電圧１０６に遷移を生じる。出力電圧１０６の遷移は、帰還電圧２１２Ａの値を基準電圧２０６Ａの値より下に降下させ得る。出力電圧１０６の遷移が十分大きい場合、帰還電圧２１２Ａをｔ０において（１−Δ％）ＶＲＥＦ閾値５０４より降下させ得る。帰還電圧２１２Ａがｔ０において（１−Δ％）ＶＲＥＦ閾値５０４と交差すると、適応型補償回路３０２Ａ（図４）の全てのスイッチ４１６、４１８及び４２０は、矢印５１２、５１４及び５１６により示されるように、実質的に同時に短絡又は閉じられ得る。
特に、信号５０６、５０８及び５１０は、ｔ０においてそれぞれ切り替え制御回路３０４（図３）により出力される信号を示し、それぞれスイッチ４１６、４１８及び４２０を閉又はオンに切り替え得る。また、例として信号５０６−５１０は、それぞれｔ０において低電位から高電位に変化し、適応型補償回路３０２Ａのスイッチ４１６、４１８及び４２０をオンに切り替え又は短絡する。従って、適応型補償回路３０２ＡのＲＡの抵抗値は、抵抗４０８の抵抗値（又はインピーダンス）と実質的に等しい。従って、ＲＡの抵抗値を減少させる。留意すべき点は、（数１）でＲＡの値を減少させることにより、適応型補償回路３０２Ａと関連した伝達関数（又は利得）は、大きくなり、帰還電圧２１２Ａをより早く基準電圧２０６Ａの値に戻す。しかしながら、伝達関数（又は利得）が大きくなると同時に、補償システム３０２Ａは不安定になり、帰還電圧２１２Ａが基準電圧２０６Ａを超え得る。
また、図５では、帰還電圧２１２Ａが回復し、基準電圧２０６Ａとｔ１において最初に交差すると、適応型補償回路３０２Ａ（図４）のスイッチ（例えば、４１６）は、オフに切り替えられるか又は開かれ得る（矢印５１８により示される）。これにより、より多くのインピーダンス（例えば、抵抗４１０）はＲＡの値に追加され、補償システム３０２Ａをより安定させ得る。特に、例として信号５０６は、ｔ１において高電位から低電位に変化し、適応型補償回路３０２Ａのスイッチ４１６をオフに切り替え又は開にする。同様に、帰還電圧２１２Ａが基準電圧２０６Ａと、ｔｉにおいて次の奇数回目（又は奇数度目、又は奇数事象目）に交差する時、例として信号５０８が高電位から低電位へ変化すると、補償システム３０２Ａのｉ番目のスイッチＳｉ（例えば、４１８）は、オフに切り替えられ又は開にされる（矢印５２０により示される）。最後に、帰還電圧２１２Ａが基準電圧２０６Ａと、ｔＮにおいて次の奇数回目（又は奇数度目、又は奇数事象目）に交差する時、例として信号５１０が高電位から低電位へ変化すると、Ｎ番目のスイッチＳＮ（例えば、４２０）は、オフに切り替えられ又は開にされる（矢印５２２により示される）。このように、補償システム３０２ＡのＲＡの抵抗値又はインピーダンスは、帰還電圧２１２Ａが基準電圧２０６Ａの値に戻ると同時に、徐々に増大し得る。従って、帰還電圧２１２Ａは、基準電圧２０６Ａにより早く（又は直ちに）戻り得る。同時に、補償システム３０２Ａ内で安定性が達成される。
切り替え制御回路３０４による適応型補償回路３０２Ａのスイッチ４１６−４２０の動作は、負荷電流５０２が高位から低位へ減少する場合の状況と同様であり得ることが分かる。従って、結果として、出力電圧１０６の遷移を生じ、帰還電圧２１２Ａは（１＋Δ％）ＶＲＥＦ閾値（図示されない）より上に超過する。適応型補償回路３０２Ａの用途に応じ、（１−Δ％）ＶＲＥＦ閾値５０４及び（１＋Δ％）ＶＲＥＦ閾値は、それぞれ種々の方法で実施され得る。例えば、超過分比率（Δ％）は２．５％であり得るが、これに制限されない。
図４では、シミュレーションが利用され、抵抗４０８、４１０及び４１４それぞれの抵抗値又はインピーダンス値が決定され得ることが理解される。ある実施例で、留意すべき点は、抵抗４０８（Ｒ０）の正しい抵抗値が、単一の遷移の発生に応じて、帰還電圧２１２Ａが下限閾値（１−Δ％）ＶＲＥＦ５０４及び上限閾値（１＋Δ％）ＶＲＥＦの両方と交差するのを防止することである。このように、帰還電圧２１２Ａの発振は回避され得る。更に、抵抗４１０（Ｒ１）のインピーダンス値は、４０８（Ｒ０）のインピーダンスより小さくて良い。例えば、ある実施例では、抵抗４１０（Ｒ１）のインピーダンス値は、４０８（Ｒ０）のインピーダンスの約２分の１であり得る。更に、抵抗４１０から抵抗４１４までの一連の抵抗のそれぞれは、前段の隣接抵抗より小さいインピーダンスを有して実施され得る。例えば、ある実施例では、抵抗４１０−４１４の一連のインピーダンス値のそれぞれは、前段の隣接抵抗の約２分の１であり得る。
図４の適応型補償システム３０２Ａでは、キャパシター４０２の第１の端子は、帰還電圧２１２を受信するよう結合され、及び抵抗４０８の第１の端子と結合され得る。抵抗４０８の第２の端子は、スイッチ４１６の第１の端子及び抵抗４１０の第１の端子と結合され得る。抵抗４１０の第２の端子は、スイッチ４１６の第２の端子と結合され得る。抵抗４１０の第２の端子及びスイッチ４１６の第２の端子はまた、抵抗４１２のような別の抵抗の第１の端子、及びスイッチ４１８のような別のスイッチの第１の端子と結合され得る。抵抗４１２の第２の端子は、スイッチ４１８の第２の端子と結合され得る。抵抗４１２の第２の端子及びスイッチ４１８の第２の端子はまた、抵抗４１４のような別の抵抗の第１の端子、及びスイッチ４２０のような別のスイッチの第１の端子と結合され得る。抵抗４１４の第２の端子は、スイッチ４２０の第２の端子、キャパシター４０２の第２の端子、増幅器４２２の第１の入力、及びキャパシター４０４の第１の端子と結合され得る。増幅器４２２の第２の入力は、基準電圧２０６を受信するよう結合され得る。キャパシター４０４の第２の端子は、抵抗４０６の第１の端子と結合され得る。同時に抵抗４０６の第２の端子は、増幅器４２２の出力と結合され得る。増幅器４２２の出力は、適応型補償回路３０２Ａの補償電圧３０６を出力し得ることが理解される。
留意すべき点は、適応型補償回路３０２ＡのＲＡは、それぞれ抵抗４１０−４１４及びスイッチ４１６−４２０と同様の如何なる数の抵抗及びスイッチを有し実施され得ることである。更に、適応型補償回路３０２ＡのＲＡは、スイッチ４１６と共に抵抗４０８及び４１０を有し実施され得る。また、抵抗４１０の第２の端子は、スイッチ４１６の第２の端子、キャパシター４０２の第２の端子、増幅器４２２の第１の入力、及びキャパシター４０４の第１の端子と結合され得る。このように、適応型補償回路３０２ＡのＲＡは、抵抗４０８のインピーダンス又は抵抗４０８及び４１０との結合インピーダンスと実質的に等しい。しかしながら、適応型補償回路３０２ＡのＲＡは種々の方法で実施され得、そのインピーダンスは動的に変更、調整、変化又は変えられ得ることが理解される。留意すべき点は、ＲＡが、適応型補償回路３０２Ａの可変抵抗（又はインピーダンス）として参照され得ることである。
図４で留意すべき点は、付加要素又は部品が、適応型補償システム３０２Ａの一部として含まれ得ることである。更に、適応型補償３０２Ａ内で利用され得る要素又は部品は少ない。種々の実施例では、適応型補償３０２Ａを参照して説明される動作は、自動的に且つユーザーによる如何なる相互作用も無しに実行され得る。適応型補償３０２Ａを参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
図６は、本発明の種々の実施例による適応型補償回路３０２Ｂの例のブロック図である。留意すべき点は、図６の適応型補償回路３０２Ｂは、図４の適応型補償回路３０２Ａと同様に動作する。しかしながら、出力電圧１０６に遷移が生じると、切り替え制御回路３０４（図３）は、図６の適応型補償回路３０２Ｂのキャパシタンスをリアルタイムに過渡期に亘り変化し、ＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａの過渡応答時間を減少させ得る。特に、出力電圧１０６における遷移に応じて、切り替え制御回路３０４は、適応型補償回路３０２ＢのＣＢ（例えば、Ｃ０、Ｃ１、Ｃｉ及びＣＮ）のキャパシタンスを動的に増大及び減少し得る。従って、帰還電圧２１２は、基準電圧２０６により早く（又は直ちに）戻り得る。同時に補償システム３０２Ａ内で安定性が達成される。
適応型補償回路３０２Ｂでは、ＣＢの値は、Ｎ＋１個のキャパシター（例えば、Ｃ０、Ｃ１、．．．、ＣＮ）に分割され得る。ここでキャパシター６０４−６１０は、それぞれ示されるようにスイッチ４１６−４２０と直列に結合され得る。適応型補償回路３０２Ｂの定常状態で、全てのスイッチ４１６−４２０は、切り替え制御回路３０４によりオン（又は閉）に切り替えられ得る。従って次式のようにキャパシター６０４（Ｃ０）、６０６（Ｃ１）、６０８（Ｃｉ）及び６１０（ＣＮ）の結合キャパシタンスが得られ、システムは安定する。
Figure 0004589969
図６の適応型補償回路３０２Ｂの動作をより詳細に説明するため、図５は、適応型補償回路３０２Ｂと関連して説明される。図５で留意すべき点は、初めに帰還電圧２１２Ａの値が、基準電圧２０６Ａの値と実質的に等しいことである。しかしながら、負荷電流５０２が低から高レベルへ増加すると、出力電圧１０６に遷移が生じる。出力電圧１０６の遷移は、帰還電圧２１２Ａの値を基準電圧２０６Ａの値より下に降下させ得る。出力電圧１０６の遷移が十分大きい場合、帰還電圧２１２Ａは、ｔ０において（１−Δ％）ＶＲＥＦ閾値５０４より降下し得る。帰還電圧２１２Ａがｔ０において（１−Δ％）ＶＲＥＦ閾値５０４と交差すると、適応型補償回路３０２Ｂ（図６）の全てのスイッチ４１６、４１８及び４２０は、矢印５１２、５１４及び５１６により示されるように、実質的に同時に開又はオフに切り替えられ得る。
特に、信号５０６、５０８及び５１０は、ｔ０においてそれぞれ切り替え制御回路３０４（図３）により出力される信号を示し、それぞれスイッチ４１６、４１８及び４２０を開又はオフに切り替え得る。このように、例として信号５０６−５１０は、それぞれｔ０において低電位から高電位に変化し、適応型補償回路３０２Ｂのスイッチ４１６、４１８及び４２０をオンに切り替え又は短絡する。従って、適応型補償回路３０２ＢのＣＢのキャパシタンスは、キャパシター６０４のキャパシタンスと実質的に等しい。従って、ＣＢのキャパシタンスを減少させる。留意すべき点は、（数１）でＣＢの値を減少させることにより、適応型補償回路３０２Ｂと関連した伝達関数（又は利得）は、大きくなり、帰還電圧２１２Ａをより早く基準電圧２０６Ａの値に戻し得る。しかしながら、伝達関数（又は利得）が大きくなると同時に、補償システム３０２Ｂは不安定になり、帰還電圧２１２Ａは基準電圧２０６Ａを大きくオーバーシュートし得る。
また、図５では、帰還電圧２１２Ａが回復し、基準電圧２０６Ａとｔ１において最初に交差すると、適応型補償回路３０２Ｂ（図６）のスイッチ（例えば、４１６）は、オンに切り替えられるか又は閉にされ得る（矢印５１８により示される）。これにより、より多くのキャパシタンス（例えば、キャパシター６０６）はＣＢの値に追加され、補償システム３０２Ｂをより安定させ得る。特に、例として信号５０６は、ｔ１において高電位から低電位に変化し、適応型補償回路３０２Ｂのスイッチ４１６をオンに切り替え又は閉にする。同様に、帰還電圧２１２Ａが基準電圧２０６Ａと、ｔｉにおいて次に奇数回目（又は奇数度目、又は奇数事象目）に交差する時、例として信号５０８が高電位から低電位へ変化すると、補償システム３０２Ａのｉ番目のスイッチＳｉ（例えば、４１８）は、オンに切り替えられ又は閉にされる（矢印５２０により示される）。最後に、帰還電圧２１２Ａが基準電圧２０６Ａと、ｔＮにおいて次の奇数回目（又は奇数度目、又は奇数事象目）に交差する時、例として信号５１０が高電位から低電位へ変化すると、Ｎ番目のスイッチＳＮ（例えば、４２０）は、オンに切り替えられ又は閉にされる（矢印５２２により示される）。このように、補償システム３０２ＢのＣＢのキャパシタンスは、徐々に増大し得る。同時に帰還電圧２１２Ａは、基準電圧２０６Ａの値に戻る。従って、帰還電圧２１２Ａは、基準電圧２０６Ａにより早く（又は直ちに）戻り得る。同時に補償システム３０２Ｂ内で安定性が達成される。
切り替え制御回路３０４による適応型補償回路３０２Ｂのスイッチ４１６−４２０の動作は、負荷電流５０２が高位から低位へ減少する場合の状況と同様であり得ることが分かる。従って、結果として、出力電圧１０６の遷移を生じ、帰還電圧２１２Ａを（１＋Δ％）ＶＲＥＦ閾値（図示されない）より上に超過させる。適応型補償回路３０２Ｂの用途に応じ、（１−Δ％）ＶＲＥＦ閾値５０４及び（１＋Δ％）ＶＲＥＦ閾値は、それぞれ種々の方法で実施され得る。例えば、超過分比率（Δ％）は２．５％であり得るが、これに制限されない。
図６では、シミュレーションが利用され、キャパシター６０４、６０６、６０８及び６１０それぞれのキャパシタンスが決定され得ることが理解される。ある実施例で、留意すべき点は、キャパシター６０４（Ｃ０）の正しいキャパシタンスが、単一の遷移の発生に応じて、帰還電圧２１２Ａが下限閾値（１−Δ％）ＶＲＥＦ５０４及び上限閾値（１＋Δ％）ＶＲＥＦの両方と交差するのを防止することである。このように、帰還電圧２１２Ａの発振は回避され得る。更に、キャパシター６０６（Ｃ１）のキャパシタンスは、キャパシター６０４（Ｃ０）のキャパシタンスより小さい。例えば、ある実施例では、キャパシター６０６（Ｃ１）のキャパシタンスは、キャパシター６０４（Ｃ０）のキャパシタンスの約２分の１であり得る。更に、キャパシター６０６からキャパシター６１０までの一連のキャパシターのそれぞれは、前段の隣接キャパシターより小さいキャパシタンスを有して実施され得る。例えば、ある実施例では、キャパシター６０６−６１０の一連のキャパシタンスのそれぞれは、前段の隣接キャパシターの約２分の１であり得る。
図６の適応型補償システム３０２Ｂでは、キャパシター４０２の第１の端子は、帰還電圧２１２を受信するよう結合され、及び抵抗６０２の第１の端子と結合され得る。抵抗６０２の第２の端子は、キャパシター４２０の第２の端子、増幅器４２２の第１の端子、キャパシター６０４の第１の端子、スイッチ４１６の第１の端子、スイッチ４１８の第１の端子、及びスイッチ４２０の第１の端子と結合され得る。更に、スイッチ４１６の第２の端子は、キャパシター６０６の第１の端子と結合され得る。同時にスイッチ４１８の第２の端子は、キャパシター６０８の第１の端子と結合され得る。スイッチ４２０の第２の端子は、キャパシター６１０の第１の端子と結合され得る。更に、キャパシター６１０の第２の端子は、キャパシター６０８の第２の端子、キャパシター６０６の第２の端子、キャパシター６０４の第２の端子、及び抵抗４０６の第１の端子と結合され得る。抵抗４０６の第２の端子は、増幅器４２２の出力と結合され得る。増幅器４２２の出力は、適応型補償回路３０２Ｂの補償電圧３０６を出力し得ることが理解される。
留意すべき点は、適応型補償回路３０２ＢのＣＢは、それぞれキャパシター６０６−６１０及びスイッチ４１６−４２０と同様の如何なる数のキャパシター及びスイッチを有し実施され得ることである。更に、適応型補償回路３０２ＢのＣＢは、スイッチ４１６と共にキャパシター６０４及び６０６を有し実施され得る。また、キャパシター６０４の第２の端子は、キャパシター６０６の第２の端子及び抵抗４０６の第１の端子と結合され得る。このように、適応型補償回路３０２ＢのＣＢは、キャパシター６０４のキャパシタンス又はキャパシター６０４及び６０６との結合キャパシタンスと実質的に等しい。しかしながら、適応型補償回路３０２ＢのＣＢは種々の方法で実施され得、そのキャパシタンスは動的に変更、調整、変化又は変えられ得ることが理解される。留意すべき点は、ＣＢが、適応型補償回路３０２Ｂの可変キャパシタンスとして参照され得ることである。
本発明の種々の実施例によると、留意すべき点は、図６の適応型補償回路３０２Ｂの可変キャパシタンスＣＢは、図４の適応型補償回路３０２Ａの可変インピーダンス（又は抵抗値）と結合され得ることである。このように、切り替え制御回路３０４は、結合された適応型補償回路のキャパシタンスＣＢ及び／又はインピーダンスＲＡを動的に制御又は調整し得る。
図６で留意すべき点は、付加要素又は部品が、適応型補償システム３０２Ｂの一部として含まれ得ることである。更に、適応型補償３０２Ｂ内で利用され得る要素又は部品は少ない。種々の実施例では、適応型補償３０２Ｂを参照して説明された動作は、自動的に且つユーザーによる如何なる相互作用も無しに実行され得る。適応型補償３０２Ｂを参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
図７は、本発明の種々の実施例による切り替え制御回路３０４Ａの例のブロック図である。留意すべき点は、切り替え制御回路３０４Ａが、本願明細書の説明と同様の如何なる方法でも動作し、図４の適応型補償回路３０２ＡのインピーダンスＲＡを制御し得ることである。更に、切り替え制御回路３０４Ａは、本願明細書の説明と同様の如何なる方法で動作し、図６の適応型補償回路３０２ＢのキャパシタンスＣＢを制御し得る。しかしながら、切り替え制御回路３０４Ａは、これらの実施形態に限定されない。
負荷電流（例えば、５０２）が増大すると、帰還電圧２１２は、（１−Δ％）ＶＲＥＦ閾値５０４Ａより下に降下し得る。また、切り替え制御回路３０４Ａは、帰還電圧２１２を受信するよう結合された比較器７０２及び７０４を有し得る。更に、比較器７０２は、入力として（１＋Δ％）ＶＲＥＦ７０１を有する。同時に比較器７０４は、１つの入力として（１−Δ％）ＶＲＥＦ５０４Ａを有する。従って、帰還電圧２１２が例えば（１−Δ％）ＶＲＥＦ閾値５０４Ａを下回ると、比較器７０２及び７０４の各出力は、Ｌｏｗ電位（例えば、論理０）を出力し得る。Ｌｏｗ電位は、ＡＮＤゲート７０８により受信される。ＡＮＤゲート７０８は、クリア（ＣＬＲ）信号７１４を出力する。クリア（ＣＬＲ）信号７１４は、Ｌｏｗ電位（例えば、論理０）を有し、Ｄフリップフロップ７１８のＱ出力を論理ゼロにする。同時にＤフリップフロップ７１８のＸＱ出力は、論理１（例えば、Ｈｉｇｈ電位）の切り替え信号５０６を生成し得る。次に、留意すべき点は、Ｄフリップフロップ７２０、７２２及び７２４の各ＸＱ出力が、それぞれ切り替え信号５０７、５０８及び５１０を生成することである。切り替え信号５０７、５０８及び５１０は、論理１（例えばＨｉｇｈ電位）である。留意すべき点は、切り替え信号５０６、５０８及び５１０のこの電圧変位は、例として図５のタイミング図５００の信号５０６、５０８及び５１０に示されることである。
図７で、比較器７０６は、基準電圧２０６と帰還電圧２１２を比較し、帰還電圧波形２１２が基準電圧２０６と交差する時を決定する。比較器７０６により出力される信号は、遅延回路７１０により受信され得る。そして論理ＸＯＲ回路７１２は、ＸＯＲゲート７１２にパルスを生成させる。このパルスの幅は、遅延回路７１０の遅延により決定され得る。また、帰還電圧２１２が基準電圧２０６と交差する度に、ＸＯＲ７１２からの出力パルス信号は、Ｄフリップフロップ７１８−７２４のクロック（ＣＬＫ）信号７１６として利用され得る。
帰還電圧２１２が基準電圧２０６と最初に交差すると、Ｄフリップフロップ７１８のデータ（Ｄ）入力は、論理１（例えば、Ｈｉｇｈ電位）である。そしてＤフリップフロップ７１８のＱ出力は、論理１又はＨｉｇｈになり、及びＸＱは、論理０又はＬｏｗになる。従って、切り替え信号５０６（Ｓ１）は、ＨｉｇｈからＬｏｗ電位へ変化する。しかしながら、留意すべき点は、他の切り替え信号５０７（Ｓ２）、５０８（Ｓｉ）及び５１０（ＳＮ）は、それぞれＤフリップフロップ７２０−７２４を変化させないことである。また、帰還電圧２１２が基準電圧２０６と次の奇数回目に交差する時、切り替え制御回路３０４Ａは、第２のＣＬＫパルス７１６を生成し得る。そしてＤフリップフロップ７１８のＱ出力の論理１は、Ｄフリップフロップ７２０のＤ入力へ送信され得る。また、Ｄフリップフロップ７２０のＱ出力は、論理１又はＨｉｇｈ電位になり得る。そしてＤフリップフロップ７２０のＸＱ出力は、論理０又はＬｏｗ電位になり得る。従って、切り替え信号５０７（Ｓ２）は、ＨｉｇｈからＬｏｗ電位に変化する。同様に基準電圧２０６が帰還電圧２１２と交差する度に、切り替え制御回路３０４ＡのＤフリップフロップ（例えば、７２２及び７２４）のＸＱ出力は、ＨｉｇｈからＬｏｗ電位に変化し得る。
図７で、留意すべき点は、比較器７０２及び７０４は、ウインドウ比較器を有することである。また、帰還電圧２１２が、基準電圧（（１＋Δ％）ＶＲＥＦ）閾値７０１より超過分比率（Δ％）だけ高く、又は基準電圧（（１−Δ％）ＶＲＥＦ）閾値５０４Ａより超過分比率（Δ％）だけ低くなった場合、クリア信号７１４は、論理０でアサートされ、そしてＤフリップフロップレジスタ７１８−７２４の全ては、リセットされ０になり得る。また、Ｄフリップフロップレジスタ７１８−７２４のＸＱ出力は、論理１になり、適応型補償回路３０２Ａ（図４）の全てのスイッチ４１６−４２０をオンに切り替えるか、又は適応型補償回路３０２Ｂ（図６）の全てのスイッチ４１６−４２０をオフに切り替え得る。
帰還電圧２１２が基準電圧２０６と最初に交差すると、比較器７０６の出力は切り替わる。比較器７０６の出力は、遅延モジュール７１０及びＸＯＲゲート７１２により受信され得る。ＸＯＲゲート７１２は、全てのＤフリップフロップレジスタ７１８−７２４のクロック入力を制御する、クロック信号７１６を生成し得る。例えば、Ｄフリップフロップレジスタ７１８のデータ入力Ｄは、論理１（又はＨｉｇｈ電位）と結合され得る。また、クロック信号７１６が受信されると、Ｄフリップフロップレジスタ７１８のＱ出力に格納されたデータは、論理０（又はＬｏｗ電位）から論理１（又はＨｉｇｈ電位）に変化し得る。同時にＤフリップフロップレジスタ７１８のＸＱ出力は、出力切り替え信号５０６を論理１から論理０へ変化し得る。また、切り替え信号５０６の出力は、例えば、適応型補償回路３０２Ａ（図４）のスイッチ４１６をオフに切り替えるか、又は適応型補償回路３０２Ｂ（図６）のスイッチ４１６をオンに切り替え得る。留意すべき点は、全てのＤフリップフロップレジスタ７２０−７２４で、データ入力Ｄは、前段のＤフリップフロップレジスタのデータ出力Ｑと結合されることである。また、帰還電圧２１２が基準電圧２０６とｉ番目の奇数回目に交差する時、切り替え信号５０８の出力は、論理１から論理０へ変化し得る。切り替え信号５０８の出力は、例えば、適応型補償回路３０２Ａ（図４）のスイッチ４１８をオフに切り替えるか、又は適応型補償回路３０２Ｂ（図６）のスイッチ４１８をオンに切り替え得る。このように、適応型補償回路３０２Ａ及び３０２Ｂのスイッチ４１６−４２０は、切り替え制御回路３０４により制御され得る。従って、適応型補償回路３０２Ａ及び３０２Ｂ内の安定性が維持される。
図７では、比較器７０２の第１の入力は、（１＋Δ％）ＶＲＥＦ閾値７０１を受信するよう結合され得る。同時に比較器７０２の第２の入力は、帰還電圧２１２を受信するよう結合され得る。 比較器７０４の第１の入力は、（１−Δ％）ＶＲＥＦ閾値５０４Ａを受信するよう結合され得る。同時に比較器７０４の第２の入力は、帰還電圧２１２を受信するよう結合され得る。比較器７０２の出力は、ＡＮＤゲート７０８の第１の入力と結合され得る。同時に比較器７０４の出力は、ＡＮＤゲート７０８の第２の入力と結合され得る。ＡＮＤゲート７０８の出力（クリア信号７１４を生成し得る）は、Ｄフリップフロップ７１８、７２０、７２２、及び７２４のそれぞれのクリア（ＣＬＲ）又はリセット入力と結合され得る。比較器７０６の第１の入力は、帰還電圧２１２を受信するよう結合され得る。同時に比較器７０６の第２の入力は、基準電圧２０６を受信するよう結合され得る。比較器７０６の出力は、遅延回路７１０の入力及びＸＯＲ論理ゲート７１２の第１の入力と結合され得る。遅延回路７１０の出力は、ＸＯＲゲート７１２の第２の入力と結合され得る。ＸＯＲゲート７１２の出力（クロック信号７１６を生成し得る）は、Ｄフリップフロップ７１８、７２０、７２２、及び７２４のそれぞれのクロック（ＣＬＫ）入力と結合され得る。Ｄフリップフロップ７１８のＸＱ出力（切り替え信号５０６を生成し得る）は、図４のスイッチ４１６及び／又は図６のスイッチ４１６の動作を制御するよう結合され得る。Ｄフリップフロップ７２２のＸＱ出力は、図４のスイッチ４１８及び／又は図６のスイッチ４１８の動作を制御するよう結合され得る。Ｄフリップフロップ７２４のＸＱ出力は、図４のスイッチ４２０及び／又は図６のスイッチ４２０の動作を制御するよう結合され得る。留意すべき点は、Ｄフリップフロップ７２０のＸＱ出力が、補償回路３０２Ａのスイッチ（図示されない）又は補償回路３０２Ｂのスイッチ（図示されない）の動作を制御するよう結合され得ることである。
図７では、切り替え制御回路３０４Ａは、Ｄフリップフロップ７１８−７２４と同様の如何なる数のＤフリップフロップを有しても実施され得る。更に、切り替え制御回路３０４Ａは、Ｄフリップフロップ７１８を有し実施され得る。留意すべき点は、付加要素又は部品が、切り替え制御システム３０４Ａの一部として含まれ得ることである。更に、切り替え制御３０４Ａ内で利用され得る要素又は部品は少ない。種々の実施例では、切り替え制御３０４Ａを参照して説明される動作は、自動的に且つユーザーによる如何なる相互作用も無しに実行され得る。切り替え制御システム３０４Ａを参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
図８は、本発明の種々の実施例による適応型補償（例えば、２０８）を有するブーストコンバータ（例えば１０２Ａ）と適応型補償を有さないブーストコンバータの間の、同一の試験条件の負荷応答シミュレーションの結果を示す。特に、図８は、負荷電流８４２の変化を示すグラフ８４０を有する。負荷電流８４２は、適応型補償を有するブーストコンバータ及び適応型補償を有さないブーストコンバータの両方に印加される。また、図８のグラフ８００は、本発明の実施例による適応型補償を有するブーストコンバータからの出力電圧８０２を、負荷電流８４２の変化により生じる遷移と共に示す。更に、図８のグラフ８２０は、適応型補償を有さないブーストコンバータからの出力電圧８２２を、負荷電流８４２の変化により生じる遷移と共に示す。
グラフ８４０により示されるように、負荷電流８４２が、２ミリ秒（ｍｓ）において０．２アンペア（Ａ）から１．２Ａへ増加すると、適応型補償を有するブーストコンバータの出力電圧８０２（グラフ８００内）は、約０．１９ｍｓの遷移時間で応答し得る。反対に、グラフ８２０では、適応型補償を有さないブーストコンバータの出力電圧８２２は、約０．３６ｍｓの遷移時間で応答し得る。また、本発明の実施例による適応型補償を有するブーストコンバータは、適応型補償を有さないブーストコンバータより約１．８９４７倍速い遷移時間を有する。従って、本発明の種々の実施例による適応型補償（例えば、２０８）を有するブーストコンバータ（例えば１０２Ａ）は、出力電圧８０２をより安定に保つことが可能である。
更に、グラフ８４０により示されるように、負荷電流８４２が、４ｍｓにおいて１．２Ａから０．２Ａへ減少すると、本発明の実施例による適応型補償を有するブーストコンバータの出力電圧８０２（グラフ８００内）は、約０．０７ｍｓの遷移時間で応答し得る。反対に、グラフ８２０では、適応型補償を有さないブーストコンバータの出力電圧８２２は、約０．３２ｍｓの遷移時間で応答し得る。従って、本発明の実施例による適応型補償を有するブーストコンバータは、適応型補償を有さないブーストコンバータより約４．５７１４倍速い遷移時間を有する。また、本発明の種々の実施例による適応型補償（例えば、２０８）を有するブーストコンバータ（例えば１０２Ａ）は、出力電圧８０２をより安定に保つことが可能である。
図８で、留意すべき点は、各グラフ８００、８２０及び８４０のＸ軸が、ミリ秒を表すことである。更に、各グラフ８００及び８２０のＹ軸が、電圧値（Ｖ）を表すことが分かる。更に、グラフ８４０のＹ軸は、電流をアンペア（Ａ）で表す。
図９は、本発明の種々の実施例による、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧遷移の期間を縮小する方法９００のフロー図である。方法９００は、本発明の種々の実施例の処理の例を示す。方法９００は、プロセッサー及び例えばソフトウェアのような計算装置が読み取り可能な及び実行可能な命令（又はコード）の制御下で電気部品により実行され得る。計算装置が読み取り可能な及び実行可能な命令（又はコード）は、例えば、揮発性メモリー、不揮発性メモリー及び／又は計算装置により利用可能な大容量データ記憶のような、データ記憶に属して良い。しかしながら、計算装置が読み取り可能な及び実行可能な命令（又はコード）は、如何なる種類の計算装置が読み取り可能な媒体に属して良い。方法９００では特定の動作が開示されるが、このような動作は例である。方法９００は、図９により示された全ての動作を有さなくて良い。また、方法９００は、種々の他の動作及び／又は図９により示された種々の動作を有し得る。同様に、方法９００の一連の動作は、変更され得る。留意すべき点は、コンバータ９００の動作が、ソフトウェアにより、ファームウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることである。
特に、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの適応型補償回路の可変抵抗は、増大した又は上限の抵抗値又は限界値に設定され得る。遷移帰還電圧が所定の範囲を超過するか否かに関する判定が行われ得る。留意すべき点は、遷移帰還電圧は、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの遷移出力電圧と関連付けられ得る。遷移帰還電圧が所定の範囲を超過しない場合、決定は繰り返し行われ得る。しかしながら、遷移帰還電圧が所定の範囲を超過すると、適応型補償回路の可変抵抗（又はインピーダンス）は、減少された又は低い抵抗値又は限界値に設定され得る。従って、帰還電圧が基準電圧値と奇数回目に交差する度に、可変抵抗の抵抗値は、奇数回目の事象に応じて、上限の抵抗値又は限界値に到達するまで増大される。上限抵抗値又は限界値に到達すると、処理９００は戻って、遷移帰還電圧が所定の範囲を超過したか否かの決定を繰り返す。このように、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの遷移帰還電圧は、システムの安定性を維持しつつ、電圧基準値へより迅速に戻り得る。
図９の動作９０２では、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータ（例えば１０２Ａ又は１０２Ｂ）の適応型補償回路（例えば３０２Ａ）の可変抵抗値又はインピーダンス（例えば図４のＲＡ）は、増大した又は上限の抵抗値又は限界値に設定され得る。留意すべき点は、動作９０２は、種々の方法で実施され得ることである。例えば、動作９０２は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
動作９０４で、遷移帰還電圧（例えば、２１２）が所定の範囲又は閾値（例えば、５０４又は７０１）を超過するか否かに関する判定が行われ得る。遷移帰還電圧は、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧（例えば、１０６）と関連し得ることが理解される。遷移帰還電圧が動作９０４で所定の範囲を超えていない場合、処理９００は、動作９０４の始めに進み、処理９０４を繰り返し得る。しかしながら、動作９０４で遷移帰還電圧が所定の範囲を超えていると決定された場合、処理９００は、動作９０６へ進み得る。動作９０４は、種々の方法で実施され得ることが理解される。例えば、動作９０４は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
図９の動作９０６で、適応型補償回路の可変抵抗（又はインピーダンス）は、減少された又は低い抵抗値又は限界値に設定され得る。動作９０６は、種々の方法で実施され得ることが理解される。例えば、動作９０６は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
動作９０８で、帰還電圧が基準電圧値（例えば、２０６）と奇数回目に交差する又は等しくなる度に、可変抵抗の抵抗値は、奇数回目の事象に応じて、上限の抵抗値又は限界値に到達するまで増大される。留意すべき点は、動作９０８は、種々の方法で実施され得ることである。例えば、動作９０８は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。動作９０８が完了すると、処理９００は、動作９０４へ進み得る。このように、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧と関連した遷移帰還電圧は、電圧基準値へより迅速に戻り、同時にシステムの安定性を維持し得る。
図１０は、本発明の種々の実施例による、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧遷移の期間を縮小する方法１０００のフロー図である。方法１０００は、本発明の種々の実施例の処理の例を示す。方法１０００は、プロセッサー及び例えばソフトウェアのような計算装置が読み取り可能な及び実行可能な命令（又はコード）の制御下で電気部品により実行され得る。計算装置が読み取り可能な及び実行可能な命令（又はコード）は、例えば、揮発性メモリー、不揮発性メモリー及び／又は計算装置により利用可能な大容量データ記憶のような、データ記憶に属して良い。しかしながら、計算装置が読み取り可能な及び実行可能な命令（又はコード）は、如何なる種類の計算装置が読み取り可能な媒体に属して良い。方法１０００では特定の動作が開示されるが、このような動作は例である。方法１０００は、図１０により示された全ての動作を有さない。また、方法１０００は、種々の他の動作及び／又は図１０により示された種々の動作を有し得る。同様に、方法１０００の一連の動作は、変更され得る。留意すべき点は、コンバータ１０００の動作が、ソフトウェアにより、ファームウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることである。
特に、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの適応型補償回路の可変キャパシタンスは、増大した又は上限のキャパシタンス又は限界値に設定され得る。遷移帰還電圧が所定の範囲を超過するか否かに関する判定が行われ得る。留意すべき点は、遷移帰還電圧は、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの遷移出力電圧と関連付けられ得る。遷移帰還電圧が所定の範囲を超過しない場合、決定は繰り返し行われ得る。しかしながら、遷移帰還電圧が所定の範囲を超過すると、適応型補償回路の可変キャパシタンスは、減少された又は低いキャパシタンス又は限界値に設定され得る。従って、帰還電圧が基準電圧値と奇数回目に交差する度に、可変キャパシタンスのキャパシタンスは、奇数回目の事象に応じて、上限のキャパシタンス又は限界値に到達するまで増大される。上限キャパシタンス又は限界値に到達すると、処理１０００は戻って、遷移帰還電圧が所定の範囲を超過したか否かの決定を繰り返す。このように、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの遷移帰還電圧は、電圧基準値へより迅速に戻り得ると同時に、システムの安定性を維持する。
図１０の動作１００２で、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータ（例えば１０２Ａ又は１０２Ｂ）の適応型補償回路（例えば３０２Ｂ）の可変キャパシタンス（例えば図６のＣＢ）は、増大した又は上限のキャパシタンス又は限界値に設定され得る。留意すべき点は、動作１００２は、種々の方法で実施され得ることである。例えば、動作１００２は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
処理１００４で、遷移帰還電圧（例えば、２１２）が所定の範囲又は閾値（例えば、５０４又は７０１）を超過するか否かに関する判定が行われ得る。帰還電圧は、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧（例えば、１０６）と関連し得る。遷移帰還電圧が処理１００４で所定の範囲を超えていない場合、処理１０００は、処理１００４の初めに進み、処理１００４を繰り返し得る。しかしながら、動作１００４で遷移帰還電圧が所定の範囲を超えていると決定された場合、処理１０００は、動作１００６へ進み得る。動作１００４は、種々の方法で実施され得ることが理解される。例えば、動作１００４は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
図１０の動作１００６で、遷移帰還電圧が所定の範囲を超えると、適応型補償回路の可変キャパシタンスは、減少された又は低いキャパシタンス又は限界値に設定され得る。動作１００６は、種々の方法で実施され得ることが理解される。例えば、動作１００６は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。
動作１００８で、帰還電圧が基準電圧値（例えば、２０６）と奇数回目に交差する又は等しくなる度に、可変キャパシタンスのキャパシタンスは、奇数回目の事象に応じて、上限のキャパシタンス又は限界値に到達するまで増大される。留意すべき点は、動作１００８は、種々の方法で実施され得ることである。例えば、動作１００８は、本願明細書に記載された同様の方法で実施され得るが、これに制限されない。動作１００８が完了すると、処理１０００は、動作１００４へ進み得る。このように、ＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータの出力電圧と関連した遷移帰還電圧は、電圧基準値へより迅速に戻り得ると同時に、システムの安定性を維持する。
図１１は、本発明の種々の実施例によるＤＣ−ＤＣ電圧モードバックコンバータ回路１０２Ｂの例のブロック図である。留意すべき点は、ＤＣ−ＤＣ電圧モードバックコンバータ１０２Ｂは、図２のコンバータ１０２の実装の実施例であることである。ＤＣ−ＤＣ電圧モードバックコンバータ１０２Ｂの適応型補償回路３０２及び切り替え制御回路３０４は、本願明細書に記述されたものと同様の方法で動作し得るが、これに限定されないことが理解される。
図１１のＤＣ−ＤＣ電圧モードバックコンバータ１０２Ｂは、図３のＤＣ−ＤＣ電圧モードブーストコンバータ１０２Ａと同様の方法で結合され得る。しかしながら、図１１のＤＣ−ＤＣ電圧モードバックコンバータ１０２Ｂでは、ドライバ３１４の出力は、トランジスタ３１７のゲートと結合され得る。トランジスタ３１７のソース及び基板は、入力電圧１０４を受信するよう結合され得る。同時にトランジスタ３１７のドレインは、ダイオード３２０の出力、及びインダクター３１８の第１の端子と結合され得る。ダイオード３２０の入力は、接地３３０と結合され得る。インダクター３１８の第２の端子は、抵抗３２２の第１の端子、キャパシター３２６の第１の端子、負荷抵抗３２８の第１の端子と結合され得る。インダクター３１８の第２の端子はまた、出力電圧１０６を生成し得る。
図１１では、インダクター３１８、ダイオード３２０、トランジスタ３１７、キャパシター３２６、及び負荷抵抗３２８は、ＤＣ−ＤＣ電圧モードバックコンバータ１０２Ｂの出力段（例えば、２０２）を有する部品であり得ることが理解される。
留意すべき点は、付加要素又は部品は、バックコンバータシステム１０２Ｂの部分として含まれ得ることである。更に、バックコンバータ１０２Ｂ内で利用され得る要素又は部品は少ない。種々の実施例では、バックコンバータ１０２Ｂを参照して説明される動作は、自動的に且つバックコンバータ１０２Ｂのユーザーによる如何なる相互作用も無しに実行され得る。バックコンバータ１０２Ｂを参照して説明された動作は、ソフトウェアにより、ハードウェアにより、電子機器により、又はそれらの如何なる組み合わせにより実行され得ることが理解される。
留意すべき点は、各トランジスタ３１６及び３１７が、本発明の種々の実施例による種々の方法で実施され得ることである。例えば、トランジスタ３１７は、ＰＭＯＳ又はＰＦＥＴとしても知られているＰチャネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）として実施され得るが、これに限定されない。更に、トランジスタ３１６は、ＮＭＯＳ又はＮＦＥＴとしても知られているＮチャネルＭＯＳＦＥＴとして実施され得るが、これに限定されない。留意すべき点は、各トランジスタ３１６及び３１７が、スイッチング素子として参照され得ることである。留意すべき点は、トランジスタ３１６及び３１７のゲート、ドレイン、及びソースが、それぞれトランジスタの端子として参照され得ることである。更に、各トランジスタ３１６及び３１７のゲートはまた、トランジスタの制御端子として参照され得る。
本発明の種々の実施例のスイッチ４１６及び４１８は、種々の方法で実施され得ることが理解される。例えば、スイッチ４１６、４１８及び４２０は、トランジスタとして実施され得るが、これに限定されない。
本発明の種々の実施例では、本願明細書に記載された如何なる抵抗も、インピーダンスとして参照されて良い。
本発明の種々の特定の実施例の以上の説明は、図示及び説明のために提示された。以上の説明は、網羅的でなく、本発明の正確な形式を限定しない。また以上の説明を踏まえ、多くの変更及び変形が可能であることが明らかである。本発明は、請求の範囲及びそれらの等価物に従うと見なされ得る。
（添付資料Ａ）
「ＤＣ−ＤＣコンバータの適応型補償」に関する特許情報開示
ＤＣ−ＤＣコンバータの遷移速度は、ループ利得及びクロスオーバー周波数により制限される。遷移の初めに伝達関数を変更し、応答速度を増大する方法が提案される。従って、伝達関数は、徐々に変化し通常に戻り、定常状態でループの安定性が維持され得る。
説明
ＤＣ−ＤＣコンバータは、負帰還ループシステムであり、直流状態で１８０度の位相シフトがある。高周波数では、無効分及び時間遅延は、更なる位相シフトを生じ得る。従って、利得及びループのクロスオーバー周波数を制限することにより、このループで十分な位相マージンを保証するため、補償回路が必要である。補償回路はまた、過渡応答のループ速度を制限する。補償回路は、通常、固定値抵抗及びキャパシターを有する。これら固定値は、最悪の入力／出力／負荷条件に基づき決定される。従って、通常の条件では、位相マージンは必要以上であり、その結果ループの負荷過渡応答又は入力過渡応答の速度は遅くなり得る。
Figure 0004589969
この問題を解決するため、遷移の間に補償回路を適応して調整する方法が提案される。この方法は、遷移速度を上昇し得る。参考図１は、適応型補償を有するＤＣ−ＤＣ電圧コンバータシステムを示す。出力段は、通常、インダクター、キャパシター、ダイオード及び電源スイッチを有する。出力段は、デューティーサイクルにより制御され、及び入力電圧を出力電圧に変換し得る。出力電圧は、帰還回路を通り、そして基準と比較される。比較回路はループに追加され、比較回路の出力はデューティーサイクルの生成を制御する。比較回路は、通常、キャパシター及び抵抗を有する。キャパシター及び抵抗の両方は、遷移の間、帰還電圧を検査することにより調整され得る。例えば、大きい抵抗は、直列に接続される複数の部分に分離され得る。またこれら抵抗のそれぞれは、スイッチと並列に接続される。従って、遷移の間、スイッチは全体の抵抗値を調整するよう制御され得る。大きいキャパシターは、並列に接続される複数の部分に分離され得る。またこれらキャパシターのそれぞれは、スイッチと直列に接続される。従って、遷移の間、スイッチは全体のキャパシタンスを調整するよう制御され得る。遷移が生じると、出力電圧も変化する。遷移の変化が十分大きく、帰還電圧が所定の範囲又は閾値を超えると、適応補償回路は起動される。つまり、スイッチは抵抗値及びキャパシタンスを調整するよう制御され、ループ伝達関数は変更され、結果としてループ応答速度は早くなり、及び帰還電圧はまた、基準電圧の値に早く戻り得る。勿論、この変化はループを不安定にするので、帰還電圧が基準電圧と再び交差する度に、補償回路のスイッチは調整され、ループ伝達関数は変更され、従ってループはより安定になる。このように、一方では遷移速度が向上し、他方ではループの安定性が保証される。
（具体例）
電圧モードブーストコンバータは、適応型補償回路がＤＣ−ＤＣコンバータでどのように利用され得るかを示す例として利用される。通常の電圧モードブーストコンバータでは、ループ帯域は、右半面（ＲＨＰ）ゼロにより制限されるので、過渡応答速度は遅い。適応型補償は、遷移速度を向上させる良い解決策である。電圧モードブーストコンバータでは、出力段は二極形及び右半面（ＲＨＰ）ゼロを有し得る。参考図２に示される一極形及び２ゼロシステムは、通常、補償のために利用される。
Figure 0004589969
ＶＦＢは帰還電圧、ＶＲＥＦは基準電圧、及びＶＣＯＭＰは誤差増幅器の出力である。利得は次式により決定される。
Figure 0004589969
２つの零点ｆｚ１＝１／（２πＲＡＣＡ）及びｆｚＺ＝１／（２πＲＢＣＢ）は、出力段の２極形を補償するために利用される。ＲＡＣＢは、補償回路の利得を調整するために利用され、ＲＨＰゼロの前にループ利得の大きさを０ｄＢと交差させ、十分な位相マージンを保証する。誤差増幅器の帯域の制限のため、より高い周波数の利得は、出力キャパシターのＥＳＲにより生じるゼロまで上昇しない。遷移速度を向上するため、適応型補償回路は、参考図３のように設計される。
Figure 0004589969
参考図２のＲＡは、Ｎ＋１個の抵抗（Ｒ０、Ｒｉ、．．．、ＲＮ）に分離される。Ｒ１−ＲＮは、スイッチＳ１−ＳＮと並列に接続される。定常状態では、全てのスイッチはオフに切り替えられ、システムは安定している。また次式を得る。
Figure 0004589969
遷移が生じた場合、及び変化が十分大きく出力電圧が所定の範囲外に移動した場合、全てのスイッチは、最初にオンに切り替えられる。（数４）によると、ＲＡが減少すると、利得の大きさは増大する。従ってシステムは、速く応答し出力電圧を戻し得る。次に、システムの安定性を保証するため、スイッチＳ１からＳＮは順々にオフに切り替えられる。参考図４は、負荷電流が増加した場合の遷移のタイミング図を示す。
Figure 0004589969
最初、全てのスイッチはオフに切り替えられ、システムは調整されている。従って帰還電圧ＶＦＢは、基準電圧ＶＲＥＦに等しい。負荷電流が大きく増大すると、出力電圧は素早く降下し、ＶＦＢも同様に降下する。負荷電流の増加が十分大きく、時刻ｔ０でＶＦＢがＶＲＥＦよりΔ％だけ低い場合、全てのスイッチはオンに切り替えられ、これによりＶＦＢはより速く押し戻される。しかし、同時にシステム不安定になり、ＶＦＢは大きくオーバーシュートし得る。ＶＦＢが最初に時刻ｔ１でＶＲＥＦと交差すると、１番目のスイッチＳ１はオフに切り替えられ、システムをより安定にする。同様に、ＶＦＢがｉ回目に時刻ｔｉでＶＲＥＦと交差すると、ｉ番目のスイッチＳｉはオフに切り替えられる。最後に、ＶＦＢがＮ回目に時刻ｔＮでＶＲＥＦと交差すると、Ｎ番目のスイッチＳＮはオフに切り替えられる。このように、ＶＦＢはＶＲＥＦに速く戻り、システムの安定性が達成され得る。負荷電流が減少した場合、又は入力電圧が変化した場合も同様の状態になる。
参考図５は、参考図４のタイミング図の制御信号を生成する回路実装を示す。
Figure 0004589969
Ｕ１及びＵ２は、ウインドウ比較器を有する。ＶＦＢがＶＲＥＦよりΔ％だけ高く又はΔ％だけ低くなった場合、ＣＬＲはＬｏｗであり、全てのＤフリップフロップレジスタは、０にリセットされ、従って出力信号Ｓｉ、．．．、ＳＮはＨｉｇｈになり、参考図３の全てのスイッチをオンに切り替える。次に、ＶＦＢが回復しＶＲＥＦと１回目に交差すると、比較器Ｕ３の出力は切り替わる。また遅延ブロックＵ５及びＸＯＲゲートＵ６により、ＣＬＫ用のクロック信号が生成される。ＣＬＫは全てのＤフリップフロップレジスタのクロック入力を制御する。最初のレジスタＲｅｇ１では、データ入力ＤはＨｉｇｈに接続される。従ってクロックが到来すると、格納されていたデータがＱにおいてＬｏｗからＨｉｇｈへ変化する。そしてＳ１はＨｉｇｈからＬｏｗへ変化し、参考図３の１番目のスイッチをオフに切り替える。Ｒｅｇ１を除く他の全てのレジスタでは、データ入力Ｄは前段のレジスタのデータ出力Ｑと接続される。従って、ＶＦＢがｉ回目にＶＲＥＦと交差すると、ＳｉはＨｉｇｈからＬｏｗへ変化し、ｉ番目のスイッチをオフに切り替える。このように、全てのスイッチは、ＶＦＢがＮ回目にＶＲＥＦと交差した後にオフに切り替えられる。そして速い過渡応答でシステムの安定性が達成され得る。
参考図６は、適応型補償を有するブーストコンバータと適応型補償を有さないブーストコンバータの間の、同一の試験条件の負荷応答シミュレーションの比較を示す。負荷電流が２ｍｓにおいて０．２Ａから１．２Ａへ増加すると、適応型補償を有するブーストコンバータの出力電圧は速く応答し得る。出力電圧の遷移時間は、約０．１９ｍｓである。一方、適応型補償を有さないブーストコンバータの応答は遅く、遷移時間は約０．３６ｍｓである。負荷電流が４ｍｓにおいて１．２Ａから０．２Ａへ変化すると、適応型補償を有するブーストコンバータの遷移時間は、０．０７ｍｓである。同時に適応型補償を有さないブーストコンバータの遷移時間は、０．３２ｍｓである。
Figure 0004589969
発明者
リュ・チェン、ブルーノ・フェラーリオ
Figure 0004589969
Figure 0004589969
本発明の種々の実施例によるＤＣ−ＤＣ電圧モードブーストコンバータのブロック図である。 本発明の種々の実施例によるＤＣ−ＤＣ電圧モードブーストコンバータ又はバックコンバータのブロック図の例である。 本発明の種々の実施例によるＤＣ−ＤＣ電圧モードブーストコンバータの例のブロック図である。 本発明の種々の実施例による適応型補償回路の例のブロック図である。 本発明の種々の実施例によるタイミング図の例である。 本発明の種々の実施例による適応型補償回路の別の例のブロック図である。 本発明の種々の実施例による切り替え制御回路の例のブロック図である。 従来技術と本発明による種々の実施例を比較するグラフである。 本発明の実施例による方法のフロー図である。 本発明の種々の実施例による別の方法のフロー図である。 本発明の種々の実施例によるＤＣ−ＤＣ電圧モードバックコンバータ回路の例のブロック図である。 ＤＣ−ＤＣ電圧モードブーストコンバータ回路のループに実装され得る従来の補償回路のブロック図である。

Claims (13)

  1. コンバータの過渡応答を調整する補償回路であって、
    基準電圧を受信し電圧補償信号を出力するよう結合された比較器、
    コンバータの出力電圧に関連した帰還電圧を受信するよう結合されたキャパシタンス、
    該帰還電圧を受信するよう結合された第１の抵抗、及び
    該第１の抵抗に直列に結合され前記キャパシタンス及び前記比較器に結合された可変抵抗、
    を有し、
    前記可変抵抗は、前記第１の抵抗と前記比較器との間に結合され、
    前記可変抵抗は対応する複数のスイッチに結合された複数の抵抗を含み、
    前記複数のスイッチは、前記電圧補償信号を制御し及び前記コンバータの過渡応答を調整するように、前記可変抵抗を制御するよう結合される、
    ことを特徴とする補償回路。
  2. 前記キャパシタンスは、前記第１の抵抗及び前記可変抵抗に並列に結合される、
    ことを特徴とする請求項１の補償回路。
  3. 前記キャパシタンスに直列に結合された第２のキャパシタンス、及び
    前記第２のキャパシタンスに直列に結合され、前記比較器の出力に結合された第２の抵抗、
    を更に有する請求項２記載の補償回路。
  4. 前記可変抵抗を変化させるよう結合された制御回路、
    を更に有する請求項１記載の補償回路。
  5. 前記補償回路は、前記コンバータのデューティーサイクル制御部に結合される、
    ことを特徴とする請求項１記載の補償回路。
  6. 前記デューティーサイクル制御部は、前記コンバータの出力段に結合される、
    ことを特徴とする請求項５記載の補償回路。
  7. 前記可変抵抗は、複数の抵抗及びスイッチを有し、
    前記スイッチは前記複数の抵抗のうちの１つの抵抗に結合される、請求項１記載の補償回路。
  8. 請求項１に記載の補償回路を用いる方法であって、
    当該補償回路の可変抵抗又は可変キャパシタンスを上限値に設定する段階、
    コンバータ回路の出力電圧と関連した遷移帰還電圧が、所定の範囲を超えたかどうかを決定する段階、及び
    前記遷移帰還電圧の前記所定の範囲の超過に応じて、前記可変抵抗又は可変キャパシタンスを調整するよう配置されたスイッチの作動又は解除により、前記可変抵抗又は前記可変キャパシタンスを下限値に設定する段階、
    を有し、
    前記可変抵抗は固定キャパシタンス及び前記補償回路に結合されるか、前記可変抵抗は前記可変キャパシタンス及び前記補償回路に結合されるか、又は固定抵抗が前記可変キャパシタンス及び前記補償回路に結合される、
    ことを特徴とする方法。
  9. 前記遷移帰還電圧が前記所定の範囲を超えた後に、前記遷移帰還電圧が基準電圧値と交差すると、前記可変抵抗又は前記可変キャパシタンスをより高い値に増大させる段階、
    を更に有する請求項８記載の方法。
  10. 前記増大させる段階は、前記遷移帰還電圧が前記基準電圧値と交差する奇数回目の事象毎に実行される、請求項９記載の方法。
  11. 前記増大させる段階は、前記上限値に到達するまで実行される、請求項１０記載の方法。
  12. 前記補償回路は、バックコンバータ又はブーストコンバータの部分である、請求項８記載の方法。
  13. 前記所定の範囲は、超過分比率と前記基準電圧の和又は差である、請求項８記載の方法。
JP2007552420A 2005-02-10 2006-02-10 補償回路及び方法 Active JP4589969B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65223205P 2005-02-10 2005-02-10
PCT/US2006/004811 WO2006086674A2 (en) 2005-02-10 2006-02-10 Compensation circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010107473A Division JP5425701B2 (ja) 2005-02-10 2010-05-07 補償回路及び方法

Publications (2)

Publication Number Publication Date
JP2008527972A JP2008527972A (ja) 2008-07-24
JP4589969B2 true JP4589969B2 (ja) 2010-12-01

Family

ID=36793781

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007552420A Active JP4589969B2 (ja) 2005-02-10 2006-02-10 補償回路及び方法
JP2010107473A Active JP5425701B2 (ja) 2005-02-10 2010-05-07 補償回路及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010107473A Active JP5425701B2 (ja) 2005-02-10 2010-05-07 補償回路及び方法

Country Status (6)

Country Link
US (2) US7880446B2 (ja)
JP (2) JP4589969B2 (ja)
KR (1) KR101036794B1 (ja)
CN (1) CN1943099B (ja)
TW (1) TWI348262B (ja)
WO (1) WO2006086674A2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298125B1 (en) * 2006-04-26 2007-11-20 Micrel, Incorporated Right half-plane zero compensation and cancellation for switching regulators
US8222874B2 (en) * 2007-06-26 2012-07-17 Vishay-Siliconix Current mode boost converter using slope compensation
WO2009123644A1 (en) * 2008-04-04 2009-10-08 Hewlett-Packard Development Company, L.P. Dc-to-dc converter with independent compensation logic
US9071139B2 (en) 2008-08-19 2015-06-30 Advanced Analogic Technologies Incorporated High current switching converter for LED applications
JP5277913B2 (ja) 2008-11-28 2013-08-28 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
GB2473625A (en) * 2009-09-17 2011-03-23 Powervation Ltd Adaptive analog compensator for a power supply
BR112012006941A2 (pt) 2009-09-29 2015-09-08 Butamax Tm Advanced Biofuels célula bacteriana de ácido recombinante, método de produção de uma célula bacteriana do ácido lético recombinamte, método de produção de isobutanol, vetor de integração de bastérias do ácido lático e método para integrar aleatoriamente um segmento de dna em uma célula bacteriana do ácido lético genoma
US9429965B2 (en) 2009-11-03 2016-08-30 Advanced Analogic Technologies Incorporated Multiple chip voltage feedback technique for driving LED's
CN102237810B (zh) * 2010-04-22 2016-08-24 通嘉科技股份有限公司 开关模式电源供应器的控制方法以及补偿电路
IT1402266B1 (it) * 2010-10-04 2013-08-28 St Microelectronics Srl Regolatore di tensione
US9285352B2 (en) * 2010-12-22 2016-03-15 Drinksavvy, Inc. System and method for detection of a contaminated beverage
US9306459B2 (en) * 2011-02-15 2016-04-05 System General Corporation Control circuit for burst switching of power converter and method thereof
US8531164B2 (en) * 2011-04-04 2013-09-10 Advanced Analogic Technologies Incorporated Operational transconductance amplifier feedback mechanism for fixed feedback voltage regulators
US9577610B2 (en) 2011-04-05 2017-02-21 Advanced Analogic Technologies Incorporated Active LED voltage clamp
CN102916585B (zh) * 2011-08-05 2014-07-16 美芯晟科技（北京）有限公司 一种反激式变换器中的采样保持电路
US8816530B2 (en) 2011-09-29 2014-08-26 Ford Global Technologies, Llc System and method for managing electrical loads in a vehicle
US20130141056A1 (en) * 2011-12-01 2013-06-06 System General Corporation Adaptive frequency compensation for pfc power converter operating in ccm and dcm
US9340114B2 (en) * 2012-01-23 2016-05-17 Ford Global Technologies, Llc Electric vehicle with transient current management for DC-DC converter
KR101376151B1 (ko) 2012-02-17 2014-04-10 충북대학교 산학협력단 전하 공유방식을 이용한 보상 장치
TWI457741B (zh) 2012-09-18 2014-10-21 Upi Semiconductor Corp 直流對直流控制器
KR101961116B1 (ko) 2012-11-19 2019-03-25 삼성디스플레이 주식회사 전원제어장치 및 이를 포함하는 표시장치
US9590502B2 (en) * 2012-12-04 2017-03-07 Qorvo Us, Inc. Regulated switching converter
CN103051177B (zh) * 2012-12-20 2015-03-11 矽力杰半导体技术(杭州)有限公司 一种快速响应的控制电路及其控制方法
CN104052282B (zh) * 2013-03-15 2018-05-18 英特赛尔美国有限公司 电源管理集成电路的内部补偿
CN103390995B (zh) 2013-07-18 2015-09-30 矽力杰半导体技术(杭州)有限公司 一种pfc电路
TWI584567B (zh) * 2013-08-12 2017-05-21 Ｉｄｔ歐洲有限公司 功率轉換器及用於功率轉換器的控制方法
EP3063862A4 (en) * 2014-01-14 2016-12-28 Mediatek Inc VOLTAGE CONVERTER
US20160301301A1 (en) 2014-01-14 2016-10-13 Mediatek Inc. Voltage supply circuits and controlling methods therefor
CN104218943B (zh) * 2014-09-05 2018-07-10 广东威创视讯科技股份有限公司 补偿装置及驱动装置
CN104393751B (zh) * 2014-11-20 2017-05-10 无锡中感微电子股份有限公司 高精度快速响应的直流‑直流转换器
US9690358B2 (en) * 2015-02-11 2017-06-27 Dell Products, Lp Method and apparatus for system control of a central processing unit (CPU) maximum power detector
CN105207481B (zh) * 2015-09-23 2018-05-25 深圳市华星光电技术有限公司 一种环路补偿电路及开关电源电路
KR101768086B1 (ko) * 2015-09-25 2017-08-16 한국전력공사 분로리액터, 그를 포함하는 선로 시스템 및 분로리액터 제어 방법
TWI565209B (zh) * 2015-12-22 2017-01-01 國立臺灣師範大學 類通用型前饋控制直流對直流電源轉換器及方法
US10333416B2 (en) * 2016-09-30 2019-06-25 Semiconductor Components Industries, Llc System and method for controlling voltage control loop in power converter
WO2018066739A1 (ko) * 2016-10-07 2018-04-12 한국전력공사 분로리액터, 그를 포함하는 선로 시스템 및 분로리액터 제어 방법
CN108459650B (zh) * 2017-02-22 2023-09-12 普源精电科技股份有限公司 恒定电压控制环路及电子负载
US10965212B2 (en) 2018-04-17 2021-03-30 STMicroelectronics (Alps) SAS Switched-mode power supply with bypass mode
US11011987B2 (en) * 2018-10-08 2021-05-18 Texas Instruments Incorporated Boost converter with improved stability
JPWO2021106712A1 (ja) * 2019-11-26 2021-06-03
CN112332659B (zh) * 2020-09-18 2022-11-22 杭州小电科技股份有限公司 稳压系统及阻容电源
CN113014099B (zh) * 2021-04-12 2022-11-18 成都芯源系统有限公司 开关电源及其控制电路和方法
US20230056740A1 (en) * 2021-08-23 2023-02-23 Murata Manufacturing Co., Ltd. Variable controller and associated control methods
US20230266781A1 (en) * 2022-02-24 2023-08-24 Mediatek Inc. Reference voltage auto-switching mechanism used in regulator for saving more power in low-power mode
CN116827124B (zh) * 2023-07-05 2024-01-30 北京炎黄国芯科技有限公司 Dcdc环路补偿结构

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA929891A (en) * 1968-08-07 1973-07-10 Inoue Kiyoshi Adaptive ion-control system for electrochemical machining
US4333050A (en) * 1980-02-26 1982-06-01 Yeasting Maynard C Multiphase voltage monitor
JPS59204468A (ja) 1983-05-09 1984-11-19 Fujitsu Ltd Ｄｃ−ｄｃコンバ−タの保護回路
JPS61133816A (ja) 1984-12-04 1986-06-21 Toshiba Corp 光学装置
JPS61133816U (ja) * 1985-02-04 1986-08-21
US4761612A (en) 1985-07-25 1988-08-02 Picker International, Inc. Programmable eddy current correction
DE3627858A1 (de) 1986-08-16 1988-02-18 Gossen Gmbh Verfahren und schaltungsanordnung zum erzeugen einer spannung zur versorgung einer elektronik auf der sekundaerseite von schaltnetzteilen mit galvanischer trennung
JPS63135881A (ja) * 1986-11-28 1988-06-08 Nippon Denshi Eng Kk 電源回路
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
DE3912849A1 (de) 1988-04-19 1989-11-02 Ceag Licht & Strom Stromversorgungsgeraet
JPH0274149A (ja) * 1988-09-09 1990-03-14 Mitsubishi Electric Corp チョッパ装置
JPH03210611A (ja) * 1990-01-16 1991-09-13 Kawasaki Steel Corp 半導体集積回路
US5055991A (en) * 1990-10-12 1991-10-08 Compaq Computer Corporation Lossless snubber
EP0498917B1 (de) 1991-02-15 1995-07-05 Siemens Aktiengesellschaft Taktgesteuerter Umrichter mit Strombegrenzung
DE4118918A1 (de) 1991-06-08 1992-12-10 Philips Patentverwaltung Gleichspannungswandler
JPH05304771A (ja) * 1992-04-24 1993-11-16 Nemitsuku Ramuda Kk スイッチング電源装置
US5465011A (en) * 1992-12-14 1995-11-07 Square D Company Uninterruptible power supply with improved output regulation
KR960000519B1 (ko) 1992-12-30 1996-01-08 현대전자산업주식회사 비대칭 사이드 월 스페이서 형성 방법
US5377091A (en) * 1994-01-28 1994-12-27 Compaq Computer Corporation Power converter having regeneration circuit for reducing oscillations
US6104231A (en) * 1994-07-19 2000-08-15 Honeywell International Inc. Temperature compensation circuit for a hall effect element
US5559424A (en) 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
TW334649B (en) * 1996-01-30 1998-06-21 Murata Manufacturing Co Power apparatus includes a compensator which is capable of enabling phase to lead as the frequency increases, even if gain increases, as shown in a Bode diagram, so as to operate stably
JPH09266664A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp カレントモードコントロールｄｃ／ｄｃコンバータ
JPH1014229A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力供給方法及び電源装置
US5949820A (en) 1996-08-01 1999-09-07 Nec Electronics Inc. Method for optimizing an equalization and receive filter
JP3720963B2 (ja) 1997-10-16 2005-11-30 株式会社東芝 フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置
US6031702A (en) * 1997-10-22 2000-02-29 Siliconix Incorporated Short circuit protected DC-DC converter using disconnect switching and method of protecting load against short circuits
KR100569731B1 (ko) * 1998-09-24 2006-08-23 삼성전자주식회사 구동 전원 안정화 회로를 가진 박막 트랜지스터 액정 표시 장치
KR100333973B1 (ko) 1999-06-14 2002-04-24 김덕중 역률보상 제어기
TW518825B (en) * 2000-10-05 2003-01-21 Benq Corp System to correct the resistance error due to IC process
US6430070B1 (en) * 2001-05-23 2002-08-06 Winbond Electronics Corp. Synchronous PWM switching regulator system
KR20030066422A (ko) 2002-01-30 2003-08-09 문건우 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치
JP2004254488A (ja) * 2002-12-24 2004-09-09 Taiyo Yuden Co Ltd 電源装置
US7098637B2 (en) * 2003-05-12 2006-08-29 International Rectifier Corporation Active voltage positioning implementation for microprocessor power supplies or the like

Also Published As

Publication number Publication date
WO2006086674A3 (en) 2006-10-05
KR20080008202A (ko) 2008-01-23
TWI348262B (en) 2011-09-01
TW200635197A (en) 2006-10-01
JP5425701B2 (ja) 2014-02-26
JP2008527972A (ja) 2008-07-24
JP2010166817A (ja) 2010-07-29
KR101036794B1 (ko) 2011-05-25
US7960947B2 (en) 2011-06-14
WO2006086674A2 (en) 2006-08-17
US20100019751A1 (en) 2010-01-28
CN1943099B (zh) 2013-01-16
US20060176098A1 (en) 2006-08-10
CN1943099A (zh) 2007-04-04
US7880446B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP4589969B2 (ja) 補償回路及び方法
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
US11444537B2 (en) Power converters and compensation circuits thereof
US8248046B2 (en) DC-DC converter for pulse frequency modulation control and power supply system
US8493044B2 (en) Multi-phase DC-to-DC converter with daisy chained pulse width modulation generators
US9425785B1 (en) Switching regulator with controllable slew rate
JP2009290857A (ja) 半導体装置
US9973085B2 (en) Output voltage control in overcurrent conditions for switching converters
EP2283569A1 (en) Current-mode control switching regulator and operations control method thereof
US20190181853A1 (en) Signal output circuit
US6512353B2 (en) Synchronized, ripple independent window comparator for switch-mode power converters
US20240195300A1 (en) Peak current limit management for high frequency buck converter
KR102572644B1 (ko) 동기buck회로의 제어 방법, 장치, 시스템 및 전자장치
EP3531546A1 (en) Constant-on-time pulse generator circuit for a dc-dc converter
CN109256948B (zh) 开关调节器
CN117013834A (zh) 功率变换器及其控制电路、控制方法
CN116964937A (zh) 开关稳压器的电磁干扰缓解
JP2011067025A (ja) Ｄｃ−ｄｃコンバータ
CN112152439A (zh) Dc-dc转换器
US20240128977A1 (en) Level-shifter and its use with switching converters
US20240128870A1 (en) Sensing inductor-current in a switching converter
US20220302840A1 (en) Electromagnetic interference mitigation for switching regulators
US20240313625A1 (en) Duty cycle control circuit applicable to DC-DC buck conversion
CN118677234A (zh) 一种适用于电源芯片的自适应软启动电路及电源芯片
Li et al. Adaptive Line-Transient Enhancement Techniques for Dual-Path Hybrid Converter Achieving Ultra-Low Output Overshoot/Undershoot

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100910

R150 Certificate of patent or registration of utility model

Ref document number: 4589969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250