JPS59204468A - Ｄｃ−ｄｃコンバ−タの保護回路 - Google Patents
Ｄｃ−ｄｃコンバ−タの保護回路Info
- Publication number
- JPS59204468A JPS59204468A JP8050983A JP8050983A JPS59204468A JP S59204468 A JPS59204468 A JP S59204468A JP 8050983 A JP8050983 A JP 8050983A JP 8050983 A JP8050983 A JP 8050983A JP S59204468 A JPS59204468 A JP S59204468A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drive
- signal
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明４１１）Ｃ−ＤＣコンバータ方式による電源の保
護回路に関する。
護回路に関する。
（ｂｌ 技術の背景
従来より電気機器における機能動作のため辿常商用父流
電源（ＡＣ，ｌより変換して所定の直流電源粗直流電諒
を人力として２０〜数１００ ＫＨｚの矩形波によりス
イッチングを行い電圧変換およびＡＣ電位との絶縁分離
を兼ねる主変成器を介して得られる２次電圧を整流平滑
するＤＣ−ＤＣコンバータ方式による電源装置が広く利
用されている。
電源（ＡＣ，ｌより変換して所定の直流電源粗直流電諒
を人力として２０〜数１００ ＫＨｚの矩形波によりス
イッチングを行い電圧変換およびＡＣ電位との絶縁分離
を兼ねる主変成器を介して得られる２次電圧を整流平滑
するＤＣ−ＤＣコンバータ方式による電源装置が広く利
用されている。
（ｃｌ 従来技術と問題点
従来より大容量の電源システムを構成する場合に、標準
化ないしは系列化された同一規格の低容量電源ユニット
を複数個並列接続して実現し、容量規格を低減して電域
システムに冗長度を持たせｙ、Ｊ−ｎｔｒｔ♀作枇ｎ）
由１ｉんｄ千Ｚ 和聾櫂−ｍΦ躬プ彦・る。第１図に従
来における並列運転を行うＵ）ｅ−１）Ｃコンバータに
よる電源ユニットのブロック図を示す、ｌａ、ｌｂは電
源ユニット、２は負荷、Ｖｉｎは直流入力電源、１１は
駆動回路、Ｔ１は主変成器、Ｑｌ、Ｑ２はスイッチング
トランジスタ、Ｄｉ。
化ないしは系列化された同一規格の低容量電源ユニット
を複数個並列接続して実現し、容量規格を低減して電域
システムに冗長度を持たせｙ、Ｊ−ｎｔｒｔ♀作枇ｎ）
由１ｉんｄ千Ｚ 和聾櫂−ｍΦ躬プ彦・る。第１図に従
来における並列運転を行うＵ）ｅ−１）Ｃコンバータに
よる電源ユニットのブロック図を示す、ｌａ、ｌｂは電
源ユニット、２は負荷、Ｖｉｎは直流入力電源、１１は
駆動回路、Ｔ１は主変成器、Ｑｌ、Ｑ２はスイッチング
トランジスタ、Ｄｉ。
Ｄ２，１）１０．Ｄｌｌはダイオード、Ｌはインダクタ
ンスおよびＣはコンデンサである、正常動作時において
はユニットｌａ、ｌｂはそれぞれ並列接続されて共通の
負荷２にその出力■Ｏｕｔを供給する。ユニッ１−１ａ
、ｌｂはそれぞ［、Ｖｉｎをオンオフ制御するトランジ
スｌ１ＱＩ、Ｑ２に共通の２０〜数１００Ｋｚの繰返し
による矩形波パルスを送出する駆動回路１１の駆動信号
に従い主変成器Ｔ１の１次巻線にスイッチング電流を印
加して主変成器ＴＩの２次巻線に誘起する電圧をＤｌｌ
により整流し、ＬおよびＣにより平滑して負荷２に所定
の直流を送出する。
ンスおよびＣはコンデンサである、正常動作時において
はユニットｌａ、ｌｂはそれぞれ並列接続されて共通の
負荷２にその出力■Ｏｕｔを供給する。ユニッ１−１ａ
、ｌｂはそれぞ［、Ｖｉｎをオンオフ制御するトランジ
スｌ１ＱＩ、Ｑ２に共通の２０〜数１００Ｋｚの繰返し
による矩形波パルスを送出する駆動回路１１の駆動信号
に従い主変成器Ｔ１の１次巻線にスイッチング電流を印
加して主変成器ＴＩの２次巻線に誘起する電圧をＤｌｌ
により整流し、ＬおよびＣにより平滑して負荷２に所定
の直流を送出する。
図示省略したが駆動回路１１には通常出力電圧Ｖｏｕｔ
と基準電圧とを比較してその差電圧を前記矩形波パルス
の導通幅を帰還制御し、出力電圧■ｕｔと基準電比の差
が０ν１ｊち設定釦る基準電圧に等しくなるように作動
せしめて出力電圧を定電圧化する機能を備えているもの
とする。
と基準電圧とを比較してその差電圧を前記矩形波パルス
の導通幅を帰還制御し、出力電圧■ｕｔと基準電比の差
が０ν１ｊち設定釦る基準電圧に等しくなるように作動
せしめて出力電圧を定電圧化する機能を備えているもの
とする。
この回路で並列運転する揚台％Ｑ１＋Ｑ２の伺れ７１）
一方が短絡故障すると、正常時−こげＴｌの１次巻線＝
ＤＩ−Ｖｉｎ−ＩＪ２−Ｔ Ｉの１次巻線に還流する磁
束リセット’＝流が、例えばＱｌが煙路した時はＱ ｌ
−Ｔ Ｉ −１） １の経路により電流が流れてＴ１
の磁束リセｙ１・がなくム′るよう１ｌｌｔｌ路するの
でつぎのＯＮパルスでに心が飽和状態となりこのままで
にＱ２も過電流により破壊されて了う。通常Ｑ １１Ｑ
２は大電流用が選択されているため故障は短絡モードが
多い。この結果同じＶｉｎに接続されている他の電源＝
Ｌニット例えば電源ユニｙ ｌ・１ ｂの入力電圧が降
下して了い並列運転の意味が無くなって了う欠点があっ
た。
一方が短絡故障すると、正常時−こげＴｌの１次巻線＝
ＤＩ−Ｖｉｎ−ＩＪ２−Ｔ Ｉの１次巻線に還流する磁
束リセット’＝流が、例えばＱｌが煙路した時はＱ ｌ
−Ｔ Ｉ −１） １の経路により電流が流れてＴ１
の磁束リセｙ１・がなくム′るよう１ｌｌｔｌ路するの
でつぎのＯＮパルスでに心が飽和状態となりこのままで
にＱ２も過電流により破壊されて了う。通常Ｑ １１Ｑ
２は大電流用が選択されているため故障は短絡モードが
多い。この結果同じＶｉｎに接続されている他の電源＝
Ｌニット例えば電源ユニｙ ｌ・１ ｂの入力電圧が降
下して了い並列運転の意味が無くなって了う欠点があっ
た。
（ｄ＋ 発明の目的
本発明の目的は」−６己の欠点を除去するため、スイッ
チング機能を構成する回路素子のスイッチングトランジ
スタの何れ力１に短絡損堡が発生したと３− きは直ちこれを検出してスイッチング駆動を抑止し他の
回路素子への損傷拡大を防止し従来のように直流人力電
源の短絡への波及を発生することなく他の電源ユニット
の入力電圧を確保して並列運転の機能を保持する手段を
提供しよらとするものでｉする。
チング機能を構成する回路素子のスイッチングトランジ
スタの何れ力１に短絡損堡が発生したと３− きは直ちこれを検出してスイッチング駆動を抑止し他の
回路素子への損傷拡大を防止し従来のように直流人力電
源の短絡への波及を発生することなく他の電源ユニット
の入力電圧を確保して並列運転の機能を保持する手段を
提供しよらとするものでｉする。
（ｅ＋ 発明の構成
この目的は、直流人力電源を偶数個のスイッチング素子
を介し駆動手段の駆動信号により主変成器の１次巻線を
同時に直列開閉制御して２次巻線の誘起電圧を整流平滑
するＤｃ−ｎｅＣコンバータおいて、 主変成器の磁束変化を検出する３次巻線を設けると共に
、該３次巻線の出力を整流して基準電圧と比較する手段
、比較手段の出力とスイッチング素子における駆動信号
の否定信号との論理積信号を得るゲート手段および該ゲ
ート手段の出力信号を保持する手段を備えてなり、スイ
ッチング素子の短絡損傷において該３次巻線にスイッチ
ング累４− を検出てる信号をゲート手段より保持手段を介し駆動手
段に印加せしめて駆動信号の送出を抑止するこ七を特徴
とする１）Ｃ−１−）ｃコンバータの保護回路を提供す
ることによって達成することが出来る。
を介し駆動手段の駆動信号により主変成器の１次巻線を
同時に直列開閉制御して２次巻線の誘起電圧を整流平滑
するＤｃ−ｎｅＣコンバータおいて、 主変成器の磁束変化を検出する３次巻線を設けると共に
、該３次巻線の出力を整流して基準電圧と比較する手段
、比較手段の出力とスイッチング素子における駆動信号
の否定信号との論理積信号を得るゲート手段および該ゲ
ート手段の出力信号を保持する手段を備えてなり、スイ
ッチング素子の短絡損傷において該３次巻線にスイッチ
ング累４− を検出てる信号をゲート手段より保持手段を介し駆動手
段に印加せしめて駆動信号の送出を抑止するこ七を特徴
とする１）Ｃ−１−）ｃコンバータの保護回路を提供す
ることによって達成することが出来る。
（ｆｉ 発明の実施例
以下図面を参照しつ一本発明の一実施例について説明す
る。第２図は本発明の一実施例におりる並列運転するＬ
）Ｃ−１）Ｃコンバータの保護回路によルフロック図オ
よび第３図はそのｌイム千ヤードを示す。図１こ旧いて
１０ａ、１０ｂは電源ユニット、２は負荷、Ｖｉｎは直
流入力電源、１１ａは駆動回路、１２は演算増幅器によ
る比較器、１３はう、子回路、Ｑｌ、Ｑｌ−ｊスイッチ
ングトランジスタ、１）ｌ。
る。第２図は本発明の一実施例におりる並列運転するＬ
）Ｃ−１）Ｃコンバータの保護回路によルフロック図オ
よび第３図はそのｌイム千ヤードを示す。図１こ旧いて
１０ａ、１０ｂは電源ユニット、２は負荷、Ｖｉｎは直
流入力電源、１１ａは駆動回路、１２は演算増幅器によ
る比較器、１３はう、子回路、Ｑｌ、Ｑｌ−ｊスイッチ
ングトランジスタ、１）ｌ。
Ｄ２．１）１０．１）１１．１）２０はダイオード、Ｉ
ｌｌ ｌａは主変成器、ＡＮＪ）はアンド回路、ＮＯ凡
はノア回路、１」はインダクタンス、Ｃはコンデンサ３
よびＲ２１，Ｒ２２は抵抗である。図の構成部材を示す
符号で従来のそれと共通の符号をＭする部材は従来と共
通の機能と特性を有する。従って本構成を駆動回路１１
ａからの駆動信号に従ってＱｌ。
ｌｌ ｌａは主変成器、ＡＮＪ）はアンド回路、ＮＯ凡
はノア回路、１」はインダクタンス、Ｃはコンデンサ３
よびＲ２１，Ｒ２２は抵抗である。図の構成部材を示す
符号で従来のそれと共通の符号をＭする部材は従来と共
通の機能と特性を有する。従って本構成を駆動回路１１
ａからの駆動信号に従ってＱｌ。
Ｑ２がスイッチング動作をして直流出力Ｖｏｕｔを送出
することに変りはなく、Ｔｌａの１次巻線ω目に流れる
Ｑｌ、Ｑ２のスイッチング電流およびそのフライバック
動作によって３次巻線に銹起される電圧をＲ２１を介し
演算増幅器による比較器１２の非反転端子にＤ２０を介
して印加し反転端子に印加される基準電圧Ｖｒｅｆと比
較動作を行わせれば２次巻線とは逆位相の出力信号が得
られる即ちＱｌ、Ｑ２のオン駆動時は電圧は負方向なの
で入力は０、逆にＱｌ、Ｑ２のオフ時には１次巻線によ
るフライバック電圧が正方向に得られるので比較器１２
を正の単電源で動作せしめればその出力電圧はそわぞれ
高レベル／低レベルが得られるので第３図［ａｌの組合
せとなり、正常動作時においてはＡＮＤの出力はアンド
が得られず低レベルを維持続は駆動回路１１Ｈの駆動信
号送出を抑止することはない。しかしＱｌ、Ｑ２の倒れ
かの一方が短絡故障したときは第３図［ｂｌに示すよう
ζこＱｌ、Ｑ２スイッ千ング動作がオフ状態になっても
Ｔｌａは飽和状態となった轡でω１３には電圧が発生し
なくなり比較器１２出力Ｐ′は高レベルを維持した侭と
なり、ＮＯＲ出力の次サイクルにおける高レベルとアン
ドが得られＡＮＩ）は高レベルを送出し、ラッチ回路１
３はこれを保持するのでその出力Ｓ′は高レベルを持続
して駆動回路１１ａにおける駆動信号の送出を抑止する
。従ってＱｌｌＱ２の倒れか一方が短絡故障を起したと
きは他のスイッチングトランジスタｌこ損傷拡大を及ぼ
すことなく、且Ｖａｎを短絡するに至らないので並列運
転による冗長度の意義と保持するこさが出来る。以上は
直列形のスイッチングによるＤＣ−１）ｔ、’コンバー
タによったがブリッジ方式に適用しても同様に実現出来
ることはいう迄もない。
することに変りはなく、Ｔｌａの１次巻線ω目に流れる
Ｑｌ、Ｑ２のスイッチング電流およびそのフライバック
動作によって３次巻線に銹起される電圧をＲ２１を介し
演算増幅器による比較器１２の非反転端子にＤ２０を介
して印加し反転端子に印加される基準電圧Ｖｒｅｆと比
較動作を行わせれば２次巻線とは逆位相の出力信号が得
られる即ちＱｌ、Ｑ２のオン駆動時は電圧は負方向なの
で入力は０、逆にＱｌ、Ｑ２のオフ時には１次巻線によ
るフライバック電圧が正方向に得られるので比較器１２
を正の単電源で動作せしめればその出力電圧はそわぞれ
高レベル／低レベルが得られるので第３図［ａｌの組合
せとなり、正常動作時においてはＡＮＤの出力はアンド
が得られず低レベルを維持続は駆動回路１１Ｈの駆動信
号送出を抑止することはない。しかしＱｌ、Ｑ２の倒れ
かの一方が短絡故障したときは第３図［ｂｌに示すよう
ζこＱｌ、Ｑ２スイッ千ング動作がオフ状態になっても
Ｔｌａは飽和状態となった轡でω１３には電圧が発生し
なくなり比較器１２出力Ｐ′は高レベルを維持した侭と
なり、ＮＯＲ出力の次サイクルにおける高レベルとアン
ドが得られＡＮＩ）は高レベルを送出し、ラッチ回路１
３はこれを保持するのでその出力Ｓ′は高レベルを持続
して駆動回路１１ａにおける駆動信号の送出を抑止する
。従ってＱｌｌＱ２の倒れか一方が短絡故障を起したと
きは他のスイッチングトランジスタｌこ損傷拡大を及ぼ
すことなく、且Ｖａｎを短絡するに至らないので並列運
転による冗長度の意義と保持するこさが出来る。以上は
直列形のスイッチングによるＤＣ−１）ｔ、’コンバー
タによったがブリッジ方式に適用しても同様に実現出来
ることはいう迄もない。
ｔｇ＋ 発明の詳細
な説明したように本発明ｌこよれば＠流入力電源を偶数
個のスイッチン〃素子により同時に開閉制御するＩＪＣ
−１）Ｃコンバータを並列運転するとき、一方のユニッ
トで発生する一方のスイッチング素子の知絡故障を主変
成器の３次巻線におけるスイ７− ッ千ングオフ時ζこおけるフライバック電圧の欠除を駆
動回路における駆動信号の舌足信号によって素早く検出
して、駆動回路の駆動信号送出を抑止するよろ作動せし
め他のスイッチング素子に及ぼす２次損傷を防止すると
共に同一直流入力電源を共用して並列運転する他の電源
ユニットの正常動作を妨害する電源短絡のない並列運転
に適したｙ−ＤＣＣコンバータ保護回路が得られる。
個のスイッチン〃素子により同時に開閉制御するＩＪＣ
−１）Ｃコンバータを並列運転するとき、一方のユニッ
トで発生する一方のスイッチング素子の知絡故障を主変
成器の３次巻線におけるスイ７− ッ千ングオフ時ζこおけるフライバック電圧の欠除を駆
動回路における駆動信号の舌足信号によって素早く検出
して、駆動回路の駆動信号送出を抑止するよろ作動せし
め他のスイッチング素子に及ぼす２次損傷を防止すると
共に同一直流入力電源を共用して並列運転する他の電源
ユニットの正常動作を妨害する電源短絡のない並列運転
に適したｙ−ＤＣＣコンバータ保護回路が得られる。
第１図は従来における並列運転するＤＣ−ＤＣコンパ−
４によるブロック図、第２図は本発明の一実施例におけ
る並列運転するＤＣ−Ｌ）Ｃコンバータによる保護回路
によるブロック図および第３図はそのタイムチャートで
ある、を示す。 図においてｌ ａ ＋ ｌ ｂｌ １０” ＋ ”は電
源ユニット、２は負荷、Ｑｌ、Ｑ２ばトランジスタ、Ｄ
Ｉ。 Ｄ２，１）１０．Ｄｌｌ 、Ｄ２０はタイオード、ＴＩ
。 Ｔｌａは主変成器、ＡＮＤはアンド回路２よびＮＯＲは
ノア回路である ８− 峯Ｉ図 峯２町 ７カ。 寮３図 （ａ−ン ｔｔ−１’ｉＬ’ｌＪｍｋｔ／ａ：Ａｌｙ ＹＩＪエ
ロゴｌｆＵ工ａ−ｚ、 ＴＸ較秦ｌｚｔ、ｇ Ｆ 旧
」ト１月」Ｕｌａ−３ＮＭ：ｒＡｆｙＱ ”ＩＪＶ
Ｌ口」υ１ｆげＩＬ−５ラ、／デ＠路１３工〃Ｓ □ （ｂ） ｂ−３ＮｆＲ工、Ｑ′”Ｌ口ｆＵ−一一−ｂ−４，ＡＮ
Ｄ吻Ｒ′ −口−
４によるブロック図、第２図は本発明の一実施例におけ
る並列運転するＤＣ−Ｌ）Ｃコンバータによる保護回路
によるブロック図および第３図はそのタイムチャートで
ある、を示す。 図においてｌ ａ ＋ ｌ ｂｌ １０” ＋ ”は電
源ユニット、２は負荷、Ｑｌ、Ｑ２ばトランジスタ、Ｄ
Ｉ。 Ｄ２，１）１０．Ｄｌｌ 、Ｄ２０はタイオード、ＴＩ
。 Ｔｌａは主変成器、ＡＮＤはアンド回路２よびＮＯＲは
ノア回路である ８− 峯Ｉ図 峯２町 ７カ。 寮３図 （ａ−ン ｔｔ−１’ｉＬ’ｌＪｍｋｔ／ａ：Ａｌｙ ＹＩＪエ
ロゴｌｆＵ工ａ−ｚ、 ＴＸ較秦ｌｚｔ、ｇ Ｆ 旧
」ト１月」Ｕｌａ−３ＮＭ：ｒＡｆｙＱ ”ＩＪＶ
Ｌ口」υ１ｆげＩＬ−５ラ、／デ＠路１３工〃Ｓ □ （ｂ） ｂ−３ＮｆＲ工、Ｑ′”Ｌ口ｆＵ−一一−ｂ−４，ＡＮ
Ｄ吻Ｒ′ −口−
Claims (1)
- 直流入力電圧を偶数個のス／ツ千ング紫子を介し駆動手
段の駆動信号により主変成器の１次巻線を同時に直列開
閉制御して２次巻線の誘起電圧を整流平滑するＤｅ−Ｄ
ｃコンバータにおいて、主変成器の磁束変化を検出する
３次巻線を設けると共に、該３次巻線の出刃を胆流して
基準電圧と比較する手段、比較手段の出力とスイッチン
グ累子における駆動信号の否定信号との論理積信号を得
るゲート手段および該ゲート手段の出刃信号を保持する
手段を備えてなり、スイッ千ンク累子の短絡損傷にとい
て訳３次巻線にスイッチング素子のオフ時に６起すべき
フライバック電圧の欠除を恨出する信号をゲート手段よ
り保付手段を介し駆動手段に目刃ｌ】セしめて駆動信号
の速比を抑止することを％徴とするＤ Ｃ−ＩＪＣコン
バータの保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8050983A JPS59204468A (ja) | 1983-05-09 | 1983-05-09 | Ｄｃ−ｄｃコンバ−タの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8050983A JPS59204468A (ja) | 1983-05-09 | 1983-05-09 | Ｄｃ−ｄｃコンバ−タの保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59204468A true JPS59204468A (ja) | 1984-11-19 |
Family
ID=13720279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8050983A Pending JPS59204468A (ja) | 1983-05-09 | 1983-05-09 | Ｄｃ−ｄｃコンバ−タの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204468A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698960A1 (en) * | 1994-08-23 | 1996-02-28 | SILICONIX Incorporated | Voltage converter with frequency shift protection against overload current |
| US7880446B2 (en) | 2005-02-10 | 2011-02-01 | Vishay-Siliconix | Adaptive frequency compensation for DC-to-DC converter |
| US8222874B2 (en) | 2007-06-26 | 2012-07-17 | Vishay-Siliconix | Current mode boost converter using slope compensation |
-
1983
- 1983-05-09 JP JP8050983A patent/JPS59204468A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698960A1 (en) * | 1994-08-23 | 1996-02-28 | SILICONIX Incorporated | Voltage converter with frequency shift protection against overload current |
| US5528483A (en) * | 1994-08-23 | 1996-06-18 | Siliconix, Inc. | Voltage converter with frequency shift protection against overload current |
| US7880446B2 (en) | 2005-02-10 | 2011-02-01 | Vishay-Siliconix | Adaptive frequency compensation for DC-to-DC converter |
| US7960947B2 (en) | 2005-02-10 | 2011-06-14 | Vishay-Siliconix | Adaptive frequency compensation for DC-to-DC converter |
| US8222874B2 (en) | 2007-06-26 | 2012-07-17 | Vishay-Siliconix | Current mode boost converter using slope compensation |
| US9423812B2 (en) | 2007-06-26 | 2016-08-23 | Vishay-Siliconix | Current mode boost converter using slope compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002262544A (ja) | 電源システムの過電圧保護装置、該電源システムを構成するａｃ／ｄｃコンバータ及びｄｃ／ｄｃコンバータ | |
| US6249411B1 (en) | Over-voltage protection circuit and method for preventing system shutdown in a power system employing multiple power supplies | |
| US20030128556A1 (en) | Voltage sense method and circuit for start-up of parallel switching converters with output current bi-directional switches | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US10784774B2 (en) | Switching power supply device | |
| JPS59204468A (ja) | Ｄｃ−ｄｃコンバ−タの保護回路 | |
| JP2008295219A (ja) | マトリックスコンバータ | |
| JPH08289468A (ja) | 並列運転用直流電源 | |
| JP2850274B2 (ja) | スイッチング電源装置 | |
| JP3500791B2 (ja) | スイッチング電源装置 | |
| TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| EP3738201A1 (en) | Auxiliary converter circuit and its method of operation | |
| WO2007116444A1 (ja) | 電源装置及び電源制御方法 | |
| JPH08237944A (ja) | スイッチングモード電源装置 | |
| JPS59201673A (ja) | Ｄｃ−ｄｃコンバ−タの保護回路 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| Fuhua et al. | Design of an off-line AC/DC controller based on skip cycle modulation | |
| JP7413754B2 (ja) | 半導体駆動装置および電力変換装置 | |
| JPS59175374A (ja) | Ｄｃ／ｄｃコンバ−タの保護回路 | |
| JP3130897B2 (ja) | 同期整流コンバータ | |
| JPH0520973B2 (ja) | ||
| JPH0116351Y2 (ja) | ||
| JP2819077B2 (ja) | 直列共振形ｄｃ−ｄｃコンバータ | |
| JP3182921B2 (ja) | 電源装置 |