CN112152439A - Dc-dc转换器 - Google Patents

Dc-dc转换器 Download PDF

Info

Publication number
CN112152439A
CN112152439A CN202010503708.4A CN202010503708A CN112152439A CN 112152439 A CN112152439 A CN 112152439A CN 202010503708 A CN202010503708 A CN 202010503708A CN 112152439 A CN112152439 A CN 112152439A
Authority
CN
China
Prior art keywords
voltage
converter
transistor
node
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010503708.4A
Other languages
English (en)
Inventor
张嘉峻
艾伦罗斯
艾力克苏宁
徐英智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/805,871 external-priority patent/US11271482B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112152439A publication Critical patent/CN112152439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种DC‑DC转换器。DC‑DC转换器包含功率级、误差放大器、脉冲宽度调制(PWM)产生器以及栅极控制器。功率级包含第一晶体管和第二晶体管。功率级配置成产生第一节点处的输出。误差放大器配置成从第一节点接收输出且产生误差信号。脉冲宽度调制产生器配置成从误差放大器接收误差信号且产生脉冲宽度调制信号。栅极控制器包含多个分压器和比较器。分压器配置成对第一节点和第二节点执行分压以产生第一电压和第二电压。第一节点是DC‑DC转换器的输出节点且第二节点是DC‑DC转换器的第一晶体管与第二晶体管之间的节点。比较器配置成将第一电压与第二电压进行比较以根据比较结果来产生第一晶体管的接通时间信号。

Description

DC-DC转换器
技术领域
本发明的实施例是有关于转换器，且特别是有关于一种DC-DC转换器。
背景技术
在DC-DC转换器中，良好计时栅极控制对于在功率MOS切换期间使死区时间最小化来说是优选的，这在体二极管传导期间减少断电。通过使用取样/保持电路来检测死区时间，又引起低切换频率下的泄漏。在另一方面中，确立DC-DC转换器的预校准以使死区时间最小化，但死区时间可相对于大的输入电压和变化的负载条件而改变。另外，DC-DC转换器的预校准需要额外引脚，这增加封装成本。在一些架构中，通过感测输出级的栅极电压来控制死区时间，保留用于感测的保护频带的结果可使得增加死区时间。
因此，需要在DC-DC转换器中设计在功率MOS切换期间具有最小死区时间的良好计时栅极控制。
发明内容
本发明实施例提供一种DC-DC转换器，包括：功率级，包括第一晶体管和第二晶体管，其中所述功率级配置成产生第一节点处的输出；误差放大器，配置成从所述第一节点接收所述输出且产生误差信号；脉冲宽度调制产生器，配置成从所述误差放大器接收所述误差信号且产生脉冲宽度调制信号；以及栅极控制器，包括：多个分压器，配置成对所述第一节点和第二节点执行分压以产生第一电压和第二电压，其中所述第一节点是所述DC-DC转换器的输出节点且所述第二节点是所述DC-DC转换器的所述第一晶体管与所述第二晶体管之间的节点；以及比较器，配置成将所述第一电压与所述第二电压进行比较以根据比较结果来产生所述第一晶体管的接通时间信号。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本公开的方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。
图1说明根据本公开的示范性实施例的DC-DC转换器的方块图。
图2说明根据本公开的示范性实施例的DC-DC转换器的方块图。
图3说明根据本公开的示范性实施例的自计时栅极控制器的示意性电路图。
图4说明根据本公开的示范性实施例的DC-DC转换器的操作波形。
图5说明根据本公开的另一示范性实施例的自计时栅极控制器的示意性电路图。
图6说明根据本公开的示范性实施例的自计时栅极控制器的示意性电路图。
图7说明用于说明根据本公开的示范性实施例的DC-DC转换器操作方法的流程图。
图8说明用于说明根据本公开的示范性实施例的DC-DC转换器操作方法的流程图。
具体实施方式
以下公开内容提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些组件和布置只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，本文中可使用如「在…下方」、「在…之下」、「下部」、「在…之上」、「上部」以及类似术语的空间相对术语，以描述如图中所说明的一个元件或特征与另一(一些)元件或特征的关系。除图中所描绘的定向以外，空间相对术语意欲涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可同样地进行解释。
图1说明根据本公开的示范性实施例的DC-DC转换器的方块图。DC-DC转换器100包含功率级110、误差放大器120、PWM产生器130、非交叠电路140、栅极控制器150、输出电容器160以及负载电阻器170。在实施例中，栅极控制器150也指的是自计时栅极控制器150。
在一些实施例中，功率级110可包含第一晶体管和第二晶体管(未绘示)。第一晶体管是高侧开关HS和低侧开关LS。高侧开关HS和低侧开关是NMOS晶体管。高侧开关HS和低侧开关LS包含源极端子、漏极端子以及栅极/控制端子。
高侧开关HS的源极端子耦合到低侧开关SW的漏极端子。高侧开关HS的漏极端子连接到DC-DC转换器的输出节点VOUT。高侧开关HS的栅极端子从自计时栅极控制器150接收控制信号。
类似地，低侧开关LS的源极端子耦合到DC-DC转换器的接地电位GND。低侧开关LS的栅极端子从非交叠电路140接收第二非交叠信号NOL2。应用这一实施例的那些情况可根据要求来调节功率级110的电路结构，且功率级110的电路结构并不受限制。
在一些实施例中，高侧开关HS是PMOS晶体管且低侧开关是NMOS晶体管，由此在本公开中不限制用作高侧开关HS的晶体管的类型。
功率级110更包含电感器L。电感器L具有第一端子和第二端子。电感器L的第一端子接收电源VIN，其中VIN是用于DC-DC转换器100的全局电源。电感器L的第二端耦合到低侧开关LS的漏极端子和高侧开关HS的源极端子。连接电感器L的第二端与高侧开关HS的源极端子和低侧开关的漏极端子的节点是电感器切换节点LX。
在一些实施例中，用二极管(未绘示)替换高侧开关HS。二极管可以是包含阳极和阴极的任何类型的二极管。电感器L的第二端子耦合到低侧开关LS的漏极端子和二极管的阳极。二极管的阴极耦合到DC-DC转换器的输出节点VOUT。
功率级110的输出节点耦合到输出电容器160和负载电阻器170。
输出电容器160包含第一端子和第二端子。输出电容器160的第一端子连接到DC-DC转换器的输出节点VOUT且输出电容器160的第二端子连接到参考节点(即，接地电位GND)。
负载电阻器170包含第一端子和第二端子。负载电阻器170的第一端子连接到DC-DC转换器的输出节点VOUT且负载电阻器170的第二端子连接到接地电位GND。
简言之，高侧开关HS的漏极端子耦合到输出电容器160和负载电阻器170。连接高侧开关HS的漏极端子与输出电容器160的第一端子和负载电阻器170的第一端子的节点是DC-DC转换器的输出节点VOUT。
误差放大器120配置成从输出节点VOUT接收输出且产生误差信号Vc。详细地说，误差放大器120从输出节点VOUT接收输出，产生输出节点VOUT的电压电平与预设电压的电压电平的差异且放大所述差异以产生误差信号Vc以用于呈现输出节点VOUT与预设电压的电压电平的差异。
PWM产生器130配置成接收误差信号Vc且产生脉冲宽度调制信号PWM。脉冲宽度调制(pulse width modulation；PWM)是通过将电信号(即，误差信号Vc)有效地斩波为离散部分来减小由所述电信号传递的平均功率的方法或信号处理方式。在实施例中，PWM产生器130根据误差信号Vc来产生高侧脉冲宽度调制信号PWM HS和低侧脉冲宽度调制信号PWMLS。在一些实施例中，高侧脉冲宽度调制信号PWM HS将驱动高侧开关HS且低侧脉冲宽度调制信号PWM LS将驱动低侧开关LS。
非交叠电路140配置成从PWM产生器130接收PWM信号(即，高侧脉冲宽度调制信号PWM HS)且产生第一非交叠信号NOL1和第二非交叠信号NOL2。第一非交叠信号NOL1将根据高侧脉冲宽度调制信号PWM HS来驱动高侧开关HS，且第二非交叠信号NOL2将根据低侧脉冲宽度调制信号PWM LS来驱动低侧开关LS。应注意，第一非交叠信号NOL1和第二非交叠信号NOL2彼此不交叠。
自计时栅极控制器150配置成接收第一非交叠信号NOL1且产生高侧开关HS的接通时间信号NOL1'。
基于通过自计时栅极控制器来控制高侧开关HS的接通时间信号NOL1'，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的功率效率。实施例的DC-DC转换器的芯片大小可以是小的，且实施例的DC-DC转换器中的控制引脚的数目可减小而不具有用于调节DC-DC转换器中的高侧脉冲宽度调制信号PWM HS的控制引脚。
图2说明根据本公开的示范性实施例的DC-DC转换器的方块图。DC-DC转换器200包含功率级210、误差放大器220、PWM产生器230、自计时栅极控制器240、输出电容器250以及负载电阻器260。图2中的同一元件具有与图1中的DC-DC转换器100相同的参考标号。
功率级210、误差放大器220、PWM产生器230、自计时栅极控制器240、输出电容器250以及负载电阻器260分别类似于功率级110、误差放大器120、PWM产生器130、自计时栅极控制器150、输出电容器160以及负载电阻器170。
功率级210可包含第一晶体管和第二晶体管。第一晶体管是高侧开关HS和低侧开关LS(未绘示)。高侧开关HS和低侧开关是NMOS晶体管。高侧开关HS和低侧开关LS包含源极端子、漏极端子以及栅极/控制端子。
高侧开关HS的源极端子耦合到低侧开关SW的漏极端子。高侧开关HS的漏极端子连接到DC-DC转换器的输出节点VOUT。高侧开关HS的栅极端子从自计时栅极控制器240接收控制信号。类似地，低侧开关LS的源极端子耦合到DC-DC转换器的接地电位GND。低侧开关LS的栅极端子从PWM产生器230接收控制信号。
在一些实施例中，高侧开关HS是PMOS晶体管且低侧开关是NMOS晶体管，由此在本公开中不限制用作高侧开关HS的晶体管的类型。
PWM产生器230配置成接收误差信号Vc且产生高侧脉冲宽度调制信号PWM HS和低侧脉冲宽度调制信号PWM LS。高侧脉冲宽度调制信号PWM HS将驱动高侧开关HS且低侧脉冲宽度调制信号PWM LS将驱动低侧开关LS。
自计时栅极控制器240配置成从PWM产生器230接收高侧脉冲宽度调制信号PWM HS且产生高侧开关HS的接通时间信号PWM HS1。
基于通过自计时栅极控制器240来控制高侧开关HS的接通时间信号PWM HS1，DC-DC转换器200的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
图3说明根据本公开的示范性实施例的自计时栅极控制器的示意性电路图。自计时栅极控制器300可呈现为图1中的自计时栅极控制器150和图2中的自计时栅极控制器240。自计时栅极控制器300包含多个分压器(310a，310b)、比较器320以及逻辑栅极330。应注意，自计时栅极控制器300与图1中的自计时栅极控制器150相同，由此自计时栅极控制器300中的元件具有与图1中的自计时栅极控制器150相同的参考标号。
分压器(310a，310b)包含第一分压器310a和第二分压器310b。
在一个实施例中，第一分压器310a和第二分压器310b是电阻分压器。
在一个实施例中，第一分压器310a和第二分压器310b是电容分压器。
在一些实施例中，第一分压器310a是电阻分压器且第二分压器310b是电容分压器，且反之亦然，由此本公开中使用的分压器(310a，310b)的类型不限于此。
参考图1，分压器(310a，310b)配置成对DC-DC转换器的输出节点VOUT和电感器切换节点LX执行分压以产生第一电压VN和第二电压VP。详细地说，第一分压器310a配置成对DC-DC转换器的输出节点执行分压以产生第一电压VN，且第二分压器310b配置成对电感器切换节点LX执行分压以产生第二电压VP。
比较器320配置成将第一电压VN与第二电压VP进行比较以根据比较结果来产生高侧开关HS的接通时间信号NOL1'。
当第二电压VP高于第一电压VN时，产生高侧开关SW的接通时间信号NOL1'。详细地说，当电感器切换节点LX处的电压高于DC-DC转换器的输出节点VOUT处的电压与预定值的乘积时，产生高侧开关HS的接通时间信号NOL1'。高侧开关HS的接通时间信号如下计算：
VOUT*(X/Z)＝VN→(1)
LX*(Y/Z)＝VP→(2)
VP＞VN，HS接通→(3)
LX＞VOUT*(X/Y)，HS接通→(4)
等式(1)展示第一分压器310a对输出节点VOUT执行分压且产生第一电压VN。第一电压VN由输出节点VOUT处的电压与第一预设值(X/Z)的乘积产生。第一预设值(X/Z)是自定义值且根据DC-DC转换器的规范而确定。
类似地，等式(2)展示第二分压器310b对电感器切换节点LX执行分压且产生第二电压VP。第二电压VP由电感器切换节点LX处的电压与第二预设值(Y/Z)的乘积产生。第二预设值(Y/Z)是自定义值且根据DC-DC转换器的规范而确定。
在产生第一电压VN和第二电压VP之后，比较器320将第一电压VN和第二电压VP进行比较，当第二电压VP高于第一电压VN时，比较器产生去到逻辑电路330的比较结果(即，逻辑高“1”)，如等式(3)所展示。另一方面，当第二电压VP小于或等于第一电压VN时，比较器产生去到逻辑电路230的比较结果(即，逻辑低“0”)。
等式(4)展示当电感器切换节点LX处的电压高于输出节点VOUT处的电压与预定值(X/Y)的乘积时，高侧开关HS接通。预定值(X/Y)是自定义值且根据DC-DC转换器的规范而确定。
举例来说，在一个实施例中，X、Y以及Z的值确定为2、4以及32。
在一些实施例中，X和Y的比率确定为30％到70％，由此在本公开中不限制用以确定第一预设值、第二预设值以及预定值的X、Y以及Z的值。
逻辑电路330配置成接收来自比较器320的比较结果和来自DC-DC转换器的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号NOL1'。
在这一实施例中，逻辑电路330是2输入AND门。
在一些实施例中，逻辑电路330可以是AND门、OR门、NOT门、EXOR、EXNOR、触发器等等。因此，本公开中使用的逻辑电路330的类型不限于此。
通过使用分压器来感测电感器切换节点LX的百分率且比较输出节点VOUT的百分率以确定高侧开关HS的接通时间信号NOL1'，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
图4说明根据本公开的示范性实施例的DC-DC转换器的操作波形。如图1、图2以及图3中所绘示，当输出节点VOUT达到目标值且由误差放大器220感测到时，在时间t0到时间t1中，高侧开关HS断开且低侧开关LS接通。在这一条件期间，时间t0到时间t1中的体二极管传导时间和电感器切换节点LX的过冲电压通过非交叠电路140最小化。
应注意，DC-DC转换器的操作波形与图1和图2中的DC-DC转换器(100，200)相同，由此DC-DC转换器的操作波形具有与图1和图2中的DC-DC转换器(100，200)相同的参考标号。
类似地，当输出节点VOUT低于目标值且由误差放大器220感测到时，在时间t2到时间t3处，低侧开关LS断开且高侧开关HS接通。高侧开关HS的接通时间信号NOL1'由自计时栅极控制器300控制。自计时栅极控制器300参考等式(1)到等式(4)产生高侧开关HS的接通时间信号NOL1'。
基于以上，DC-DC转换器中的负载转变期间的死区时间最小化，籍此减小电感器切换节点LX处的过冲电压和下冲电压得以实现。
图5说明根据本公开的另一示范性实施例的自计时栅极控制器的示意性电路图。自时间栅极控制器500包含多个分压器(510a，510b)、比较器520、逆变器530以及逻辑栅极540。应注意，自计时栅极控制器500与图2中的自计时栅极控制器240相同，由此自计时栅极控制器500中的元件具有与图2中的自计时栅极控制器240相同的参考标号。
分压器(510a，510b)包含第一分压器510a和第二分压器510b。第一分压器510a和第二分压器510b分别类似于参考图3的第一分压器310a和第二分压器310b，由此本文中省略第一分压器510a和第二分压器510b的详细描述。
参考图1和图2，分压器(510a，510b)配置成对DC-DC转换器的输出节点VOUT和电感器切换节点LX执行分压以产生第一电压VN和第二电压VP。详细地说，第一分压器510a配置成对DC-DC转换器的输出节点执行分压以产生第一电压VN，且第二分压器510b配置成对电感器切换节点LX执行分压以产生第二电压VP。
比较器520分别类似于参考图3的比较器320，由此本文中省略比较器520的详细描述。
逆变器530配置成从脉宽产生器230接收高侧脉冲宽度调制信号PWM HS以产生去到逻辑电路540的延迟信号DS。
在这一实施例中，自计时栅极控制器500中的逆变器530的数目是一。
在一些实施例中，自计时栅极控制器500中的逆变器530的数目是N，其中N被选择为奇数数目个反相器(例如，N＝1、3、5、7…)，由此在本公开中不限制自计时栅极控制器500中的反相器的数目。
逻辑电路540配置成接收来自比较器520的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号PWM HS1。
逻辑电路530分别类似于参考图3的逻辑电路330，由此本文中省略逻辑电路530的详细描述。
图6说明根据本公开的示范性实施例的自计时门控控制器的示意性电路图。自计时栅极控制器600包含电流镜610、二极管620以及逻辑电路630。
在一个实施例中，自计时栅极控制器600与图1中的自计时栅极控制器150相同。
在一个实施例中，自计时栅极控制器600与图2中的自计时栅极控制器240相同，由此自计时栅极控制器600中的元件具有与图2中的自计时栅极控制器240相同的参考标号。
电流镜610包含第一晶体管M1、第二晶体管M2以及电阻器R。第一晶体管M1具有源极端子、漏极端子以及栅极/控制端子。类似地，第二晶体管M2包含源极端子、漏极端子以及栅极/控制端子。电阻器R具有第一端子和第二端子。
在这一实施例中，第一晶体管M1和第二晶体管M2是P-MOS晶体管。
参考图1和图2，第一晶体管M1的源极端子连接到DC-DC转换器的电感器切换节点LX。第一晶体管M1的漏极端子连接到电阻器R的第一端子。第一晶体管M1的控制端子连接到第二晶体管M2的控制端子和第一晶体管M1的漏极端子。
类似地，第二晶体管M2的源极端子连接到DC-DC转换器的电感器切换节点LX。第二晶体管M2的漏极端子连接到电流镜610的输出电流IB，输出电流IB是电流镜610的输出节点。第二晶体管M2的控制端子耦合到第一晶体管M1的控制端子。
电阻器R的第一端子耦合到第一晶体管M1的漏极端子且电阻器R的第二端子耦合到接地电位GND。
作为电流源的输出电流IB耦合到第二晶体管M2的输出端子和接地电位GND。
在另一实施例中，第一晶体管M1和第二晶体管M2是N-MOS晶体管，根据N-MOS电流镜更改第一晶体管M1、第二晶体管M2和电阻器R的电路配置，由此在本公开中不限制电流镜610的类型。
二极管620包含第一端子和第二端子。第一端子是阴极端子且第二端子是阳极端子。第一端子耦合到输出节点VS。输出节点VS耦合到电流镜610的输出电流IB。
电流镜610配置成感测DC-DC转换器的电感器切换节点LX上的第一电流Isense且将第一电流Isense与输出电流IB进行比较以根据比较结果来产生高侧开关SW的接通时间信号。在输出节点VS处感测比较结果。
当第一电流Isense高于输出电流IB时，产生高侧开关SW的接通时间信号。高侧开关HS的接通时间信号如下计算：
ISENSE＝LX/R→(5)
ISENSE＞IB，VS变高且HS接通→(6)
LX＞IB*R，HS接通→(7)
等式(5)展示通过划分电感器切换节点LX和电阻器R处的电压产生第一电流Isense。在产生第一电流Isense之后，将第一电流Isense与输出电流IB进行比较，当第一电流Isense高于输出电流IB时，输出节点VS箝位到电源电压VDD(即，逻辑高“1”)作为等式(6)中展示的比较结果。
等式(7)展示当电感器切换节点LX处的电压高于输出电流IB与电阻R的乘积时，高侧开关HS接通。
逻辑电路630类似于参考图3的逻辑电路330，由此本文中省略逻辑电路630的详细描述。
参考图3，逻辑电路630配置成接收来自输出节点VS的比较结果和来自非交叠电路330的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号NOL1'。
参考图5，逻辑电路630配置成接收来自输出节点的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号PWM HS1。通过使用电流镜610来感测电感器切换节点LX的百分率且将电感器感测电流与输出电流进行比较以确定高侧开关HS的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
图7说明用于说明DC-DC转换器操作方法的流程图，所述DC-DC转换器操作方法包含在步骤S710中从第一节点接收输出且产生误差信号。具体地说，参考图1和图2，通过误差放大器120从又称为DC-DC转换器100的第一节点的输出节点VOUT接收输出。误差放大器120配置成基于DC-DC转换器100的输出而产生误差信号Vc。误差信号Vc传递到PWM产生器130。在步骤S720中，在通过PWM产生器130接收误差信号Vc之后，PWM产生器130产生脉冲宽度调制信号PWM。
参考图2，在通过PWM产生器230接收误差信号Vc之后，PWM产生器230产生高侧脉冲宽度调制信号PWM HS和低侧脉冲宽度调制信号PWM LS。
在步骤S730中，在从PWM产生器130接收脉冲宽度调制信号PWM之后，通过多个分压器对第一节点和第二节点执行分压以产生第一电压和第二电压。详细地说，参考图1、图2和图3，通过自计时栅极控制器中的多个分压器(310a，310b)对DC-DC转换器(100，200)的输出节点VOUT和电感器切换节点LX执行分压以产生第一电压VN和第二电压VP。
在产生第一电压VN和第二电压VP之后，在步骤S740中，将第一电压与第二电压进行比较以根据比较结果和高侧脉冲宽度调制信号PWM HS来产生第一晶体管的接通时间信号。
详细地说，在产生第一电压VN和第二电压VP之后，参考图1和图3，比较器320配置成将第一电压VN与第二电压VP进行比较且根据来自比较器320的比较结果和高侧脉冲宽度调制信号PWM HS来产生高侧开关HS的接通时间信号NOL1'。
当第二电压VP高于第一电压VN时，产生第一晶体管HS的接通时间信号NOL1'。详细地说，当电感器切换节点LX处的电压高于DC-DC转换器100的输出节点VOUT处的电压与预定值的乘积时，产生第一晶体管HS的接通时间信号NOL1'。
应注意，逻辑电路330配置成接收来自比较器320的比较结果和来自DC-DC转换器100的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号NOL1'。
在一些实施例中，参考图2和图3，比较器320配置成将第一电压VN与第二电压VP进行比较以根据来自比较器320的比较结果和脉冲宽度调制信号PWM HS来产生高侧开关HS的接通时间信号PWM HS1。
当第二电压VP高于第一电压VN时，产生第一晶体管HS的接通时间信号PWM HS1。具体地说，当电感器切换节点LX处的电压高于DC-DC转换器的输出节点VOUT处的电压与预定值的乘积时，产生第一晶体管HS的接通时间信号PWM HS1。
应注意，逻辑电路330配置成接收来自比较器320的比较结果和来自DC-DC转换器200的高侧脉冲宽度调制信号PWM HS以产生高侧开关HS的接通时间信号PWM HS1。
基于通过自计时栅极控制器来控制高侧开关的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
图8说明用于说明DC-DC转换器操作方法的流程图，所述DC-DC转换器操作方法包含在步骤S810中从第一节点接收输出且产生误差信号。具体地说，参考图1和图2，通过误差放大器120从又称为DC-DC转换器100的第一节点的输出节点VOUT接收输出。误差放大器120配置成基于DC-DC转换器100的输出而产生误差信号Vc。误差信号Vc传递到PWM产生器130。在步骤S820中，在通过PWM产生器130接收误差信号Vc之后，PWM产生器130产生脉冲宽度调制信号PWM。
参考图2，在通过PWM产生器230接收误差信号Vc之后，PWM产生器230产生高侧脉冲宽度调制信号PWM HS和低侧脉冲宽度调制信号PWM LS。
在步骤S830中，在从PWM产生器130接收脉冲宽度调制信号PWM之后，通过电流镜来感测第一晶体管与第二晶体管之间的节点上的第一电流。
详细地说，参考图1、图2以及图6，通过电流镜610来感测DC-DC转换器(100，200)的电感器切换节点LX上的第一电流Isense。
在感测到电感器切换节点LX上的第一电流Isense之后，在步骤S840中，将第一电流与输出电流进行比较以根据比较结果和高侧脉冲宽度调制信号PWM HS来产生第一晶体管的接通时间信号。详细地说，电流比较器将第一电流Isense与电流镜610的输出电流IB进行比较以根据比较结果和高侧脉冲宽度调制信号PWM HS来产生第一晶体管的接通时间信号。在输出节点VS处感测比较结果。应注意，当第一电流Isense高于电流镜610的输出电流IB时，产生第一晶体管的接通时间信号。
在一个实施例中，参考图1和图6，将第一电流Isense与电流镜的输出电流IB进行比较以产生DC-DC转换器100的第一晶体管HS的接通时间信号NOL1'。
在一个实施例中，参考图2和图6，将第一电流Isense与电流镜的输出电流IB进行比较以产生DC-DC转换器200的第一晶体管HS的接通时间信号PWM HS1。具体地说，逻辑电路630配置成接收来自输出节点VS的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号PWM HS1。
通过使用电流镜610来感测电感器切换节点LX的百分率且将电感器感测电流与输出电流进行比较以确定高侧开关HS的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
根据本公开的一些实施例，通过参考图1、图2、图3以及图7，包含自计时栅极控制器的DC-DC转换器和方法。自计时栅极控制器300包含多个分压器(310a，310b)、比较器320以及逻辑栅极330。分压器(310a，310b)包含第一分压器310a和第二分压器310b。分压器(310a，310b)配置成对DC-DC转换器的输出节点VOUT和电感器切换节点LX执行分压以产生第一电压VN和第二电压VP。详细地说，第一分压器310a配置成对DC-DC转换器的输出节点执行分压以产生第一电压VN，且第二分压器310b配置成对电感器切换节点LX执行分压以产生第二电压VP。比较器320配置成将第一电压VN与第二电压VP进行比较以根据比较结果来产生高侧开关HS的接通时间信号。当第二电压VP高于第一电压VN时，产生高侧开关SW的接通时间信号。详细地说，当电感器切换节点LX处的电压高于DC-DC转换器的输出节点VOUT处的电压与预定值的乘积时，产生高侧开关HS的接通时间信号。基于等式(1)到等式(4)来计算高侧开关HS接通时间信号。参考图1，逻辑电路330配置成接收来自比较器320的比较结果和来自DC-DC转换器的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号。参考图2和图5，逻辑电路540配置成接收来自比较器520的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号。DC-DC转换器操作方法包含在步骤S710中从第一节点接收输出且产生误差信号。在步骤S720中，在接收误差信号Vc之后，产生脉冲宽度调制信号。在步骤S730中，在接收脉冲宽度调制信号之后，通过多个分压器对第一节点和第二节点执行分压以产生第一电压和第二电压。在步骤S740中，将第一电压与第二电压进行比较以根据比较结果来产生第一晶体管的接通时间信号。当第二电压高于第一电压时，产生第一晶体管的接通时间信号。当第二节点处的电压高于第一节点处的电压与预定值的乘积时，产生第一晶体管的接通时间信号。通过使用分压器来感测电感器切换节点LX的百分率且比较输出节点VOUT的百分率以确定高侧开关HS的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
根据本公开的一些实施例，通过参考图1、图2、图5以及图7，包含自计时栅极控制器器件的DC-DC转换器和方法。自计时栅极控制器500包含多个分压器(510a，510b)、比较器520、逆变器530以及逻辑栅极540。分压器(510a，510b)配置成对DC-DC转换器的输出节点VOUT和电感器切换节点LX执行分压以产生第一电压VN和第二电压VP。详细地说，第一分压器510a配置成对DC-DC转换器的输出节点执行分压以产生第一电压VN，且第二分压器510b配置成对电感器切换节点LX执行分压以产生第二电压VP。逆变器530配置成从脉宽产生器230接收高侧脉冲宽度调制信号PWM HS以产生去到逻辑电路540的延迟信号DS。逻辑电路540配置成接收来自比较器520的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号。DC-DC转换器操作方法包含在步骤S710中从第一节点接收输出且产生误差信号。在步骤S720中，在接收误差信号Vc之后，产生脉冲宽度调制信号。在步骤S730中，在接收脉冲宽度调制信号之后，通过多个分压器对第一节点和第二节点执行分压以产生第一电压和第二电压。在步骤S740中，将第一电压与第二电压进行比较以根据比较结果来产生第一晶体管的接通时间信号。当第二电压高于第一电压时，产生第一晶体管的接通时间信号。当第二节点处的电压高于第一节点处的电压与预定值的乘积时，产生第一晶体管的接通时间信号。通过使用分压器来感测电感器切换节点LX的百分率且比较输出节点VOUT的百分率以确定高侧开关HS的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
根据本公开的一些实施例，通过参考图1、图2、图6以及图8，包含自计时栅极控制器器件的DC-DC转换器和方法。自计时栅极控制器600包含电流镜610、二极管620以及逻辑电路630。电流镜610包含第一晶体管M1、第二晶体管M2以及电阻器R。第一晶体管M1具有源极端子、漏极端子以及栅极/控制端子。类似地，第二晶体管M2包含源极端子、漏极端子以及栅极/控制端子。电阻器R具有第一端子和第二端子。第一晶体管M1的源极端子连接到DC-DC转换器的电感器切换节点LX。第一晶体管M1的漏极端子连接到电阻器的第一端子。第一晶体管M1的控制端子连接到第二晶体管M2的控制端子和第一晶体管M1的漏极端子。类似地，第二晶体管M2的源极端子连接到DC-DC转换器的电感器切换节点LX。第二晶体管M2的漏极端子连接到电流镜610的输出电流IB。第二晶体管M2的控制端子耦合到第一晶体管M1的控制端子。
电阻器R的第一端子耦合到第一晶体管M1的漏极端子且电阻器R的第二端子耦合到接地电位GND。作为电流源的输出电流IB耦合到第二晶体管M2的输出端子和接地电位GND。二极管620包含第一端子和第二端子。第一端子是阴极端子且第二端子是阳极端子。第一端子耦合到输出节点VS。输出节点VS耦合到电流镜610的输出电流IB。电流镜610配置成感测DC-DC转换器的电感器切换节点LX上的第一电流Isense且将第一电流Isense与输出电流IB进行比较以根据比较结果来产生高侧开关SW的接通时间信号。在输出节点VS处感测比较结果。当第一电流Isense高于输出电流IB时，产生高侧开关SW的接通时间信号。基于等式(5)到等式(7)来计算高侧开关HS的接通时间信号。逻辑电路530配置成接收来自输出节点VS的比较结果和来自DC-DC转换器的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号。参考图3和图6，逻辑电路630配置成接收来自输出节点VS的比较结果和来自非交叠电路330的第一非交叠信号NOL1以产生高侧开关HS的接通时间信号。参考图5和图6，逻辑电路630配置成接收来自输出节点VS的比较结果和来自逆变器530的延迟信号DS以产生高侧开关HS的接通时间信号。DC-DC转换器操作方法包含在步骤S810中从第一节点接收输出且产生误差信号。在步骤S820中，在接收误差信号Vc之后，产生脉冲宽度调制信号。在步骤S830中，在接收脉冲宽度调制信号之后，通过电流镜来感测第一晶体管与第二晶体管之间的节点上的第一电流。在步骤S840中，将第一电流与输出电流进行比较以根据比较结果来产生第一晶体管的接通时间。当第一电流高于输出电流时，产生第一晶体管的接通时间信号。通过使用电流镜来感测电感器切换节点LX的百分率且将电感器感测电流与输出电流进行比较以确定高侧开关HS的接通时间信号，DC-DC转换器的死区时间最小化，由此通过减小功率MOS切换期间的过冲和下冲切换损耗来改进DC-DC转换器的效率。
根据一些实施例，本公开提供DC-DC转换器。DC-DC转换器包含功率级、误差放大器、脉冲宽度调制(PWM)产生器以及自计时栅极控制器。功率级包含第一晶体管和第二晶体管。功率级配置成产生第一节点处的输出。误差放大器配置成从第一节点接收输出且产生误差信号。PWM产生器配置成从误差放大器接收误差信号且产生脉冲宽度调制信号。自计时栅极控制器包含多个分压器和比较器。分压器配置成对第一节点和第二节点执行分压以产生第一电压和第二电压。第一节点是DC-DC转换器的输出节点且第二节点是DC-DC转换器的第一晶体管与第二晶体管之间的节点。比较器配置成将第一电压与第二电压进行比较以根据比较结果来产生第一晶体管的接通时间信号。
在相关实施例中，当所述第二电压高于所述第一电压时，产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述第二节点处的电压高于所述第一节点处的电压与预定值的乘积时，产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器更包括：逻辑电路，配置成接收所述比较器的所述比较结果和来自所述DC-DC转换器的第一非交叠信号以产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器更包括：逆变器，配置成接收所述脉冲宽度调制信号且产生延迟信号；以及逻辑电路，配置成接收所述比较器的所述比较结果和来自所述逆变器的所述延迟信号以产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述第一晶体管是所述DC-DC转换器的高侧功率晶体管且所述第二晶体管是所述DC-DC转换器的低侧功率晶体管。
根据一些实施例，本公开提供DC-DC转换器操作方法，所述方法包含：从第一节点接收输出且产生误差信号；在接收误差信号之后，产生脉冲宽度调制信号；在接收脉冲宽度调制信号之后，通过多个分压器对第一节点和第二节点执行分压以产生第一电压和第二电压；以及将第一电压与第二电压进行比较以根据比较结果和脉冲宽度调制信号来产生第一晶体管的接通时间信号。
在相关实施例中，所述的DC-DC转换器操作方法更包括：当所述第二电压高于所述第一电压时，产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器操作方法更包括：当所述第二节点处的电压高于所述第一节点处的电压与预定值的乘积时，产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器操作方法更包括：接收所述脉冲宽度调制信号且通过非交叠电路来产生对所述第一晶体管的第一非交叠信号和对所述第二晶体管的第二非交叠信号，其中所述第一非交叠信号和所述第二非交叠信号彼此不交叠。
在相关实施例中，所述的DC-DC转换器操作方法更包括：接收所述比较结果和第一非交叠信号以通过逻辑电路产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器操作方法更包括：接收所述脉冲宽度调制信号且通过逆变器产生用于所述第一晶体管的延迟信号；以及接收所述比较结果和所述延迟信号以通过逻辑电路产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述第一晶体管是所述DC-DC转换器的高侧功率晶体管。
根据一些实施例，本公开提供DC-DC转换器。DC-DC转换器包含功率级、误差放大器、脉冲宽度调制(PWM)产生器以及栅极控制器。功率级包含配置成产生第一节点处的输出的第一晶体管和第二晶体管。误差放大器配置成从所述第一节点接收所述输出且产生误差信号。脉冲宽度调制产生器配置成从所述误差放大器接收所述误差信号且产生脉冲宽度调制信号。栅极控制器包含电流镜。电流镜配置成感测在DC-DC转换器的第一晶体管与第二晶体管之间的节点上的第一电流且将第一电流与输出电流进行比较以根据比较结果来产生第一晶体管的接通时间信号。
在相关实施例中，当所述第一电流高于所述输出电流时，产生所述第一晶体管的所述接通时间信号。
在相关实施例中，当所述第一电流高于所述输出电流时，所述DC-DC转换器的二极管的第一端子箝位到第一预定电压以产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述的DC-DC转换器更包括：第一二极管，包括第一端子和第二端子，其中所述第一端子耦合到比较器的输出节点且所述第二端子耦合到接地。
在相关实施例中，当所述第一电流高于所述输出电流时，所述第一二极管的所述第一端子箝位到第一预定电压以产生所述第一晶体管的所述接通时间信号。
在相关实施例中，所述第一二极管是齐纳二极管。
在相关实施例中，当所述节点处的电压高于预定参考电流与第一电阻器的乘积时，产生所述第一晶体管的所述接通时间信号。
前文已概述了若干实施例的特征以使得所属领域的技术人员可更好地理解以下详细描述。所属领域的技术人员应理解，其可易于将本公开用作设计或修改用于实现本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。

Claims (1)

1.一种DC-DC转换器，包括：
功率级，包括第一晶体管和第二晶体管，其中所述功率级配置成产生第一节点处的输出；
误差放大器，配置成从所述第一节点接收所述输出且产生误差信号；
脉冲宽度调制产生器，配置成从所述误差放大器接收所述误差信号且产生脉冲宽度调制信号；以及
栅极控制器，包括：
多个分压器，配置成对所述第一节点和第二节点执行分压以产生第一电压和第二电压，
其中所述第一节点是所述DC-DC转换器的输出节点且所述第二节点是所述DC-DC转换器的所述第一晶体管与所述第二晶体管之间的节点；以及
比较器，配置成将所述第一电压与所述第二电压进行比较以根据比较结果来产生所述第一晶体管的接通时间信号。
CN202010503708.4A 2019-06-28 2020-06-05 Dc-dc转换器 Pending CN112152439A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962867867P 2019-06-28 2019-06-28
US62/867,867 2019-06-28
US16/805,871 US11271482B2 (en) 2019-06-28 2020-03-02 DC-DC converter and DC-DC converter operation method
US16/805,871 2020-03-02

Publications (1)

Publication Number Publication Date
CN112152439A true CN112152439A (zh) 2020-12-29

Family

ID=73891860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010503708.4A Pending CN112152439A (zh) 2019-06-28 2020-06-05 Dc-dc转换器

Country Status (1)

Country Link
CN (1) CN112152439A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117783648A (zh) * 2024-02-26 2024-03-29 珠海电科星拓科技有限公司 一种基于斜率补偿的过零检测电路
CN117783648B (zh) * 2024-02-26 2024-05-28 珠海电科星拓科技有限公司 一种基于斜率补偿的过零检测电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117783648A (zh) * 2024-02-26 2024-03-29 珠海电科星拓科技有限公司 一种基于斜率补偿的过零检测电路
CN117783648B (zh) * 2024-02-26 2024-05-28 珠海电科星拓科技有限公司 一种基于斜率补偿的过零检测电路

Similar Documents

Publication Publication Date Title
US11101735B2 (en) Three-level converter using an auxiliary switched capacitor circuit
JP7176859B2 (ja) 調整可能なゲート駆動のｄ級オーディオ増幅器
US9548654B2 (en) DC-DC converter with temperature, process and voltage compensated dead time delay
JP4589969B2 (ja) 補償回路及び方法
US10698430B2 (en) Method and apparatus of current balancing for multiple phase power converter
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
US9685865B2 (en) Power-supply apparatus having a high-side transistor and a low-side transistor
US20060113979A1 (en) Power supply driver circuit
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
US11088620B1 (en) Multi-level switching power converters including bypass transistors and associated methods
US8638077B2 (en) Method for regulating an output voltage of a pulsed-width modulated switching converter
JP2007215391A (ja) スイッチング電源装置と半導体集積回路装置及び電源装置
US9543933B2 (en) Control circuit, DCDC converter, and driving method
US10234881B1 (en) Digitally-assisted capless voltage regulator
US20130099834A1 (en) Ramp signal generation circuit and ramp signal adjustment circuit
TW201923504A (zh) 開關穩壓器
US11271482B2 (en) DC-DC converter and DC-DC converter operation method
JP5344502B2 (ja) 電源装置
US9660528B2 (en) Adaptive controller for a voltage converter
CN112152439A (zh) Dc-dc转换器
WO2019140215A1 (en) Circuits for three-level buck regulators
US20090160533A1 (en) Dc-dc voltage converter having stabilized divided output voltage
JP6465992B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、システム電源
TW201916559A (zh) 用於對直流-直流轉換器的死區時間進行控制的控制電路
US11095225B2 (en) Power supply apparatus and control method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201229

WD01 Invention patent application deemed withdrawn after publication