JP4584187B2 - 半導体集積回路の作製方法 - Google Patents
半導体集積回路の作製方法 Download PDFInfo
- Publication number
- JP4584187B2 JP4584187B2 JP2006136995A JP2006136995A JP4584187B2 JP 4584187 B2 JP4584187 B2 JP 4584187B2 JP 2006136995 A JP2006136995 A JP 2006136995A JP 2006136995 A JP2006136995 A JP 2006136995A JP 4584187 B2 JP4584187 B2 JP 4584187B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- gate insulating
- island
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを集積化した構成に関する。
例えば、１枚のガラス基板や石英基板上にアクティブマトリクス回路と、これを駆動するための論理回路（周辺回路ともいう）とを集積化したモノリシック型アクティブマトリクス回路に関する。
最近、絶縁基板上に、薄膜状の半導体層（活性層ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴというように区別されている。
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。そこで、最近では、より高性能な回路を作製するため結晶性シリコンＴＦＴの研究・開発が進められている。
また、これらのＴＦＴは、液晶ディスプレイやイメージセンサーというような光デバイスの駆動回路に用いられている。
近年、液晶ディスプレイやイメージセンサーというような絶縁基板上に多数の端子を有する装置で、該端子を半導体集積回路に接続する必要がある場合にも、実装密度を高めるために、半導体集積回路そのものを、同じ絶縁基板上にモノリシックに形成しようという試みがなされている。
近年、液晶ディスプレイやイメージセンサーというような絶縁基板上に多数の端子を有する装置で、該端子を半導体集積回路に接続する必要がある場合にも、実装密度を高めるために、半導体集積回路そのものを、同じ絶縁基板上にモノリシックに形成しようという試みがなされている。
周辺駆動回路一体型のアクティブマトリクス型の液晶ディスプレイにおいては、マトリクス回路等に用いるＴＦＴとシフトレジスタ等の論理回路を構成するＴＦＴとが必要とされる。
特に、論理回路には、Ｎチャネル型のＴＦＴと、Ｐチャネル型のＴＦＴとが必要とされる。
しかし、Ｐチャネル型のＴＦＴは、半導体被膜にアモルファス材料を使用するアモルファスＴＦＴでは得られない。従ってアモルファス材料を用いるＴＦＴ−ＬＣＤでは、論理回路を一体化する構造は採用されていなかった。
最近になってようやくアモルファス半導体被膜を熱アニールし、結晶化することによって、Ｐチャネル型のＴＦＴを形成することができるようになった。
Ｐチャネル型のＴＦＴは、半導体領域において、正電荷を運ぶホールが、電子に比べて半導体膜の中を動きにくいため、Ｎチャネル型のＴＦＴに比べ移動度は劣るが、ホットキャリアの注入現象がほとんどなく、劣化しにくいという優れた特徴を有している。
現在、このＰチャネル型のＴＦＴを用いた周辺回路内蔵一体化液晶パネルにおいて、図１のように論理回路等が同一工程で作製されている。
一般に、ＴＦＴにおける半導体領域は、ドレイン領域１０１、チャネル形成領域１０２、ソ─ス領域１０３に分けられる。
図１のＰチャネル型のＴＦＴとＮチャネル型のＴＦＴのゲイト絶縁膜１０９の厚さは、同一工程で作製されているため、均一の膜厚を有している。
前記ゲイト絶縁膜１０９上には、酸化膜１１１で覆われたゲイト電極１１０が形成されている。その上には、層間絶縁膜１１２が形成され、コンタクトホ─ル形成後、論理回路用の電極・配線、マトリクス回路の電極・配線を有する。
そして、ポリイミド樹脂膜１１６を形成し、遮光膜１１７を形成する。さらに再びポリイミド樹脂膜１１８を形成し、硬化させる。
その後、液晶材料に電界を印加するためのＩＴＯ膜１１９を形成する。
従来の論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路を図１に示す。
特に、論理回路には、Ｎチャネル型のＴＦＴと、Ｐチャネル型のＴＦＴとが必要とされる。
しかし、Ｐチャネル型のＴＦＴは、半導体被膜にアモルファス材料を使用するアモルファスＴＦＴでは得られない。従ってアモルファス材料を用いるＴＦＴ−ＬＣＤでは、論理回路を一体化する構造は採用されていなかった。
最近になってようやくアモルファス半導体被膜を熱アニールし、結晶化することによって、Ｐチャネル型のＴＦＴを形成することができるようになった。
Ｐチャネル型のＴＦＴは、半導体領域において、正電荷を運ぶホールが、電子に比べて半導体膜の中を動きにくいため、Ｎチャネル型のＴＦＴに比べ移動度は劣るが、ホットキャリアの注入現象がほとんどなく、劣化しにくいという優れた特徴を有している。
現在、このＰチャネル型のＴＦＴを用いた周辺回路内蔵一体化液晶パネルにおいて、図１のように論理回路等が同一工程で作製されている。
一般に、ＴＦＴにおける半導体領域は、ドレイン領域１０１、チャネル形成領域１０２、ソ─ス領域１０３に分けられる。
図１のＰチャネル型のＴＦＴとＮチャネル型のＴＦＴのゲイト絶縁膜１０９の厚さは、同一工程で作製されているため、均一の膜厚を有している。
前記ゲイト絶縁膜１０９上には、酸化膜１１１で覆われたゲイト電極１１０が形成されている。その上には、層間絶縁膜１１２が形成され、コンタクトホ─ル形成後、論理回路用の電極・配線、マトリクス回路の電極・配線を有する。
そして、ポリイミド樹脂膜１１６を形成し、遮光膜１１７を形成する。さらに再びポリイミド樹脂膜１１８を形成し、硬化させる。
その後、液晶材料に電界を印加するためのＩＴＯ膜１１９を形成する。
従来の論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路を図１に示す。
しかしながら、アクティブマトリクスとその周辺駆動回路をモノリシックに形成されたデバイスを作製するために、論理回路等にＰチャネル型のＴＦＴと同一工程でＮチャネル型のＴＦＴを作製することは、下記に示したような問題点を引き起こしていた。
Ｐチャネル型のＴＦＴと同一工程でＮチャネル型のＴＦＴを作製した場合、Ｎチャネル型のＴＦＴは、Ｐチャネル型のＴＦＴに比べ２〜３倍の電子移動度を有し動作速度は速いが、ドレイン領域の電界によるホットキャリア注入現象により、ゲイト電極とチャネル形成領域の間のゲイト絶縁膜に劣化が起こる。この劣化が、信号の変形をまねき、デバイスの動作不良や、動作不能等を引き起こす主な原因となっている。
このようなキャリア注入による劣化等を防止するには印加駆動電圧を下げるか、ゲイト絶縁膜を厚くすることが考えられる。
しかし、印加駆動電圧を下げると動作速度が下がり、ゲイト絶縁膜を厚くすると同一工程をとっているため、Ｎチャネル型のＴＦＴのゲイト絶縁膜だけでなく、Ｐチャネル型のＴＦＴのゲイト絶縁膜も厚くなる。
そのため、Ｎチャネル半導体領域のキャリア注入による劣化は防止できるが、Ｐチャネル半導体領域において、ホールが電子に比べて半導体膜の中を動きにくいため、動作速度が低下する。
動作速度を維持するためには、印加駆動電圧を上げなければならないので、消費電力が増大してしまう。
このように、Ｐチャネル型のＴＦＴのゲイト絶縁膜を厚くすることは、不利である。
逆にゲイト絶縁膜を薄くすると、Ｐチャネル型のＴＦＴの劣化しない優れた特性を生かすことができ、さらに高速動作を可能とするが、Ｎチャネル型のＴＦＴにホットキャリアによる劣化が生じる。
本発明はこのような困難な課題に対して解答を与えんとするものである。
本発明の構成は、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを有する半導体集積回路において、Ｎチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域を有する結晶性シリコン膜と、結晶性シリコン膜を覆って形成された酸化珪素膜からなる第１のゲイト絶縁膜と、第１のゲイト絶縁膜上に形成された窒化珪素膜からなる第２のゲイト絶縁膜と、第１および第２のゲイト絶縁膜を介してチャネル領域上にテーパー状に形成されたゲイト電極と、第１のゲイト絶縁膜、第２のゲイト絶縁膜およびゲイト電極を覆って形成された層間絶縁膜と、を有し、第２のゲイト絶縁膜は、ゲイト電極の端よりも延びており、第１のゲイト絶縁膜は、第２のゲイト絶縁膜の端よりも延びており、層間絶縁膜は、ゲイト電極の端よりも延びている第２のゲイト絶縁膜の上面および第２のゲイト絶縁膜の端よりも延びている第１のゲイト絶縁膜の上面と接することを特徴とする。
本発明の第１は、少なくとも１つのＰチャネル型の薄膜トランジスタと少なくとも１つのＮチャネル型の薄膜トランジスタを有する論理回路において、少なくともゲイト電極と接している前記Ｎチャネル型の薄膜トランジスタのゲイト絶縁膜５００ｂ（図５）の厚さが、ゲイト電極と接している前記Ｐチャネル型の薄膜トランジスタのゲイト絶縁膜５００ａの厚さよりも厚いことを特徴とする半導体集積回路である。
本発明の第１は、少なくとも１つのＰチャネル型の薄膜トランジスタと少なくとも１つのＮチャネル型の薄膜トランジスタを有する論理回路において、少なくともゲイト電極と接している前記Ｎチャネル型の薄膜トランジスタのゲイト絶縁膜５００ｂ（図５）の厚さが、ゲイト電極と接している前記Ｐチャネル型の薄膜トランジスタのゲイト絶縁膜５００ａの厚さよりも厚いことを特徴とする半導体集積回路である。
高速動作を優先する論理回路のＮチャネル型の薄膜トランジスタのゲイト絶縁膜厚さをＰチャネル型の薄膜トランジスタのゲイト絶縁膜厚さよりも厚くすることで、Ｐチャネル型のＴＦＴの優れた特性を有し、且つ、Ｎチャネル型のＴＦＴの劣化を防止することを特徴とする。
すなわち、Ｐチャネル型のＴＦＴの劣化しない等の優れた特性を生かすため、論理回路等におけるＰチャネル型ＴＦＴのゲイト電極とチャネル形成領域の間のゲイト絶縁膜を薄くすることで、高速駆動動作を可能とする。
さらに、図５のようにマトリクス回路のＮチャネル型のＴＦＴのゲイト電極とチャネル形成領域との間のゲイト絶縁膜５００ｃを厚くすることでキャリア注入現象による劣化を防止することができる。
第一の発明において、論理回路は、劣化防止を優先する構造を持ったＮチャネル型の薄膜トランジスタと高速動作を優先する構造を持ったＰチャネル型の薄膜トランジスタで構成され、前記Ｎチャネル型の薄膜トランジスタと前記Ｐチャネル型の薄膜トランジスタが、互いに動作を補い合うようなＣＭＯＳの構造を持った集積回路であることを特徴とする半導体集積回路である。
本発明の第２は、図１１のように、高速動作を優先する回路を構成している薄膜トランジスタの少なくとも１つのゲイト絶縁膜を第１の絶縁層１１１４とするとき、劣化防止を優先する回路を構成している薄膜トランジスタの少なくとも１つのゲイト絶縁膜は、第１のゲイト絶縁層を覆って、第１の絶縁層と同一、もしくは異なるプロセスで形成された第２の絶縁層１１１５との二層構造をチャネル形成領域上に形成することを特徴とする半導体集積回路である。二層構造とした場合、エッチングレート又はエッチャントの異なる絶縁材料を用い、エッチングレートの速い層のみをエッチングすることで、所定部分のみ膜厚の厚いゲイト絶縁膜と膜厚の薄いゲイト絶縁膜を形成する。
上記第１の発明において、劣化防止を優先する回路の薄膜トランジスタはゲイト絶縁膜の厚さの違いを利用して形成された低濃度不純物領域を有せしめてもよい。かくするとさらに劣化の防止及び高耐圧が得られる。
また、上記第２の発明において、図１１のように、第１の絶縁層と第２の絶縁層とは、その化学的組成を異ならせてもよい。本実施例図９のように、二層構造の一層１１１４をＳｉＯ２ 、もう一層１１１５をＳｉＮＸ のように異なる材料で絶縁層を形成する。
また、上記第２の発明において、図１１のように、第１の絶縁層と第２の絶縁層とは、その化学的組成を異ならせてもよい。本実施例図９のように、二層構造の一層１１１４をＳｉＯ２ 、もう一層１１１５をＳｉＮＸ のように異なる材料で絶縁層を形成する。
かくするとエッチングする際に、エッチング装置の計器から第一ゲイト絶縁膜である窒化珪素膜が除去されたことが容易に判断できるので、第一ゲイト絶縁膜を選択的にエッチングする上で有利である。
さらに、第１または、第２のゲイト絶縁層を熱酸化法により、成膜することで、不純物の少ない良質の絶縁膜が得られる。
本発明の第１の発明において、論理回路のＮチャネル型薄膜トランジスタのゲイト電極とチャネル形成領域の間のゲイト絶縁膜の厚さが論理回路のＰチャネル型薄膜トランジスタのゲイト電極とチャネル形成領域との間のゲイト絶縁膜の厚さの１２０％以上であることを特徴とする半導体集積回路である。
本発明人の研究では、Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜トランジスタが高速動作を保ち、且つ、劣化が防ぐためには、論理回路のＮチャネル型薄膜トランジスタのゲイト電極とチャネル形成領域の間のゲイト絶縁膜の厚さＴｎを論理回路のＰチャネル型薄膜トランジスタのゲイト電極とチャネル形成領域との間のゲイト絶縁膜の厚さＴｐで割った値Ｔｎ／Ｔｐを、１．２〜２．０の範囲にすることが必要であることが実験経験上明らかになっている。
また、本発明の半導体集積回路を作製する方法に関しては、以下のような発明がある。本発明の第３は以下の工程を有する。
（１）劣化防止を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程。
（２）前記両薄膜半導体領域を覆って第１の絶縁層を形成する工程。
（３）前記第１の絶縁層を覆って第２の絶縁層を形成する工程。
（４）前記第２の絶縁層を選択的に除去して、少なくとも高速動作を優先する論理回路の薄膜トランジスタの少なくとも１つを構成する半導体領域を覆う絶縁層を第１の絶縁層のみとする工程。
本発明の第４は以下の工程を有する。
（１）高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程。
（２）前記両薄膜半導体領域を覆って第１の絶縁層を形成する工程。
（３）劣化防止を優先する回路の薄膜トランジスタのチャネル形成領域上の前記第１の絶縁層以外を除去する工程。
（４）前記高速動作を優先する論理回路の薄膜トランジスタは、少なくとも１つを構成するチャネル形成領域を覆う絶縁層を第２の絶縁層のみとする工程。
（５）前記第１の絶縁層を覆って第２の絶縁層を形成し、少なくとも劣化防止を優先する回路の薄膜トランジスタの少なくとも１つを構成するチャネル形成領域を覆う絶縁層のみを二層構造とする工程。
（１）高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程。
（２）前記両薄膜半導体領域を覆って第１の絶縁層を形成する工程。
（３）劣化防止を優先する回路の薄膜トランジスタのチャネル形成領域上の前記第１の絶縁層以外を除去する工程。
（４）前記高速動作を優先する論理回路の薄膜トランジスタは、少なくとも１つを構成するチャネル形成領域を覆う絶縁層を第２の絶縁層のみとする工程。
（５）前記第１の絶縁層を覆って第２の絶縁層を形成し、少なくとも劣化防止を優先する回路の薄膜トランジスタの少なくとも１つを構成するチャネル形成領域を覆う絶縁層のみを二層構造とする工程。
本発明の第５は、以下の工程を有する。
（１）論理回路のＮチャネル型薄膜トランジスタとＰチャネル型薄膜トランジスタにおいて、同一工程による概略同じ厚さの第１の絶縁層を形成する工程。
（２）Ｎチャネル型薄膜トランジスタの所定の部分に、前記第１の絶縁層を含む、より厚い絶縁層を形成する工程。
（３）Ｐチャネル型薄膜トランジスタには、第１の絶縁層上に、
Ｎチャネル型薄膜トランジスタには、前記第１の絶縁層を含む、より厚い絶縁層上に、 ゲイト電極を形成し、酸化膜で覆う工程。
（４）１回のド─ピングを行うことによって、
論理回路のＰチャネル型薄膜トランジスタの絶縁層と概略同じ厚さのＮチャネル型薄膜トランジスタの第１の絶縁層下部に、高濃度不純物領域を形成し、
ゲイト電極より伸長している前記第１の絶縁層を含む、より厚い絶縁層下部に、低濃度不純物領域を形成し、
ゲイト電極下部の前記第１の絶縁層を含む、より厚い絶縁層と接している半導体領域には、チャネル領域を形成する工程。
（１）論理回路のＮチャネル型薄膜トランジスタとＰチャネル型薄膜トランジスタにおいて、同一工程による概略同じ厚さの第１の絶縁層を形成する工程。
（２）Ｎチャネル型薄膜トランジスタの所定の部分に、前記第１の絶縁層を含む、より厚い絶縁層を形成する工程。
（３）Ｐチャネル型薄膜トランジスタには、第１の絶縁層上に、
Ｎチャネル型薄膜トランジスタには、前記第１の絶縁層を含む、より厚い絶縁層上に、 ゲイト電極を形成し、酸化膜で覆う工程。
（４）１回のド─ピングを行うことによって、
論理回路のＰチャネル型薄膜トランジスタの絶縁層と概略同じ厚さのＮチャネル型薄膜トランジスタの第１の絶縁層下部に、高濃度不純物領域を形成し、
ゲイト電極より伸長している前記第１の絶縁層を含む、より厚い絶縁層下部に、低濃度不純物領域を形成し、
ゲイト電極下部の前記第１の絶縁層を含む、より厚い絶縁層と接している半導体領域には、チャネル領域を形成する工程。
上記工程により、図５のように、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタを有する論理回路において、
Ｐチャネル型の薄膜トランジスタの高濃度不純物領域５０４ａと、Ｎチャネル型の薄膜トランジスタの高濃度不純物領域５０４ｂは、第１絶縁層５００と概略同じ厚さの絶縁層と接している構造と、
Ｎチャネル型の薄膜トランジスタの高濃度不純物領域５０４ｂと隣接して形成された低濃度不純物領域５０５は、第１絶縁膜５００を含む、より厚い絶縁膜５００ｂと接している構造と、
前記低濃度不純物領域と隣接して形成されたチャネル領域上部には、前記第１絶縁膜５００を含む、より厚い絶縁層５００ｂと、さらに該絶縁層上に、ゲイト電極５０３が存在する構造とを有する半導体集積回路が得られる。
また、論理回路におけるコンタクト形成領域の絶縁層５００ｄは、第１絶縁層５００と概略同じ厚さである。
Ｐチャネル型の薄膜トランジスタの高濃度不純物領域５０４ａと、Ｎチャネル型の薄膜トランジスタの高濃度不純物領域５０４ｂは、第１絶縁層５００と概略同じ厚さの絶縁層と接している構造と、
Ｎチャネル型の薄膜トランジスタの高濃度不純物領域５０４ｂと隣接して形成された低濃度不純物領域５０５は、第１絶縁膜５００を含む、より厚い絶縁膜５００ｂと接している構造と、
前記低濃度不純物領域と隣接して形成されたチャネル領域上部には、前記第１絶縁膜５００を含む、より厚い絶縁層５００ｂと、さらに該絶縁層上に、ゲイト電極５０３が存在する構造とを有する半導体集積回路が得られる。
また、論理回路におけるコンタクト形成領域の絶縁層５００ｄは、第１絶縁層５００と概略同じ厚さである。
かくすることにより高速動作の要求される回路（例えば、モノリシック型アクティブマトリクス回路の論理回路のＰ型薄膜半導体領域）と劣化防止及び高耐圧の要求される回路（例えば、モノリシック型アクティブマトリクス回路の論理回路のＮ型薄膜半導体領域や、マトリクス回路のＮ型薄膜半導体領域）とでゲイト絶縁膜の厚さを変えることができる。
また、ゲイト絶縁膜の厚さを、厚くすることでホットキャリアによる劣化を防ぎ、付け加えて、低濃度領域と高濃度領域を形成することで、半導体領域における局所的な高電界の形成による劣化を防ぐことができる。
さらに、１回のド─ピングにより、低濃度領域と高濃度領域を形成でき、工程が簡略化できる。
その結果、モノリシック型アクティブマトリクス回路に関しては、本発明の目的とする信頼性のよい低電圧駆動・高速動作の論理回路と高耐圧のマトリクス回路とを同一基板上に得ることができる。なお、論理回路として、各種メモリーや演算装置をも同一基板上に設けた半導体集積回路にも本発明は応用できる。以下に実施例を用いて、より詳細に本発明を説明する。
本発明によって、上記実施例に示した如く、Ｎチャネル型ＴＦＴにおけるチャネル形成領域と接する絶縁膜のみを厚くすることで、同一基板上に低電圧で高速動作が可能なＰチャネル型ＴＦＴと劣化防止を優先するＮチャネル型ＴＦＴを同一基板上に形成することができた。
また、絶縁膜の厚さの違いを利用して、一回のド─ピングで、高濃度不純物領域と低濃度不純物領域を形成することができ、工程を簡略化することができる。 さらに、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
そして、ゲイト絶縁膜の厚さを、厚くすることでホットキャリアによる劣化を防ぎ、付け加えて、低濃度領域と高濃度領域を形成することで、半導体領域における局所的な高電界の形成による劣化を防ぐことができる。
また、絶縁膜の厚さの違いを利用して、一回のド─ピングで、高濃度不純物領域と低濃度不純物領域を形成することができ、工程を簡略化することができる。 さらに、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
そして、ゲイト絶縁膜の厚さを、厚くすることでホットキャリアによる劣化を防ぎ、付け加えて、低濃度領域と高濃度領域を形成することで、半導体領域における局所的な高電界の形成による劣化を防ぐことができる。
従来の問題点である劣化の原因は、ゲイト絶縁膜とゲイト電極とが接している部分に過剰電界がかかり、ホットキャリア注入現象が起こることである。
本願は、これを解決すべくゲイト絶縁膜の膜厚の決定をする。
まず、ゲイト電極にかかる電圧をゲイト絶縁膜の膜厚で割った値をゲイト絶縁膜にかかる電界の強さとする。
その電界の強さが１．０ＭＶ／ｃｍ〜１．５ＭＶ／ｃｍとなるよう膜厚を調整することで、劣化防止及び高耐圧とすることができる。
また、上記のように調整したゲイト絶縁膜の厚い膜厚の形成領域は、少なくともＩ型半導体であるチャネル形成領域上に形成すればよい。
さらに、コンタクト形成領域において、層間絶縁膜とゲイト絶縁膜の厚さを概略均一とする工程を加えることが好ましい。
これらを液晶ディスプレイに応用した場合には、全体として信頼性及び消費電力、特性の改善が図られる。
本願は、これを解決すべくゲイト絶縁膜の膜厚の決定をする。
まず、ゲイト電極にかかる電圧をゲイト絶縁膜の膜厚で割った値をゲイト絶縁膜にかかる電界の強さとする。
その電界の強さが１．０ＭＶ／ｃｍ〜１．５ＭＶ／ｃｍとなるよう膜厚を調整することで、劣化防止及び高耐圧とすることができる。
また、上記のように調整したゲイト絶縁膜の厚い膜厚の形成領域は、少なくともＩ型半導体であるチャネル形成領域上に形成すればよい。
さらに、コンタクト形成領域において、層間絶縁膜とゲイト絶縁膜の厚さを概略均一とする工程を加えることが好ましい。
これらを液晶ディスプレイに応用した場合には、全体として信頼性及び消費電力、特性の改善が図られる。
このように、本発明は、工業的価値が大きな発明であるが、特に大面積基板上にＴＦＴを形成し、これをアクティブマトリクスやドライバ─回路、ＣＰＵ、メモリ─に利用して、オンボ─ドの超薄型パソコン、携帯端末とした場合には、その利用分野は限り無く拡大し、新たな産業を形成するに十分たる資質を有する。
図２〜図５に本実施例の作製工程に沿った半導体装置の断面図を示す。まず、ガラス基板２０１に厚さ２０００Åの酸化珪素の下地膜（図示せず）を形成する。
その後、酸化珪素の下地膜上に厚さ３００Å〜５００Å、本実施例では、厚さ５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域２０２、Ｎチャネル型ＴＦＴ用の島状領域２０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域２０４を形成する。（図２〔ａ〕）
その後、酸化珪素の下地膜上に厚さ３００Å〜５００Å、本実施例では、厚さ５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域２０２、Ｎチャネル型ＴＦＴ用の島状領域２０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域２０４を形成する。（図２〔ａ〕）
さらにプラズマＣＶＤ法によって厚さ１５００Å〜２０００Å、本実施例では厚さ１５００Åの酸化珪素膜２０５をゲイト絶縁膜として、全面に堆積する。（図２〔ｂ〕）
次に、レジスト４０９をマスクとして用いて（図２〔ｃ〕）、論理回路のＮチャネル型ＴＦＴのチャネル形成領域近傍とマトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域近傍とに接するゲイト絶縁膜以外をエッチングし、薄膜化する。そのエッチング法としては、ドライエッチング法を用いることも可能であるが、チャネル部分の絶縁膜が損傷する可能性があるため、ウェット法が好ましい。そのエッチャントとしてはフッ酸水溶液（ＨＦ：Ｈ２ Ｏ＝１：１００）を用いる。
ここでは、形成されたゲイト絶縁膜の内厚さ１０００Å〜１２００Å、本実施例では、厚さ１２００Åのゲイト絶縁膜５００を残してエッチングする。その後、レジスト４０９を除去する。
かくして、周辺論理回路のＰチャネル型ＴＦＴのチャネル形成領域に膜厚１２００Åの薄い第１のゲイト絶縁膜５００ａ、前記ゲイト絶縁膜と比較して１２５％厚い１５００Åの第１のゲイト絶縁膜を、周辺論理回路のＮチャネル型ＴＦＴのチャネル形成領域５００ｂとマトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域５００ｃに形成する。（図２〔ｄ〕）
また、コンタクト形成領域付近のゲイト絶縁膜５００ｄの厚さを均一にすることはコンタクト形成時において有利である。
ここでは、形成されたゲイト絶縁膜の内厚さ１０００Å〜１２００Å、本実施例では、厚さ１２００Åのゲイト絶縁膜５００を残してエッチングする。その後、レジスト４０９を除去する。
かくして、周辺論理回路のＰチャネル型ＴＦＴのチャネル形成領域に膜厚１２００Åの薄い第１のゲイト絶縁膜５００ａ、前記ゲイト絶縁膜と比較して１２５％厚い１５００Åの第１のゲイト絶縁膜を、周辺論理回路のＮチャネル型ＴＦＴのチャネル形成領域５００ｂとマトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域５００ｃに形成する。（図２〔ｄ〕）
また、コンタクト形成領域付近のゲイト絶縁膜５００ｄの厚さを均一にすることはコンタクト形成時において有利である。
引き続いて、スパッタリング法によって、厚さ４０００〜６０００Å、本実施例では、５０００Åのアルミニウム膜３０１を堆積し、いわゆるＭＯＳ構造を形成する。（図３〔ｅ〕）
ポーラス陽極酸化時にアルミが過剰に酸化されるのを防止するために、表面に薄い酸化アルミ膜３０２を形成する。（図３〔ｆ〕）
これにレジストをマスクとして用いてエッチングすることにより、テーパー状のゲイト配線パターンを形成する。その後、レジストを除去する。（図３〔ｇ〕）
次に、強酸系の溶液中でアルミ電極５０３を電極とし、陽極酸化することによりゲイト配線の側面に多孔質状（ポ─ラス状）の酸化アルミ膜３０４を成長させる。（図３〔ｈ〕）
次に、強酸系の溶液中でアルミ電極５０３を電極とし、陽極酸化することによりゲイト配線の側面に多孔質状（ポ─ラス状）の酸化アルミ膜３０４を成長させる。（図３〔ｈ〕）
次に、Ｐチャネル型ＴＦＴ全体にレジスト４０９を形成して、Ｎチャネル型ＴＦＴのみに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（燐）を注入する。ゲイト絶縁膜の厚さが異なることを利用して、ドーピングを行い、ゲイト絶縁膜の厚さの薄い部分と接している所には高濃度不純物領域５０４ａが形成される。
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域５０５が形成される。（図４〔ｉ〕）
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域５０５が形成される。（図４〔ｉ〕）
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
次に、Ｐチャネル型ＴＦＴ全体に形成されたレジスト４０９を除去し、今度はＮチャネル型ＴＦＴ全体にレジスト４０９を形成して、Ｐチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（ホウ素）を注入する。（図４〔ｊ〕）
次に、Ｐチャネル型ＴＦＴ全体に形成されたレジスト４０９を除去し、今度はＮチャネル型ＴＦＴ全体にレジスト４０９を形成して、Ｐチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（ホウ素）を注入する。（図４〔ｊ〕）
そして、Ｎチャネル型ＴＦＴ全体に形成されたレジストを除去し、不純物をレーザー活性化させた後、ＣＶＤ法によって厚さ３０００Å〜５０００Å、本実施例では、厚さ４０００Åの酸化珪素膜を層間絶縁膜４０７としてゲイト電極を覆うように形成する。（図４〔ｋ〕）
その後、レジストをマスクとして用いて、エッチングし、コンタクトホールを形成する。引き続いて、スパッタリング法によって、厚さ５００Å〜１０００Å、本実施例では、厚さ１０００Åのチタン膜５１９を形成する。
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム−シリコン膜５２０を形成し、再びチタン膜５２１を形成する。
その後、レジストをマスクに用いて、エッチングして、論理回路用の電極・配線、マトリクス回路の電極・配線を形成する。
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム−シリコン膜５２０を形成し、再びチタン膜５２１を形成する。
その後、レジストをマスクに用いて、エッチングして、論理回路用の電極・配線、マトリクス回路の電極・配線を形成する。
チタン膜とアルミニウム膜のエッチングにはそれぞれ異なるエッチャントを利用する。ここでは、チタン膜のエッチングにはアンモニア過水を用い、アルミニウム膜のエッチングにはアルミ混酸を用いる。
そして、レジストを除去した後、平坦化するために、ポリイミド樹脂をスピンコーティング法により、厚さ１．５μｍの樹脂膜５２２を形成し、熱を加えることで熱硬化させる。次に画素部のＴＦＴを光から保護するために厚さ３０００Å〜３５００Å、本実施例では、厚さ３０００Åのチタン膜を全面に形成する。
そのチタン膜にレジストを形成し、マスクとして用い、エッチングすることで、遮光膜５２３を形成する。さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜５２４を形成し、硬化させる。次にレジストをマスクとして用い、エッチングを行う。
その後、液晶材料に電界を印加するためのＩＴＯ膜５２５を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図５〔ｌ〕）
そのチタン膜にレジストを形成し、マスクとして用い、エッチングすることで、遮光膜５２３を形成する。さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜５２４を形成し、硬化させる。次にレジストをマスクとして用い、エッチングを行う。
その後、液晶材料に電界を印加するためのＩＴＯ膜５２５を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図５〔ｌ〕）
図６〜図１１に本実施例の作製工程に沿った半導体装置の断面図を示す。 まず、ガラス基板１１００に厚さ２０００Åの酸化珪素の下地膜（図示せず）を形成する。
次に、酸化珪素の下地膜上に厚さ３００Å〜５００Å、本実施例では、厚さ５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域６０２、Ｎチャネル型ＴＦＴ用の島状領域６０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域６０４を形成する。（図６〔ａ〕）
次に、酸化珪素の下地膜上に厚さ３００Å〜５００Å、本実施例では、厚さ５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域６０２、Ｎチャネル型ＴＦＴ用の島状領域６０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域６０４を形成する。（図６〔ａ〕）
さらにプラズマＣＶＤ法によって厚さ１０００Å〜１２００Å、本実施例では、厚さ１２００Åの酸化珪素膜を第１ゲイト絶縁膜１１１４として、全面に堆積する。（図６〔ｂ〕）
前記酸化珪素膜上にプラズマＣＶＤ法によって厚さ３００Å〜５００Å、本実施例では、厚さ３００Åの窒化珪素膜を第２ゲイト絶縁膜６０６として、全面に堆積する。（図６〔ｃ〕）
次に、レジスト６０９をＮチャネル型ＴＦＴのチャネル形成領域の上部の第２ゲイト絶縁膜に接して形成する。（図６〔ｄ〕）
その後、レジスト６０９に接している第２ゲイト絶縁膜以外をエッチングする。そのエッチング法としては、ドライエッチング法を用いることも可能であるが、チャネル部分が損傷する可能性があるため、ウェット法が好ましい。ウェット法のエッチャントとしてはフッ酸水溶液（ＨＦ：Ｈ２ Ｏ＝１：１００）を用いる。また、ドライエッチング法で行う場合は、プラズマドライエッチング法（５００Ｗ、ＣＦ４ ：Ｏ２ ＝３５：６５）により、行う。
ここでは、形成されたゲイト絶縁膜の内、第１ゲイト絶縁膜を残してエッチングする。第１ゲイト絶縁膜と第２ゲイト絶縁膜は、異なった膜質を有しているので、第２ゲイト絶縁膜がエッチングされたかが、装置の計器の変化で容易に判断でき、確実に第２ゲイト絶縁膜のみを除去することができる。
かくして、周辺論理回路のＰチャネル型ＴＦＴのチャネル形成領域に第１のゲイト絶縁膜１１１４、マトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域上部に第１と第２のゲイト絶縁膜１１１４、７０１と、周辺論理回路のＮチャネル型ＴＦＴのチャネル形成領域上部に第１と第２のゲイト絶縁膜１１１４、７０２を形成する。（図７〔ｅ〕）
ここでは、形成されたゲイト絶縁膜の内、第１ゲイト絶縁膜を残してエッチングする。第１ゲイト絶縁膜と第２ゲイト絶縁膜は、異なった膜質を有しているので、第２ゲイト絶縁膜がエッチングされたかが、装置の計器の変化で容易に判断でき、確実に第２ゲイト絶縁膜のみを除去することができる。
かくして、周辺論理回路のＰチャネル型ＴＦＴのチャネル形成領域に第１のゲイト絶縁膜１１１４、マトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域上部に第１と第２のゲイト絶縁膜１１１４、７０１と、周辺論理回路のＮチャネル型ＴＦＴのチャネル形成領域上部に第１と第２のゲイト絶縁膜１１１４、７０２を形成する。（図７〔ｅ〕）
引き続いて、スパッタリング法によって、厚さ４０００〜６０００Å、本実施例では、５０００Åのアルミニウム膜７０３を堆積し、いわゆるＭＯＳ構造を形成する。（図７〔ｆ〕）
次に、ポーラス陽極酸化時にアルミが過剰に酸化されるのを防止するために、表面に薄い酸化アルミ膜７０４を形成する。（図７〔ｇ〕）
その後、ゲイト電極上部のコンタクトホール形成領域にレジストをマスク６０９として形成する。（図８〔ｈ〕） そして、アルミニウム膜をエッチングすることにより、テーパー状のゲイト配線パタ─ンを形成する。（図８〔ｉ〕）
次に、強酸系の溶液中でアルミ電極を電極とし、陽極酸化することでゲイト電極の側面のみに多孔質状（ポ─ラス状）の酸化アルミ膜１１１７を成長させる。（図８〔ｊ〕）
そして、Ｐチャネル型ＴＦＴ全体にレジスト６０９をマスクとして用いて、Ｎチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（燐）を注入する。ゲイト絶縁膜の厚さが異なっているので、厚さの薄いゲイト絶縁膜と接している所には高濃度不純物領域１１０４、１１０８、１１０９、１１１３が形成される。
一方、第２のゲイト絶縁膜の下部の厚さの厚い所には、低濃度不純物領域１１０５、１１０７、１１１０、１１１２が形成される。（図９〔ｋ〕）
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
一方、第２のゲイト絶縁膜の下部の厚さの厚い所には、低濃度不純物領域１１０５、１１０７、１１１０、１１１２が形成される。（図９〔ｋ〕）
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
次に、Ｐチャネル型ＴＦＴ全体に形成されたレジスト６０９を除去し、今度はＮチャネル型ＴＦＴ全体にレジスト６０９を形成し、Ｐチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（ホウ素）を注入する。（図９〔ｌ〕）
その後、レジスト６０９を除去する。
その後、レジスト６０９を除去する。
かくして、論理回路のＮチャネル型ＴＦＴにおいて、ソ─ス側高濃度領域１１０８からチャネル領域１１０６へ向かう方向において、不純物濃度の分布が低くなるような構造が得られる。即ち、ソ─ス側高濃度領域１１０８とチャネル領域１１０６の間に低不純物領域１１０７が形成される。また同様に、ドレイン側高濃度領域１１０４とチャネル領域１１０６の間に低不純物領域１１０５が形成される。（図９〔ｍ〕）
そして、不純物をレ─ザ─活性化させた後、ＣＶＤ法によって厚さ３０００Å〜５０００Å、本実施例では、厚さ４０００Åの酸化珪素膜を層間絶縁膜１１１８としてゲイト電極を覆うように形成し（図９〔ｎ〕）、レジスト６０９をマスクとして用いて、エッチングし、コンタクトホールを形成する。（図１０〔ｏ〕）
引き続いて、スパッタリング法によって、厚さ５００Å〜１０００Å、本実施例では、厚さ１０００Åのチタン膜１１１９を形成する。
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム膜１１２０を形成し、再びチタン膜１１２１を形成する。（図１０〔ｐ〕）
その後、レジスト６０９を用いて、エッチングして、論理回路用の電極・配線とマトリクス回路の電極・配線のパタ─ンを形成する。（図１０〔ｑ〕）
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム膜１１２０を形成し、再びチタン膜１１２１を形成する。（図１０〔ｐ〕）
その後、レジスト６０９を用いて、エッチングして、論理回路用の電極・配線とマトリクス回路の電極・配線のパタ─ンを形成する。（図１０〔ｑ〕）
そして、レジスト６０９を除去した後、平坦化するために、ポリイミド樹脂をスピンコーティング法により、厚さ１．５μｍの樹脂膜１１２２を形成し、熱を加えることで熱硬化させる。次に画素部のＴＦＴを光から保護するために厚さ３０００Å〜３５００Å、本実施例では、厚さ３０００Åのチタン膜を形成する。そのチタン膜にレジストをマスクとして用い、エッチングして、遮光膜１１２３を形成する。
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜１１２４を形成し、硬化させる。次にレジストをマスクとして用いて、エッチングを行い、その後、液晶材料に電界を印加するためのＩＴＯでなる画素電極１１２５を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図１１〔ｒ〕）
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜１１２４を形成し、硬化させる。次にレジストをマスクとして用いて、エッチングを行い、その後、液晶材料に電界を印加するためのＩＴＯでなる画素電極１１２５を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図１１〔ｒ〕）
図１２〜図１５に本実施例の作製工程の断面図を示す。
まず、基板（石英）１２０１上に厚さ６００Åの真性（Ｉ型）の結晶性シリコン膜を堆積する。そして、シリコン膜を島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域１２０２、論理回路のＮチャネル型ＴＦＴ用の島状領域１２０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域１２０４を形成する。（図１２（ａ））
さらに、熱酸化法によって厚さ５００Åの酸化珪素膜１２０５を全面に堆積する。（図１２（ｂ））
まず、基板（石英）１２０１上に厚さ６００Åの真性（Ｉ型）の結晶性シリコン膜を堆積する。そして、シリコン膜を島状に分離し、論理回路のＰチャネル型ＴＦＴ用の島状領域１２０２、論理回路のＮチャネル型ＴＦＴ用の島状領域１２０３とマトリクス回路のＮチャネル型ＴＦＴ用の島状領域１２０４を形成する。（図１２（ａ））
さらに、熱酸化法によって厚さ５００Åの酸化珪素膜１２０５を全面に堆積する。（図１２（ｂ））
次に、周辺回路のＮチャネル型ＴＦＴのチャネル形成領域とマトリクス回路のＮチャネル型ＴＦＴのチャネル形成領域のゲイト絶縁膜以外の酸化珪素膜をレジストをマスクとして用いて、エッチングする。（図１２（ｃ））
続いて、９５０℃でさらに熱酸化をおこない、シリコン領域表面に酸化珪素のゲイト絶縁膜１３０１を形成する。この際、シリコン層が露出した状態で熱酸化された論理回路におけるＰチャネル型ＴＦＴのチャネル形成領域では、酸化珪素の厚さが４００Åとなるようにする。（図１３（ｄ））
引き続いて、スパッタリング法によって、厚さ４０００Åのアルミニウム膜を堆積し、これをエッチングして、テーパー状のゲイト電極を形成する。さらに、レジストをマスクとして用い、強酸系の溶液中で陽極酸化することによりゲイト配線の側面に酸化アルミ膜１３０３を成長させる。（図１３〔ｅ〕）
次に、Ｐチャネル型ＴＦＴ全体にレジスト１３０９を形成して、Ｎチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（燐）を注入する。ゲイト絶縁膜の厚さが異なることを利用して、ドーピングを行い、ゲイト絶縁膜の厚さの薄い部分と接している所には高濃度不純物領域１３０５が形成される。
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域１３０６が形成される。（図１３〔ｆ〕）
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域１３０６が形成される。（図１３〔ｆ〕）
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
次に、Ｐチャネル型ＴＦＴ全体に形成されたレジストを除去し、今度はＮチャネル型ＴＦＴ全体にレジスト１３０９を形成して、Ｐチャネル型ＴＦＴに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物（ホウ素）を注入する。（図１４〔ｇ〕）
かくして、周辺論理回路のＰチャネル型ＴＦＴの高濃度不純物領域１４０４、と、Ｎチャネル型ＴＦＴの高濃度不純物領域１３０５と低濃度不純物領域１３０６を形成する。
（図１４〔ｈ〕）
かくして、周辺論理回路のＰチャネル型ＴＦＴの高濃度不純物領域１４０４、と、Ｎチャネル型ＴＦＴの高濃度不純物領域１３０５と低濃度不純物領域１３０６を形成する。
（図１４〔ｈ〕）
不純物を活性化させた後、厚さ６０００Åの酸化珪素を層間絶縁膜１４０１としてゲイト電極を覆うように形成し（図１４〔ｉ〕）、これにコンタクトホールを形成する。
引き続いて、スパッタリング法によって、厚さ５００Å〜１０００Å、本実施例では、厚さ１０００Åのチタン膜１５０２を形成する。
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム膜１５０３を形成し、再びチタン膜１５０４を形成した後、エッチングによって、論理回路用の電極・配線とマトリクス回路の電極・配線を形成する。
引き続いて、スパッタリング法によって、厚さ５００Å〜１０００Å、本実施例では、厚さ１０００Åのチタン膜１５０２を形成する。
次に、厚さ２０００Å〜３０００Å、本実施例では、厚さ３０００Åのアルミニウム膜１５０３を形成し、再びチタン膜１５０４を形成した後、エッチングによって、論理回路用の電極・配線とマトリクス回路の電極・配線を形成する。
その後、平坦化するために、ポリイミド樹脂をスピンコーティング法により、厚さ１．５μｍの樹脂膜１５０５を形成し、熱を加えることで熱硬化させる。次に画素部のＴＦＴを光から保護するために厚さ３０００Å〜３５００Å、本実施例では、厚さ３０００Åのチタン膜を形成する。そのチタン膜をレジストをマスクとして用い、遮光膜１５０６を形成する。
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜１５０７を形成し、硬化させる。次にレジストをマスクとして用い、エッチングして、液晶材料に電界を印加するためのＩＴＯでなる画素電極１５０８を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図１５〔ｊ〕）
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ０．５μｍの樹脂膜１５０７を形成し、硬化させる。次にレジストをマスクとして用い、エッチングして、液晶材料に電界を印加するためのＩＴＯでなる画素電極１５０８を形成する。以上の工程によって、論理回路のＰチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴ、マトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路が完成する。（図１５〔ｊ〕）
１００ ガラス基板
１０１ Ｐ型のドレイン領域
１０２、１０６、１１１ チャネル形成領域
１０３ Ｐチャネル型のソ─ス領域
１０４ Ｎチャネル型のドレイン側高濃度不純物領域
１０５ Ｎチャネル型のドレイン側低濃度不純物領域
１０７ Ｎチャネル型のソ─ス側低濃度不純物領域
１０８ Ｎチャネル型のソ─ス側高濃度不純物領域
１０９ ゲイト絶縁膜
１１０ アルミ電極
１１１ 酸化アルミ膜
１１２ 層間絶縁膜
１１３ チタン膜
１１４ アルミニウム膜
１１５ チタン膜
１１６ ポリイミド膜
１１７ 遮光膜
１１８ ポリイミド膜
１１９ 画素電極
２０１ ガラス基板
２０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
２０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
２０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
２０５ ゲイト絶縁膜
３０１ アルミニウム膜
３０２ 酸化アルミ
３０４ 陽極酸化アルミ
４０３ Ｐチャネル型のソ─ス領域
４０７ 層間絶縁膜
４０９ レジスト
５００ 第１ゲイト絶縁層
５００ａ 論理回路のＰ型チャネル形成領域近傍のゲイト絶縁層
５００ｂ 論理回路のＮ型チャネル形成領域近傍のゲイト絶縁層
５００ｃ 画素回路のＮ型チャネル形成領域近傍のゲイト絶縁層
５００ｄ コンタクト形成領域近傍のゲイト絶縁層
５０３ ゲイト電極
５０４ａ Ｎチャネル型の高濃度不純物領域
５０４ｂ Ｐチャネル型の高濃度不純物領域
５０５ Ｎチャネル型の低濃度不純物領域
５１９ チタン膜
５２０ アルミニウム膜
５２１ チタン膜
５２２ ポリイミド膜
５２３ 遮光膜
５２４ ポリイミド膜
５２５ 画素電極
６０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
６０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
６０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
６０６ 第２ゲイト絶縁膜
６０９ レジスト
７０１ 画素回路のＮチャネル型ＴＦＴ用の島状第２ゲイト絶縁膜
７０２ 論理回路のＮチャネル型ＴＦＴ用の島状第２ゲイト絶縁膜
７０３ アルミニウム膜
７０４ 酸化アルミ
１１００ ガラス基板
１１０１ 論理回路のＰチャネル型ＴＦＴのドレイン領域
１１０２ 論理回路のＰチャネル型ＴＦＴのチャネル形成領域
１１０３ 論理回路のＰチャネル型ＴＦＴのソ─ス領域
１１０４ 論理回路のＮチャネル型のドレイン側高濃度不純物領域
１１０５ 論理回路のＮチャネル型のドレイン側低濃度不純物領域
１１０６ 論理回路のチャネル形成領域
１１０７ 論理回路のＮチャネル型のソ─ス側低濃度不純物領域
１１０８ 論理回路のＮチャネル型のソ─ス側高濃度不純物領域
１１０９ 画素回路のＮチャネル型のドレイン側高濃度不純物領域
１１１０ 画素回路のＮチャネル型のドレイン側低濃度不純物領域
１１１１ 画素回路のチャネル形成領域
１１１２ 画素回路のＮチャネル型のソ─ス側低濃度不純物領域
１１１３ 画素回路のＮチャネル型のソ─ス側高濃度不純物領域
１１１４ 第１ゲイト絶縁膜
１１１５ 第２ゲイト絶縁膜
１１１６ アルミ電極
１１１７ 酸化アルミ膜
１１１８ 層間絶縁膜
１１１９ チタン膜
１１２０ アルミニウム膜
１１２１ チタン膜
１１２２ ポリイミド膜
１１２３ 遮光膜
１１２４ ポリイミド膜
１１２５ 画素電極
１２０１ 基板
１２０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
１２０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
１２０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
１２０５ 酸化珪素膜
１３０１ ゲイト絶縁膜
１３０２ ゲイト電極
１３０３ アルミ酸化膜
１３０４ 高濃度不純物領域
１３０５ 低濃度不純物領域
１３０９ レジスト
１４０１ 層間絶縁膜
１４０４ 論理回路のＰチャネル型ＴＦＴの高濃度不純物領域
１５０２ チタン膜
１５０３ アルミニウム膜
１５０４ チタン膜
１５０５ ポリイミド膜
１５０６ 遮光膜
１５０７ ポリイミド膜
１５０８ 画素電極
１０１ Ｐ型のドレイン領域
１０２、１０６、１１１ チャネル形成領域
１０３ Ｐチャネル型のソ─ス領域
１０４ Ｎチャネル型のドレイン側高濃度不純物領域
１０５ Ｎチャネル型のドレイン側低濃度不純物領域
１０７ Ｎチャネル型のソ─ス側低濃度不純物領域
１０８ Ｎチャネル型のソ─ス側高濃度不純物領域
１０９ ゲイト絶縁膜
１１０ アルミ電極
１１１ 酸化アルミ膜
１１２ 層間絶縁膜
１１３ チタン膜
１１４ アルミニウム膜
１１５ チタン膜
１１６ ポリイミド膜
１１７ 遮光膜
１１８ ポリイミド膜
１１９ 画素電極
２０１ ガラス基板
２０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
２０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
２０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
２０５ ゲイト絶縁膜
３０１ アルミニウム膜
３０２ 酸化アルミ
３０４ 陽極酸化アルミ
４０３ Ｐチャネル型のソ─ス領域
４０７ 層間絶縁膜
４０９ レジスト
５００ 第１ゲイト絶縁層
５００ａ 論理回路のＰ型チャネル形成領域近傍のゲイト絶縁層
５００ｂ 論理回路のＮ型チャネル形成領域近傍のゲイト絶縁層
５００ｃ 画素回路のＮ型チャネル形成領域近傍のゲイト絶縁層
５００ｄ コンタクト形成領域近傍のゲイト絶縁層
５０３ ゲイト電極
５０４ａ Ｎチャネル型の高濃度不純物領域
５０４ｂ Ｐチャネル型の高濃度不純物領域
５０５ Ｎチャネル型の低濃度不純物領域
５１９ チタン膜
５２０ アルミニウム膜
５２１ チタン膜
５２２ ポリイミド膜
５２３ 遮光膜
５２４ ポリイミド膜
５２５ 画素電極
６０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
６０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
６０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
６０６ 第２ゲイト絶縁膜
６０９ レジスト
７０１ 画素回路のＮチャネル型ＴＦＴ用の島状第２ゲイト絶縁膜
７０２ 論理回路のＮチャネル型ＴＦＴ用の島状第２ゲイト絶縁膜
７０３ アルミニウム膜
７０４ 酸化アルミ
１１００ ガラス基板
１１０１ 論理回路のＰチャネル型ＴＦＴのドレイン領域
１１０２ 論理回路のＰチャネル型ＴＦＴのチャネル形成領域
１１０３ 論理回路のＰチャネル型ＴＦＴのソ─ス領域
１１０４ 論理回路のＮチャネル型のドレイン側高濃度不純物領域
１１０５ 論理回路のＮチャネル型のドレイン側低濃度不純物領域
１１０６ 論理回路のチャネル形成領域
１１０７ 論理回路のＮチャネル型のソ─ス側低濃度不純物領域
１１０８ 論理回路のＮチャネル型のソ─ス側高濃度不純物領域
１１０９ 画素回路のＮチャネル型のドレイン側高濃度不純物領域
１１１０ 画素回路のＮチャネル型のドレイン側低濃度不純物領域
１１１１ 画素回路のチャネル形成領域
１１１２ 画素回路のＮチャネル型のソ─ス側低濃度不純物領域
１１１３ 画素回路のＮチャネル型のソ─ス側高濃度不純物領域
１１１４ 第１ゲイト絶縁膜
１１１５ 第２ゲイト絶縁膜
１１１６ アルミ電極
１１１７ 酸化アルミ膜
１１１８ 層間絶縁膜
１１１９ チタン膜
１１２０ アルミニウム膜
１１２１ チタン膜
１１２２ ポリイミド膜
１１２３ 遮光膜
１１２４ ポリイミド膜
１１２５ 画素電極
１２０１ 基板
１２０２ 論理回路のＰチャネル型ＴＦＴ用の島状シリコン領域
１２０３ 論理回路のＮチャネル型ＴＦＴ用の島状シリコン領域
１２０４ 画素回路のＮチャネル型ＴＦＴ用の島状シリコン領域
１２０５ 酸化珪素膜
１３０１ ゲイト絶縁膜
１３０２ ゲイト電極
１３０３ アルミ酸化膜
１３０４ 高濃度不純物領域
１３０５ 低濃度不純物領域
１３０９ レジスト
１４０１ 層間絶縁膜
１４０４ 論理回路のＰチャネル型ＴＦＴの高濃度不純物領域
１５０２ チタン膜
１５０３ アルミニウム膜
１５０４ チタン膜
１５０５ ポリイミド膜
１５０６ 遮光膜
１５０７ ポリイミド膜
１５０８ 画素電極
Claims (8)
- 同一基板上に、論理回路のＮチャネル型ＴＦＴ、論理回路のＰチャネル型ＴＦＴ、及びマトリクス回路のＮチャネル型ＴＦＴを有する半導体集積回路の作製方法であって、
前記基板上に結晶性シリコン膜を形成し、
前記結晶性シリコン膜を、前記論理回路のＮチャネル型ＴＦＴ用の第１の島状領域と、前記論理回路のＰチャネル型ＴＦＴ用の第２の島状領域と、前記マトリクス回路のＮチャネル型ＴＦＴ用の第３の島状領域とに分離し、
前記第１乃至第３の島状領域上に、酸化珪素膜からなる第１のゲイト絶縁膜を形成し、
前記第１のゲイト絶縁膜上に、窒化珪素膜からなる第２のゲイト絶縁膜を形成し、
前記第１の島状領域及び前記第３の島状領域に重なる前記第２のゲイト絶縁膜の一部を残して、前記第２のゲイト絶縁膜のみをウエット法により除去し、
前記第１の島状領域及び前記第３の島状領域上に前記第１のゲイト絶縁膜及び前記第２のゲイト絶縁膜を介して第１のゲイト電極及び第３のゲイト電極を形成し、前記第２の島状領域上に前記第１のゲイト絶縁膜のみを介して第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第３のゲイト電極をマスクとして、前記第１の島状領域及び前記第３の島状領域に一回の第１の不純物のドーピングによって、前記第１の島状領域及び前記第３の島状領域のそれぞれが前記第１のゲイト絶縁膜のみと重なる領域に第１の高濃度不純物領域を形成し、かつ、前記第１の島状領域及び前記第３の島状領域のそれぞれが前記第１のゲイト絶縁膜及び前記第２のゲイト絶縁膜の双方と重なる領域に第１の低濃度不純物領域を形成し、
前記第２のゲイト電極をマスクとして、前記第２の島状領域に第２の不純物のドーピングによって、第２の高濃度不純物領域を形成し、
前記第１乃至第３のゲイト電極上に層間絶縁膜を形成し、
前記第１のゲイト絶縁膜と前記第２のゲイト絶縁膜の膜厚は、前記第１の高濃度不純物領域、前記第２の高濃度不純物領域、及び前記第１の低濃度不純物領域それぞれの不純物の濃度を調整し、かつ、前記第１のゲイト絶縁膜と前記第２のゲイト絶縁膜とからなる前記論理回路のＮチャネル型ＴＦＴ及び前記マトリクス回路のＮチャネル型ＴＦＴのゲイト絶縁膜と、前記第１のゲイト絶縁膜からなる前記論理回路のＰチャネル型ＴＦＴのゲイト絶縁膜と、にかかる電界の強さが１．０ＭＶ／ｃｍ〜１．５ＭＶ／ｃｍとなるように調整することを特徴とする半導体集積回路の作製方法。 - 請求項１において、前記第１の高濃度不純物領域、前記第２の高濃度不純物領域、及び前記第１の低濃度不純物領域をレーザー活性化することを特徴とする半導体集積回路の作製方法。
- 請求項１又は２において、前記第１乃至第３のゲイト電極はテーパー状に形成することを特徴とする半導体集積回路の作製方法。
- 同一基板上に、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴを有する半導体集積回路の作製方法であって、
前記基板上に結晶性シリコン膜を形成し、
前記結晶性シリコン膜を、前記Ｎチャネル型ＴＦＴ用の第１の島状領域と、前記Ｐチャネル型ＴＦＴ用の第２の島状領域とに分離し、
前記第１及び第２の島状領域上に、酸化珪素膜からなる第１のゲイト絶縁膜を形成し、
前記第１のゲイト絶縁膜上に、窒化珪素膜からなる第２のゲイト絶縁膜を形成し、
前記第１の島状領域に重なる前記第２のゲイト絶縁膜の一部を残して、前記第２のゲイト絶縁膜のみをウエット法により除去し、
前記第１の島状領域上に前記第１のゲイト絶縁膜及び前記第２のゲイト絶縁膜を介して第１のゲイト電極を形成し、前記第２の島状領域上に前記第１のゲイト絶縁膜のみを介して第２のゲイト電極を形成し、
前記第１のゲイト電極をマスクとして、前記第１の島状領域に一回の第１の不純物のドーピングによって、前記第１の島状領域が前記第１のゲイト絶縁膜のみと重なる領域に第１の高濃度不純物領域を形成し、かつ、前記第１の島状領域が前記第１のゲイト絶縁膜及び前記第２のゲイト絶縁膜の双方と重なる領域に第１の低濃度不純物領域を形成し、
前記第２のゲイト電極をマスクとして、前記第２の島状領域に第２の不純物のドーピングによって、第２の高濃度不純物領域を形成し、
前記第１及び第２のゲイト電極上に層間絶縁膜を形成し、
前記第１のゲイト絶縁膜と前記第２のゲイト絶縁膜の膜厚は、前記第１の高濃度不純物領域、前記第２の高濃度不純物領域、及び前記第１の低濃度不純物領域それぞれの不純物の濃度を調整し、かつ、前記第１のゲイト絶縁膜と前記第２のゲイト絶縁膜とからなるＮチャネル型ＴＦＴのゲイト絶縁膜と、前記第１のゲイト絶縁膜からなる前記Ｐチャネル型ＴＦＴのゲイト絶縁膜と、にかかる電界の強さが１．０ＭＶ／ｃｍ〜１．５ＭＶ／ｃｍとなるように調整することを特徴とする半導体集積回路の作製方法。 - 請求項４において、前記第１の高濃度不純物領域、前記第２の高濃度不純物領域、及び前記第１の低濃度不純物領域をレーザー活性化することを特徴とする半導体集積回路の作製方法。
- 請求項４又は５において、前記第１のゲイト電極及び前記第２のゲイト電極はテーパー状に形成することを特徴とする半導体集積回路の作製方法。
- 請求項１乃至請求項６のいずれか一項において、前記第１のゲイト絶縁膜は、プラズマＣＶＤにより形成することを特徴とする半導体集積回路の作製方法。
- 請求項１乃至請求項７のいずれか一項において、前記第２のゲイト絶縁膜は、プラズマＣＶＤにより形成することを特徴とする半導体集積回路の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006136995A JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006136995A JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8299755A Division JPH10125928A (ja) | 1996-10-23 | 1996-10-23 | 半導体集積回路及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261692A JP2006261692A (ja) | 2006-09-28 |
| JP4584187B2 true JP4584187B2 (ja) | 2010-11-17 |
Family
ID=37100502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006136995A Expired - Fee Related JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4584187B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3369240B2 (ja) * | 1993-02-26 | 2003-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3474604B2 (ja) * | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
| JPH07131018A (ja) * | 1993-06-23 | 1995-05-19 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH08250742A (ja) * | 1995-03-14 | 1996-09-27 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-05-16 JP JP2006136995A patent/JP4584187B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006261692A (ja) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
| US5923961A (en) | Method of making an active matrix type display | |
| JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US20090250701A1 (en) | Circuit board, electronic device, and method for producing circuit board | |
| WO2011043300A1 (ja) | 半導体装置およびその製造方法 | |
| JPH10223904A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPWO2016175086A1 (ja) | 半導体装置及びその製造方法 | |
| JPH10125928A (ja) | 半導体集積回路及びその作製方法 | |
| JP3943200B2 (ja) | 半導体装置の作製方法 | |
| JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
| KR100675168B1 (ko) | 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치 | |
| US20060151790A1 (en) | Thin film transistor | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4584187B2 (ja) | 半導体集積回路の作製方法 | |
| JP2005311037A (ja) | 半導体装置およびその製造方法 | |
| JP2007157986A (ja) | トランジスタを備えた装置 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR101323539B1 (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| JPH08167722A (ja) | 半導体集積回路の作製方法 | |
| JP4467901B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |