JP2006261692A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006261692A JP2006261692A JP2006136995A JP2006136995A JP2006261692A JP 2006261692 A JP2006261692 A JP 2006261692A JP 2006136995 A JP2006136995 A JP 2006136995A JP 2006136995 A JP2006136995 A JP 2006136995A JP 2006261692 A JP2006261692 A JP 2006261692A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基板上に形成されたチャネル領域を有する結晶性シリコン膜と、結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、第1および第2のゲイト絶縁膜を介してチャネル領域上にテーパー状に形成されたゲイト電極と、第1のゲイト絶縁膜、第2のゲイト絶縁膜およびゲイト電極を覆って形成された層間絶縁膜と、によって薄膜トランジスタを構成する。
【選択図】なし
Description
近年、液晶ディスプレイやイメージセンサーというような絶縁基板上に多数の端子を有する装置で、該端子を半導体集積回路に接続する必要がある場合にも、実装密度を高めるために、半導体集積回路そのものを、同じ絶縁基板上にモノリシックに形成しようという試みがなされている。
特に、論理回路には、Nチャネル型のTFTと、Pチャネル型のTFTとが必要とされる。
しかし、Pチャネル型のTFTは、半導体被膜にアモルファス材料を使用するアモルファスTFTでは得られない。従ってアモルファス材料を用いるTFT−LCDでは、論理回路を一体化する構造は採用されていなかった。
最近になってようやくアモルファス半導体被膜を熱アニールし、結晶化することによって、Pチャネル型のTFTを形成することができるようになった。
Pチャネル型のTFTは、半導体領域において、正電荷を運ぶホールが、電子に比べて半導体膜の中を動きにくいため、Nチャネル型のTFTに比べ移動度は劣るが、ホットキャリアの注入現象がほとんどなく、劣化しにくいという優れた特徴を有している。
現在、このPチャネル型のTFTを用いた周辺回路内蔵一体化液晶パネルにおいて、図1のように論理回路等が同一工程で作製されている。
一般に、TFTにおける半導体領域は、ドレイン領域101、チャネル形成領域102、ソ─ス領域103に分けられる。
図1のPチャネル型のTFTとNチャネル型のTFTのゲイト絶縁膜109の厚さは、同一工程で作製されているため、均一の膜厚を有している。
前記ゲイト絶縁膜109上には、酸化膜111で覆われたゲイト電極110が形成されている。その上には、層間絶縁膜112が形成され、コンタクトホ─ル形成後、論理回路用の電極・配線、マトリクス回路の電極・配線を有する。
そして、ポリイミド樹脂膜116を形成し、遮光膜117を形成する。さらに再びポリイミド樹脂膜118を形成し、硬化させる。
その後、液晶材料に電界を印加するためのITO膜119を形成する。
従来の論理回路のPチャネル型TFT、Nチャネル型TFT、マトリクス回路のNチャネル型TFTを有する半導体集積回路を図1に示す。
本発明の第1は、少なくとも1つのPチャネル型の薄膜トランジスタと少なくとも1つのNチャネル型の薄膜トランジスタを有する論理回路において、少なくともゲイト電極と接している前記Nチャネル型の薄膜トランジスタのゲイト絶縁膜500b(図5)の厚さが、ゲイト電極と接している前記Pチャネル型の薄膜トランジスタのゲイト絶縁膜500aの厚さよりも厚いことを特徴とする半導体集積回路である。
また、上記第2の発明において、図11のように、第1の絶縁層と第2の絶縁層とは、その化学的組成を異ならせてもよい。本実施例図9のように、二層構造の一層1114をSiO2 、もう一層1115をSiNX のように異なる材料で絶縁層を形成する。
(1)高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程。
(2)前記両薄膜半導体領域を覆って第1の絶縁層を形成する工程。
(3)劣化防止を優先する回路の薄膜トランジスタのチャネル形成領域上の前記第1の絶縁層以外を除去する工程。
(4)前記高速動作を優先する論理回路の薄膜トランジスタは、少なくとも1つを構成するチャネル形成領域を覆う絶縁層を第2の絶縁層のみとする工程。
(5)前記第1の絶縁層を覆って第2の絶縁層を形成し、少なくとも劣化防止を優先する回路の薄膜トランジスタの少なくとも1つを構成するチャネル形成領域を覆う絶縁層のみを二層構造とする工程。
(1)論理回路のNチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタにおいて、同一工程による概略同じ厚さの第1の絶縁層を形成する工程。
(2)Nチャネル型薄膜トランジスタの所定の部分に、前記第1の絶縁層を含む、より厚い絶縁層を形成する工程。
(3)Pチャネル型薄膜トランジスタには、第1の絶縁層上に、
Nチャネル型薄膜トランジスタには、前記第1の絶縁層を含む、より厚い絶縁層上に、 ゲイト電極を形成し、酸化膜で覆う工程。
(4)1回のド─ピングを行うことによって、
論理回路のPチャネル型薄膜トランジスタの絶縁層と概略同じ厚さのNチャネル型薄膜トランジスタの第1の絶縁層下部に、高濃度不純物領域を形成し、
ゲイト電極より伸長している前記第1の絶縁層を含む、より厚い絶縁層下部に、低濃度不純物領域を形成し、
ゲイト電極下部の前記第1の絶縁層を含む、より厚い絶縁層と接している半導体領域には、チャネル領域を形成する工程。
Pチャネル型の薄膜トランジスタの高濃度不純物領域504aと、Nチャネル型の薄膜トランジスタの高濃度不純物領域504bは、第1絶縁層500と概略同じ厚さの絶縁層と接している構造と、
Nチャネル型の薄膜トランジスタの高濃度不純物領域504bと隣接して形成された低濃度不純物領域505は、第1絶縁膜500を含む、より厚い絶縁膜500bと接している構造と、
前記低濃度不純物領域と隣接して形成されたチャネル領域上部には、前記第1絶縁膜500を含む、より厚い絶縁層500bと、さらに該絶縁層上に、ゲイト電極503が存在する構造とを有する半導体集積回路が得られる。
また、論理回路におけるコンタクト形成領域の絶縁層500dは、第1絶縁層500と概略同じ厚さである。
また、絶縁膜の厚さの違いを利用して、一回のド─ピングで、高濃度不純物領域と低濃度不純物領域を形成することができ、工程を簡略化することができる。 さらに、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
そして、ゲイト絶縁膜の厚さを、厚くすることでホットキャリアによる劣化を防ぎ、付け加えて、低濃度領域と高濃度領域を形成することで、半導体領域における局所的な高電界の形成による劣化を防ぐことができる。
本願は、これを解決すべくゲイト絶縁膜の膜厚の決定をする。
まず、ゲイト電極にかかる電圧をゲイト絶縁膜の膜厚で割った値をゲイト絶縁膜にかかる電界の強さとする。
その電界の強さが1.0MV/cm〜1.5MV/cmとなるよう膜厚を調整することで、劣化防止及び高耐圧とすることができる。
また、上記のように調整したゲイト絶縁膜の厚い膜厚の形成領域は、少なくともI型半導体であるチャネル形成領域上に形成すればよい。
さらに、コンタクト形成領域において、層間絶縁膜とゲイト絶縁膜の厚さを概略均一とする工程を加えることが好ましい。
これらを液晶ディスプレイに応用した場合には、全体として信頼性及び消費電力、特性の改善が図られる。
その後、酸化珪素の下地膜上に厚さ300Å〜500Å、本実施例では、厚さ500Åの真性(I型)のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のPチャネル型TFT用の島状領域202、Nチャネル型TFT用の島状領域203とマトリクス回路のNチャネル型TFT用の島状領域204を形成する。(図2〔a〕)
ここでは、形成されたゲイト絶縁膜の内厚さ1000Å〜1200Å、本実施例では、厚さ1200Åのゲイト絶縁膜500を残してエッチングする。その後、レジスト409を除去する。
かくして、周辺論理回路のPチャネル型TFTのチャネル形成領域に膜厚1200Åの薄い第1のゲイト絶縁膜500a、前記ゲイト絶縁膜と比較して125%厚い1500Åの第1のゲイト絶縁膜を、周辺論理回路のNチャネル型TFTのチャネル形成領域500bとマトリクス回路のNチャネル型TFTのチャネル形成領域500cに形成する。(図2〔d〕)
また、コンタクト形成領域付近のゲイト絶縁膜500dの厚さを均一にすることはコンタクト形成時において有利である。
次に、強酸系の溶液中でアルミ電極503を電極とし、陽極酸化することによりゲイト配線の側面に多孔質状(ポ─ラス状)の酸化アルミ膜304を成長させる。(図3〔h〕)
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域505が形成される。(図4〔i〕)
次に、Pチャネル型TFT全体に形成されたレジスト409を除去し、今度はNチャネル型TFT全体にレジスト409を形成して、Pチャネル型TFTに、公知のイオンドープ法によってシリコン領域にゲイト電極をマスクとして不純物(ホウ素)を注入する。(図4〔j〕)
次に、厚さ2000Å〜3000Å、本実施例では、厚さ3000Åのアルミニウム−シリコン膜520を形成し、再びチタン膜521を形成する。
その後、レジストをマスクに用いて、エッチングして、論理回路用の電極・配線、マトリクス回路の電極・配線を形成する。
そのチタン膜にレジストを形成し、マスクとして用い、エッチングすることで、遮光膜523を形成する。さらに再びポリイミド樹脂をスピンコーティング法により、厚さ0.5μmの樹脂膜524を形成し、硬化させる。次にレジストをマスクとして用い、エッチングを行う。
その後、液晶材料に電界を印加するためのITO膜525を形成する。以上の工程によって、論理回路のPチャネル型TFT、Nチャネル型TFT、マトリクス回路のNチャネル型TFTを有する半導体集積回路が完成する。(図5〔l〕)
次に、酸化珪素の下地膜上に厚さ300Å〜500Å、本実施例では、厚さ500Åの真性(I型)のアモルファスシリコン膜を堆積する。そして、公知の熱アニール法によって、これを結晶化させ結晶性シリコン膜を得る。熱アニールの代わりにレーザー光等の光エネルギービームを照射する方法によって結晶化させてもよい。また、これらを併用してもよい。
その後、得られた結晶性シリコン膜をフォトリソグラフィー法によって、パターニングし、島状に分離し、論理回路のPチャネル型TFT用の島状領域602、Nチャネル型TFT用の島状領域603とマトリクス回路のNチャネル型TFT用の島状領域604を形成する。(図6〔a〕)
ここでは、形成されたゲイト絶縁膜の内、第1ゲイト絶縁膜を残してエッチングする。第1ゲイト絶縁膜と第2ゲイト絶縁膜は、異なった膜質を有しているので、第2ゲイト絶縁膜がエッチングされたかが、装置の計器の変化で容易に判断でき、確実に第2ゲイト絶縁膜のみを除去することができる。
かくして、周辺論理回路のPチャネル型TFTのチャネル形成領域に第1のゲイト絶縁膜1114、マトリクス回路のNチャネル型TFTのチャネル形成領域上部に第1と第2のゲイト絶縁膜1114、701と、周辺論理回路のNチャネル型TFTのチャネル形成領域上部に第1と第2のゲイト絶縁膜1114、702を形成する。(図7〔e〕)
一方、第2のゲイト絶縁膜の下部の厚さの厚い所には、低濃度不純物領域1105、1107、1110、1112が形成される。(図9〔k〕)
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
その後、レジスト609を除去する。
次に、厚さ2000Å〜3000Å、本実施例では、厚さ3000Åのアルミニウム膜1120を形成し、再びチタン膜1121を形成する。(図10〔p〕)
その後、レジスト609を用いて、エッチングして、論理回路用の電極・配線とマトリクス回路の電極・配線のパタ─ンを形成する。(図10〔q〕)
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ0.5μmの樹脂膜1124を形成し、硬化させる。次にレジストをマスクとして用いて、エッチングを行い、その後、液晶材料に電界を印加するためのITOでなる画素電極1125を形成する。以上の工程によって、論理回路のPチャネル型TFT、Nチャネル型TFT、マトリクス回路のNチャネル型TFTを有する半導体集積回路が完成する。(図11〔r〕)
まず、基板(石英)1201上に厚さ600Åの真性(I型)の結晶性シリコン膜を堆積する。そして、シリコン膜を島状に分離し、論理回路のPチャネル型TFT用の島状領域1202、論理回路のNチャネル型TFT用の島状領域1203とマトリクス回路のNチャネル型TFT用の島状領域1204を形成する。(図12(a))
さらに、熱酸化法によって厚さ500Åの酸化珪素膜1205を全面に堆積する。(図12(b))
一方、ゲイト絶縁膜の厚さの厚い部分と接している所には、低濃度不純物領域1306が形成される。(図13〔f〕)
このように、一回のド─ピングによって、高濃度不純物領域と低濃度不純物領域を形成することができる。また、前記不純物の濃度は、ゲイト絶縁膜の厚さを調節することで変えることができる。
かくして、周辺論理回路のPチャネル型TFTの高濃度不純物領域1404、と、Nチャネル型TFTの高濃度不純物領域1305と低濃度不純物領域1306を形成する。
(図14〔h〕)
引き続いて、スパッタリング法によって、厚さ500Å〜1000Å、本実施例では、厚さ1000Åのチタン膜1502を形成する。
次に、厚さ2000Å〜3000Å、本実施例では、厚さ3000Åのアルミニウム膜1503を形成し、再びチタン膜1504を形成した後、エッチングによって、論理回路用の電極・配線とマトリクス回路の電極・配線を形成する。
さらに再びポリイミド樹脂をスピンコーティング法により、厚さ0.5μmの樹脂膜1507を形成し、硬化させる。次にレジストをマスクとして用い、エッチングして、液晶材料に電界を印加するためのITOでなる画素電極1508を形成する。以上の工程によって、論理回路のPチャネル型TFT、Nチャネル型TFT、マトリクス回路のNチャネル型TFTを有する半導体集積回路が完成する。(図15〔j〕)
101 P型のドレイン領域
102、106、111 チャネル形成領域
103 Pチャネル型のソ─ス領域
104 Nチャネル型のドレイン側高濃度不純物領域
105 Nチャネル型のドレイン側低濃度不純物領域
107 Nチャネル型のソ─ス側低濃度不純物領域
108 Nチャネル型のソ─ス側高濃度不純物領域
109 ゲイト絶縁膜
110 アルミ電極
111 酸化アルミ膜
112 層間絶縁膜
113 チタン膜
114 アルミニウム膜
115 チタン膜
116 ポリイミド膜
117 遮光膜
118 ポリイミド膜
119 画素電極
201 ガラス基板
202 論理回路のPチャネル型TFT用の島状シリコン領域
203 論理回路のNチャネル型TFT用の島状シリコン領域
204 画素回路のNチャネル型TFT用の島状シリコン領域
205 ゲイト絶縁膜
301 アルミニウム膜
302 酸化アルミ
304 陽極酸化アルミ
403 Pチャネル型のソ─ス領域
407 層間絶縁膜
409 レジスト
500 第1ゲイト絶縁層
500a 論理回路のP型チャネル形成領域近傍のゲイト絶縁層
500b 論理回路のN型チャネル形成領域近傍のゲイト絶縁層
500c 画素回路のN型チャネル形成領域近傍のゲイト絶縁層
500d コンタクト形成領域近傍のゲイト絶縁層
503 ゲイト電極
504a Nチャネル型の高濃度不純物領域
504b Pチャネル型の高濃度不純物領域
505 Nチャネル型の低濃度不純物領域
519 チタン膜
520 アルミニウム膜
521 チタン膜
522 ポリイミド膜
523 遮光膜
524 ポリイミド膜
525 画素電極
602 論理回路のPチャネル型TFT用の島状シリコン領域
603 論理回路のNチャネル型TFT用の島状シリコン領域
604 画素回路のNチャネル型TFT用の島状シリコン領域
606 第2ゲイト絶縁膜
609 レジスト
701 画素回路のNチャネル型TFT用の島状第2ゲイト絶縁膜
702 論理回路のNチャネル型TFT用の島状第2ゲイト絶縁膜
703 アルミニウム膜
704 酸化アルミ
1100 ガラス基板
1101 論理回路のPチャネル型TFTのドレイン領域
1102 論理回路のPチャネル型TFTのチャネル形成領域
1103 論理回路のPチャネル型TFTのソ─ス領域
1104 論理回路のNチャネル型のドレイン側高濃度不純物領域
1105 論理回路のNチャネル型のドレイン側低濃度不純物領域
1106 論理回路のチャネル形成領域
1107 論理回路のNチャネル型のソ─ス側低濃度不純物領域
1108 論理回路のNチャネル型のソ─ス側高濃度不純物領域
1109 画素回路のNチャネル型のドレイン側高濃度不純物領域
1110 画素回路のNチャネル型のドレイン側低濃度不純物領域
1111 画素回路のチャネル形成領域
1112 画素回路のNチャネル型のソ─ス側低濃度不純物領域
1113 画素回路のNチャネル型のソ─ス側高濃度不純物領域
1114 第1ゲイト絶縁膜
1115 第2ゲイト絶縁膜
1116 アルミ電極
1117 酸化アルミ膜
1118 層間絶縁膜
1119 チタン膜
1120 アルミニウム膜
1121 チタン膜
1122 ポリイミド膜
1123 遮光膜
1124 ポリイミド膜
1125 画素電極
1201 基板
1202 論理回路のPチャネル型TFT用の島状シリコン領域
1203 論理回路のNチャネル型TFT用の島状シリコン領域
1204 画素回路のNチャネル型TFT用の島状シリコン領域
1205 酸化珪素膜
1301 ゲイト絶縁膜
1302 ゲイト電極
1303 アルミ酸化膜
1304 高濃度不純物領域
1305 低濃度不純物領域
1309 レジスト
1401 層間絶縁膜
1404 論理回路のPチャネル型TFTの高濃度不純物領域
1502 チタン膜
1503 アルミニウム膜
1504 チタン膜
1505 ポリイミド膜
1506 遮光膜
1507 ポリイミド膜
1508 画素電極
Claims (11)
- Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接することを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域および一対の不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接することを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域および一対の不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接しており、
前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と前記層間絶縁膜とが接する領域において、前記電極が前記第1のゲイト絶縁膜と前記層間絶縁膜に形成されたコンタクトホールによって前記不純物領域と接続されることを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域、一対の不純物領域および前記チャネル領域と前記一対の不純物領域間に形成された低濃度不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記低濃度不純物領域と重なっており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面と前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の表面と接することを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域、一対の不純物領域および前記チャネル領域と前記一対の不純物領域間に形成された低濃度不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記低濃度不純物領域と重なっており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面と前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接することを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域および一対の不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された層間絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面と前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接し、且つ前記ゲイト電極を覆っており、
前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と前記層間絶縁膜とが接する領域において、前記電極が前記第1のゲイト絶縁膜と前記層間絶縁膜に形成されたコンタクトホールによって前記不純物領域と接続されることを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜とを介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された有機樹脂を含む第2の層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記第1の層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接することを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域および一対の不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜とを介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記第1の層間絶縁膜および前記電極を覆って形成された有機樹脂からなる第2の層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記第1の層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接していることを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域および一対の不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜とを介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記第1の層間絶縁膜および前記電極を覆って形成された有機樹脂からなる第2の層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記第1の層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面および前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接しており、
前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と前記第1の層間絶縁膜とが接する領域において、前記電極が前記第1のゲイト絶縁膜と前記第1の層間絶縁膜に形成されたコンタクトホールによって前記不純物領域と接続されることを特徴とする半導体集積回路。 - Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとを有する半導体集積回路において、
前記Nチャネル型の薄膜トランジスタは、基板上に形成されたチャネル領域、一対の不純物領域および前記チャネル領域と前記一対の不純物領域間に形成された低濃度不純物領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜を覆って形成された酸化珪素膜からなる第1のゲイト絶縁膜と、
前記第1のゲイト絶縁膜上に形成された窒化珪素膜からなる第2のゲイト絶縁膜と、
前記第1および第2のゲイト絶縁膜を介して前記チャネル領域上にテーパー状に形成されたゲイト電極と、
前記第1のゲイト絶縁膜、前記第2のゲイト絶縁膜および前記ゲイト電極を覆って形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記第1の層間絶縁膜および前記電極を覆って形成された有機樹脂からなる第2の層間絶縁膜と、を有し、
前記第2のゲイト絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記低濃度不純物領域と重なっており、
前記第1のゲイト絶縁膜は、前記第2のゲイト絶縁膜の端よりも延びており、
前記第1の層間絶縁膜は、前記ゲイト電極の端よりも延びている前記第2のゲイト絶縁膜の上面と前記第2のゲイト絶縁膜の端よりも延びている前記第1のゲイト絶縁膜の上面と接することを特徴とする半導体集積回路。 - 請求項1乃至請求項10のいずれか一項において、
前記基板には下地膜として酸化珪素膜が形成されていることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136995A JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136995A JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8299755A Division JPH10125928A (ja) | 1996-10-23 | 1996-10-23 | 半導体集積回路及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261692A true JP2006261692A (ja) | 2006-09-28 |
JP4584187B2 JP4584187B2 (ja) | 2010-11-17 |
Family
ID=37100502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136995A Expired - Fee Related JP4584187B2 (ja) | 2006-05-16 | 2006-05-16 | 半導体集積回路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4584187B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252406A (ja) * | 1993-02-26 | 1994-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH06333948A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製法 |
JPH07131018A (ja) * | 1993-06-23 | 1995-05-19 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH08250742A (ja) * | 1995-03-14 | 1996-09-27 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-05-16 JP JP2006136995A patent/JP4584187B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252406A (ja) * | 1993-02-26 | 1994-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH06333948A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製法 |
JPH07131018A (ja) * | 1993-06-23 | 1995-05-19 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
JPH08250742A (ja) * | 1995-03-14 | 1996-09-27 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4584187B2 (ja) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
WO2011043300A1 (ja) | 半導体装置およびその製造方法 | |
WO2011111781A1 (ja) | 半導体装置およびその製造方法 | |
KR100879040B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
KR20080074729A (ko) | 박막 트랜지스터 장치, 그 제조 방법 및 표시장치 | |
KR20110093511A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JPH10125928A (ja) | 半導体集積回路及びその作製方法 | |
JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
KR100675168B1 (ko) | 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치 | |
US20060151790A1 (en) | Thin film transistor | |
JP5221082B2 (ja) | Tft基板 | |
KR20070002771A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4584187B2 (ja) | 半導体集積回路の作製方法 | |
US9040368B1 (en) | Thin film transistor and method of making the same | |
JP2007157986A (ja) | トランジスタを備えた装置 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
KR101323539B1 (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
JP5117711B2 (ja) | 表示装置とその製造方法 | |
KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |