JP4563986B2 - 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法 - Google Patents

実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法 Download PDF

Info

Publication number
JP4563986B2
JP4563986B2 JP2006311462A JP2006311462A JP4563986B2 JP 4563986 B2 JP4563986 B2 JP 4563986B2 JP 2006311462 A JP2006311462 A JP 2006311462A JP 2006311462 A JP2006311462 A JP 2006311462A JP 4563986 B2 JP4563986 B2 JP 4563986B2
Authority
JP
Japan
Prior art keywords
grating
substrate
region
radiation
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006311462A
Other languages
English (en)
Other versions
JP2007053407A (ja
Inventor
ヨハンネス フランシスカス ファン ハーレン リカルド
Original Assignee
エーエスエムエル ネザーランズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー.ブイ. filed Critical エーエスエムエル ネザーランズ ビー.ブイ.
Publication of JP2007053407A publication Critical patent/JP2007053407A/ja
Application granted granted Critical
Publication of JP4563986B2 publication Critical patent/JP4563986B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、基板であって、それに重なる実質的に透過性のプロセス層に整列マークを備え、このマークが:
− 放射線の整列ビームの放射線を反射するための比較的高反射率の領域、および
− この整列ビームの放射線を少ししか反射しないための比較的低反射率の領域を含む基板に関する。
この基板は、リソグラフィ投影装置であって:
− 放射線の投影ビームを供給するための放射線システム;
− 所望のパターンに従ってこの投影ビームをパターン化するのに役立つパターニング手段を支持するための支持構造体;
− 基板を保持するための基板テーブル;および
− このパターン化したビームをこの基板の目標部分上に投影するための投影システムを含む投影装置で処理してもよい。
ここで使う“パターニング手段”という用語は、入射放射線ビームに、この基板の目標部分に創成すべきパターンに対応する、パターン化した断面を与えるために使うことができる手段を指すと広く解釈すべきであり;“光バルブ”という用語もこのような関係で使うことができる。一般的に、上記パターンは、集積回路またはその他のデバイス(以下参照)のような、この目標部分に創るデバイスの特別の機能層に対応するだろう。そのようなパターニング手段の例には次のようなものがある;
− マスク。マスクの概念は、リソグラフィでよく知られ、二値、交互位相シフト、および減衰位相シフトのようなマスク型、並びに種々のハイブリッドマスク型を含む。そのようなマスクを放射線ビーム中に置くと、このマスク上のパターンに従って、このマスクに入射する放射線の選択透過(透過性マスクの場合)または選択反射(反射性マスクの場合)を生ずる。マスクの場合、この支持構造体は、一般的にマスクテーブルであり、それがこのマスクを入射放射線ビームの中の所望の位置に保持できること、およびもし望むなら、それをこのビームに対して動かせることを保証する。
− プログラム可能ミラーアレイ。そのような装置の一例は、粘弾性制御層および反射面を有するマトリックスアドレス可能面である。そのような装置の背後の基本原理は、(例えば)この反射面のアドレス指定された領域が入射光を回折光として反射し、一方アドレス指定されない領域が入射光を未回折光として反射するということである。適当なフィルタを使って、上記未回折光を反射ビームから濾過して取除き、回折光だけを後に残すことができ;この様にして、このビームがマトリックスアドレス可能面のアドレス指定パターンに従ってパターン化されるようになる。プログラム可能ミラーアレイの代替実施例は、極小ミラーのマトリックス配置を使用し、適当な局部電界を印加することにより、または圧電作動手段を使うことにより、それらの各々を軸線周りに個々に傾斜することができる。やはり、これらのミラーは、マトリックスアドレス可能で、アドレス指定したミラーが入射放射線ビームをアドレス指定されないミラーの方へ異なる方向に反射し;この様にして、反射ビームをこれらのマトリックスアドレス可能ミラーのアドレス指定パターンに従ってパターン化する。必要なマトリックスアドレス指定は、適当な電子手段を使って行える。上に説明した両方の場合に、パターニング手段は、一つ以上のプログラム可能ミラーアレイを含むことができる。ここで言及したようなミラーアレイについての更なる情報は、例えば、米国特許US5,296,891およびUS5,523,193、並びにPCT特許出願WO98/38597およびWO98・33096から集めることができ、それらを参考までにここに援用する。プログラム可能ミラーアレイの場合、上記支持構造体は、例えば、必要に応じて固定または可動でもよい、フレームまたはテーブルとして具体化してもよい。
− プログラム可能LCDアレイ。そのような構成の例は、米国特許US5,229,872で与えられ、それを参考までにここに援用する。上記のように、この場合の支持構造体は、例えば、必要に応じて固定または可動でもよい、フレームまたはテーブルとして具体化してもよい。
簡単のために、この本文の残りは、ある場所で、マスクおよびマスクテーブルを伴う例を具体的に指向するかも知れないが;しかし、そのような場合に議論する一般原理は、上に示すようなパターニング手段の広い文脈で見るべきである。
リソグラフィ投影装置は、例えば、集積回路(IC)の製造に使うことができる。そのような場合、パターニング手段がこのICの個々の層に対応する回路パターンを創成してもよく、このパターンを、放射線感応性材料(レジスト)の層で塗被した基板(シリコンウエハ)の目標部分(例えば、一つ以上のダイを含む)上に結像することができる。一般的に、単一ウエハが隣接する目標部分の全ネットワークを含み、それらをこの投影システムを介して、一度に一つずつ、順次照射する。マスクテーブル上のマスクによるパターニングを使う現在の装置では、機械の二つの異なる種類を区別することができる。一つの種類のリソグラフィ投影装置では、全マスクパターンをこの目標部分上に一度に露出することによって各目標部分を照射し;そのような装置を普通ウエハステッパと呼ぶ。代替装置−普通ステップ・アンド・スキャン装置と呼ぶ−では、このマスクパターンを投影ビームの下で与えられた基準方向(“走査”方向)に順次走査し、一方、一般的に、この投影システムが倍率M(一般的に<1)であり、この基板テーブルを走査する速度Vが、倍率M掛けるマスクテーブルを走査する速度であるので、この基板テーブルをこの方向に平行または逆平行に同期して走査することによって各目標部分を照射する。ここに説明したようなリソグラフィ装置に関する更なる情報は、例えば、参考までにここに援用するUS6,046,792から収集することができる。
リソグラフィ投影装置を使う製造プロセスでは、パターン(例えば、マスクの中の)を、少なくとも部分的に放射線感応材料(レジスト)の層で覆われた基板上に結像する。この結像工程の前に、この基板は、例えば、下塗り、レジスト塗布およびソフトベークのような、種々の処理を受けるかも知れない。露出後、基板は、例えば、露出後ベーク(PEB)、現像、ハードベークおよび結像形態の測定/検査のような、他の処理を受けるかも知れない。この一連の処理は、デバイス、例えばICの個々の層をパターン化するための基礎として使用する。そのようにパターン化した層は、次に、エッチング、イオン注入(ドーピング)、金属化処理、酸化処理、化学・機械的研磨等のような、全て個々の層の仕上げを意図した種々の処理を受けるかも知れない。もし、幾つかの層が必要ならば、全処理またはその変形を各新しい層に反復しなければならないだろう。結局、デバイスのアレイが基板(ウエハ)上にできる。次に、これらのデバイスをダイシングまたは鋸引のような手法によって互いから分離し、そこから個々のデバイスをキャリヤに取付け、ピンに接続し等できる。そのようなプロセスに関する更なる情報は、例えば、参考までにここに援用する、ピータ・バン・ザントの“マイクロチップの製作:半導体加工の実用ガイド”、第3版、マグロウヒル出版社、1997年、ISBN0−07−067250−4という本から得ることができる。
簡単のために、この投影システムを、以後“レンズ”と呼ぶかも知れないが;この用語は、例えば、屈折性光学素子、反射性光学素子、および反射屈折性光学素子を含む、種々の型式の投影システムを包含するように広く解釈すべきである。この放射線システムも放射線のこの投影ビームを指向し、成形しまたは制御するためにこれらの設計形式の何れかに従って作用する部品を含んでもよく、そのような部品も以下で集合的または単独に“レンズ”と呼ぶかも知れない。更に、このリソグラフィ装置は、二つ以上の基板テーブル(および/または二つ以上のマスクテーブル)を有する型式でもよい。そのような“多段”装置では、追加のテーブルを並列に使ってもよく、または準備工程を一つ以上のテーブルで行い、一方、他の一つ以上のテーブルを露出に使ってもよい。二段階リソグラフィ装置は、例えば、参考までにここに援用する、US5,969,441およびWO98/40791に記載してある。
この発明は、パターニング手段のパターンを基板に整列するために、リソグラフィ投影装置の整列システムで使うための整列マークに関する。この整列システム、例えば、参考までにここに援用する国際出願WO98/39689に記載してある間接軸外整列システムは、別の整列ユニットが放射し且つ基板上の格子の形のマーク上に入射する、放射線の整列ビームを使用する。この格子は、この整列ビームをこの格子の法線に対して異なる角度で広がる多数のサブビームに回折する。上記異なるサブビームは、整列ユニットのレンズによって平面の異なる位置へ導かれるだろう。この平面に、これらの異なるサブビームを更に回折するための手段が設けてあってもよい。このレンズシステムは、このマークの像を創るためにこれらの異なるサブビームを基準プレート上に最終的に結像するためにも使うだろう。この基準プレートに、基準マークを設けることができ、放射線感応検出器をこの基準マークの後ろに配置することができる。この検出器の出力信号は、この基板マークの像と基準マークが一致する程度に依るだろう。この様にして、基板上のマークと整列ユニットの基準マークの整列の程度を測定し、最適化できる。この検出器は、異なる順序で強度および整列位置を測定するために別々の個々の検出器を含んでもよい。この整列を完成するためには、整列ユニットの基準を第2基準マーク、例えば、基板テーブルに設けたものに整列ユニットで整列しなければならない。次にこの第2基準マークを露出光を使ってマスクのマークに整列してもよい。参考までにここに援用するUS5,144,363に記載してあるような装置および方法をその目的に使うことができる。
その代りに、投影システムを介して整列ビームを基板上に設けたマークに直接向ける、直接軸上整列システムを使うことができる。このビームは、基板上のマークによって異なるサブビームに回折され、投影システムに反射されるだろう。この投影システムを横断してから、これらの異なるサブビームは、マスクに設けた基準整列マーク上に集束されるだろう。サブビームによって作られた基板マークの像は、マスクの基準整列マーク上に結像できる。この様にして、基板上のマークとマスクの基準マークの整列の程度を測定し、最適化できる。これは、マスクのマークを横断する整列ビームを検出するために構成し且つ配置した放射線感応検出器を使って行うことができる。ここに説明した軸上整列システムに関する更なる情報は、例えば、参考までにここに援用する米国特許第4,778,275号参照。
リソグラフィ投影装置で生産する集積回路の速度を改善するために、銅のような、低抵抗材料を導体として使って回路の時間遅延を減少することが提案されている。銅で集積回路を製作するために、銅デュアルダマスクとして知られる新基板処理技術が集積回路の製造に導入されている。この新処理技術で起る問題の一つは、銅デュアルダマスク層に埋込んだマークの整列中に、整列するシステムが測定する信号が弱いか、全くないことである。このマークおよび銅デュアルダマスク層を基板表面まで通過する整列ビームの放射線がそこで反射し、整列マークまで戻り、そこでこのマークで直接反射された整列ビームの放射線と干渉するかも知れないことが判った。この問題は、銅デュアルダマスクの層がこの整列システムの整列ビームに対して実質的に透過性であることによって生ずる。この干渉は、このマークが載っている銅デュアルダマスク層の厚さに依るが、しかし、この干渉を避け得る程度にこの層の厚さを制御することは非常に困難である。
本発明の目的は、透過性プロセス層に使うことができ、マークを横切って基板表面で反射する光の干渉によって生ずる、信号強度の減少の欠点がないマークを提供することである。
これおよびその他の目的は、この発明によれば、基板であって、それに重なる実質的に透過性のプロセス層に整列マークを備え、上記マークが:
− 放射線の整列ビームの放射線を反射するための比較的高反射率の領域、および
− この整列ビームの放射線を少ししか反射しないための比較的低反射率の領域;を含む基板に於いて、この比較的低反射率の領域がこの整列ビームの放射線を散乱し且つ吸収するための散乱構造体を含むことを特徴とする基板で達成される。
この低反射率領域に散乱要素を使うことによって、整列ビームが散乱され、それで透過性層を横切って基板表面で反射され、このマークへ戻って、高反射率領域で反射された整列ビームと干渉を生ずる放射線が少ないことが判った。この散乱構造体は、高反射率領域を露出するのと同じ露出工程に設けてもよい。もし、この整列マークの散乱構造体を第1方向の線で格子として形成するならば、比較的高反射率の領域は、上記第1方向に垂直な線で格子として設けてもよい。このマークの位置を検出するために使う整列システムは、この比較的高反射率の領域によって作られる格子の線の方向に対して敏感だろう。何故なら、光が主として上記線に垂直方向に回折されるだろうからである。この整列システムは、これらの散乱構造体によって回折される放射線には敏感でないだろう。何故なら、その光が回折される方向は、比較的高反射率の領域によって回折される放射線の方向に垂直であろうからである。散乱構造体として使う格子の周期は、比較的高反射率の領域によって回折される放射線がこのマークの法線に対して小さい角度で回折されるように、この比較的高反射率の領域のための格子の格子周期より小さくてもよい。この整列システムは、このマークの法線に対してある角度で回折された放射線に対して敏感で、従ってこの比較的高反射率の領域によって回折された放射線にだけ敏感でもよい。
この発明の更なる態様によれば、デバイス製造方法で:
− 透過性層に整列マークを含み、少なくとも部分的に放射線感応材料の層で覆われた基板を基板テーブルに用意する工程;− 比較的高反射率の領域と比較的低反射率の領域を含むこれらの整列マークを放射線の整列ビームでもって基準に整列する工程;
− 放射線システムを使って放射線の投影ビームを作る工程;
− この投影ビームにその断面にパターンを与えるためにパターニング手段を使う工程;および
− この放射線のパターン化したビームをこの放射線感応材料の層の目標部分上に投影する工程を含む方法に於いて、この比較的低反射率の領域がこの整列ビームを散乱し且つ吸収するための散乱構造体を含むことを特徴とする方法が提供される。
この本文では、ICの製造に於けるこの発明による装置の使用を具体的に参照してもよいが、そのような装置は、他の多くの可能な用途があることを明確に理解すべきである。例えば、それを集積光学システム、磁区メモリ用誘導検出パターン、液晶ディスプレイパネル、薄膜磁気ヘッド等の製造に使ってもよい。当業者は、そのような代替用途の関係では、この本文で使う“レチクル”、“ウエハ”または“ダイ”という用語のどれも、それぞれ、より一般的な用語“マスク”、“基板”および“目標部分”で置換えられると考えるべきであることが分るだろう。
本文書では、“放射線”および“ビーム”という用語を紫外放射線(例えば、365、248、193、157または126nmの波長の)およびEUV(例えば、5〜20nmの範囲の波長を有する超紫外放射線)、並びにイオンビームまたは電子ビームのような、粒子ビームを含むあらゆる種類の電磁放射線を包含するために使用する。
次にこの発明の実施例を、例としてだけ、添付の概略図を参照して説明する。これらの図で、対応する参照記号は、対応する部品を示す。
図1は、この発明によるマークを備える基板を使うことができるリソグラフィ投影装置を概略的に描く。この装置は:
− 放射線(例えば、UVまたはEUV放射線)の投影ビームPBを供給するための放射線システムEx、IL。この特別の場合、放射線システムが放射線源LAも含む;
− マスクMA(例えば、レチクル)を保持するためのマスクホルダを備え、およびこのマスクを部材PLに関して正確に位置決めするために第1位置決め手段に結合された第1物体テーブル(マスクテーブル)MT;− 基板W(例えば、レジストを塗被したシリコンウエハ)を保持するための基板ホルダを備え、およびこの基板を部材PLに関して正確に位置決めするために第2位置決め手段に結合された第2物体テーブル(基板テーブル)WT;並びに− マスクMAの被照射部分を基板Wの目標部分C(例えば、一つ以上のダイを含む)上に結像するための、投影システム(“レンズ”)PL(例えば、屈折性または反射屈折性システム、ミラーグループまたはフィールド偏向器のアレイ)を含む。
ここに描くように、この装置は、透過型である(即ち、透過性のマスクを有する)。しかし、一般的に、それは、例えば、(反射性のマスクを備える)反射型でもよい。その代りに、この装置は、上に言及した種類のプログラム可能ミラーアレイのような、他の種類のパターニング手段を使ってもよい。
この線源LA(例えば、水銀灯、エキシマレーザ、貯蔵リング若しくはシンクロトロンの電子ビームの経路の周りに設けたアンジュレータ)は、放射線のビームを作る。このビームを直接か、または、例えば、ビーム拡大器Exのような、状態調節手段を通してから、照明システム(照明器)ILの中へ送る。この照明器ILは、このビームの強度分布の外側および/または内側半径方向範囲(普通、それぞれ、σ外側およびσ内側と呼ぶ)を設定するための調整手段AMを含む。その上、それは、一般的に、積分器INおよびコンデンサCOのような、種々の他の部品を含む。この様にして、マスクMAに入射するビームPBは、その断面に所望の均一性および強度分布を有する。
図1に関して、線源LAは、(この線源LAが、例えば、水銀灯である場合によくあることだが)このリソグラフィ投影装置のハウジング内にあってもよいが、このリソグラフィ投影装置から遠く離れていて、それが作った放射線ビームをこの装置に(例えば、適当な指向ミラーを使って)導いてもよいことに注意すべきで;この後者のシナリオは、線源LAがエキシマレーザである場合によくあることである。本発明および請求項は、これらのシナリオの両方を包含する。
ビームPBは、次に、マスクテーブルMT上にマスクホルダで保持されたマスクMAを横切る。マスクMAを横断してから、ビームPBは、レンズPLを通過し、それがこのビームを基板Wの目標部分C上に集束する。第2位置決め手段(および干渉計測定手段IF)を使って、基板テーブルWTを、例えば、異なる目標部分CをビームPBの経路に配置するように、正確に動かすことができる。同様に、例えば、マスクMAをマスクライブラリから機械的に検索してから、または走査中に、第1位置決め手段を使ってマスクMAをビームPBの経路に関して正確に配置することができる。一般的に、物体テーブルMT、WTの移動は、図1にはっきりは示さないが、長ストロークモジュール(粗位置決め)および短ストロークモジュール(微細位置決め)を使って実現する。しかし、ウエハステッパの場合は(ステップアンドスキャン装置と違って)、マスクテーブルMTを短ストロークアクチュエータに結合するだけでもよく、または固定してもよい。
図示する装置は、二つの異なるモードで使うことができる:
1.ステップモードでは、マスクテーブルMTを本質的に固定して保持し、全マスク像を目標部分C上に一度に(即ち、単一“フラッシュ”で)投影する。次に基板テーブルWTをxおよび/またはy方向に移動して異なる目標部分CをビームPBで照射できるようにする;
2.走査モードでは、与えられた目標部分Cを単一“フラッシュ”では露出しないことを除いて、本質的に同じシナリオを適用する。その代りに、マスクテーブルMTが与えられた方向(所謂“走査方向”、例えば、y方向)に速度νで動き得て、それで投影ビームPBがマスク像の上を走査させられ;同時に、基板テーブルWTがそれと共に同じまたは反対方向に速度V=Mνで動かされ、このMはレンズPLの倍率(典型的には、M=1/4または1/5)である。この様にして、比較的大きい目標部分Cを、解像度について妥協する必要なく、露出することができる。
整列目的で、このマスクは、マスクMAにマーク(M1およびM2)を備える。これらのマーク(M1およびM2)は、直接的または間接的に投影システムPLを介して基板Wのマーク(P1およびP2)に整列してもよい。この整列中、投影システムPLを介して基板W上に投影した画像Cの位置についての情報が得られるだろう。これは、異なるマスクで露出した層を互いに関して正確に配置することを保証ために必要である。従って、各層の露出の前に、マスクMAの像を同じ基板マーク(P1およびP2)に整列することが必要である。
図2は、この発明が使える、従来技術による基板整列マークを描く。そのような整列マークは、四つのサブ格子P1.a、P1.b、P1.cおよびP1.dを含んでもよく、その内サブ格子P1.bおよびP1.dは、X方向の整列に役立ちおよびサブ格子P1.aおよびP1.cは、Y方向の整列に役立つ。これらのサブ格子は、例えば、16μmの格子周期を有してもよい。この格子周期は、各サブ格子毎に違ってもよく、このサブ格子の寸法は、200*200μmでもよい。各サブ格子は、比較的高反射率の領域3および比較的低反射率の領域1を含む。
(実施例1)
図3は、図2の整列マークのサブ格子、例えば、P1.a、の一部の平面図を描く。図示してあるのは、Y方向に格子周期のある格子を形成する四つの高反射率領域3および三つの低反射率領域1である。この低反射率領域1は、X方向に小さいサイズ、例えば、2μmより小さい周期、例えば、1.14μmの格子周期のある格子の形を有する散乱構造体を備える。低反射率領域での散乱構造体の機能は、この低反射率領域の入射する整列ビームの放射線を散乱且つ吸収して、この低反射率領域を横切る放射線が基板表面から反射し、このマークへ戻って整列ビームの高反射率領域によって反射された部分と干渉し、整列信号の攪乱を起すことを防ぐようにすることである。この低反射率領域の格子の方向は、高反射率領域の格子の方向と実質的に垂直であるように選択して、この低反射率領域から回折した整列ビームの部分が高反射率領域から回折したビームの部分と異なる方向に回折するようにする。この低反射率領域から回折した整列ビームの部分は、整列システムが特定の方向の回折にしか感応しないので、この整列システムに達しないだろう。従って、低反射率領域からの回折は、整列システムを妨害しないだろう。低反射率領域の格子の周期も高反射率領域に設けた格子の周期より小さい。従って、マークの法線での回折の角度は大きく、低反射率領域から回折した放射線が整列システムを妨害する機会は更に最小になるだろう。この高反射率領域は、50〜100%の反射率を有してもよく、低反射率領域は、0〜10%の反射率を有してもよい。例えば、銅デュアルダマスクの層は、4%の反射率を有してもよい。
図4は、基板W上の透過性層11に埋込んだ整列マーク上の図3に於ける線7による断面図を描く。基板Wは、この基板W上に続いて起る露出でパターン化したビームによって露出された五つのプロセス層(9、11、13、15および17)で覆われている。これらの層の一つ(11)は、高反射率領域3および低反射率領域1を有する整列マークを備える。層(9、11、13、15および17)が透過性で、低反射率領域1に散乱構造体が設けてない場合、整列システムからの整列ビームの放射線は、この低反射率領域1を横切り、基板Wの表面で反射するかも知れない。次に、この表面で反射した放射線が再び整列マークに達し、このマーク表面で直接反射した整列ビームの部分と干渉が起きるかも知れない。この発明に従って低反射率領域に設けた散乱形態は、基板の表面での反射の影響を最小にするだろう。
(実施例2)
図5は、この発明の第2実施例による図2の整列マークのサブ格子の一部の平面図を描く。二つの高反射率領域3および一つの低反射率領域5を示す。この第2実施例は、大抵の部材を第1実施例と共有し、違いは、高反射率領域3を形成する格子の線がこの高反射率領域3の中間に低反射率領域21を有することによって二つに分割されていることである。この低反射率領域21は、高反射率領域3の格子を形成する線と平行である。この追加の低反射率領域は、整列ビームの高次の回折を増し、それは、高次がマークの位置のよい情報を与えるので、有利である。図示するように、高反射率領域3は、中間に一つの低反射率領域21を有することによって二つに分割されている。高次の回折を改善し、従って整列の精度を改善するために、この高反射率領域を三つ、四つまたは五つの部分に分割することが可能である。
(実施例3)
図6は、この発明の第3実施例によるマークの高反射率領域部分の詳細平面図を示す。この高反射率領域は、正方形面から構成され、各正方形は、第1および第2方向に反復し、且つ上記第1および第2方向に平行な辺を有する。ここに示すように、2種類の正方形面、大きい物23と小さいもの25があり、それらが反復して高反射率領域3を形成する。この正方形のサイズは、このマスクから基板上に露出する構造体のサイズに匹敵し、正方形の三つ以上のサイズがあってもよい。マークの高反射率領域の正方形と露出すべき構造体のサイズが匹敵することは、露出すべき構造体による回折がその場合マークの高反射率領域による回折に類似するので有利である。この類似回折の利点は、類似回折によるビームがこの投影システムを通る類似の光路を横切り、従って投影システムで同じ収差を受けることである。これらの収差によって生ずる位置ずれは、整列マークと露出すべき構造体に対して同じであり、位置のより良い整列に繋がるだろう。これらの正方形のサイズは、0.05から0.5μmまでの範囲内でよい。この第3実施例も整列マークの低反射率領域に散乱構造体を何も使わずに、例えば、図2の整列マークの高反射率領域3に直接使ってもよい。この発明は、オーバレイを測定するために適したマークに使うこともでき;その場合、このマークは、大きい正方形の形を有してもよい。その場合、その正方形は、露出すべき構造体のサイズに匹敵するサイズを有する多数の小さい正方形を含む。
代替案として、このリソグラフィ装置で露出すべき特定の構造体の投影システムPLの瞳平面に於ける異なる複数次回折の位置を測定することができる。この瞳平面に於ける位置は、上記特定の構造体で起きた回折の量の情報を与える。続いて、整列マークの瞳平面に於ける異なる複数次回折の位置を測定することができ、その整列マークを、この整列マークの瞳平面に於ける異なる複数次回折の位置と露出すべき構造体が同じになるように変える。このリソグラフィ投影装置で露出すべき構造体と瞳平面で同じ位置へ回折するマークを得るためのシミュレーション・ソフトウェアを使うこともできる。再びこのマークの高屈折率領域は、このリソグラフィ投影装置で露出すべき構造体と同様に回折され、この投影システムで同じ収差を受け、同じ位置ずれを与えられ、より良い位置整列が得られる。
以上において、本発明の特定の実施例を説明したが、本発明を説明したのと別の方法で実施してもよいことが分るだろう。以上の説明は、本発明を制限することを意図しない。
本発明を使うことができるリソグラフィ投影装置を描く。 本発明を使うことができる整列マークを描く。 本発明の第1実施例による、図2の整列マークのサブ格子の一部の平面図を描く。 基板上の透過性層に埋込んだ整列マークの断面図を描く。 本発明の第2実施例による、図2の整列マークのサブ格子の一部の平面図を描く。 本発明の第3実施例によるマークの反射性領域の詳細平面図を示す。
符号の説明
C 目標部分
Ex ビーム拡大器
IL 照明システム
LA 放射線源
MA マスク、パターニング手段
整列マーク
整列マーク
PB 投影ビーム
W 基板
WT 基板テーブル
1 低反射率領域
3 高反射率領域
5 散乱構造体
23 矩形領域
25 矩形領域

Claims (10)

  1. 基板に重なる実質的に透過性のプロセス層にマークを備え、
    該マークが、
    − 放射線ビムを反射するための比較的高反射率の領域、および
    − 前記放射線ビームを少ししか反射しないための比較的低反射率の領域
    を含み、
    前記低反射率領域が前記放射線ビームを散乱し且つ吸収するための散乱構造体を含み、該散乱構造体は、X方向に格子周期のある第1格子から形成されており、
    前記高反射率領域は、前記X方向に垂直なY方向に格子周期のある第2格子から形成されており、
    前記高反射領域を形成する第2格子の線と線との間の空間に、前記第1格子から形成される散乱構造体が位置することを特徴とする基板。
  2. 前記第1格子の格子周期が前記第2格子の格子周期より小さい請求項1記載の基板。
  3. 前記第1格子の格子周期が2μm未満である請求項1または2記載の基板。
  4. 前記低反射率領域が0から10%までの範囲内の反射率を有する請求項1ないし3のいずれかに記載の基板。
  5. 前記高反射率領域が50から100%までの範囲内の反射率を有する請求項1ないし4
    のいずれかに記載の基板。
  6. − 透過性層に比較的高反射率の領域と比較的低反射率の領域を含むマークを含み、少なくとも部分的に放射線感応材料の層で覆われた基板を基板テーブルに準備する工程、
    前記基板を整列するために、前記マークに放射線ビームを照射する工程、
    − 放射線システムを使って放射線の投影ビームを作る工程、
    − 前記投影ビームにその断面にパターンを与えるためにパターニング手段を使う工程、
    および
    − 前記パターン化した投影ビームを前記放射線感応材料の層の目標部分上に投影する工程を含むデバイス製造方法に於いて、
    前記低反射率領域が前記放射線ビームを散乱し且つ吸収するための散乱構造体を含み、該散乱構造体は、X方向に格子周期のある第1格子から形成されており、
    前記高反射率領域は、前記X方向に垂直なY方向に格子周期のある第2格子から形成されており、
    前記高反射領域を形成する第2格子の線と線との間の空間に、前記第1格子から形成される散乱構造体が位置することを特徴とする方法。
  7. 前記第1格子の格子周期が前記第2格子の格子周期より小さい請求項記載の方法。
  8. 前記第1格子の格子周期が2μm未満である請求項または記載の方法
  9. 前記低反射率領域が0から10%までの範囲内の反射率を有する請求項ないしのいずれかに記載の方法。
  10. 前記高反射率領域が50から100%までの範囲内の反射率を有する請求項ないしのいずれかに記載の方法。
JP2006311462A 2001-05-23 2006-11-17 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法 Expired - Fee Related JP4563986B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01201956 2001-05-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002182181A Division JP3970106B2 (ja) 2001-05-23 2002-05-20 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法

Publications (2)

Publication Number Publication Date
JP2007053407A JP2007053407A (ja) 2007-03-01
JP4563986B2 true JP4563986B2 (ja) 2010-10-20

Family

ID=8180364

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2002182180A Expired - Fee Related JP4342155B2 (ja) 2001-05-23 2002-05-20 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、およびデバイス製造方法
JP2002182181A Expired - Fee Related JP3970106B2 (ja) 2001-05-23 2002-05-20 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法
JP2006311462A Expired - Fee Related JP4563986B2 (ja) 2001-05-23 2006-11-17 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2002182180A Expired - Fee Related JP4342155B2 (ja) 2001-05-23 2002-05-20 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、およびデバイス製造方法
JP2002182181A Expired - Fee Related JP3970106B2 (ja) 2001-05-23 2002-05-20 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法

Country Status (4)

Country Link
US (6) US6858948B2 (ja)
JP (3) JP4342155B2 (ja)
KR (2) KR100583693B1 (ja)
TW (2) TWI253682B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
TWI253682B (en) 2001-05-23 2006-04-21 Asml Netherlands Bv Substrate provided with an alignment mark, method of designing a mask, computer program, mask for exposing said mark, device manufacturing method, and device manufactured thereby
CN1495540B (zh) * 2002-09-20 2010-08-11 Asml荷兰有限公司 利用至少两个波长的光刻系统的对准系统和方法
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
JP4007231B2 (ja) * 2003-04-01 2007-11-14 ソニー株式会社 マーク検出方法および露光方法
KR20060009248A (ko) * 2003-04-08 2006-01-31 에이오티아이 오퍼레이팅 컴퍼니 인코포레이티드 오버레이 측정 마크
JP4412922B2 (ja) * 2003-06-27 2010-02-10 株式会社ルネサステクノロジ 半導体装置
SG108975A1 (en) 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
US7477403B2 (en) * 2004-05-27 2009-01-13 Asml Netherlands B.V. Optical position assessment apparatus and method
US20060092399A1 (en) * 2004-10-29 2006-05-04 Asml Netherlands B.V. Lithographic apparatus, a control system for controlling a lithographic apparatus, and a device manufacturing method
US7553611B2 (en) 2005-03-31 2009-06-30 Sandisk 3D Llc Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure
US7224437B2 (en) 2005-05-31 2007-05-29 Invarium, Inc Method for measuring and verifying stepper illumination
JP4290177B2 (ja) 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
KR100612410B1 (ko) * 2005-08-01 2006-08-16 나노메트릭스코리아 주식회사 오버레이 키, 이를 이용한 오버레이 측정방법 및 측정장치
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7863763B2 (en) * 2005-11-22 2011-01-04 Asml Netherlands B.V. Binary sinusoidal sub-wavelength gratings as alignment marks
KR100699109B1 (ko) 2005-12-29 2007-03-21 동부일렉트로닉스 주식회사 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
US7898662B2 (en) 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
WO2008007173A1 (en) * 2006-07-06 2008-01-17 Freescale Semiconductor, Inc. Wafer and method of forming alignment markers
US7523439B2 (en) * 2006-07-11 2009-04-21 Tokyo Electron Limited Determining position accuracy of double exposure lithography using optical metrology
US7724370B2 (en) * 2007-03-01 2010-05-25 Asml Netherlands B.V. Method of inspection, a method of manufacturing, an inspection apparatus, a substrate, a mask, a lithography apparatus and a lithographic cell
US8278770B2 (en) * 2007-11-26 2012-10-02 Macronix International Co., Ltd. Overlay mark
KR101579872B1 (ko) 2008-04-29 2015-12-24 삼성디스플레이 주식회사 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법
WO2010025793A1 (en) * 2008-09-08 2010-03-11 Asml Netherlands B.V. A substrate, a method of measuring a property, an inspection apparatus and a lithographic apparatus
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
NL2004297A (en) 2009-03-20 2010-09-21 Asml Holding Nv Improving alignment target contrast in a lithographic double patterning process.
NL2004365A (en) * 2009-04-10 2010-10-12 Asml Holding Nv Method and system for increasing alignment target contrast.
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
WO2012144903A2 (en) 2011-04-22 2012-10-26 Mapper Lithography Ip B.V. Lithography system for processing a target, such as a wafer, a method for operating a lithography system for processing a target, such as a wafer and a substrate for use in such a lithography system
EP2699967B1 (en) 2011-04-22 2023-09-13 ASML Netherlands B.V. Position determination in a lithography system using a substrate having a partially reflective position mark
WO2012158025A2 (en) 2011-05-13 2012-11-22 Mapper Lithography Ip B.V. Lithography system for processing at least a part of a target
KR102125876B1 (ko) * 2011-10-20 2020-06-24 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 방법
TWI648515B (zh) * 2013-11-15 2019-01-21 美商克萊譚克公司 計量目標及其計量量測、目標設計檔案、計量方法及以電腦為基礎之設備
KR101693498B1 (ko) 2015-06-17 2017-01-17 주식회사 옵티레이 노광 장치에서의 카메라 조명 및 제어 방법
US10451412B2 (en) * 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
US10514597B2 (en) * 2016-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
US10818606B1 (en) * 2019-04-02 2020-10-27 Vanguard International Semiconductor Corporation Alignment mark patterns and wafer structures comprising the same
KR102421290B1 (ko) * 2019-09-27 2022-07-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 정렬 마크를 형성하기 위한 장치 및 방법
US11270950B2 (en) 2019-09-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming alignment marks
CN114762118A (zh) * 2020-10-29 2022-07-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600639A (nl) 1986-03-12 1987-10-01 Asm Lithography Bv Werkwijze voor het ten opzichte van elkaar uitrichten van een masker en een substraat en inrichting voor het uitvoeren van de werkwijze.
JPH01169926A (ja) * 1987-12-24 1989-07-05 Toshiba Corp アライメント方法
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JPH02246314A (ja) 1989-03-20 1990-10-02 Fujitsu Ltd パターン作成方法
US5151750A (en) * 1989-04-14 1992-09-29 Nikon Corporation Alignment apparatus
NL8900991A (nl) 1989-04-20 1990-11-16 Asm Lithography Bv Apparaat voor het afbeelden van een maskerpatroon op een substraat.
NL9000503A (nl) 1990-03-05 1991-10-01 Asm Lithography Bv Apparaat en werkwijze voor het afbeelden van een maskerpatroon op een substraat.
US5296891A (en) 1990-05-02 1994-03-22 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Illumination device
JPH04303915A (ja) 1991-03-29 1992-10-27 Canon Inc 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP3309865B2 (ja) 1992-10-02 2002-07-29 株式会社ニコン 結像特性計測方法及び該方法で使用されるマスク
JP2595885B2 (ja) * 1993-11-18 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JPH07249558A (ja) 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
JP2650182B2 (ja) 1995-01-17 1997-09-03 ソニー株式会社 位置合せマーク並びに該マークを有する電子装置及びその製造方法
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6061656A (en) * 1995-10-06 2000-05-09 Pace; Michael Computer-based trading card system and method
JPH09162102A (ja) 1995-12-07 1997-06-20 Mitsubishi Electric Corp アライメントマーク検出方法
WO1997032241A1 (en) * 1996-02-15 1997-09-04 Philips Electronics N.V. Method of determining the radiation dose in a lithographic apparatus, and test mask and apparatus for performing the method
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
JPH09244222A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
JP3287236B2 (ja) * 1996-10-03 2002-06-04 キヤノン株式会社 回折光学素子の製作方法
DE69735016T2 (de) 1996-12-24 2006-08-17 Asml Netherlands B.V. Lithographisches Gerät mit zwei Objekthaltern
AU2048097A (en) 1997-01-29 1998-08-18 Micronic Laser Systems Ab Method and apparatus for the production of a structure by focused laser radiation on a photosensitively coated substrate
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
SE509062C2 (sv) 1997-02-28 1998-11-30 Micronic Laser Systems Ab Dataomvandlingsmetod för en laserskrivare med flera strålar för mycket komplexa mikrokolitografiska mönster
KR100544439B1 (ko) 1997-03-07 2006-06-07 에이에스엠엘 네델란즈 비.브이. 얼라인먼트유니트를갖는리소그래픽투영장치
DE69829614T2 (de) 1997-03-10 2006-03-09 Asml Netherlands B.V. Lithographiegerät mit einer positioniervorrichtung mit zwei objekthaltern
US6064486A (en) * 1998-05-21 2000-05-16 Leland Stanford Junior University Systems, methods and computer program products for detecting the position of a new alignment mark on a substrate based on fitting to sample alignment signals
JP2000133576A (ja) 1998-10-28 2000-05-12 Nec Corp 位置ずれ計測マーク及び位置ずれ計測方法
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
US6093640A (en) * 1999-01-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Overlay measurement improvement between damascene metal interconnections
US6277658B1 (en) * 1999-03-29 2001-08-21 Taiwan Semiconductor Manufacturing Company Method for monitoring alignment mark shielding
JP2001044105A (ja) 1999-07-28 2001-02-16 Hitachi Ltd 半導体装置の製造方法
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
TW588414B (en) 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
TWI253682B (en) * 2001-05-23 2006-04-21 Asml Netherlands Bv Substrate provided with an alignment mark, method of designing a mask, computer program, mask for exposing said mark, device manufacturing method, and device manufactured thereby
US6803668B2 (en) * 2002-11-22 2004-10-12 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20050040545A1 (en) 2005-02-24
JP3970106B2 (ja) 2007-09-05
US20030020184A1 (en) 2003-01-30
KR20020090133A (ko) 2002-11-30
KR100583694B1 (ko) 2006-05-25
JP2003007614A (ja) 2003-01-10
US20090075452A1 (en) 2009-03-19
KR20020090134A (ko) 2002-11-30
JP4342155B2 (ja) 2009-10-14
US6858948B2 (en) 2005-02-22
JP2003092257A (ja) 2003-03-28
US7462548B2 (en) 2008-12-09
JP2007053407A (ja) 2007-03-01
US20060138682A1 (en) 2006-06-29
US7759029B2 (en) 2010-07-20
US20050084772A1 (en) 2005-04-21
US20020182518A1 (en) 2002-12-05
KR100583693B1 (ko) 2006-05-25
US7560196B2 (en) 2009-07-14
TWI253682B (en) 2006-04-21
US6876092B2 (en) 2005-04-05
US7056805B2 (en) 2006-06-06
TW536659B (en) 2003-06-11

Similar Documents

Publication Publication Date Title
JP4563986B2 (ja) 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法
JP4979746B2 (ja) マスク・パターン、マーカ構造、リトグラフ投影装置におけるマーカ構造の提供方法、およびリトグラフ装置におけるマーカ構造の位置関係決定方法
US6940587B2 (en) Lithographic apparatus and a measurement system
JP4880635B2 (ja) リソグラフィ装置および方法
US7489385B2 (en) Lithographic projection apparatus with collector including concave and convex mirrors
JP4058405B2 (ja) デバイス製造方法およびこの方法により製造したデバイス
KR20050065390A (ko) 측정 방법, 정렬 마크 제공 방법 및 디바이스 제조방법
US20050186509A1 (en) Lithographic apparatus and device manufacturing method
JP3978191B2 (ja) 傾斜感度が低減されたウェハアライメント装置および方法
EP1260870A1 (en) Alignment mark
JP2005183983A (ja) 回折格子パッチ構造、リソグラフィ装置、試験方法、デバイス製造方法及び該方法によって製造したデバイス
EP1260869A1 (en) Substrate provided with an alignment mark in a substantially transparent process layer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4563986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees