JP2003092257A - 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、デバイス製造方法、およびそれによって製造したデバイス - Google Patents

実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、デバイス製造方法、およびそれによって製造したデバイス

Info

Publication number
JP2003092257A
JP2003092257A JP2002182181A JP2002182181A JP2003092257A JP 2003092257 A JP2003092257 A JP 2003092257A JP 2002182181 A JP2002182181 A JP 2002182181A JP 2002182181 A JP2002182181 A JP 2002182181A JP 2003092257 A JP2003092257 A JP 2003092257A
Authority
JP
Japan
Prior art keywords
substrate
radiation
mark
grating
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002182181A
Other languages
English (en)
Other versions
JP3970106B2 (ja
Inventor
Haren Richard Johannes Franciscus Van
ヨハンネス フランシスカス ファン ハーレン リカルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2003092257A publication Critical patent/JP2003092257A/ja
Application granted granted Critical
Publication of JP3970106B2 publication Critical patent/JP3970106B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 リソグラフィ投影装置で透過性のプロセス層
を有する基板をマスクで露出する際に、基板整列のため
にこの透過性層にある整列マークを放射線の整列ビーム
で照射するとき、このマークで反射した放射線と、透過
性層を通って基板表面で反射しマークへ戻った放射線が
干渉してマーク位置測定精度を損うことのないようなマ
ークを備える基板を提供すること。 【解決手段】 この基板Ｗの透過性プロセス層にある整
列マークＰ1、Ｐ2は、整列ビームの放射線を反射するた
めの高反射率の領域３と放射線を少ししか反射しない低
反射率の領域１を含み、この低反射率領域に整列ビーム
の放射線を散乱し且つ吸収するための散乱構造体５を含
むので干渉によって整列システムが妨害されることが少
ない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板であって、そ
れに重なる実質的に透過性のプロセス層に整列マークを
備え、このマークが： − 放射線の整列ビームの放射線を反射するための比較
的高反射率の領域、および − この整列ビームの放射線を少ししか反射しないため
の比較的低反射率の領域を含む基板に関する。
【０００２】この基板は、リソグラフィ投影装置であっ
て： − 放射線の投影ビームを供給するための放射線システ
ム； − 所望のパターンに従ってこの投影ビームをパターン
化するのに役立つパターニング手段を支持するための支
持構造体； − 基板を保持するるための基板テーブル；および − このパターン化したビームをこの基板の目標部分上
に投影するための投影システムを含む投影装置で処理し
てもよい。
【０００３】ここで使う“パターニング手段”という用
語は、入射放射線ビームに、この基板の目標部分に創成
すべきパターンに対応する、パターン化した断面を与え
るために使うことができる手段を指すと広く解釈すべき
であり；“光バルブ”という用語もこのような関係で使
うことができる。一般的に、上記パターンは、集積回路
またはその他のデバイス（以下参照）のような、この目
標部分に創るデバイスの特別の機能層に対応するだろ
う。そのようなパターニング手段の例には次のようなも
のがある； − マスク。マスクの概念は、リソグラフィでよく知
られ、二値、交互位相シフト、および減衰位相シフトの
ようなマスク型、並びに種々のハイブリッドマスク型を
含む。そのようなマスクを放射線ビーム中に置くと、こ
のマスク上のパターンに従って、このマスクに入射する
放射線の選択透過（透過性マスクの場合）または選択反
射（反射性マスクの場合）を生ずる。マスクの場合、こ
の支持構造体は、一般的にマスクテーブルであり、それ
がこのマスクを入射放射線ビームの中の所望の位置に保
持できること、およびもし望むなら、それをこのビーム
に対して動かせることを保証する。 − プログラム可能ミラーアレイ。そのような装置の
一例は、粘弾性制御層および反射面を有するマトリック
スアドレス可能面である。そのような装置の背後の基本
原理は、（例えば）この反射面のアドレス指定された領
域が入射光を回折光として反射し、一方アドレス指定さ
れない領域が入射光を未回折光として反射するというこ
とである。適当なフィルタを使って、上記未回折光を反
射ビームから濾過して取除き、回折光だけを後に残すこ
とができ；この様にして、このビームがマトリックスア
ドレス可能面のアドレス指定パターンに従ってパターン
化されるようになる。プログラム可能ミラーアレイの代
替実施例は、極小ミラーのマトリックス配置を使用し、
適当な局部電界を印加することにより、または圧電作動
手段を使うことにより、それらの各々を軸線周りに個々
に傾斜することができる。やはり、これらのミラーは、
マトリックスアドレス可能で、アドレス指定したミラー
が入射放射線ビームをアドレス指定されないミラーの方
へ異なる方向に反射し；この様にして、反射ビームをこ
れらのマトリックスアドレス可能ミラーのアドレス指定
パターンに従ってパターン化する。必要なマトリックス
アドレス指定は、適当な電子手段を使って行える。上に
説明した両方の場合に、パターニング手段は、一つ以上
のプログラム可能ミラーアレイを含むことができる。こ
こで言及したようなミラーアレイについての更なる情報
は、例えば、米国特許ＵＳ５，２９６，８９１およびＵ
Ｓ５，５２３，１９３、並びにＰＣＴ特許出願ＷＯ９８
／３８５９７およびＷＯ９８・３３０９６から集めるこ
とができ、それらを参考までにここに援用する。プログ
ラム可能ミラーアレイの場合、上記支持構造体は、例え
ば、必要に応じて固定または可動でもよい、フレームま
たはテーブルとして具体化してもよい。 − プログラム可能ＬＣＤアレイ。そのような構成の
例は、米国特許ＵＳ５，２２９，８７２で与えられ、そ
れを参考までにここに援用する。上記のように、この場
合の支持構造体は、例えば、必要に応じて固定または可
動でもよい、フレームまたはテーブルとして具体化して
もよい。 簡単のために、この本文の残りは、ある場所で、マスク
およびマスクテーブルを伴う例を具体的に指向するかも
知れないが；しかし、そのような場合に議論する一般原
理は、上に示すようなパターニング手段の広い文脈で見
るべきである。
【０００４】
【従来の技術】リソグラフィ投影装置は、例えば、集積
回路（ＩＣ）の製造に使うことができる。そのような場
合、パターニング手段がこのＩＣの個々の層に対応する
回路パターンを創成してもよく、このパターンを、放射
線感応性材料（レジスト）の層で塗被した基板（シリコ
ンウエハ）の目標部分（例えば、一つ以上のダイを含
む）上に結像することができる。一般的に、単一ウエハ
が隣接する目標部分の全ネットワークを含み、それらを
この投影システムを介して、一度に一つずつ、順次照射
する。マスクテーブル上のマスクによるパターニングを
使う現在の装置では、機械の二つの異なる種類を区別す
ることができる。一つの種類のリソグラフィ投影装置で
は、全マスクパターンをこの目標部分上に一度に露出す
ることによって各目標部分を照射し；そのような装置を
普通ウエハステッパと呼ぶ。代替装置−普通ステップ・
アンド・スキャン装置と呼ぶ−では、このマスクパター
ンを投影ビームの下で与えられた基準方向（“走査”方
向）に順次走査し、一方、一般的に、この投影システム
が倍率Ｍ（一般的に＜１）であり、この基板テーブルを
走査する速度Ｖが、倍率Ｍ掛けるマスクテーブルを走査
する速度であるので、この基板テーブルをこの方向に平
行または逆平行に同期して走査することによって各目標
部分を照射する。ここに説明したようなリソグラフィ装
置に関する更なる情報は、例えば、参考までにここに援
用するＵＳ６，０４６，７９２から収集することができ
る。
【０００５】リソグラフィ投影装置を使う製造プロセス
では、パターン（例えば、マスクの中の）を、少なくと
も部分的に放射線感応材料（レジスト）の層で覆われた
基板上に結像する。この結像工程の前に、この基板は、
例えば、下塗り、レジスト塗布およびソフトベークのよ
うな、種々の処理を受けるかも知れない。露出後、基板
は、例えば、露出後ベーク（ＰＥＢ）、現像、ハードベ
ークおよび結像形態の測定／検査のような、他の処理を
受けるかも知れない。この一連の処理は、デバイス、例
えばＩＣの個々の層をパターン化するための基礎として
使用する。そのようにパターン化した層は、次に、エッ
チング、イオン注入（ドーピング）、金属化処理、酸化
処理、化学・機械的研磨等のような、全て個々の層の仕
上げを意図した種々の処理を受けるかも知れない。も
し、幾つかの層が必要ならば、全処理またはその変形を
各新しい層に反復しなければならないだろう。結局、デ
バイスのアレイが基板（ウエハ）上にできる。次に、こ
れらのデバイスをダイシングまたは鋸引のような手法に
よって互いから分離し、そこから個々のデバイスをキャ
リヤに取付け、ピンに接続し等できる。そのようなプロ
セスに関する更なる情報は、例えば、参考までにここに
援用する、ピータ・バン・ザントの“マイクロチップの
製作：半導体加工の実用ガイド”、第３版、マグロウヒ
ル出版社、1997年、ＩＳＢＮ０−０７−０６７２５０−
４という本から得ることができる。
【０００６】簡単のために、この投影システムを、以後
“レンズ”と呼ぶかも知れないが；この用語は、例え
ば、屈折性光学素子、反射性光学素子、および反射屈折
性光学素子を含む、種々の型式の投影システムを包含す
るように広く解釈すべきである。この放射線システムも
放射線のこの投影ビームを指向し、成形しまたは制御す
るためにこれらの設計形式の何れかに従って作用する部
品を含んでもよく、そのような部品も以下で集合的また
は単独に“レンズ”と呼ぶかも知れない。更に、このリ
ソグラフィ装置は、二つ以上の基板テーブル（および／
または二つ以上のマスクテーブル）を有する型式でもよ
い。そのような“多段”装置では、追加のテーブルを並
列に使ってもよく、または準備工程を一つ以上のテーブ
ルで行い、一方、他の一つ以上のテーブルを露出に使っ
てもよい。二段階リソグラフィ装置は、例えば、参考ま
でにここに援用する、ＵＳ５，９６９，４４１およびＷ
Ｏ９８／４０７９１に記載してある。
【０００７】この発明は、パターニング手段のパターン
を基板に整列するために、リソグラフィ投影装置の整列
システムで使うための整列マークに関する。この整列シ
ステム、例えば、参考までにここに援用する国際出願Ｗ
Ｏ９８／３９６８９に記載してある間接軸外整列システ
ムは、別の整列ユニットが放射し且つ基板上の格子の形
のマーク上に入射する、放射線の整列ビームを使用す
る。この格子は、この整列ビームをこの格子の法線に対
して異なる角度で広がる多数のサブビームに回折する。
上記異なるサブビームは、整列ユニットのレンズによっ
て平面の異なる位置へ導かれるだろう。この平面に、こ
れらの異なるサブビームを更に回折するための手段が設
けてあってもよい。このレンズシステムは、このマーク
の像を創るためにこれらの異なるサブビームを基準プレ
ート上に最終的に結像するためにも使うだろう。この基
準プレートに、基準マークを設けることができ、放射線
感応検出器をこの基準マークの後ろに配置することがで
きる。この検出器の出力信号は、この基板マークの像と
基準マークが一致する程度に依るだろう。この様にし
て、基板上のマークと整列ユニットの基準マークの整列
の程度を測定し、最適化できる。この検出器は、異なる
順序で強度および整列位置を測定するために別々の個々
の検出器を含んでもよい。この整列を完成するために
は、整列ユニットの基準を第２基準マーク、例えば、基
板テーブルに設けたものに整列ユニットで整列しなけれ
ばならない。次にこの第２基準マークを露出光を使って
マスクのマークに整列してもよい。参考までにここに援
用するＵＳ５，１４４，３６３に記載してあるような装
置および方法をその目的に使うことができる。
【０００８】その代りに、投影システムを介して整列ビ
ームを基板上に設けたマークに直接向ける、直接軸上整
列システムを使うことができる。このビームは、基板上
のマークによって異なるサブビームに回折され、投影シ
ステムに反射されるだろう。この投影システムを横断し
てから、これらの異なるサブビームは、マスクに設けた
基準整列マーク上に集束されるだろう。サブビームによ
って作られた基板マークの像は、マスクの基準整列マー
ク上に結像できる。この様にして、基板上のマークとマ
スクの基準マークの整列の程度を測定し、最適化でき
る。これは、マスクのマークを横断する整列ビームを検
出するために構成し且つ配置した放射線感応検出器を使
って行うことができる。ここに説明した軸上整列システ
ムに関する更なる情報は、例えば、参考までにここに援
用する米国特許第４，７７８，２７５号参照。
【０００９】リソグラフィ投影装置で生産する集積回路
の速度を改善するために、銅のような、低抵抗材料を導
体として使って回路の時間遅延を減少することが提案さ
れている。銅で集積回路を製作するために、銅デュアル
ダマスクとして知られる新基板処理技術が集積回路の製
造に導入されている。この新処理技術で起る問題の一つ
は、銅デュアルダマスク層に埋込んだマークの整列中
に、整列するシステムが測定する信号が弱いか、全くな
いことである。このマークおよび銅デュアルダマスク層
を基板表面まで通過する整列ビームの放射線がそこで反
射し、整列マークまで戻り、そこでこのマークで直接反
射された整列ビームの放射線と干渉するかも知れないこ
とが判った。この問題は、銅デュアルダマスクの層がこ
の整列システムの整列ビームに対して実質的に透過性で
あることによって生ずる。この干渉は、このマークが載
っている銅デュアルダマスク層の厚さに依るが、しか
し、この干渉を避け得る程度にこの層の厚さを制御する
ことは非常に困難である。
【００１０】
【発明が解決しようとする課題】本発明の目的は、透過
性プロセス層に使うことができ、マークを横切って基板
表面で反射する光の干渉によって生ずる、信号強度の減
少の欠点がないマークを提供することである。
【００１１】
【課題を解決するための手段】これおよびその他の目的
は、この発明によれば、基板であって、それに重なる実
質的に透過性のプロセス層に整列マークを備え、上記マ
ークが： − 放射線の整列ビームの放射線を反射するための比較
的高反射率の領域、および − この整列ビームの放射線を少ししか反射しないため
の比較的低反射率の領域；を含む基板に於いて、この比
較的低反射率の領域がこの整列ビームの放射線を散乱し
且つ吸収するための散乱構造体を含むことを特徴とする
基板で達成される。
【００１２】この低反射率領域に散乱要素を使うことに
よって、整列ビームが散乱され、それで透過性層を横切
って基板表面で反射され、このマークへ戻って、高反射
率領域で反射された整列ビームと干渉を生ずる放射線が
少ないことが判った。この散乱構造体は、高反射率領域
を露出するのと同じ露出工程に設けてもよい。もし、こ
の整列マークの散乱構造体を第１方向の線で格子として
形成するならば、比較的高反射率の領域は、上記第１方
向に垂直な線で格子として設けてもよい。このマークの
位置を検出するために使う整列システムは、この比較的
高反射率の領域によって作られる格子の線の方向に対し
て敏感だろう。何故なら、光が主として上記線に垂直方
向に回折されるだろうからである。この整列システム
は、これらの散乱構造体によって回折される放射線には
敏感でないだろう。何故なら、その光が回折される方向
は、比較的高反射率の領域によって回折される放射線の
方向に垂直であろうからである。散乱構造体として使う
格子の周期は、比較的高反射率の領域によって回折され
る放射線がこのマークの法線に対して小さい角度で回折
されるように、この比較的高反射率の領域のための格子
の格子周期より小さくてもよい。この整列システムは、
このマークの法線に対してある角度で回折された放射線
に対して敏感で、従ってこの比較的高反射率の領域によ
って回折された放射線にだけ敏感でもよい。
【００１３】この発明の更なる態様によれば、デバイス
製造方法で： − 透過性層に整列マークを含み、少なくとも部分的
に放射線感応材料の層で覆われた基板を基板テーブルに
用意する工程； − 比較的高反射率の領域と比較的低反射率の領域を
含むこれらの整列マークを放射線の整列ビームでもって
基準に整列する工程； − 放射線システムを使って放射線の投影ビームを作
る工程； − この投影ビームにその断面にパターンを与えるた
めにパターニング手段を使う工程；および − この放射線のパターン化したビームをこの放射線
感応材料の層の目標部分上に投影する工程を含む方法に
於いて、この比較的低反射率の領域がこの整列ビームを
散乱し且つ吸収するための散乱構造体を含むことを特徴
とする方法が提供される。
【００１４】この本文では、ＩＣの製造に於けるこの発
明による装置の使用を具体的に参照してもよいが、その
ような装置は、他の多くの可能な用途があることを明確
に理解すべきである。例えば、それを集積光学システ
ム、磁区メモリ用誘導検出パターン、液晶ディスプレイ
パネル、薄膜磁気ヘッド等の製造に使ってもよい。当業
者は、そのような代替用途の関係では、この本文で使う
“レチクル”、“ウエハ”または“ダイ”という用語の
どれも、それぞれ、より一般的な用語“マスク”、“基
板”および“目標部分”で置換えられると考えるべきで
あることが分るだろう。
【００１５】本文書では、“放射線”および“ビーム”
という用語を紫外放射線（例えば、３６５、２４８、１
９３、１５７または１２６ｎｍの波長の）およびＥＵＶ
（例えば、５〜２０ｎｍの範囲の波長を有する超紫外放
射線）、並びにイオンビームまたは電子ビームのよう
な、粒子ビームを含むあらゆる種類の電磁放射線を包含
するために使用する。
【００１６】
【発明の実施の形態】次にこの発明の実施例を、例とし
てだけ、添付の概略図を参照して説明する。これらの図
で、対応する参照記号は、対応する部品を示す。
【００１７】図１は、この発明によるマークを備える基
板を使うことができるリソグラフィ投影装置を概略的に
描く。この装置は： − 放射線（例えば、ＵＶまたはＥＵＶ放射線）の投
影ビームＰＢを供給するための放射線システムＥｘ、Ｉ
Ｌ。この特別の場合、放射線システムが放射線源ＬＡも
含む； − マスクＭＡ（例えば、レチクル）を保持するための
マスクホルダを備え、およびこのマスクを部材ＰＬに関
して正確に位置決めするために第１位置決め手段に結合
された第１物体テーブル（マスクテーブル）ＭＴ； − 基板Ｗ（例えば、レジストを塗被したシリコンウエ
ハ）を保持するための基板ホルダを備え、およびこの基
板を部材ＰＬに関して正確に位置決めするために第２位
置決め手段に結合された第２物体テーブル（基板テーブ
ル）ＷＴ；並びに − マスクＭＡの被照射部分を基板Ｗの目標部分Ｃ（例
えば、一つ以上のダイを含む）上に結像するための、投
影システム（“レンズ”）ＰＬ（例えば、屈折性または
反射屈折性システム、ミラーグループまたはフィールド
偏向器のアレイ）を含む。ここに描くように、この装置
は、透過型である（即ち、透過性のマスクを有する）。
しかし、一般的に、それは、例えば、（反射性のマスク
を備える）反射型でもよい。その代りに、この装置は、
上に言及した種類のプログラム可能ミラーアレイのよう
な、他の種類のパターニング手段を使ってもよい。
【００１８】この線源ＬＡ（例えば、水銀灯、エキシマ
レーザ、貯蔵リング若しくはシンクロトロンの電子ビー
ムの経路の周りに設けたアンジュレータ）は、放射線の
ビームを作る。このビームを直接か、または、例えば、
ビーム拡大器Ｅｘのような、状態調節手段を通してか
ら、照明システム（照明器）ＩＬの中へ送る。この照明
器ＩＬは、このビームの強度分布の外側および／または
内側半径方向範囲（普通、それぞれ、σ外側およびσ内
側と呼ぶ）を設定するための調整手段ＡＭを含む。その
上、それは、一般的に、積分器ＩＮおよびコンデンサＣ
Ｏのような、種々の他の部品を含む。この様にして、マ
スクＭＡに入射するビームＰＢは、その断面に所望の均
一性および強度分布を有する。
【００１９】図１に関して、線源ＬＡは、（この線源Ｌ
Ａが、例えば、水銀灯である場合によくあることだが）
このリソグラフィ投影装置のハウジング内にあってもよ
いが、このリソグラフィ投影装置から遠く離れていて、
それが作った放射線ビームをこの装置に（例えば、適当
な指向ミラーを使って）導いてもよいことに注意すべき
で；この後者のシナリオは、線源ＬＡがエキシマレーザ
である場合によくあることである。本発明および請求項
は、これらのシナリオの両方を包含する。
【００２０】ビームＰＢは、次に、マスクテーブルＭＴ
上にマスクホルダで保持されたマスクＭＡを横切る。マ
スクＭＡを横断してから、ビームＰＢは、レンズＰＬを
通過し、それがこのビームを基板Ｗの目標部分Ｃ上に集
束する。第２位置決め手段（および干渉計測定手段Ｉ
Ｆ）を使って、基板テーブルＷＴを、例えば、異なる目
標部分ＣをビームＰＢの経路に配置するように、正確に
動かすことができる。同様に、例えば、マスクＭＡをマ
スクライブラリから機械的に検索してから、または走査
中に、第１位置決め手段を使ってマスクＭＡをビームＰ
Ｂの経路に関して正確に配置することができる。一般的
に、物体テーブルＭＴ、ＷＴの移動は、図１にはっきり
は示さないが、長ストロークモジュール（粗位置決め）
および短ストロークモジュール（微細位置決め）を使っ
て実現する。しかし、ウエハステッパの場合は（ステッ
プアンドスキャン装置と違って）、マスクテーブルＭＴ
を短ストロークアクチュエータに結合するだけでもよ
く、または固定してもよい。
【００２１】図示する装置は、二つの異なるモードで使
うことができる： １．ステップモードでは、マスクテーブルＭＴを本質的
に固定して保持し、全マスク像を目標部分Ｃ上に一度に
（即ち、単一“フラッシュ”で）投影する。次に基板テ
ーブルＷＴをｘおよび／またはｙ方向に移動して異なる
目標部分ＣをビームＰＢで照射できるようにする； ２．走査モードでは、与えられた目標部分Ｃを単一“フ
ラッシュ”では露出しないことを除いて、本質的に同じ
シナリオを適用する。その代りに、マスクテーブルＭＴ
が与えられた方向（所謂“走査方向”、例えば、ｙ方
向）に速度νで動き得て、それで投影ビームＰＢがマス
ク像の上を走査させられ；同時に、基板テーブルＷＴが
それと共に同じまたは反対方向に速度Ｖ＝Ｍνで動かさ
れ、このＭはレンズＰＬの倍率（典型的には、Ｍ＝１／
４または１／５）である。この様にして、比較的大きい
目標部分Ｃを、解像度について妥協する必要なく、露出
することができる。
【００２２】整列目的で、このマスクは、マスクＭＡに
マーク（Ｍ1およびＭ2）を備える。これらのマーク（Ｍ
1およびＭ2）は、直接的または間接的に投影システムＰ
Ｌを介して基板Ｗのマーク（Ｐ1およびＰ2）に整列して
もよい。この整列中、投影システムＰＬを介して基板Ｗ
上に投影した画像Ｃの位置についての情報が得られるだ
ろう。これは、異なるマスクで露出した層を互いに関し
て正確に配置することを保証ために必要である。従っ
て、各層の露出の前に、マスクＭＡの像を同じ基板マー
ク（Ｐ1およびＰ2）に整列することが必要である。
【００２３】図２は、この発明が使える、従来技術によ
る基板整列マークを描く。そのような整列マークは、四
つのサブ格子Ｐ1.a、Ｐ1.b、Ｐ1.cおよびＰ1.dを含んで
もよく、その内サブ格子Ｐ1.bおよびＰ1.dは、Ｘ方向の
整列に役立ちおよびサブ格子Ｐ1.aおよびＰ1.cは、Ｙ方
向の整列に役立つ。これらのサブ格子は、例えば、１６
μｍの格子周期を有してもよい。この格子周期は、各サ
ブ格子毎に違ってもよく、このサブ格子の寸法は、２０
０＊２００μｍでもよい。各サブ格子は、比較的高反射
率の領域３および比較的低反射率の領域１を含む。
【００２４】（実施例１）図３は、図２の整列マークの
サブ格子、例えば、Ｐ1.a、の一部の平面図を描く。図
示してあるのは、Ｙ方向に格子周期のある格子を形成す
る四つの高反射率領域３および三つの低反射率領域１で
ある。この低反射率領域１は、Ｘ方向に小さいサイズ、
例えば、２μｍより小さい周期、例えば、１．１４μｍ
の格子周期のある格子の形を有する散乱構造体を備え
る。低反射率領域での散乱構造体の機能は、この低反射
率領域の入射する整列ビームの放射線を散乱且つ吸収し
て、この低反射率領域を横切る放射線が基板表面から反
射し、このマークへ戻って整列ビームの高反射率領域に
よって反射された部分と干渉し、整列信号の攪乱を起す
ことを防ぐようにすることである。この低反射率領域の
格子の方向は、高反射率領域の格子の方向と実質的に垂
直であるように選択して、この低反射率領域から回折し
た整列ビームの部分が高反射率領域から回折したビーム
の部分と異なる方向に回折するようにする。この低反射
率領域から回折した整列ビームの部分は、整列システム
が特定の方向の回折にしか感応しないので、この整列シ
ステムに達しないだろう。従って、低反射率領域からの
回折は、整列システムを妨害しないだろう。低反射率領
域の格子の周期も高反射率領域に設けた格子の周期より
小さい。従って、マークの法線での回折の角度は大き
く、低反射率領域から回折した放射線が整列システムを
妨害する機会は更に最小になるだろう。この高反射率領
域は、５０〜１００％の反射率を有してもよく、低反射
率領域は、０〜１０％の反射率を有してもよい。例え
ば、銅デュアルダマスクの層は、４％の反射率を有して
もよい。
【００２５】図４は、基板Ｗ上の透過性層１１に埋込ん
だ整列マーク上の図３に於ける線７による断面図を描
く。基板Ｗは、この基板Ｗ上に続いて起る露出でパター
ン化したビームによって露出された五つのプロセス層
（９、１１、１３、１５および１７）で覆われている。
これらの層の一つ（１１）は、高反射率領域３および低
反射率領域１を有する整列マークを備える。層（９、１
１、１３、１５および１７）が透過性で、低反射率領域
１に散乱構造体が設けてない場合、整列システムからの
整列ビームの放射線は、この低反射率領域１を横切り、
基板Ｗの表面で反射するかも知れない。次に、この表面
で反射した放射線が再び整列マークに達し、このマーク
表面で直接反射した整列ビームの部分と干渉が起きるか
も知れない。この発明に従って低反射率領域に設けた散
乱形態は、基板の表面での反射の影響を最小にするだろ
う。
【００２６】（実施例２）図５は、この発明の第２実施
例による図２の整列マークのサブ格子の一部の平面図を
描く。二つの高反射率領域３および一つの低反射率領域
５を示す。この第２実施例は、大抵の部材を第１実施例
と共有し、違いは、高反射率領域３を形成する格子の線
がこの高反射率領域３の中間に低反射率領域２１を有す
ることによって二つに分割されていることである。この
低反射率領域２１は、高反射率領域３の格子を形成する
線と平行である。この追加の低反射率領域は、整列ビー
ムの高次の回折を増し、それは、高次がマークの位置の
よい情報を与えるので、有利である。図示するように、
高反射率領域３は、中間に一つの低反射率領域２１を有
することによって二つに分割されている。高次の回折を
改善し、従って整列の精度を改善するために、この高反
射率領域を三つ、四つまたは五つの部分に分割すること
が可能である。
【００２７】（実施例３）図６は、この発明の第３実施
例によるマークの高反射率領域部分の詳細平面図を示
す。この高反射率領域は、正方形面から構成され、各正
方形は、第１および第２方向に反復し、且つ上記第１お
よび第２方向に平行な辺を有する。ここに示すように、
２種類の正方形面、大きい物２３と小さいもの２５があ
り、それらが反復して高反射率領域３を形成する。この
正方形のサイズは、このマスクから基板上に露出する構
造体のサイズに匹敵し、正方形の三つ以上のサイズがあ
ってもよい。マークの高反射率領域の正方形と露出すべ
き構造体のサイズが匹敵することは、露出すべき構造体
による回折がその場合マークの高反射率領域による回折
に類似するので有利である。この類似回折の利点は、類
似回折によるビームがこの投影システムを通る類似の光
路を横切り、従って投影システムで同じ収差を受けるこ
とである。これらの収差によって生ずる位置ずれは、整
列マークと露出すべき構造体に対して同じであり、位置
のより良い整列に繋がるだろう。これらの正方形のサイ
ズは、０．０５から０．５μｍまでの範囲内でよい。こ
の第３実施例も整列マークの低反射率領域に散乱構造体
を何も使わずに、例えば、図２の整列マークの高反射率
領域３に直接使ってもよい。この発明は、オーバレイを
測定するために適したマークに使うこともでき；その場
合、このマークは、大きい正方形の形を有してもよい。
その場合、その正方形は、露出すべき構造体のサイズに
匹敵するサイズを有する多数の小さい正方形を含む。
【００２８】代替案として、このリソグラフィ装置で露
出すべき特定の構造体の投影システムＰＬの瞳平面に於
ける異なる複数次回折の位置を測定することができる。
この瞳平面に於ける位置は、上記特定の構造体で起きた
回折の量の情報を与える。続いて、整列マークの瞳平面
に於ける異なる複数次回折の位置を測定することがで
き、その整列マークを、この整列マークの瞳平面に於け
る異なる複数次回折の位置と露出すべき構造体が同じに
なるように変える。このリソグラフィ投影装置で露出す
べき構造体と瞳平面で同じ位置へ回折するマークを得る
ためのシミュレーション・ソフトウェアを使うこともで
きる。再びこのマークの高屈折率領域は、このリソグラ
フィ投影装置で露出すべき構造体と同様に回折され、こ
の投影システムで同じ収差を受け、同じ位置ずれを与え
られ、より良い位置整列が得られる。
【００２９】以上において、本発明の特定の実施例を説
明したが、本発明を説明したのと別の方法で実施しても
よいことが分るだろう。以上の説明は、本発明を制限す
ることを意図しない。
【図面の簡単な説明】
【図１】本発明を使うことができるリソグラフィ投影装
置を描く。
【図２】本発明を使うことができる整列マークを描く。
【図３】本発明の第１実施例による、図２の整列マーク
のサブ格子の一部の平面図を描く。
【図４】基板上の透過性層に埋込んだ整列マークの断面
図を描く。
【図５】本発明の第２実施例による、図２の整列マーク
のサブ格子の一部の平面図を描く。
【図６】本発明の第３実施例によるマークの反射性領域
の詳細平面図を示す。
【符号の説明】
Ｃ 目標部分 Ｅｘ ビーム拡大器 ＩＬ 照明システム ＬＡ 放射線源 ＭＡ マスク、パターニング手段 Ｐ1 整列マーク Ｐ2 整列マーク ＰＢ 投影ビーム Ｗ 基板 ＷＴ 基板テーブル １ 低反射率領域 ３ 高反射率領域 ５ 散乱構造体 ２３ 矩形領域 ２５ 矩形領域

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板であって、それに重なる実質的に透
    過性のプロセス層に整列マークを備え、該マークが： − 放射線の整列ビームの放射線を反射するための比較
    的高反射率の領域、および − 前記整列ビームの放射線を少ししか反射しないため
    の比較的低反射率の領域；を含む基板に於いて、前記比
    較的低反射率の領域が前記整列ビームの放射線を散乱し
    且つ吸収するための散乱構造体を含むことを特徴とする
    基板。
  2. 【請求項２】 請求項１に記載された基板に於いて、前
    記整列マークの散乱構造体が第１格子を含む基板。
  3. 【請求項３】 請求項１または請求項２に記載された基
    板に於いて、前記整列マークの前記高反射率領域が第２
    格子を含み、前記散乱構造体が前記第２格子の線の間の
    空間に位置する基板。
  4. 【請求項４】 請求項３に記載された基板に於いて、前
    記第１格子および前記第２格子が１次元であり且つ実質
    的に垂直である相互配向を有する基板。
  5. 【請求項５】 請求項４に記載された基板に於いて、前
    記第１格子の格子周期が前記第２格子の格子周期より小
    さい基板。
  6. 【請求項６】 請求項２、請求項４、または請求項５の
    いずれか１項に記載された基板に於いて、前記第１格子
    の格子周期が２μｍ未満である基板。
  7. 【請求項７】 請求項１ないし請求項６のいずれかの１
    項に記載された基板に於いて、前記低反射率領域が０か
    ら１０％までの範囲内の反射率を有する基板。
  8. 【請求項８】 請求項１ないし請求項７のいずれかの１
    項に記載された基板に於いて、前記高反射率領域が５０
    から１００％までの範囲内の反射率を有する基板。
  9. 【請求項９】 請求項１に記載された基板に於いて、前
    記整列マークの前記高反射率領域が分割してある基板。
  10. 【請求項１０】 請求項９に記載された基板に於いて、
    前記整列マークの前記高反射率領域が線を有する第２格
    子を含み、前記線の少なくとも一つが前記線と平行方向
    に分割してある基板。
  11. 【請求項１１】 請求項９に記載された基板に於いて、
    前記高反射率領域が第１方向および第２方向に分割して
    あり、前記高反射率領域が卓越的には矩形の領域を包含
    するように、両方向が互いに関して実質的に垂直である
    基板。
  12. 【請求項１２】 請求項１１に記載された基板に於い
    て、前記矩形領域の幾らかが前記矩形領域の他と異なる
    サイズである基板。
  13. 【請求項１３】 請求項１１または請求項１２に記載さ
    れた基板に於いて、前記矩形領域が正方形である基板。
  14. 【請求項１４】 請求項９による基板に於いて、前記高
    反射率領域を分割する領域のサイズおよび形状が前記プ
    ロセス層で露出される集積回路を形成する形態のサイズ
    および形状と実質的に等しい基板。
  15. 【請求項１５】 請求項１ないし請求項１４のいずれか
    の１項に記載された整列マークを露出するためのパター
    ンを含むマスク。
  16. 【請求項１６】 デバイス製造方法で： − 透過性層に整列マークを含み、少なくとも部分的に
    放射線感応材料の層で覆われた基板を基板テーブルに準
    備する工程； − 比較的高反射率の領域と比較的低反射率の領域を含
    む前記整列マークを放射線の整列ビームでもって基準に
    整列する工程； − 放射線システムを使って放射線の投影ビームを作る
    工程； − 前記投影ビームにその断面にパターンを与えるため
    にパターニング手段を使う工程；および − 前記放射線のパターン化したビームを前記放射線感
    応材料の層の目標部分上に投影する工程を含む方法に於
    いて、前記低反射率領域が前記整列ビームを散乱し且つ
    吸収するための散乱構造体を含むことを特徴とする方
    法。
  17. 【請求項１７】 請求項１６に従って製造したデバイ
    ス。
JP2002182181A 2001-05-23 2002-05-20 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法 Expired - Fee Related JP3970106B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01201956.8 2001-05-23
EP01201956 2001-05-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006311462A Division JP4563986B2 (ja) 2001-05-23 2006-11-17 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法

Publications (2)

Publication Number Publication Date
JP2003092257A true JP2003092257A (ja) 2003-03-28
JP3970106B2 JP3970106B2 (ja) 2007-09-05

Family

ID=8180364

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2002182181A Expired - Fee Related JP3970106B2 (ja) 2001-05-23 2002-05-20 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法
JP2002182180A Expired - Fee Related JP4342155B2 (ja) 2001-05-23 2002-05-20 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、およびデバイス製造方法
JP2006311462A Expired - Fee Related JP4563986B2 (ja) 2001-05-23 2006-11-17 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2002182180A Expired - Fee Related JP4342155B2 (ja) 2001-05-23 2002-05-20 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、およびデバイス製造方法
JP2006311462A Expired - Fee Related JP4563986B2 (ja) 2001-05-23 2006-11-17 実質的に透過性のプロセス層にマークを備える基板、デバイス製造方法

Country Status (4)

Country Link
US (6) US6876092B2 (ja)
JP (3) JP3970106B2 (ja)
KR (2) KR100583693B1 (ja)
TW (2) TW536659B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073970A (ja) * 2005-09-07 2007-03-22 Infineon Technologies Ag 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
JP2008021984A (ja) * 2006-06-20 2008-01-31 Asml Netherlands Bv 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置
JP2008277754A (ja) * 2007-03-01 2008-11-13 Asml Netherlands Bv 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US20030002043A1 (en) 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
KR100583693B1 (ko) * 2001-05-23 2006-05-25 에이에스엠엘 네델란즈 비.브이. 실질적으로 투과성인 공정층내에 정렬마크가 제공된 기판,상기 마크를 노광하는 마스크, 디바이스 제조방법 및 그디바이스
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
JP4007231B2 (ja) * 2003-04-01 2007-11-14 ソニー株式会社 マーク検出方法および露光方法
WO2004090979A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc Overlay metrology mark
JP4412922B2 (ja) * 2003-06-27 2010-02-10 株式会社ルネサステクノロジ 半導体装置
SG108975A1 (en) 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
US7477403B2 (en) * 2004-05-27 2009-01-13 Asml Netherlands B.V. Optical position assessment apparatus and method
US20060092399A1 (en) * 2004-10-29 2006-05-04 Asml Netherlands B.V. Lithographic apparatus, a control system for controlling a lithographic apparatus, and a device manufacturing method
US7553611B2 (en) 2005-03-31 2009-06-30 Sandisk 3D Llc Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure
US7224437B2 (en) 2005-05-31 2007-05-29 Invarium, Inc Method for measuring and verifying stepper illumination
JP4290177B2 (ja) * 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
KR100612410B1 (ko) * 2005-08-01 2006-08-16 나노메트릭스코리아 주식회사 오버레이 키, 이를 이용한 오버레이 측정방법 및 측정장치
US7863763B2 (en) * 2005-11-22 2011-01-04 Asml Netherlands B.V. Binary sinusoidal sub-wavelength gratings as alignment marks
KR100699109B1 (ko) 2005-12-29 2007-03-21 동부일렉트로닉스 주식회사 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법
CN100499069C (zh) * 2006-01-13 2009-06-10 中芯国际集成电路制造(上海)有限公司 使用所选掩模的双大马士革铜工艺
WO2008007173A1 (en) * 2006-07-06 2008-01-17 Freescale Semiconductor, Inc. Wafer and method of forming alignment markers
US7523439B2 (en) * 2006-07-11 2009-04-21 Tokyo Electron Limited Determining position accuracy of double exposure lithography using optical metrology
US8278770B2 (en) * 2007-11-26 2012-10-02 Macronix International Co., Ltd. Overlay mark
KR101579872B1 (ko) 2008-04-29 2015-12-24 삼성디스플레이 주식회사 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법
US9229338B2 (en) 2008-09-08 2016-01-05 Asml Netherlands B.V. Substrate, a method of measuring a property, an inspection apparatus and a lithographic apparatus
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
NL2004297A (en) 2009-03-20 2010-09-21 Asml Holding Nv Improving alignment target contrast in a lithographic double patterning process.
NL2004365A (en) * 2009-04-10 2010-10-12 Asml Holding Nv Method and system for increasing alignment target contrast.
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
US9395636B2 (en) * 2011-04-22 2016-07-19 Mapper Lithography Ip B.V. Lithography system for processing a target, such as a wafer, and a method for operating a lithography system for processing a target, such as a wafer
EP2699967B1 (en) 2011-04-22 2023-09-13 ASML Netherlands B.V. Position determination in a lithography system using a substrate having a partially reflective position mark
JP5932023B2 (ja) 2011-05-13 2016-06-08 マッパー・リソグラフィー・アイピー・ビー．ブイ． ターゲットの少なくとも一部を処理するためのリソグラフィシステム
WO2013056941A1 (en) * 2011-10-20 2013-04-25 Asml Netherlands B.V. Lithographic apparatus and method
TWI648515B (zh) * 2013-11-15 2019-01-21 美商克萊譚克公司 計量目標及其計量量測、目標設計檔案、計量方法及以電腦為基礎之設備
KR101693498B1 (ko) 2015-06-17 2017-01-17 주식회사 옵티레이 노광 장치에서의 카메라 조명 및 제어 방법
US10451412B2 (en) * 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
US10514597B2 (en) * 2016-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
US10818606B1 (en) * 2019-04-02 2020-10-27 Vanguard International Semiconductor Corporation Alignment mark patterns and wafer structures comprising the same
KR102421290B1 (ko) * 2019-09-27 2022-07-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 정렬 마크를 형성하기 위한 장치 및 방법
US11270950B2 (en) 2019-09-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming alignment marks
WO2022087954A1 (zh) * 2020-10-29 2022-05-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600639A (nl) 1986-03-12 1987-10-01 Asm Lithography Bv Werkwijze voor het ten opzichte van elkaar uitrichten van een masker en een substraat en inrichting voor het uitvoeren van de werkwijze.
JPH01169926A (ja) * 1987-12-24 1989-07-05 Toshiba Corp アライメント方法
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JPH02246314A (ja) 1989-03-20 1990-10-02 Fujitsu Ltd パターン作成方法
US5151750A (en) * 1989-04-14 1992-09-29 Nikon Corporation Alignment apparatus
NL8900991A (nl) 1989-04-20 1990-11-16 Asm Lithography Bv Apparaat voor het afbeelden van een maskerpatroon op een substraat.
NL9000503A (nl) 1990-03-05 1991-10-01 Asm Lithography Bv Apparaat en werkwijze voor het afbeelden van een maskerpatroon op een substraat.
JP2855868B2 (ja) 1990-03-12 1999-02-10 富士通株式会社 レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法
EP0527166B1 (de) 1990-05-02 1995-06-14 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
JPH04303915A (ja) 1991-03-29 1992-10-27 Canon Inc 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP3309865B2 (ja) 1992-10-02 2002-07-29 株式会社ニコン 結像特性計測方法及び該方法で使用されるマスク
JP2595885B2 (ja) * 1993-11-18 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JPH07249558A (ja) * 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
JP2650182B2 (ja) 1995-01-17 1997-09-03 ソニー株式会社 位置合せマーク並びに該マークを有する電子装置及びその製造方法
US5702567A (en) 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6061656A (en) * 1995-10-06 2000-05-09 Pace; Michael Computer-based trading card system and method
JPH09162102A (ja) 1995-12-07 1997-06-20 Mitsubishi Electric Corp アライメントマーク検出方法
JP4055827B2 (ja) * 1996-02-15 2008-03-05 エーエスエムエル ネザーランズ ビー． ブイ． リソグラフィ装置の放射線量決定方法、及び該方法実施用テストマスク及び装置
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
JPH09244222A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
JP3287236B2 (ja) * 1996-10-03 2002-06-04 キヤノン株式会社 回折光学素子の製作方法
EP0890136B9 (en) 1996-12-24 2003-12-10 ASML Netherlands B.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
JP4126096B2 (ja) 1997-01-29 2008-07-30 マイクロニック レーザー システムズ アクチボラゲット 感光性被覆を有する基板上に集束レーザ放射により構造物を製作する方法と装置
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
SE509062C2 (sv) 1997-02-28 1998-11-30 Micronic Laser Systems Ab Dataomvandlingsmetod för en laserskrivare med flera strålar för mycket komplexa mikrokolitografiska mönster
JP3570728B2 (ja) * 1997-03-07 2004-09-29 アーエスエム リソグラフィ ベスローテン フェンノートシャップ 離軸整列ユニットを持つリトグラフ投射装置
JP3626504B2 (ja) 1997-03-10 2005-03-09 アーエスエム リソグラフィ ベスローテン フェンノートシャップ ２個の物品ホルダを有する位置決め装置
US6064486A (en) * 1998-05-21 2000-05-16 Leland Stanford Junior University Systems, methods and computer program products for detecting the position of a new alignment mark on a substrate based on fitting to sample alignment signals
JP2000133576A (ja) 1998-10-28 2000-05-12 Nec Corp 位置ずれ計測マーク及び位置ずれ計測方法
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
US6093640A (en) 1999-01-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Overlay measurement improvement between damascene metal interconnections
US6277658B1 (en) * 1999-03-29 2001-08-21 Taiwan Semiconductor Manufacturing Company Method for monitoring alignment mark shielding
JP2001044105A (ja) 1999-07-28 2001-02-16 Hitachi Ltd 半導体装置の製造方法
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
TW588414B (en) 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
KR100583693B1 (ko) * 2001-05-23 2006-05-25 에이에스엠엘 네델란즈 비.브이. 실질적으로 투과성인 공정층내에 정렬마크가 제공된 기판,상기 마크를 노광하는 마스크, 디바이스 제조방법 및 그디바이스
US6803668B2 (en) * 2002-11-22 2004-10-12 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073970A (ja) * 2005-09-07 2007-03-22 Infineon Technologies Ag 偏向リソグラフィーのためのアライメントマークおよびその検出方法
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
JP4594280B2 (ja) * 2005-09-07 2010-12-08 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 偏向リソグラフィーのためのアライメントマークおよびその検出方法
US8183129B2 (en) 2005-09-07 2012-05-22 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8377800B2 (en) 2005-09-07 2013-02-19 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
JP2008021984A (ja) * 2006-06-20 2008-01-31 Asml Netherlands Bv 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置
US7898662B2 (en) 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP4701209B2 (ja) * 2006-06-20 2011-06-15 エーエスエムエル ネザーランズ ビー．ブイ． 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置
US8064056B2 (en) 2006-06-20 2011-11-22 Asml Netherlands B.V. Substrate used in a method and apparatus for angular-resolved spectroscopic lithography characterization
JP2008277754A (ja) * 2007-03-01 2008-11-13 Asml Netherlands Bv 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル

Also Published As

Publication number Publication date
JP3970106B2 (ja) 2007-09-05
JP2007053407A (ja) 2007-03-01
JP4563986B2 (ja) 2010-10-20
KR100583693B1 (ko) 2006-05-25
TW536659B (en) 2003-06-11
JP2003007614A (ja) 2003-01-10
US7560196B2 (en) 2009-07-14
US6858948B2 (en) 2005-02-22
JP4342155B2 (ja) 2009-10-14
KR20020090133A (ko) 2002-11-30
US7759029B2 (en) 2010-07-20
US20090075452A1 (en) 2009-03-19
KR100583694B1 (ko) 2006-05-25
US20050040545A1 (en) 2005-02-24
US20050084772A1 (en) 2005-04-21
US7462548B2 (en) 2008-12-09
US20060138682A1 (en) 2006-06-29
US6876092B2 (en) 2005-04-05
TWI253682B (en) 2006-04-21
US7056805B2 (en) 2006-06-06
US20020182518A1 (en) 2002-12-05
KR20020090134A (ko) 2002-11-30
US20030020184A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
JP3970106B2 (ja) 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法
US7466413B2 (en) Marker structure, mask pattern, alignment method and lithographic method and apparatus
JP4541374B2 (ja) 基板計測のための縮小されたスクライブレーンの使用を有するリソグラフィ装置およびデバイス製造方法
EP1788451A1 (en) Binary sinusoidal sub-wavelength gratings as alignment marks
JP4230991B2 (ja) 測定方法、位置合せマークを提供するための方法及びデバイス製造方法
JP2001126983A (ja) リソグラフィー方法および装置
JP2006191080A (ja) 基板に関する情報を測定する方法及びリソグラフィ装置に使用する基板
JP4058405B2 (ja) デバイス製造方法およびこの方法により製造したデバイス
JP2006186367A (ja) 接合基板を形成するシステム及び方法並びに接合基板製品
JP2006135330A (ja) リソグラフィ装置の半径方向偏光
JP3583774B2 (ja) リソグラフィ装置およびデバイス製造方法
US9410796B2 (en) Lithographic apparatus and method
JP2003273011A (ja) リソグラフィ装置、アライメント方法、およびデバイス製造方法
EP1260870A1 (en) Alignment mark
EP1260869A1 (en) Substrate provided with an alignment mark in a substantially transparent process layer
EP2204697A2 (en) Marker structure, lithographic projection apparatus, method for substrate alignment using such a structure, and substrate comprising such marker structure
US8194231B2 (en) Lithographic apparatus and method
EP1498779A2 (en) Marker structure for alignment or overlay

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060824

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3970106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees