JP4516656B2 - Pwm信号発生方法及びpwm回路 - Google Patents
Pwm信号発生方法及びpwm回路 Download PDFInfo
- Publication number
- JP4516656B2 JP4516656B2 JP2000074998A JP2000074998A JP4516656B2 JP 4516656 B2 JP4516656 B2 JP 4516656B2 JP 2000074998 A JP2000074998 A JP 2000074998A JP 2000074998 A JP2000074998 A JP 2000074998A JP 4516656 B2 JP4516656 B2 JP 4516656B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- triangular wave
- offset
- wave signal
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electric Motors In General (AREA)
- Stopping Of Electric Motors (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Motor And Converter Starters (AREA)
Description
【発明の属する技術分野】
本発明は、モータ制御用のPWM回路に係り、特に、モータの安定した動作確保を図ったものに関する。
【0002】
【従来の技術】
従来、この種の代表的な回路としては、例えば図4に示されたような構成を有してなるものが公知・周知となっている。
以下、図4を参照しつつ、この従来回路について説明する。
この従来のモータ制御用のPWM(Pulse Width Modulation)回路は、三角波発生回路(図4においては「三角波」と表記)1と、第1及び第2の比較・PWM生成回路(図4においては、それぞれ「比較器A」、「比較器B」と表記)31,32と、反転回路(図4においては「反転」と表記)4とを主たる構成要素としてなり、いわゆるトランジスタブリッジに構成された駆動回路9へ、次述するようにPWM信号を出力し、モータ14の回転制御がなされるよう構成されたものである。
【0003】
すなわち、PWM信号は、第1及び第2の比較・PWM生成回路31,32において、三角波発生回路1の出力であるいわゆる三角波信号と、モータ14の駆動状態を指令する指令信号との比較結果に基づいて、所定の論理回路によって生成、出力されるようになっている。
第1の比較・PWM生成回路31は、トランジスタブリッジを構成する第1のトランジスタ10に対する第1のPWM信号PWM1と第2のトランジスタ11に対する第2のPWM信号PWM2とを出力するようになっている一方、第2の比較・PWM生成回路32は、トランジスタブリッジ を構成する第3のトランジスタ12に対する第3のPWM信号PWM3と第4のトランジスタ13に対する第4のPWM信号PWM4とを出力するようになっている。
そして、これらPWM1〜PWM4信号により対応する第1乃至第4のトランジスタ10〜13がオン・オフされ、モータ14の回転制御がなされるようになっている。
【0004】
ところで、このPWM信号の出力周期は、大凡2〜3KHz程度である。これに対して、第1乃至第4のトランジスタ10〜13が、いわゆるパワートランジスタを用いたものである場合、ターンオフ時間として20μs程度必要となるため、PWM1〜PWM4の各々の立ち上がりについて、30〜50μs程度のいわゆるデッドタイムを設けて、第1のトランジスタ10と第2のトランジスタ11との短絡及び第3のトランジスタ12と第4のトランジスタ13との短絡の保護が図られたものとなっている。
【0005】
図5には、かかる構成の主要部におけるタイミング波形が示されており、以下、同図を参照しつつこの回路の動作について説明すれば、まず、この図5には、指令信号(図5(A)参照)が徐々に正方向へ大きくなり、ピークとなった後、徐々に零V近傍へ低下していった場合の各々のPWM信号(図5(B)〜図5(G)参照)と、第1乃至第4のトランジスタ10〜13の動作状態(図5(H)及び図5(I)参照)が示されている。
まず、指令信号が零V付近となる以前における各部の信号を見ると、第1の比較・PWM生成回路31内において、三角波発生回路1の出力信号と指令信号との比較結果として、図5(B)に示されたように、指令信号>三角波信号の場合に、論理値Highに対応する状態となる信号(比較Aout信号)が得られるものとなっている。
一方、第2の比較・PWM生成回路32内においては、三角波発生回路1の出力信号と、反転回路4により極性判定された指令信号(図5(A)において点線で示された信号)との比較結果として、図5(C)に示されたように、極性判定された指令信号>三角波信号の場合に、論理値Highに対応する状態となる信号(比較Bout信号)が得られるものとなっている。
【0006】
そして、第1の比較・PWM生成回路31においては、上述の比較Aout信号を基にして、PWM1及びPWM2の各々のPWM信号が生成、出力されることとなる。ここで、PWM2は、PWM1を極性反転して得られるものであるが、先に述べたようにトランジスタのターンオフ時間を考慮して、その立ち上がりは、PWM1の立ち下がりから所定のデッドタイムだけ経過した後に立ち上がるものとなっている(図5(D)及び図5(E)参照)。また、PWM1の立ち上がりは、逆に、PWM2の立ち下がりから所定のデッドタイムだけ経過した後に立ち上がるものとなっている(図5(D)及び図5(E)参照)。
また、第2の比較・PWM生成回路32においては、上述の比較Bout信号を基にして、PWM3及びPWM4の各々のPWM信号が生成、出力されることとなる。この場合も先のPWM1及びPWM2の場合と同様に、トランジスタのターンオフ時間を考慮して、各々のPWM信号の立ち上がりには、所定のデッドタイムが考慮されたものとなっている(図5(F)及び図5(G)参照)。
その結果、この動作例の場合、PWM1とPWM4が同時に論理値Highに対応する状態となる区間において、第1及び第4のトランジスタ10,13が同時にオン状態とされ、モータ14を正転状態とする駆動電流が流れることとなる。
次に、指令信号が零V付近となる場合について見ると、この場合も、PWM1及びPWM2は、第1の比較・PWM生成回路31において、比較Aout信号を基にして生成、出力され、また、PWM3及びPWM4は、第2の比較・PWM生成回路32において、比較Bout信号を基にして生成、出力されるのは、指令信号が零V付近となる以前における場合と基本的に同様である。
【0007】
【発明が解決しようとする課題】
しかしながら、指令信号が零V付近となると、第1の比較・PWM生成回路31における先に述べた比較Aout信号の出力幅と、第2の比較・PWM生成回路32における先に述べた比較Bout信号の出力幅が近づくことと相俟って、先に説明したデッドタイムの影響により、PWM信号が生成されなくなるいわゆる不感帯が生じる。すなわち、例えば、図5に示された例で言えば、符号aで示されたPWM1信号とPWM4信号とは、本来であれば、PWM1信号の立ち上がりから若干の時間と、PWM4信号の立ち下がり近傍の若干の時間とが重複するため、この重複区間、第1及び第4のトランジスタ10,13が同時にオン状態とされるはずが、PWM1信号の立ち上がりは、本来の立ち上がりよりデッドタイム分だけ遅れたものとなっているため、双方の信号の重複区間がなくなり、第1及び第4のトランジスタ10,13は、同時にオン状態とされなくなる。そのため、モータ14の駆動が所望するタイミングでなされず、指令信号とモータ14の動作との間のいわゆるリニアリティが確保できず、指令信号に対する応答性が悪く、また、動作効率が不十分であるという問題があった。
本発明は、上記実情に鑑みてなされたもので、従来のような不感帯がなく、指令信号に対するリニアリティ、応答性が良好で、しかも、動作効率が良好なPWM回路を提供するものである。
【0008】
【課題を解決するための手段】
上記本発明の目的を達成するため、本発明に係るPWM回路は、
4つのトランジスタがブリッジ接続されてなるモータの駆動回路へ対して、三角波信号と外部から入力される指令信号との比較結果に応じたPWM信号を出力するよう構成されてなるPWM回路であって、
前記三角波信号を発生する三角波信号発生手段と、
前記指令信号の極性を判定する極性判別手段と、
前記指令信号の極性反転を行う反転手段と、
前記三角波信号又は前記三角波信号に正極側の所定量のオフセットが施されたプラスオフセット三角波信号のいずれかと、前記指令信号とが入力されて、その比較結果に応じた信号を第1のPWM信号として出力する第1の比較手段と、
前記三角波信号又は前記三角波信号に負極側の所定量のオフセットが施されたマイナスオフセット三角波信号のいずれかと、前記指令信号とが入力されて、その比較結果に応じた信号を第2のPWM信号として出力する第2の比較手段と、
前記三角波信号又は前記三角波信号に正極側の所定量のオフセットが施されたプラスオフセット三角波信号のいずれかと、前記反転手段の出力信号とが入力されて、その比較結果に応じた信号を第3のPWM信号として出力する第3の比較手段と、
前記三角波信号又は前記三角波信号に負極側の所定量のオフセットが施されたマイナスオフセット三角波信号のいずれかと、前記反転手段の出力信号とが入力されて、その比較結果に応じた信号を第4のPWM信号として出力する第4の比較手段と、
前記三角波信号発生手段から出力された三角波信号を入力し、前記三角波信号に対して正極側に所定量のオフセットを施したプラスオフセット三角波信号と、前記三角波信号に対して負極側に所定量のオフセットを施したマイナスオフセット三角波信号とを生成すると共に、前記極性判別手段の判定結果に応じて、前記第1及び第4の比較手段に対して前記三角波信号を出力する場合には、前記第2及び第3の比較手段に対してそれぞれ対応するオフセットが施された三角波信号を出力する一方、前記第1及び第4の比較手段に対してそれぞれ対応するオフセットが施された三角波信号を出力する場合には、前記第2及び第3の比較手段に対して前記三角波信号を出力するオフセット制御手段と、を具備してなるものである。
【0009】
かかる構成においては、三角波信号をPWM信号の発生に用いる場合と、三角波信号にオフセットを施した信号をPWM信号の発生に用いる場合とを、指令信号の極性に応じてオフセット制御手段によって切り分けできるようにすることで、従来のように各PWM信号の間に一律にデッドタイムを設けることにより、指令信号が零Vに近いレベルでPWM信号が生じないという従来の不都合が確実に回避され、従来のような不感帯がなく、指令信号に対するリニアリティ、応答性が良好なPWM回路が提供できることとなるものである。
かかる構成のPWM回路からのPWM信号が印加される駆動回路は、例えば、第1及び第3のトランジスタのコレクタに電源電圧が印加され、また、第2及び第3のトランジスタのエミッタは共にアースに接続される一方、第1のトランジスタのエミッタと第2のトランジスタのコレクタとが接続されてモータの一方の端子へ、第3のトランジスタのエミッタと第4のトランジスタのコレクタとが接続さてモータの他方の端子へ、それぞれ接続されてなり、第1のトランジスタのベースに第1のPWM信号が、第2のトランジスタのベースに第2のPWM信号が、第3のトランジスタのベースに第3のPWM信号が、第4のトランジスタのベースに第4のPWM信号が、それぞれ印加されるよう構成されてなるものが好適である。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図1を参照しつつ第1の構成例におけるPWM回路の構成について説明する。なお、図4に示された従来回路と同一の構成要素については、同一の符号を付すこととする。
このPWM回路S1は、三角波発生回路1と、極性判別回路2と、オフセット制御回路3と、反転回路4と、第1乃至第4の比較器5〜8とを具備してなり、いわゆるトランジスタブリッジに構成された駆動回路9へ、後述するようにしてPWM信号を出力し、モータ14の回転制御がなされるよう構成されたものである。
【0011】
三角波発生手段としての三角波発生回路1は、所定の繰り返し周期のいわゆる三角波を発生する公知・周知の構成を有してなるものである。
極性判別手段としての極性判別回路2は、外部から入力される指令信号の極性を判別するもので、その判別結果は、オフセット制御回路3へ入力されるようになっているもので、この発明の実施の形態においては、指令信号が正極性である場合に論理値Highに対応する信号を、指令信号が負極性である場合に論理値Lowに対応する信号を、それぞれ出力するようになっている。
オフセット制御手段としてのオフセット制御回路3は、極性判別回路2による指令信号の極性判別結果に基づいて三角波発生回路1の出力信号に所定のオフセットを施して第1乃至第4の比較器5〜8へ入力するようになっているものである(詳細は後述)。
この発明の実施の形態におけるオフセット制御回路3は、プラスオフセット量制御回路(図1及び図2においては「+オフセット」と表記)15と、マイナスオフセット量制御回路(図1及び図2においては「−オフセット」と表記)16と、切換回路17とを具備して構成されたものとなっている。
【0012】
プラスオフセット量制御回路15は、三角波発生回路1から出力された三角波信号に対して所定のプラス(正極側)のオフセットを与えて出力するようになっているものである。
一方、マイナスオフセット量制御回路16は、三角波発生回路1から出力された三角波信号に対して所定のマイナス(負極側)のオフセットを与えて出力するようになっているものである。
切換回路17は、三角波発生回路1の出力信号並びにプラスオフセット量制御回路15及びマイナスオフセット量制御回路16のそれぞれの出力信号を、極性判別回路2による指令信号の極性判別結果に応じて、第1乃至第4の比較器5〜8へ予め定められた分配規則に従って分配出力するようになっているものである。
この発明の実施の形態における切換回路17は、4回路2接点スイッチにより構成されたものとなっている。すなわち、第1乃至第4の切換スイッチ18〜21は、同一の構成を有してなるものであり、第1の切換スイッチ18を例に採り、その構成を説明すれば、切換接点18a(19a,20a,21a)と第1の接点18b(19b,20b,21b)と第2の接点18c(19c,20c,21c)とを有して構成されたものとなっている。なお、各構成要素の後の括弧内の符号は、第2乃至第4の切換スイッチ19〜21における対応する構成要素の符号である。
切換接点18a(19a,20a,21a)は、極性判別回路2の出力信号に応じて第1の接点18b(19b,20b,21b)又は第2の接点18c(19c,20c,21c)と接続されるようになっており、この発明の実施の形態においては、極性判別回路2により指令信号が正極性であると判別されている間、切換接点18a(19a,20a,21a)は、第1の接点18b(19b,20b,21b)に接続され、指令信号が負極性であると判別されている間、切換接点18a(19a,20a,21a)は、第2の接点18c(19c,20c,21c)に接続されるように構成されたものとなっている。
そして、第1の切換スイッチ18の第1の接点18bには、三角波発生回路1の出力段が、第2の接点18cには、プラスオフセット量制御回路15の出力段が、それぞれ接続される一方、切換接点18aは、第1の比較器5の入力段へ接続されたものとなっている。
第2の切換スイッチ19の第1の接点19bには、マイナスオフセット量制御回路16の出力段が、第2の接点19cには、三角波発生回路1の出力段が、それぞれ接続される一方、切換接点19aは、第2の比較器6の入力段へ接続されたものとなっている。
また、第3の切換スイッチ20の第1の接点20bには、プラスオフセット量制御回路15の出力段が、第2の接点20cには、三角波発生回路1の出力段が、それぞれ接続される一方、切換接点20aは、第3の比較器7の入力段へ接続されたものとなっている。
さらに、第4の切換スイッチ21の第1の接点21bには、三角波発生回路1の出力段が、第2の接点21cには、マイナスオフセット量制御回路16の出力段が、それぞれ接続される一方、切換接点21aは、第4の比較器8の入力段へ接続されたものとなっている。
【0013】
反転手段としての反転回路4は、指令信号の極性を反転して出力するもので、それ自体は公知・周知の回路構成を有してなるもので、従来のPWM回路において用いられていたものと基本的に変わるところがないものである。なお、反転回路4により極性反転された指令信号を、以下、便宜的に「反転指令信号」と言う。
第1乃至第4の比較器5〜8は、指令信号又は反転回路4の出力信号のいずれかと、オフセット制御回路3の出力信号とが入力されて、これらの入力信号の比較結果をPWM信号として生成、出力するようになっているものである。
すなわち、まず、第1の比較器(図1においては「比較器1」と表記)5は、オフセット制御回路3の出力信号と指令信号とを入力し、双方の入力信号の比較結果に応じて、後述する駆動回路9を構成する第1のトランジスタ10(図1においては「TR1」と表記)に対するPWM信号であるPWM1信号(第1のPWM信号)が出力されるようになっているものである(詳細は後述)。なお、図1に示された第1乃至第4の比較器5〜8においては、指令信号がオフセット制御回路3の出力信号を越えている間に論理値Highに対応する信号が出力される側の出力段を「out」と、また、この出力段「out」の信号を反転した信号が出力される出力段を「out*」と、それぞれ表記している。
第2の比較器(図1においては「比較器2」と表記)6は、オフセット制御回路3の出力信号と指令信号とを入力し、双方の入力信号の比較結果に応じて、後述するトランジスタブリッジを構成する第2のトランジスタ(図1においては「TR2」と表記)11に対するPWM信号であるPWM2信号(第2のPWM信号)が出力されるようになっているものである(詳細は後述)。なお、この発明の実施の形態においては、第2の比較器6の出力段「out*」からの出力信号が、PWM2信号とされている。
また、第3の比較器(図1においては「比較器3」と表記)7は、オフセット制御回路3の出力信号と反転指令信号とを入力し、双方の入力信号の比較結果に応じて、後述するトランジスタブリッジを構成する第3のトランジスタ(図1においては「TR3」と表記)12に対するPWM信号であるPWM3信号(第3のPWM信号)が出力されるようになっているものである(詳細は後述)。
さらに、第4の比較器(図1においては「比較器4」と表記)8は、オフセット制御回路3の出力信号と反転指令信号とを入力し、双方の入力信号の比較結果に応じて、後述するトランジスタブリッジを構成する第4のトランジスタ(図1においては「TR4」と表記)13に対するPWM信号であるPWM4信号(第4のPWM信号)が出力されるようになっているものである(詳細は後述)。なお、この発明の実施の形態においては、第4の比較器8の出力段「out*」からの出力信号が、PWM4信号とされている。
【0014】
駆動回路9は、いわゆるトランジスタブリッジと称される公知・周知の回路構成を有してなるもので、この発明の実施の形態においては、npn形の第1乃至第4のトランジスタ10〜13がブリッジ接続されてモータ14への通電が可能なように構成されたものとなっている。すなわち、まず、第1のトランジスタ10のエミッタと第2のトランジスタ11のコレクタとが接続されると共に、モータ14の一方の端子に接続されている一方、第3のトランジスタ12のエミッタと第4のトランジスタ13のコレクタとが接続されると共に、モータ14の他方の端子に接続されたものとなっている。
また、第1及び第3のトランジスタ10,12のコレクタ同士が接続されると共に、電源電圧Vccが印加されるようになっている一方、第2及び第4のトランジスタ11,13のエミッタ同士が接続されると共に、アースに接続されたものとなっている。
そして、第1及び第4のトランジスタ10,13が共にオン状態となる場合には、第1のトランジスタ10、モータ14、第4のトランジスタ13という経路でモータ14の駆動電流が流れることとなる(便宜上、この場合を「正転状態」とする)。
一方、第2及び第3のトランジスタ11,12が共にオン状態となる場合には、第3のトランジスタ12、モータ14、第2のトランジスタ11という経路でモータ14の駆動電流が流れることとなる(便宜上、この場合を「逆転状態」とする)。
【0015】
次に、上記構成における動作について、図3を参照しつつ説明する。
最初に、指令信号が比較的大きい場合、換言すれば、指令信号が零V付近になく、従来回路でも正常に動作する範囲にある場合について説明する。図3に示されたタイミングチャートの例においては、指令信号が最初に零Vとなる時刻tc1以前におけるこのPWM回路の動作について説明する。
指令信号が極性判別回路2により正極性であると判別されると(図3(E)参照)、切換回路17においては、第1乃至第4の切換スイッチ18〜21の切換接点18a,19a,20a,21aは、第1の接点18b,19b,20b,21b側へ接続される。このため、第1及び第4の比較器5,8へは、三角波発生回路1の出力信号がオフセットを受けることなくそのまま入力される(図3(A)において実線で表された三角波信号及び図3(D)において実線で表された三角波信号参照)一方、第2の比較器6へは、マイナスオフセット量制御回路16によりマイナス側へ所定量のオフセットが施された三角波信号(以下「マイナスオフセット三角波信号」と言う)が(図3(B)において実線で表された三角波信号参照)、また、第3の比較器7へは、プラスオフセット量制御回路15によりプラス側へ所定量のオフセットが施された三角波信号(以下「プラスオフセット三角波信号」と言う)が(図3(C)において実線で表された三角波信号参照)、それぞれ入力されることとなる。
【0016】
そして、第1の比較器5からは、指令信号(図3(A)において実線で表された曲線参照)が三角波信号を越えている間、論理値Highに対応するPWM1信号が出力され、第1のトランジスタ10のベースに印加される(図3(F)参照)。
また、第2の比較器6からは、マイナスオフセット三角波信号が指令信号(図3(B)において実線で表された曲線参照)を越えている間、論理値Highに対応するPWM2信号が出力され、第2のトランジスタ11のベースに印加される(図3(G)参照)。
さらに、第3の比較器7からは、反転指令信号(図3(C)において点線で表された曲線参照)がプラスオフセット三角波信号を越えている間、論理値Highに対応するPWM3信号が出力され、第3のトランジスタ12のベースに印加される(図3(H)参照)。
またさらに、第4の比較器8からは、三角波信号が反転指令信号(図3(D)において点線で表された曲線参照)を越えている間、論理値Highに対応するPWM4信号が出力され、第4のトランジスタ13のベースに印加される(図3(I)参照)。
【0017】
先に述べたように、駆動回路9においては、PWM1信号とPWM4信号が重複する区間、第1及び第4のトランジスタ10,13が同時にオン状態となり、また、PWM2信号とPWM3信号が重複する区間、第2及び第3のトランジスタ11,12が同時にオン状態となる。一方、図3において、時刻tc1までの間においては、PWM2信号とPWM3信号とが重複する区間はなく、PWM1信号とPWM4信号が、図3(J)に示されたように重複区間が生じ、それに対応して第1及び第4のトランジスタ10,13が同時にオン状態となり、モータ14は正転状態に駆動されることとなる。
この時刻tc1までの間においては、指令信号が時刻tc1以降に比して、比較的高いレベルにあるため、PWM1信号とPWM4信号、PWM2信号とPWM3信号のそれぞれにおいて、従来と異なり、デッドタイムの影響により重複区間が生じない、換言すれば不感帯が生ずるということがなく、上述のように正常にモータ14が駆動されることとなる。
【0018】
次に、指令信号が零V近傍で変化する状態(図3において時刻tc1以降)における動作について説明すれば、次述するようなものとなる。
まず、時刻tc1で指令信号が零Vとなり、その後、負極性側で零Vに極近いレベルで変化する場合(図3において時刻tc1〜時刻tc2までの間)について説明すれば、指令信号が零Vを過ぎ、それまでの正極性から負極性に転ずると、極性判別回路2の出力は、それまでの論理値Highに相当する状態から論理値Lowに相当する状態となる(図3(E)参照)。
そのため、切換回路17において、第1乃至第4の切換スイッチ18〜21の切換接点18a,19a,20a,21aは、第2の接点18c,19c,20c,21c側へ接続されることとなる。したがって、第1の比較器5へは、プラスオフセット量制御回路15によりプラス側へ所定量のオフセットが施されたプラスオフセット三角波信号(図3(A)において実線で表された三角波信号参照)が入力されることとなる。また、第2及び第3の比較器6,7へは、三角波発生回路1の出力信号がオフセットを受けることなくそのまま入力されることとなる(図3(B)において実線で表された三角波信号及び図3(C)において実線で表された三角波信号参照)。さらに、第4の比較器8へは、マイナスオフセット量制御回路16によりマイナス側へ所定量のオフセットが施されたマイナスオフセット三角波信号が入力されることとなる(図3(D)において実線で表された三角波信号参照)。
【0019】
したがって、第1の比較器5からは、指令信号とプラスオフセット三角波信号との比較結果に応じてPWM1信号が、第2の比較器6からは、指令信号と三角波信号との比較結果に応じてPWM2信号が、第3の比較器7からは、反転指令信号と三角波信号との比較結果に応じてPWM3信号が、第4の比較器8からは、反転指令信号とマイナスオフセット三角波信号との比較結果に応じてPWM4信号が、それぞれ出力されることとなる(図3(F)〜図3(I)参照)。
ここで、この時刻tc1〜時刻tc2の間は、指令信号の極性が反転して、モータ14が逆転方向で駆動される領域であり、いわゆる従来のデッドタイムを考慮しなければ、指令信号が零V近傍であることから、本来は、PWM2信号の立ち下がり近傍とPWM3信号の立ち上がり近傍、PWM2信号の立ち上がり近傍とPWM3信号の立ち下がり近傍のそれぞれにおいて、それぞれ重複区間が生ずるところ、従来回路ではこの僅かな重複区間にデッドタイムを考慮することにより、重複区間が消滅して、第2及び第3のトランジスタ11,12が同時に駆動されることは無かった(図5において指令信号が零V付近の場合の同図(E),(F),(I)参照)。
これに対して、本発明の実施の形態におけるPWM回路S1においては、この時刻tc1〜時刻tc2の区間、第2の比較器6からは、三角波信号が指令信号を越えている間、論理値Highに対応するPWM2信号が、また、第3の比較器7からは、反転指令信号が三角波信号を越えている間、論理値Highに対応するPWM3信号が、それぞれ出力され、PWM2信号の立ち下がり近傍とPWM3信号の立ち上がり近傍において、また、PWM2信号の立ち上がり近傍とPWM3信号の立ち下がり近傍において、従来ではデッドタイムのために双方の信号の重複区間が生じ得なかった部分に、それぞれ重複区間が生ずるため(図3(G)及び図3(H)参照)、その重複区間、第2及び第3のトランジスタ11,12が同時にオン状態とされることとなる(図3(K)参照)。
【0020】
次に、指令信号が時刻tc2で再び零Vとなり、その後、正極性側で零V近傍のレベルで変化する場合(図3において時刻tc2以降)について説明すれば、まず、指令信号の負極性から正極性への反転に伴い、極性判別回路2の出力は、再び論理値Highの状態となる(図3(E)参照)。そのため、切換回路17において、第1乃至第4の切換スイッチ18〜21の切換接点18a,19a,20a,21aは、第1の接点18b,19b,20b,21b側へ接続され、先に説明した時刻tc1以前と同じ状態となる。
したがって、第1の比較器5からは、指令信号が三角波信号を越えている間、論理値Highに対応するPWM1信号が、第2の比較器6からは、マイナスオフセット三角波信号が指令信号を越えている間、論理値Highに対応するPWM2信号が、第3の比較器7からは、反転指令信号がプラスオフセット三角波信号を越えている間、論理値Highに対応するPWM3信号が、第4の比較器8からは、三角波信号が反転指令信号を越えている間、論理値Highに対応するPWM4信号が、それぞれ出力されることとなる(図3(F)〜図3(I)参照)。
【0021】
図3に表されている時刻tc2以降の区間においては、本来は、PWM1信号の立ち上がり近傍とPWM4信号の立ち下がり近傍において、また、PWM1信号の立ち下がり近傍とPWM4信号の立ち上がり近傍において、それぞれ重複区間が生ずるところであるが、従来回路ではこの僅かな重複区間にデッドタイムを考慮することにより、重複区間が消滅して、第1及び第4のトランジスタ10,13が同時に駆動されることは無かった(図5において指令信号が零V付近の場合の同図(D),(G),(H)参照)。
これに対して、本発明の実施の形態におけるPWM回路S2においては、上述のように第1及第4の比較器5,8には、三角波発生回路1の出力がそのまま入力されるため、従来はデッドタイムによりPWM1信号とPWM4信号の重複区間が生じなかった部分でも信号の重複部分が生じ、第1及び第4のトランジスタ10,13が同時にオン状態とされることとなる(図3(F),(I),(J)参照)。
【0022】
次に、第2の回路構成例について、図2を参照しつつ説明する。なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の回路構成例におけるPWM回路S2は、先の図1に示されたオフセット制御回路3におけるオフセット量が固定であったのに対して、指令信号の傾き、すなわち時間変化に対する指令信号の大きさの変化に応じて三角波信号に対するオフセット量が調整されるよう構成された点が異なるものである。そして、この点を除いては、この第2の回路構成例におけるPWM回路S2は、基本的に先のPWM回路S1と同一に構成されてなるものである。
【0023】
PWM1〜PWM4信号の各々の立ち上がり及び立ち下がりは、先に図3を参照しつつ説明したことから判るように、三角波信号、プラスオフセット三角波信号、マイナスオフセット三角波信号のいずれかと指令信号とが交差する点で定まる。したがって、指令信号の傾きが図3に示されたものと異なると、当然の事ながらPWM1〜PWM4信号の各々の立ち上がり及び立ち下がりがずれ、それに伴いそれぞれのパルス幅も変化することとなる。特に、指令信号の傾きが極端に異なるような場合には、図3を参照しつつ説明したようにはPWM1〜PWM4信号が生成されないこともあり得る。
この第2の回路構成例においては、このような不都合を解消すべく、指令信号の傾きに応じてオフセット制御回路3Aにおけるオフセット量を可変としたものである。
【0024】
まず、具体的には、プラスオフセット制御回路15A及びマイナスオフセット制御回路16Aは、共に三角波発生回路1の出力信号が入力されると共に、指令信号が入力されるようになっており、その基本的な構成は同様なものとなっている。
そして、プラスオフセット制御回路15A及びマイナスオフセット制御回路16Aにおいては、まず、微少時間Δtにおける指令信号のレベルの変化ΔLが検出され、この微少時間Δtとレベル変化ΔLとから指令信号の傾き(ΔL/Δt)が算出されるようになっている。
プラスオフセット制御回路15A及びマイナスオフセット制御回路16Aには、その内部に、種々の指令信号の傾き(ΔL/Δt)に対する最適なオフセット量がいわゆる変換テーブルとして予め記憶されており、演算により指令信号の傾き(ΔL/Δt)が算出されると、このテーブルが参照されてオフセット量が決定され、三角波発生回路1の出力信号に対してオフセットが施されるようになっている。なお、算出された指令信号の傾き(ΔL/Δt)に対応する値がテーブルに無い場合には、公知・周知のいわゆる補間によってオフセット量を決定するようにすればよい。また、指令信号の傾き(ΔL/Δt)は、適宜な所定の時間間隔で算出するようにすると好適である。
さらに、テーブルを用いることに代えて、指令信号の傾き(ΔL/Δt)からオフセット量を決定する演算式を実験やシュミレーション等に基づいて定めて、この演算式を用いてオフセット量を決定するようにしてもよいものである。
【0025】
切換回路17や第1乃至第4の比較器5〜8等の他の部分は、先に図1で説明したものと基本的に同一の構成、動作を有するものである。
したがって、このPWM回路S2の動作も、オフセット制御回路3Aにおけるオフセット量が指令信号の傾き(ΔL/Δt)によって変わる点を除けば、先に図3を参照しつつ述べたと基本的に同様であり、変わるところがないので、ここでの詳細な説明は省略することとする。
【0026】
なお、上述の構成例において、駆動回路9は、npn形のトランジスタを用いた構成例を示したが、勿論これに限定される必要はなく、pnp形であってもよく、また、バイポーラ以外のトランジスタによって構成されたものであってもよいものである。
【0027】
【発明の効果】
以上、述べたように、本発明によれば、三角波信号を適宜オフセットすることにより、従来のようなデッドタイムによる不感帯が生ずるようなことがないので、指令信号に対するリニアリティ及び応答性が良好で、そのため、動作効率が良好なPWM回路が提供できるという効果を奏するものである。
特に、オフセット量を指令信号の傾きに応じて可変する場合には、指令信号の傾きに関わらず、必要なデッドタイムを確保しつつ、しかも従来のようなデッドタイムによる不感帯が生ずるようなことがないので、指令信号に対するリニアリティ及び応答性がより良好で、そのため、より動作効率が良好なPWM回路が提供できるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるPWM回路の第1の構成例を示す構成図である。
【図2】本発明の実施の形態におけるPWM回路の第2の構成例を示す構成図である。
【図3】本発明の実施の形態のPWM回路の主要部における動作タイミングを示すタイミングチャートであり、図3(A)は第1の比較器に入力されるオフセット制御回路の出力信号及び指令信号を示す波形図、図3(B)は第2の比較器に入力されるオフセット制御回路の出力信号及び指令信号を示す波形図、図3(C)は第3の比較器に入力されるオフセット制御回路の出力信号及び反転指令信号を示す波形図、図3(D)は第4の比較器に入力されるオフセット制御回路の出力信号及び反転指令信号を示す波形図、図3(E)は指令信号を示す波形図、図3(F)はPWM1信号を示す波形図、図3(G)はPWM2信号を示す波形図、図3(H)はPWM3信号を示す波形図、図3(I)はPWM4信号を示す波形図、図3(J)は第1及び第4のトランジスタが同時にオン状態となるタイミングを示すタイミング図、図3(K)は第2及び第3のトランジスタが同時にオン状態となるタイミングを示すタイミング図である。
【図4】従来回路の一構成例を示す構成図である。
【図5】従来回路の主要部における動作タイミングを示すタイミングチャートであり、図5(A)は三角波信号及び指令信号を示す波形図、図5(B)は第1の比較・PWM生成回路内における三角波信号と指令信号の比較結果を示す波形図、図5(C)は第2の比較・PWM生成回路内における三角波信号と反転指令信号の比較結果を示す波形図、図5(D)は第1のPWM信号を示す波形図、図5(E)は第2のPWM信号を示す波形図、図5(F)は第3のPWM信号を示す波形図、図5(G)は第4のPWM信号を示す波形図、図5(H)は第1及び第4のトランジスタが同時にオン状態となるタイミングを示すタイミング図、図5(I)は第2及び第3のトランジスタが同時にオン状態となるタイミングを示すタイミング図である。
【符号の説明】
1…三角波発生回路
2…極性判別回路
3…オフセット制御回路(第1の構成例)
3A…オフセット制御回路(第2の構成例)
5…第1の比較器
6…第2の比較器
7…第3の比較器
1…第4の比較器
15…プラスオフセット量制御回路(第1の構成例)
15A…プラスオフセット量制御回路(第2の構成例)
16…マイナスオフセット量制御回路(第1の構成例)
16A…マイナスオフセット量制御回路(第2の構成例)
17…切換回路
Claims (4)
- 4つのトランジスタがブリッジ接続されてなるモータ駆動回路へ対して、三角波信号と外部から入力される指令信号との比較結果に応じたPWM信号を出力するよう構成されてなるPWM回路におけるPWM信号発生方法であって、
基準となる三角波信号に対して正極側の所定量のオフセットを施したプラスオフセット三角波信号と、基準となる三角波信号に対して負極側の所定量のオフセットを施したマイナスオフセット三角波信号とを生成し、
前記指令信号が正極性の場合には、前記基準となる三角波信号と前記指令信号との比較結果に応じて第1のPWM信号を、前記マイナスオフセット三角波信号と前記指令信号との比較結果に応じて第2のPWM信号を、前記プラスオフセット三角波信号と前記指令信号を極性反転した信号との比較結果に応じて第3のPWM信号を、前記基準となる三角波信号と前記指令信号を極性反転した信号との比較結果に応じて第4のPWM信号を、それぞれ出力する一方、
前記指令信号が負極性の場合には、前記プラスオフセット三角波信号と前記指令信号との比較結果に応じて第1のPWM信号を、前記基準となる三角波信号と前記指令信号との比較結果に応じて第2のPWM信号を、前記基準となる三角波信号と前記指令信号を極性反転した信号との比較結果に応じて第3のPWM信号を、前記マイナスオフセット三角波信号と前記指令信号を極性反転した信号との比較結果に応じて第4のPWM信号を、それぞれ出力することを特徴としてなるPWM信号発生方法。 - 4つのトランジスタがブリッジ接続されてなるモータの駆動回路へ対して、三角波信号と外部から入力される指令信号との比較結果に応じたPWM信号を出力するよう構成されてなるPWM回路であって、
前記三角波信号を発生する三角波信号発生手段と、
前記指令信号の極性を判定する極性判別手段と、
前記指令信号の極性反転を行う反転手段と、
前記三角波信号又は前記三角波信号に正極側の所定量のオフセットが施されたプラスオフセット三角波信号のいずれかと、前記指令信号とが入力されて、その比較結果に応じた信号を第1のPWM信号として出力する第1の比較手段と、
前記三角波信号又は前記三角波信号に負極側の所定量のオフセットが施されたマイナスオフセット三角波信号のいずれかと、前記指令信号とが入力されて、その比較結果に応じた信号を第2のPWM信号として出力する第2の比較手段と、
前記三角波信号又は前記三角波信号に正極側の所定量のオフセットが施されたプラスオフセット三角波信号のいずれかと、前記反転手段の出力信号とが入力されて、その比較結果に応じた信号を第3のPWM信号として出力する第3の比較手段と、
前記三角波信号又は前記三角波信号に負極側の所定量のオフセットが施されたマイナスオフセット三角波信号のいずれかと、前記反転手段の出力信号とが入力されて、その比較結果に応じた信号を第4のPWM信号として出力する第4の比較手段と、
前記三角波信号発生手段から出力された三角波信号を入力し、前記三角波信号に対して正極側に所定量のオフセットを施したプラスオフセット三角波信号と、前記三角波信号に対して負極側に所定量のオフセットを施したマイナスオフセット三角波信号とを生成すると共に、前記極性判別手段の判定結果に応じて、前記第1及び第4の比較手段に対して前記三角波信号を出力する場合には、前記第2及び第3の比較手段に対してそれぞれ対応するオフセットが施された三角波信号を出力する一方、前記第1及び第4の比較手段に対してそれぞれ対応するオフセットが施された三角波信号を出力する場合には、前記第2及び第3の比較手段に対して前記三角波信号を出力するオフセット制御手段と、
を具備してなることを特徴とするPWM回路。 - オフセット制御手段は、三角波信号を正極側に所定量オフセットして出力するプラスオフセット量制御回路と、
三角波信号を負極側に所定量オフセットして出力するマイナスオフセット量制御回路と、
極性判別手段によって、指令信号が正極性であると判定された場合に、第1及び第4の比較手段に対して前記三角波信号を、第2の比較手段に対して前記マイナスオフセット量制御回路の出力信号を、第3の比較手段に対して前記プラスオフセット量制御回路の出力信号を、それぞれ出力する一方、極性判別手段によって、指令信号が負極性であると判定された場合に、第1の比較手段に対して前記プラスオフセット量制御回路の出力信号を、第2及び第3の比較手段に対して前記三角波信号を、第4の比較手段に対して前記マイナスオフセット量制御回路の出力信号を、それぞれ出力するよう構成されてなる切換回路と、
を具備してなることを特徴とする請求項2記載のPWM回路。 - オフセット制御手段は、指令信号の傾きに応じて三角波信号を正極側にオフセットして出力するプラスオフセット量制御回路と、
指令信号の傾きに応じて三角波信号を負極側にオフセットして出力するマイナスオフセット量制御回路と、
極性判別手段によって、指令信号が正極性であると判定された場合に、第1及び第4の比較手段に対して前記三角波信号を、第2の比較手段に対して前記マイナスオフセット量制御回路の出力信号を、第3の比較手段に対して前記プラスオフセット量制御回路の出力信号を、それぞれ出力する一方、極性判別手段によって、指令信号が負極性であると判定された場合に、第1の比較手段に対して前記プラスオフセット量制御回路の出力信号を、第2及び第3の比較手段に対して前記三角波信号を、第4の比較手段に対して前記マイナスオフセット量制御回路の出力信号を、それぞれ出力するよう構成されてなる切換回路と、
を具備してなることを特徴とする請求項2記載のPWM回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000074998A JP4516656B2 (ja) | 2000-03-17 | 2000-03-17 | Pwm信号発生方法及びpwm回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000074998A JP4516656B2 (ja) | 2000-03-17 | 2000-03-17 | Pwm信号発生方法及びpwm回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001268977A JP2001268977A (ja) | 2001-09-28 |
JP4516656B2 true JP4516656B2 (ja) | 2010-08-04 |
Family
ID=18592953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000074998A Expired - Fee Related JP4516656B2 (ja) | 2000-03-17 | 2000-03-17 | Pwm信号発生方法及びpwm回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4516656B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5199019B2 (ja) * | 2008-10-16 | 2013-05-15 | 株式会社小糸製作所 | 昇降圧dc−dcコンバータ |
JP5439694B2 (ja) | 2009-06-22 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | パルス幅変調回路 |
JP7070358B2 (ja) * | 2018-11-15 | 2022-05-18 | 株式会社豊田自動織機 | インバータ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162585U (ja) * | 1984-09-25 | 1986-04-26 | ||
JPS63138898U (ja) * | 1987-03-05 | 1988-09-13 | ||
JPH02216362A (ja) * | 1989-02-15 | 1990-08-29 | Matsushita Electric Ind Co Ltd | 電動パワーステアリングシステムのpwm回路 |
JPH03150093A (ja) * | 1989-11-07 | 1991-06-26 | Nissan Motor Co Ltd | 直巻2界磁モータの電流制御装置 |
JPH09163755A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 電力変換装置の制御装置 |
-
2000
- 2000-03-17 JP JP2000074998A patent/JP4516656B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001268977A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3154965B2 (ja) | インバータ制御装置 | |
JP2002272162A (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
JPH08322106A (ja) | モータの制御方法 | |
JP4516656B2 (ja) | Pwm信号発生方法及びpwm回路 | |
US5999431A (en) | Power controller for a switched reluctance motor with a high frequency noise filter | |
JP2717498B2 (ja) | 双方向チョッパ・トランスコンダクタンス増幅器 | |
JP7263929B2 (ja) | 半導体装置 | |
JPH0731163A (ja) | インバータの制御方法および制御回路 | |
JPH02146963A (ja) | 電圧型pwmインバータの制御装置 | |
JP4234266B2 (ja) | ステッピングモータの駆動回路 | |
JPH11235085A (ja) | 電気モータのチョッピング通電制御装置 | |
JP2000287488A (ja) | 電気モータの通電制御装置 | |
JP2002247889A (ja) | モータの駆動制御装置 | |
JP2006280091A (ja) | 車載用モータ制御装置 | |
JPH1056781A (ja) | インバータ回路 | |
JP2006280091A5 (ja) | ||
JPH08186902A (ja) | 車両用モータの制御装置 | |
JP3322069B2 (ja) | 中性点クランプ形インバータのpwm制御回路 | |
JPS6321199Y2 (ja) | ||
JP2002142466A (ja) | 電力変換装置のスイッチング補正方法 | |
JP2001144595A (ja) | 半導体交流スイッチ | |
JPS6268091A (ja) | 無刷子直流電動機の始動方法 | |
JP2610069B2 (ja) | 負荷駆動回路のゲート制御回路 | |
JP2001042956A (ja) | 誘導性負荷駆動回路 | |
JPH11225497A (ja) | モータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4516656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160521 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |