JPH0731163A - インバータの制御方法および制御回路 - Google Patents

Abstract

(57)【要約】 【目的】インバータの上下アームのスイッチング素子が
同時にオンして短絡電流が流れることを防いだ上で、イ
ンバータの制御精度を高め、消費電力を低減することが
可能なインバータの制御回路を提供する。 【構成】ＣＰＵ５１とＤ／Ａコンバータ５２と三角波発
生器５３とコンパレータ５４とにより、各スイッチング
素子４２の本来の開閉シグナルであるＰＷＭ信号（出力
信号ｃ）を生成する。ＣＰＵ５１は、正弦波（出力信号
ａ）の正負が切り換わるタイミング（０°，１８０°，
３６０°）で論理レベルが反転する信号ｆを生成する。
立ち上がり遅延回路１３は、信号ｆの立ち上がりを遅延
時間ｔd 分だけ遅らせた信号（出力信号ｇ）を生成す
る。一方、立ち上がり遅延回路１３は、信号ｆを反転さ
せた信号（反転回路１２の出力信号）の立ち上がりを遅
延時間ｔd 分だけ遅らせた信号（出力信号ｈ）を生成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータの制御方法お
よび制御回路に関するものである。

【０００２】

【従来の技術】インバータの制御方法には種々のものが
あるが、近年では、不等パルス方式のＰＷＭ制御法、特
に、サブ・ハーモニック制御法が広く用いられている。

【０００３】図３に、サブ・ハーモニック制御法による
従来のインバータの制御回路を示す。インバータ４１
は、自己ターンオフ能力をもつ各スイッチング素子４２
と各帰還ダイオード４３とのフルブリッジ回路によって
構成されている。すなわち、並列に接続された１組のス
イッチング素子４２と帰還ダイオード４３とが１つのア
ームを構成し、上下の２つのアーム４４、４５が直流電
源Ｅに対して直列に接続されている。そして、上下アー
ム４４，４５間のノードからインバータの出力信号（出
力電圧）が得られるようになっている。

【０００４】このインバータ４１の制御回路５０は、Ｃ
ＰＵ５１とＤ／Ａコンバータ５２と三角波発生器５３と
コンパレータ５４と反転回路５５と各デッドタイム設定
回路５６，５７とから構成されている。

【０００５】図４に、図３に示す制御回路５０の各部の
波形を示す。尚、Ｄ／Ａコンバータ５２の出力信号を
ａ、三角波発生器５３の出力信号をｂ、コンパレータ５
４の出力信号をｃ、デッドタイム設定回路５６の出力信
号をｄ、デッドタイム設定回路５７の出力信号をｅとす
る。

【０００６】ＣＰＵ５１は、インバータ４１の出力信号
の振幅および周波数に対応する正弦波（変調波）を演算
して求める。Ｄ／Ａコンバータ５２は、そのＣＰＵ５１
が求めた正弦波を実際に生成して出力する〔出力信号
ａ〕。

【０００７】三角波発生器５３は、インバータ４１の各
スイッチング素子４２のスイッチング周波数を決める三
角波（搬送波）を出力する〔出力信号ｂ〕。コンパレー
タ５４は、出力信号ａ（正弦波）と出力信号ｂ（三角
波）とを比較して各スイッチング素子４２の本来の開閉
シグナルであるＰＷＭ信号（出力信号ｃ）を生成する。

【０００８】デッドタイム設定回路５６は、出力信号ｃ
にデッドタイムを設定する〔出力信号ｄ〕。また、デッ
ドタイム設定回路５６は、出力信号ｃを反転回路５５に
よって反転した信号にデッドタイムを設定する〔出力信
号ｅ〕。

【０００９】図５に、各出力信号ｃ，ｄ，ｅと反転回路
５５の出力信号の拡大図を示す。出力信号ｄは出力信号
ｃに対して、デッドタイム設定回路５６によって設定さ
れたデッドタイムｔa 分だけ立ち上がりが遅れる。同様
に、出力信号ｅは反転回路５５の出力信号（出力信号ｃ
の反転信号）に対して、デッドタイム設定回路５７によ
って設定されたデッドタイムｔa 分だけ立ち上がりが遅
れる。その結果、各出力信号ｄ，ｅ間には、両信号が共
にＬレベルになる時間（デッドタイムｔa）が設定され
ることになる。

【００１０】そして、出力信号ｄによってインバータ４
１の上アーム４４のスイッチング素子４２がオン・オフ
され、出力信号ｅによってインバータ４１の下アーム４
５のスイッチング素子４２がオン・オフされる。

【００１１】ここで、Ｄ／Ａコンバータ５２の出力信号
ａ（変調波）の振幅と周波数とを変化させると、インバ
ータ４１の出力信号（出力電圧）もそれに従って振幅と
周波数とを変化させる。尚、インバータ４１の動作につ
いては公知であるため、ここではその説明を省略する。

【００１２】ところで、各デッドタイム設定回路５６，
５７によって上記のようにデッドタイムｔa を設定する
のは、上下アーム４４，４５の各スイッチング素子４２
が同時にオンして短絡電流が流れるのを防ぐためであ
る。

【００１３】すなわち、各スイッチング素子４２はそれ
ぞれ、Ｈレベルの出力信号ｄ，ｅによってオンされ、Ｌ
レベルの出力信号ｄ，ｅによってオフされる。そのた
め、両出力信号ｄ，ｅが共にＬレベルになる時間（デッ
ドタイムｔa ）を設定することにより、上下アーム４
４，４５の各スイッチング素子４２が共にオフする時間
（デッドタイムｔa ）を設けるわけである。

【００１４】なぜなら、各スイッチング素子４２として
バイポーラトランジスタ，ＭＯＳトランジスタ，ＳＩＴ
などを用いた場合、その特性上、ターンオン時間に比べ
てターンオフ時間が長くなる。そのため、各出力信号
ｄ，ｅを単なる相補信号にしただけでは、上下アーム４
４，４５の各スイッチング素子４２が同時にオンするこ
とがある。そこで、各出力信号ｄ，ｅ間にデッドタイム
ｔa を設定することにより、各スイッチング素子４２の
ターンオン時間とターンオフ時間のずれに対するマージ
ンを得るわけである。

【００１５】

【発明が解決しようとする課題】しかしながら、各出力
信号ｄ，ｅ間にデッドタイムｔa を設定するということ
は、本来のＰＷＭ信号である出力信号ｃとその反転信号
（反転回路５５の出力信号）の応答を遅らせることに外
ならない。

【００１６】すなわち、出力信号ｃは、ＣＰＵ５１が演
算した正弦波（出力信号ａ）と三角波発生器５３が生成
した三角波（出力信号ｂ）とに基づいて、インバータ４
１の出力信号が所望の振幅および周波数になるように決
定されている。その出力信号ｃの立ち上がりをデッドタ
イムｔa 分だけ遅らせるということは、上アーム４４の
スイッチング素子４２のオン動作についても、デッドタ
イムｔa 分だけ応答が遅れるということになる。また、
出力信号ｃの反転信号（反転回路５５の出力信号）の立
ち上がりをデッドタイムｔa 分だけ遅らせるということ
は、下アーム４５のスイッチング素子４２のオン動作に
ついても、デッドタイムｔa 分だけ応答が遅れるという
ことになる。そして、各スイッチング素子４２の応答が
遅れることは、インバータ４１の制御精度の低下につな
がる。

【００１７】その結果、例えば、インバータ４１によっ
て誘導電動機を駆動する場合には、誘導電動機の制御範
囲が狭くなったり、各スイッチング素子４２の応答遅れ
によって生じる誘導電動機の巻線の歪みにより異音が発
生したりする恐れがあった。

【００１８】このように、各出力信号ｄ，ｅ間にデッド
タイムｔa を設定することにより、インバータ４１の制
御精度が低下するという問題があった。ところで、イン
バータ４１の動作上、上下アーム４４，４５の各スイッ
チング素子４２にそれぞれ電流が流れるのは、出力信号
ａ（正弦波）の半周期分だけでよい。すなわち、図４に
示す出力信号ａが＋側にある期間Ａにおいては、上アー
ム４４のスイッチング素子４２と下アーム４５の帰還ダ
イオード４３とに電流が流れればよく、下アーム４５の
スイッチング素子４２に電流が流れる必要はない。一
方、図４に示す出力信号ａが−側にある期間Ｂにおいて
は、上アーム４４の帰還ダイオード４３と下アーム４５
のスイッチング素子４２とに電流が流れればよく、上ア
ーム４４のスイッチング素子４２に電流が流れる必要は
ない。

【００１９】にも関わらず、図３に示す制御回路５０で
は、図４に示すように、出力信号ａ（正弦波）の全周期
に渡って、上下アーム４４，４５の各スイッチング素子
４２を共にオン・オフさせている。従って、図４に示す
期間Ａにおいては下アーム４５のスイッチング素子４２
に不必要な電流が流れ、図４に示す期間Ｂにおいては上
アーム４４のスイッチング素子４２に不必要な電流が流
れることになる。

【００２０】このように、上下アーム４４，４５の一方
のスイッチング素子４２に流れる不必要な電流により、
そのスイッチング素子４２は無用な電力を消費してい
た。その結果、インバータ４１の消費電力が増大すると
いう問題があった。

【００２１】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、インバータの上下アー
ムのスイッチング素子が同時にオンして短絡電流が流れ
ることを防いだ上で、インバータの制御精度を高め、消
費電力を低減することが可能なインバータの制御回路を
提供することにある。

【００２２】

【課題を解決するための手段】本発明は上記問題点を解
決するため、請求項１記載の発明は、スイッチング素子
と帰還ダイオードとから成る上下アームを、直流電源に
対して直列に接続したフルブリッジ回路から構成される
インバータに対して、搬送波と変調波とによるサブ・ハ
ーモニック制御を行う際に、変調波の位相の正期間（ま
たは負期間）には上アームのスイッチング素子をドライ
ブ可能にして下アームのスイッチング素子をドライブ不
可にし、変調波の位相の負期間（または正期間）には下
アームのスイッチング素子をドライブ可能にして上アー
ムのスイッチング素子をドライブ不可にすることをその
要旨とする。

【００２３】また、請求項２記載の発明は、請求項１記
載のインバータの制御方法において、変調波の位相が正
から負または負から正に切り換わる際に、上下アームの
各スイッチング素子が共にオフする期間であるデッドタ
イムを設けることをその要旨とする。

【００２４】また、請求項３記載の発明は、スイッチン
グ素子と帰還ダイオードとから成る上下アームを、直流
電源に対して直列に接続したフルブリッジ回路から構成
されるインバータの制御回路において、前記インバータ
をサブ・ハーモニック制御するための搬送波を生成する
搬送波生成手段と、前記インバータをサブ・ハーモニッ
ク制御するための変調波を生成する変調波生成手段と、
前記搬送波と変調波とを比較して前記スイッチング素子
の開閉シグナルであるＰＷＭ信号を生成する比較器と、
変調波の位相の正負を判断する判断手段と、変調波の位
相が正（または負）のときには、ＰＷＭ信号が上アーム
のスイッチング素子にだけ出力されるようにして、上ア
ームのスイッチング素子だけをドライブ可能にして下ア
ームのスイッチング素子をドライブ不可にし、変調波の
位相が負（または正）のときには、ＰＷＭ信号が下アー
ムのスイッチング素子にだけ出力されるようにして、下
アームのスイッチング素子だけをドライブ可能にして上
アームのスイッチング素子をドライブ不可にする信号制
御手段とを備えたことをその要旨とする。

【００２５】また、請求項４記載の発明は、請求項３記
載のインバータの制御回路において、変調波の位相が正
から負または負から正に切り換わる際に、上下アームの
各スイッチング素子が共にオフするように、ＰＷＭ信号
にデッドタイムを設けるデッドタイム設定手段を備えた
ことをその要旨とする。

【００２６】

【作用】従って、請求項１または請求項３記載の発明に
よれば、上下アームの各スイッチング素子が同時にオン
することがないため、短絡電流を防止することができ
る。また、一方のスイッチング素子に不必要な電流が流
れることがないため、インバータの消費電力を半減する
ことができる。

【００２７】また、請求項２または請求項４記載の発明
によれば、上下アームの各スイッチング素子が共にオフ
する期間（デッドタイム）を設けるのは、変調波の位相
が正から負または負から正に切り換わる際においてだけ
である。そのため、常時デッドタイムを設ける場合に比
べて、各スイッチング素子の応答遅れが少なくなり、イ
ンバータの制御精度を高めることができる。

【００２８】

【実施例】以下、本発明を具体化した一実施例を図１お
よび図２に従って説明する。尚、本実施例において、図
３〜図５に示した従来例と同じ構成については符号を等
しくしてその詳細な説明を省略する。

【００２９】図１に示すように、本実施例のインバータ
４１の制御回路１０は、ＣＰＵ５１とＤ／Ａコンバータ
５２と三角波発生器５３とコンパレータ５４と各反転回
路１１，１２と各立ち上がり遅延回路１３，１４と各Ａ
ＮＤ回路１５，１６とから構成されている。

【００３０】図２に、図１に示す制御回路１０の各部の
波形を示す。尚、立ち上がり遅延回路１３の出力信号を
ｇ、立ち上がり遅延回路１４の出力信号をｈ、ＡＮＤ回
路１５の出力信号をｉ、ＡＮＤ回路１６の出力信号をｊ
とする。

【００３１】ＣＰＵ５１は、インバータ４１の出力信号
の振幅および周波数に対応する正弦波（変調波）を演算
して求める。Ｄ／Ａコンバータ５２は、そのＣＰＵ５１
が求めた正弦波を実際に生成して出力する〔出力信号
ａ〕。また、ＣＰＵ５１は、正弦波（出力信号ａ）の位
相の正負が切り換わるタイミング（０°，１８０°，３
６０°）で論理レベルが反転する信号ｆを生成する。す
なわち、図２に示すように、出力信号ａが＋側にある期
間ＡにおいてはＨレベルの信号ｆが生成され、出力信号
ａが−側にある期間ＡにおいてはＬレベルの信号ｆが生
成される。そして、信号ｆは、立ち上がり遅延回路１３
に出力されると共に、反転回路１２によって反転されて
立ち上がり遅延回路１４に出力される。

【００３２】三角波発生器５３は、インバータ４１の各
スイッチング素子４２のスイッチング周波数を決める三
角波（搬送波）を出力する〔出力信号ｂ〕。コンパレー
タ５４は、出力信号ａ（正弦波）と出力信号ｂ（三角
波）とを比較して各スイッチング素子４２の本来の開閉
シグナルであるＰＷＭ信号（出力信号ｃ）を生成する。
その出力信号ｃは、ＡＮＤ回路１５に出力されると共
に、反転回路１１によって反転されてＡＮＤ回路１６に
出力される。

【００３３】立ち上がり遅延回路１３は、信号ｆの立ち
上がりを遅延時間ｔd 分だけ遅らせた信号（出力信号
ｇ）を生成する。一方、立ち上がり遅延回路１３は、信
号ｆを反転させた信号（反転回路１２の出力信号）の立
ち上がりを遅延時間ｔd 分だけ遅らせた信号（出力信号
ｈ）を生成する。そして、出力信号ｇはＡＮＤ回路１５
に出力され、出力信号ｈはＡＮＤ回路１６に出力され
る。

【００３４】ＡＮＤ回路１５は、各出力信号ｃ，ｇのＡ
ＮＤをとって出力する〔出力信号ｉ〕。一方、ＡＮＤ回
路１６は、出力信号ｃを反転させた信号（反転回路１１
の出力信号）と出力信号ｈとのＡＮＤをとって出力する
〔出力信号ｊ〕。

【００３５】従って、出力信号ｉは出力信号ｇがＨレベ
ルのときにだけ出力され、出力信号ｊは出力信号ｈがＨ
レベルのときにだけ出力される。すなわち、出力信号ａ
が＋側にある期間Ａにおいては出力信号ｉだけが出力さ
れ、出力信号ａが−側にある期間Ｂにおいては出力信号
ｊだけが出力される。また、出力信号ａの正負が切り換
わるとき（信号ｆの論理レベルが反転するとき）には、
両出力信号ｉ，ｊが共にＬレベルになる時間（遅延時間
ｔd ）が設定される。

【００３６】そして、出力信号ｉによってインバータ４
１の上アーム４４のスイッチング素子４２がオン・オフ
され、出力信号ｊによってインバータ４１の下アーム４
５のスイッチング素子４２がオン・オフされる。

【００３７】ここで、Ｄ／Ａコンバータ５２の出力信号
ａ（変調波）の振幅と周波数とを変化させると、インバ
ータ４１の出力信号（出力電圧）もそれに従って振幅と
周波数とを変化させる。尚、インバータ４１の動作につ
いては公知であるため、ここではその説明を省略する。

【００３８】ところで、各立ち上がり遅延回路１３，１
４によって、両出力信号ｉ，ｊが共にＬレベルになる時
間（遅延時間ｔd ）を設定するのは、上下アーム４４，
４５の各スイッチング素子４２が同時にオンして短絡電
流が流れるのを防ぐためである。

【００３９】すなわち、各スイッチング素子４２はそれ
ぞれ、Ｈレベルの出力信号ｉ，ｊによってオンされ、Ｌ
レベルの出力信号ｉ，ｊによってオフされる。そのた
め、両出力信号ｉ，ｊが共にＬレベルになる時間（遅延
時間ｔa ）を設定することにより、上下アーム４４，４
５の各スイッチング素子４２が共にオフする時間を設け
るわけである。

【００４０】なぜなら、各スイッチング素子４２として
バイポーラトランジスタ，ＭＯＳトランジスタ，ＳＩＴ
などを用いた場合、その特性上、ターンオン時間に比べ
てターンオフ時間が長くなる。そのため、各出力信号
ｉ，ｊの立ち下がりと立ち上がりとにある程度の時間を
もたせないと、上下アーム４４，４５の各スイッチング
素子４２が同時にオンすることがある。そこで、両出力
信号ｉ，ｊが共にＬレベルになる時間（遅延時間ｔd ）
を設定することにより、各スイッチング素子４２のター
ンオン時間とターンオフ時間のずれに対するマージンを
得るわけである。

【００４１】つまり、遅延時間ｔd は従来例におけるデ
ッドタイムｔa に相当するものである。但し、従来例の
デッドタイムｔa が各出力信号ｄ，ｅに対して常時設定
されていたのに対して、本実施例においては、出力信号
ａの正負が切り換わるとき（信号ｆの論理レベルが反転
するとき）にだけ遅延時間ｔd が設定される。

【００４２】このように、本実施例においては、出力信
号ａが＋側の期間Ａにおいては上アーム４４のスイッチ
ング素子４２だけをオン・オフさせ、出力信号ａが−側
の期間Ｂにおいては下アーム４５のスイッチング素子４
２だけをオン・オフさせている。すなわち、各スイッチ
ング素子４２に電流が流れる期間のみ各スイッチング素
子４２をドライブ可能にし、その期間外（各スイッチン
グ素子４２に電流が流れない期間）にはドライブ不可に
している。

【００４３】そのため、上下アーム４４，４５の各スイ
ッチング素子４２が同時にオンすることはなく、短絡電
流が流れることもない。また、従来例のように一方のス
イッチング素子４２に不必要な電流が流れることがな
く、そのスイッチング素子４２が無用な電力を消費する
ことはない。従って、本実施例では、従来例に比べてイ
ンバータ４１の消費電力を半減することができる。

【００４４】また、本実施例において遅延時間ｔd が設
定されるのは、出力信号ａの正負が切り換わるときだけ
である。すなわち、本来のＰＷＭ信号である出力信号ｃ
とその反転信号（反転回路１１の出力信号）の応答が遅
れるのは、出力信号ａの正負が切り換わるタイミング
（０°，１８０°，３６０°）から極短時間だけにすぎ
ない。それに対して、従来例では、各出力信号ｄ，ｅ間
に常時デッドタイムｔaを設定して、出力信号ｃとその
反転信号（反転回路５５の出力信号）の応答を常時遅ら
せている。従って、本実施例では、従来例に比べて、出
力信号ｃとその反転信号（反転回路５５の出力信号）の
応答遅れがはるかに少なくなり、各スイッチング素子４
２の応答遅れもはるかに少なくなるため、インバータ４
１の制御精度を高めることができる。

【００４５】その結果、例えば、インバータ４１によっ
て誘導電動機を駆動する場合にも、誘導電動機の制御範
囲を広くすることができる。また、各スイッチング素子
４２の応答遅れがほとんど無いため、それによって生じ
る誘導電動機の巻線の歪みもほとんど無くなり、誘導電
動機からの異音の発生を防止することができる。

【００４６】尚、本実施例は上記実施例に限定されるも
のではなく、以下のように実施してもよい。 １）反転回路１２と各立ち上がり遅延回路１３，１４の
動作をＣＰＵ５１に行わせ、ＣＰＵ５１から各出力信号
ｇ，ｈが直接出力されるようにする。

【００４７】２）各立ち上がり遅延回路１３，１４を省
略して、信号ｆがＡＮＤ回路１５に直接出力され、信号
ｆを反転した信号（反転回路１２の出力信号）がＡＮＤ
回路１６に直接出力されるようにする。

【００４８】但し、この場合には、遅延時間ｔd が設定
されなくなるため、各スイッチング素子４２のターンオ
ン時間とターンオフ時間のずれに対するマージンを得る
ことができなくなる。従って、短絡電流を防止するため
には、各スイッチング素子４２にターンオン時間とター
ンオフ時間のずれの無い素子を用いなければならない。

【００４９】３）制御回路１０の各回路の動作を全てＣ
ＰＵ５１に行わせる。

【００５０】

【発明の効果】以上詳述したように本発明によれば、イ
ンバータの上下アームのスイッチング素子が同時にオン
して短絡電流が流れることを防いだ上で、インバータの
制御精度を高め、消費電力を低減することが可能なイン
バータの制御回路を提供することができるという優れた
効果がある。

【図面の簡単な説明】

【図１】本発明を具体化した一実施例のブロック回路図
である。

【図２】一実施例の各部の波形図である。

【図３】従来例のブロック回路図である。

【図４】従来例の各部の波形図である。

【図５】従来例の各部の波形図である。

【符号の説明】

１３，１４…デッドタイム設定手段としての立ち上がり
制御回路、１５，１６…信号制御手段としてのＡＮＤ回
路、４１…インバータ、４２…スイッチング素子、４３
…帰還ダイオード、４４…上アーム、４５…下アーム、
Ｅ…直流電源、５３…搬送波生成手段としての三角波発
生器、５１…変調波生成手段，判断手段としてのＣＰ
Ｕ、５２…変調波生成手段としてのＤ／Ａコンバータ、
５４…コンパレータ（比較器）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子と帰還ダイオードとか
   ら成る上下アームを、直流電源に対して直列に接続した
   フルブリッジ回路から構成されるインバータに対して、
   搬送波と変調波とによるサブ・ハーモニック制御を行う
   際に、変調波の位相の正期間（または負期間）には上ア
   ームのスイッチング素子をドライブ可能にして下アーム
   のスイッチング素子をドライブ不可にし、変調波の位相
   の負期間（または正期間）には下アームのスイッチング
   素子をドライブ可能にして上アームのスイッチング素子
   をドライブ不可にすることを特徴とするインバータの制
   御方法。
2. 【請求項２】 請求項１記載のインバータの制御方法に
   おいて、変調波の位相が正から負または負から正に切り
   換わる際に、上下アームの各スイッチング素子が共にオ
   フする期間であるデッドタイムを設けることを特徴とす
   るインバータの制御方法。
3. 【請求項３】 スイッチング素子と帰還ダイオードとか
   ら成る上下アームを、直流電源に対して直列に接続した
   フルブリッジ回路から構成されるインバータの制御回路
   において、 前記インバータをサブ・ハーモニック制御するための搬
   送波を生成する搬送波生成手段と、 前記インバータをサブ・ハーモニック制御するための変
   調波を生成する変調波生成手段と、 前記搬送波と変調波とを比較して前記スイッチング素子
   の開閉シグナルであるＰＷＭ信号を生成する比較器と、 変調波の位相の正負を判断する判断手段と、 変調波の位相が正（または負）のときには、ＰＷＭ信号
   が上アームのスイッチング素子にだけ出力されるように
   して、上アームのスイッチング素子だけをドライブ可能
   にして下アームのスイッチング素子をドライブ不可に
   し、変調波の位相が負（または正）のときには、ＰＷＭ
   信号が下アームのスイッチング素子にだけ出力されるよ
   うにして、下アームのスイッチング素子だけをドライブ
   可能にして上アームのスイッチング素子をドライブ不可
   にする信号制御手段とを備えたことを特徴とするインバ
   ータの制御回路。
4. 【請求項４】 請求項３記載のインバータの制御回路に
   おいて、変調波の位相が正から負または負から正に切り
   換わる際に、上下アームの各スイッチング素子が共にオ
   フするように、ＰＷＭ信号にデッドタイムを設けるデッ
   ドタイム設定手段を備えたことを特徴とするインバータ
   の制御回路。