JPH01110062A - インバータ装置の並列運転回路 - Google Patents
インバータ装置の並列運転回路Info
- Publication number
- JPH01110062A JPH01110062A JP62265392A JP26539287A JPH01110062A JP H01110062 A JPH01110062 A JP H01110062A JP 62265392 A JP62265392 A JP 62265392A JP 26539287 A JP26539287 A JP 26539287A JP H01110062 A JPH01110062 A JP H01110062A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- parallel
- phase
- arc
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract 3
- 238000010304 firing Methods 0.000 abstract 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 14
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 3
- 230000008033 biological extinction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電圧形インバータの大容量化を図るために
インバータ装置を複数台用い、それらの出力をリアクト
ルを介して並列接続して運転するためのインバータ装置
の並列運転回路に関する。
インバータ装置を複数台用い、それらの出力をリアクト
ルを介して並列接続して運転するためのインバータ装置
の並列運転回路に関する。
（従来の技術〕
第４図は従来のインバータ装置の並列運転回路例を示す
回路図である。これは、共通の直流電源よシ給電される
２台の単相インバータＩＮＶＩ。
回路図である。これは、共通の直流電源よシ給電される
２台の単相インバータＩＮＶＩ。
ＩＮ〜′２を出力り７クトルを介して並列接続した場合
の例であシ、トランジスタＴＰ、とＴＰ２および’Ｉ’
ＮｔとＴＮ２を同一の点、消弧信号で駆動して、出力容
量を約２倍にしようとするものである。
の例であシ、トランジスタＴＰ、とＴＰ２および’Ｉ’
ＮｔとＴＮ２を同一の点、消弧信号で駆動して、出力容
量を約２倍にしようとするものである。
一般に、出カリアクドルを介してインバータ装置を並列
接続し、それらを同相で運転する場合でも、スイッチン
グ素子の特性（ターンオン、ターンオフ時間やオン電圧
など）のばらつきに起因する不平衡電流が生じる。
接続し、それらを同相で運転する場合でも、スイッチン
グ素子の特性（ターンオン、ターンオフ時間やオン電圧
など）のばらつきに起因する不平衡電流が生じる。
第５Ａ図および第５Ｂ図はスイッチング素子のターンオ
ン、ターンオフ特性のばらつきによって発生する不平衡
電流波形の例をモデル化して示したものである。第５Ａ
図は、負荷電流ｉｔ、）０の場合において、Ｐ（正）側
アームのトランジスタは、オン時にはＴ、１がＴＰ２よ
シ早くターンオンし、オフ時にはＴＰ２がＴＰＩよシ早
くターンオフした例を示している。この場合は、ターン
オン。
ン、ターンオフ特性のばらつきによって発生する不平衡
電流波形の例をモデル化して示したものである。第５Ａ
図は、負荷電流ｉｔ、）０の場合において、Ｐ（正）側
アームのトランジスタは、オン時にはＴ、１がＴＰ２よ
シ早くターンオンし、オフ時にはＴＰ２がＴＰＩよシ早
くターンオフした例を示している。この場合は、ターン
オン。
ターンオフ時ともに出カリアクドルには正の電圧が印加
され、その結果、不平衡電流（Δ、−１１−１２と定義
する。）も正に増加する。なお、この例では、負荷電流
ｉ Ｌ、 ＞ ０なので、Ｎ側アームのトランジスタＴ
Ｎ１およびＴＮ２は導通せず、したがってＮ側アームの
トランジスタＴ およびＴＮ２は導通せず、したがって
Ｎ側アームのトランジスタのスイッチング時間差による
不平衡電流は発生し々い。
され、その結果、不平衡電流（Δ、−１１−１２と定義
する。）も正に増加する。なお、この例では、負荷電流
ｉ Ｌ、 ＞ ０なので、Ｎ側アームのトランジスタＴ
Ｎ１およびＴＮ２は導通せず、したがってＮ側アームの
トランジスタＴ およびＴＮ２は導通せず、したがって
Ｎ側アームのトランジスタのスイッチング時間差による
不平衡電流は発生し々い。
また、第５Ｂ図は、負荷電流Ｉ Ｌ （０の場合におい
て、Ｎ（負）側アームのトランジスタは、オン時にはＴ
Ｎ２がＴＮｌよシ早くターンオンし、オフ時にはＴＮＩ
がＴＮ２よシ早くターンオフした例を示している。この
場合も、出カリアクドルには第５Ａ図と同様に、ターン
オン、ターンオフ時ともに正の電圧が印加され、その結
果の不平衡電流も正に増加する。なお、この例では、負
荷電流ＩＬｔｉ ｔ Ｌ ＜ Ｏなので、Ｐ側アームの
トランジスタＴＰ。
て、Ｎ（負）側アームのトランジスタは、オン時にはＴ
Ｎ２がＴＮｌよシ早くターンオンし、オフ時にはＴＮＩ
がＴＮ２よシ早くターンオフした例を示している。この
場合も、出カリアクドルには第５Ａ図と同様に、ターン
オン、ターンオフ時ともに正の電圧が印加され、その結
果の不平衡電流も正に増加する。なお、この例では、負
荷電流ＩＬｔｉ ｔ Ｌ ＜ Ｏなので、Ｐ側アームの
トランジスタＴＰ。
およびＴＰ２は導通せず、したがってＰ側アームのトラ
ンジスタのスイッチング時間差による不平衡電流は発生
しない。一方、スイッチングのタイミングが第５Ａ図、
第５Ｂ図の例とは逆の関係になったときＫは、出カリア
クドルには負の電圧が印加され、その結果、不平衡電流
は負に増加する。
ンジスタのスイッチング時間差による不平衡電流は発生
しない。一方、スイッチングのタイミングが第５Ａ図、
第５Ｂ図の例とは逆の関係になったときＫは、出カリア
クドルには負の電圧が印加され、その結果、不平衡電流
は負に増加する。
以上のように、スイッチング素子のターンオン。
ターンオフ特性のばらつきによる不平衡電圧に起因する
不平衡電流は、負荷電流ＩＬ〉０の場合は、Ｐ側のスイ
ッチング素子の特性のばら・つきにのみ依存し、負荷電
流ｉＩ、（Ｏの場合は、Ｎ側のスイッチング素子の特性
のばらつきＫＯみ依存し、その極性は第５Ａ図、第５Ｂ
図に示すようになる。
不平衡電流は、負荷電流ＩＬ〉０の場合は、Ｐ側のスイ
ッチング素子の特性のばら・つきにのみ依存し、負荷電
流ｉＩ、（Ｏの場合は、Ｎ側のスイッチング素子の特性
のばらつきＫＯみ依存し、その極性は第５Ａ図、第５Ｂ
図に示すようになる。
以上の如く発生する不平衡電流は、インバータの負荷分
担をくずし、最悪の場合には１台のインバータに全負荷
がかかるおそれがある。また、不平衡電流抑制のために
接続した出カリアクドルは、不平衡電流の交流成分に対
しては抑制作用がらるが、直流成分に対しては抑制作用
はない。なお、ＶＶＶＦ（可変電圧可変周波数）インバ
ータの様に可変周波数で運転する装置の場合、特に低周
波数運転時には低周波数成分や直流成分も含まれるおそ
れがｓｂ、出カリアクドルのみで不平衡電流を抑制する
ことは困難である。その結果、出カリアクドルが大形化
したシ、並列インバータの出力容量が低下する等の問題
がある。
担をくずし、最悪の場合には１台のインバータに全負荷
がかかるおそれがある。また、不平衡電流抑制のために
接続した出カリアクドルは、不平衡電流の交流成分に対
しては抑制作用がらるが、直流成分に対しては抑制作用
はない。なお、ＶＶＶＦ（可変電圧可変周波数）インバ
ータの様に可変周波数で運転する装置の場合、特に低周
波数運転時には低周波数成分や直流成分も含まれるおそ
れがｓｂ、出カリアクドルのみで不平衡電流を抑制する
ことは困難である。その結果、出カリアクドルが大形化
したシ、並列インバータの出力容量が低下する等の問題
がある。
したがって、この発明は電圧形インバータ装置の並列運
転時において、出カリアクドルを小形化するとともに、
並列インバータの出力容量をほぼｎ倍（ｎ：並列台数）
にすることができるインバータ装置の並列運転回路を提
供することを目的とする。
転時において、出カリアクドルを小形化するとともに、
並列インバータの出力容量をほぼｎ倍（ｎ：並列台数）
にすることができるインバータ装置の並列運転回路を提
供することを目的とする。
基準インバータ装置の出力電流と並列運転される他のイ
ンバータ装置の出力電流との偏差電流を検出する検出回
路と、該偏差電流を零にすべく所定の調節演算を行なう
調節器と、該偏差電流が正（負）になった場合は、基準
インバータ装置の点。
ンバータ装置の出力電流との偏差電流を検出する検出回
路と、該偏差電流を零にすべく所定の調節演算を行なう
調節器と、該偏差電流が正（負）になった場合は、基準
インバータ装置の点。
消弧信号に対し、並列運転される他のインバータ装置の
点、消弧信号を、正極側直流母線に接続されるスイッチ
素子のターンオン時には進相（遅相）とし、該スイッチ
素子のターンオフ時には遅相（進相）とし、また負極性
直流母＃に接続されるスイッチ素子のターンオン時には
遅相（進相）とし、該スイッチ素子のターンオフ時には
進相（遅相）となるようＫする点消弧信号発生回路とを
設ける。
点、消弧信号を、正極側直流母線に接続されるスイッチ
素子のターンオン時には進相（遅相）とし、該スイッチ
素子のターンオフ時には遅相（進相）とし、また負極性
直流母＃に接続されるスイッチ素子のターンオン時には
遅相（進相）とし、該スイッチ素子のターンオフ時には
進相（遅相）となるようＫする点消弧信号発生回路とを
設ける。
電圧形インバータ装置を並列運転するに際し、並列接続
した相の出力電流をそれぞれ検出し、その偏差電流の直
流成分および低周波の交流成分を零にする様に基準イン
バータ装置の点、消弧信号に対し、並列運転される他の
インバータ装置の点。
した相の出力電流をそれぞれ検出し、その偏差電流の直
流成分および低周波の交流成分を零にする様に基準イン
バータ装置の点、消弧信号に対し、並列運転される他の
インバータ装置の点。
消弧信号の位相を各相当シ（ｎ−１）台の調節器を用い
て自動制御することによシ、出カリアクドルの小型化を
図シ、出力容量の低下を抑制する。
て自動制御することによシ、出カリアクドルの小型化を
図シ、出力容量の低下を抑制する。
第１図はこの発明の実施例を示すブロック図で、並列イ
ンバータＩＮＶ１．ＩＮＶ２間のスイッチング素子のス
イッチング時間差を調節すべく、不平衡電流の直流成分
および低周波の交流成分を零にする様な自動制御回路を
付加して構成される。なお、同図において、１，２は点
消弧信号発生回路、３は調節器、４はインバータ制御装
置である。りまシ、この発明は上述の如き不平衡電流は
出カリアクドルの電圧ｖＬＢを調節することによシ制御
できるが、この出カリアクドルの電圧ｖＬＢは並列イン
バータ間のスイッチング素子のスイッチング時間差に略
比例するので、これを積極的に調節することで制御でき
ると云う原理に基づきなされたものである。そして、出
カリアクドルの電圧ｖＬＢの極性と並列インバータ間の
スイッチング素子の点、消弧順序は第１表の様な関係に
あるので、この表に示す点、消弧順序になる様に調節す
れば、ｖＬＢを任意に制御でき、その結果、不平衡電流
も任意に制御できることになる。
ンバータＩＮＶ１．ＩＮＶ２間のスイッチング素子のス
イッチング時間差を調節すべく、不平衡電流の直流成分
および低周波の交流成分を零にする様な自動制御回路を
付加して構成される。なお、同図において、１，２は点
消弧信号発生回路、３は調節器、４はインバータ制御装
置である。りまシ、この発明は上述の如き不平衡電流は
出カリアクドルの電圧ｖＬＢを調節することによシ制御
できるが、この出カリアクドルの電圧ｖＬＢは並列イン
バータ間のスイッチング素子のスイッチング時間差に略
比例するので、これを積極的に調節することで制御でき
ると云う原理に基づきなされたものである。そして、出
カリアクドルの電圧ｖＬＢの極性と並列インバータ間の
スイッチング素子の点、消弧順序は第１表の様な関係に
あるので、この表に示す点、消弧順序になる様に調節す
れば、ｖＬＢを任意に制御でき、その結果、不平衡電流
も任意に制御できることになる。
第１表
第１図の例では、インバータＩＮＶＩの点、消弧信号を
基準にして、インバータＩＮＶ２の点、消弧信号を調節
するようにしている。すなわち、２台の単位イアＡ−夕
ＩＮＶ１．ＩＮＶ２（Ｄ出力電流ｉ１＋１２よシその偏
差１１ ’１’２を得、この偏差電流１１ １２をリ
ップル低域のための、図示されていない一次遅れフィル
タを介して調節器３に入力し、この調節器３によｊ）１
１ １２を零にする様なＩＮＶ２の点、消弧信号の移相
指令を出力し、これにもとづきＩＮＶ２の点、消弧信号
をＩＮＶｌの点。
基準にして、インバータＩＮＶ２の点、消弧信号を調節
するようにしている。すなわち、２台の単位イアＡ−夕
ＩＮＶ１．ＩＮＶ２（Ｄ出力電流ｉ１＋１２よシその偏
差１１ ’１’２を得、この偏差電流１１ １２をリ
ップル低域のための、図示されていない一次遅れフィル
タを介して調節器３に入力し、この調節器３によｊ）１
１ １２を零にする様なＩＮＶ２の点、消弧信号の移相
指令を出力し、これにもとづきＩＮＶ２の点、消弧信号
をＩＮＶｌの点。
消弧信号に対して所定の時間だけ進ませ九）又は遅らせ
るための移相器を含む点消弧信号発生回路１．２に入力
し、インバータＩ ＮＶ ２のスイッチングのタイミン
グを決定する。この結果、出カリアクドルの電圧ｖＬＢ
は不平衡電流１１−１２の平均値も零となる。
るための移相器を含む点消弧信号発生回路１．２に入力
し、インバータＩ ＮＶ ２のスイッチングのタイミン
グを決定する。この結果、出カリアクドルの電圧ｖＬＢ
は不平衡電流１１−１２の平均値も零となる。
第１図はインバータ装置の並列数が２の場合であるが、
この発明は３以上でも適用することができる。例えば３
並列接続の場合は、インバータＩＮＶ１を基準インバー
タとしてインバータＩＮＶ２およびＩＮＶ５の点、消弧
信号を調節することによって、１１−１２および’ｉ
’５が零になるように制御すればよい。なお ｉ、は
ＩＮＶｌの出力電流、ｉ２ｊ ｔ３はＩＮＶ２．ＩＮＶ
３ の出力電流でちる。
この発明は３以上でも適用することができる。例えば３
並列接続の場合は、インバータＩＮＶ１を基準インバー
タとしてインバータＩＮＶ２およびＩＮＶ５の点、消弧
信号を調節することによって、１１−１２および’ｉ
’５が零になるように制御すればよい。なお ｉ、は
ＩＮＶｌの出力電流、ｉ２ｊ ｔ３はＩＮＶ２．ＩＮＶ
３ の出力電流でちる。
また、第１図は単相の例であるが、多相インバータの場
合においても、各相毎にこの発明を適用することで全く
同様の効果が得られる。更に、スイッチング素子はトラ
ンジスタに限らず、ＧＴＯ（ゲートターンオフ）サイリ
スタなどの自己消弧形素子についてもこの発明を適用す
ることによシ、同様の効果が得られる。
合においても、各相毎にこの発明を適用することで全く
同様の効果が得られる。更に、スイッチング素子はトラ
ンジスタに限らず、ＧＴＯ（ゲートターンオフ）サイリ
スタなどの自己消弧形素子についてもこの発明を適用す
ることによシ、同様の効果が得られる。
第２図は第１図に示す点消弧信号発生回路および調節器
の具体例を示す回路図である。同図において、１１およ
び２１はノットゲートＮＯＴ、アナログスイッチＳＷ、
抵抗Ｒ，コンデンサＣおよび演算増幅器（オペアンプ）
ＯＰ等よシなるランプ波形発生回路、１２Ａ、１２Ｂお
よび２１Ａ。
の具体例を示す回路図である。同図において、１１およ
び２１はノットゲートＮＯＴ、アナログスイッチＳＷ、
抵抗Ｒ，コンデンサＣおよび演算増幅器（オペアンプ）
ＯＰ等よシなるランプ波形発生回路、１２Ａ、１２Ｂお
よび２１Ａ。
２１Ｂはコンパレータ、３は抵抗Ｒ，コンデンサＣおよ
びオペアンプＯＰ等よシなる調節器である。
びオペアンプＯＰ等よシなる調節器である。
したがって、ランプ波形発生回路１１（２１）およびコ
ンパレータ１２Ａ、１２Ｂ（２１Ａ、２１Ｂ）等によシ
、点消弧信号発生回路１（２）が構成されていると云う
ことができる。そして、とへではインバータＩ ＮＶ
１の点、消弧信号を基準とし、ＩＮＶ２の点、消弧信号
を調節する様に構成している。また、出カリアクドルの
電圧ｖＬＢの極性とＩＮＶ２の点、消弧信号のＩＮＶｌ
の点、消弧信号に対する進み、遅れの関係は第２表の様
な関係にしである。
ンパレータ１２Ａ、１２Ｂ（２１Ａ、２１Ｂ）等によシ
、点消弧信号発生回路１（２）が構成されていると云う
ことができる。そして、とへではインバータＩ ＮＶ
１の点、消弧信号を基準とし、ＩＮＶ２の点、消弧信号
を調節する様に構成している。また、出カリアクドルの
電圧ｖＬＢの極性とＩＮＶ２の点、消弧信号のＩＮＶｌ
の点、消弧信号に対する進み、遅れの関係は第２表の様
な関係にしである。
第２表
なお、点、消弧信号を原信号（第１図のＴ ｐ ＊ Ｔ
Ｎ ）に対し進めることはできないので、ここでは基
準インバータであるＩＮＶｌの点、消弧信号を原信号に
対し、オン、オフとも等しい時間だけあらかじめ遅らせ
ておき、その信号に対し、ＩＮＶ２の点。
Ｎ ）に対し進めることはできないので、ここでは基
準インバータであるＩＮＶｌの点、消弧信号を原信号に
対し、オン、オフとも等しい時間だけあらかじめ遅らせ
ておき、その信号に対し、ＩＮＶ２の点。
消弧信号を進めたシする様に構成している。
第５図は第２図の動作を説明するためのタイムチャート
である。なお、同図中の波形の名称記号は、第２図中に
記載の同記号の部位の波形に対応する。
である。なお、同図中の波形の名称記号は、第２図中に
記載の同記号の部位の波形に対応する。
インバータ制御装置４よシ与えられるＰ側アームのトラ
ンジスタの点、消弧信号ＴＰおよびＮ側アームのトラン
ジスタの点、消弧信号ＴＮは、移相制御のためのランプ
波形発生回路１１．２１に入力され、第３図のＡ、Ｂの
様な波形を得る。なお、ランプ波形発生回路１１．２１
で用いられているアナログスイッチＳＷは、制御入力が
論理“０”のとき１閉”、″１”のとき１開”になるも
のとする。基準となるＩＮＶＩの点、消弧信号ＴＰ１ｊ
ＴＮＩは、コンパレータ１２Ａおよび２１人によ多信号
Ａ、Ｂの零ボルトとの交点で発生させ、インバータＩＮ
Ｖ１のスイッチングトランジスタを駆動する。一方、移
相制御されるＩＮＶ２の点。
ンジスタの点、消弧信号ＴＰおよびＮ側アームのトラン
ジスタの点、消弧信号ＴＮは、移相制御のためのランプ
波形発生回路１１．２１に入力され、第３図のＡ、Ｂの
様な波形を得る。なお、ランプ波形発生回路１１．２１
で用いられているアナログスイッチＳＷは、制御入力が
論理“０”のとき１閉”、″１”のとき１開”になるも
のとする。基準となるＩＮＶＩの点、消弧信号ＴＰ１ｊ
ＴＮＩは、コンパレータ１２Ａおよび２１人によ多信号
Ａ、Ｂの零ボルトとの交点で発生させ、インバータＩＮ
Ｖ１のスイッチングトランジスタを駆動する。一方、移
相制御されるＩＮＶ２の点。
消弧信号ＴＰ２ ｅ ＴＮ２は、コンパレータ１２Ｂお
よび２１Ｂによ多信号Ａ、Ｂと調節器３の出力Δｖｈｎ
”との交点で発生させ、インバータＩＮＶ２のスイッチ
ングトランジスタを駆動する。なお、調節器３の出力信
号ΔＴＬＢは、１１）１２になつ九とき正にな〕、一方
ｉ、＜ｉ２になったとき負になる様な極性に接続され、
定常状態では５ｌ−ｉ２になる様な電圧を出力する。
よび２１Ｂによ多信号Ａ、Ｂと調節器３の出力Δｖｈｎ
”との交点で発生させ、インバータＩＮＶ２のスイッチ
ングトランジスタを駆動する。なお、調節器３の出力信
号ΔＴＬＢは、１１）１２になつ九とき正にな〕、一方
ｉ、＜ｉ２になったとき負になる様な極性に接続され、
定常状態では５ｌ−ｉ２になる様な電圧を出力する。
この発明によれば、電圧形インバータ装置の並列運転時
において、並列接続した相の出力電流をそれぞれ検出し
、その偏差電流の直流成分および低周波の交流成分を零
にする様に基準インバータの点消弧信号に対し、並列運
転される他のインバータの点、消弧信号の位相を自動的
Ｋｖ４節するようにしたので、出カリアクドルが小形化
できるとともに、並列インバータの出力容量をほぼｎ倍
（ｎ：並列台数）にすることができる。その結果、従来
よシも小形、低コストで大容量のインバータ装置を提供
することができる。
において、並列接続した相の出力電流をそれぞれ検出し
、その偏差電流の直流成分および低周波の交流成分を零
にする様に基準インバータの点消弧信号に対し、並列運
転される他のインバータの点、消弧信号の位相を自動的
Ｋｖ４節するようにしたので、出カリアクドルが小形化
できるとともに、並列インバータの出力容量をほぼｎ倍
（ｎ：並列台数）にすることができる。その結果、従来
よシも小形、低コストで大容量のインバータ装置を提供
することができる。
第１図はこの発明の実施例を示すブロック図、第２図は
第１図に示す点消弧信号発生回路の具体例を示す回路図
、第３図は第２図の動作を説明するためのタイムチャー
ト、第４図は従来のインバータ装置の並列運転回路例を
示す回路図、第５Ａ図は第４図において負荷電流が正の
場合の動作を説明するためのタイムチャート、第５Ｂ図
は同じく負荷電流が負の場合の動作を説明するためのタ
イムチャートである。 符号説明 １．２・・・・・・点消弧信号発生回路、３・・・・・
・調節器、４・・・・・・インバータ制御装置、１１，
１２・・・・・・ランプ波形発生回路、１２Ａ、１２Ｂ
、２１Ａ、２１Ｂ・・・・・・コンパレータ、ＩＮＶｌ
、ＩＮＶ２・・・・・・インバータ装置、ＴＲ・・・・
・・スイッチングトランジスタ、ＮＯＴ・・・・・・ノ
ットゲート、ＳＷ・川・・アナ四グスイッチ、Ｒ・・・
・・・抵抗、Ｃ・・・・・・コンデンサ、ＯＰ・・・・
・・演算増幅器（オペアンプ）。 笛２１１ ａＶＬ８’）Ｏの４さΦタリ 第４図 インバータ イ〉バータＴＲ：
スイ、、子〉り゛トラ〉ジス９ 第５人図 ズ・・ ゛′
第１図に示す点消弧信号発生回路の具体例を示す回路図
、第３図は第２図の動作を説明するためのタイムチャー
ト、第４図は従来のインバータ装置の並列運転回路例を
示す回路図、第５Ａ図は第４図において負荷電流が正の
場合の動作を説明するためのタイムチャート、第５Ｂ図
は同じく負荷電流が負の場合の動作を説明するためのタ
イムチャートである。 符号説明 １．２・・・・・・点消弧信号発生回路、３・・・・・
・調節器、４・・・・・・インバータ制御装置、１１，
１２・・・・・・ランプ波形発生回路、１２Ａ、１２Ｂ
、２１Ａ、２１Ｂ・・・・・・コンパレータ、ＩＮＶｌ
、ＩＮＶ２・・・・・・インバータ装置、ＴＲ・・・・
・・スイッチングトランジスタ、ＮＯＴ・・・・・・ノ
ットゲート、ＳＷ・川・・アナ四グスイッチ、Ｒ・・・
・・・抵抗、Ｃ・・・・・・コンデンサ、ＯＰ・・・・
・・演算増幅器（オペアンプ）。 笛２１１ ａＶＬ８’）Ｏの４さΦタリ 第４図 インバータ イ〉バータＴＲ：
スイ、、子〉り゛トラ〉ジス９ 第５人図 ズ・・ ゛′
Claims (1)
- 【特許請求の範囲】 共通の直流電源により給電される複数の単相または多
相の電圧形インバータ装置を出力リアクトルにより並列
接続して運転すベく、 基準インバータ装置の出力電流と並列運転される他のイ
ンバータ装置の出力電流との偏差電流を検出する検出回
路と、 該偏差電流を零にすべく所定の調節演算を行なう調節器
と、 該偏差電流が正になつた場合は、基準インバータ装置の
点、消弧信号に対し、並列運転される他のインバータ装
置の点、消弧信号を、正極側直流母線に接続されるスイ
ッチ素子のターンオン時には進相とし、該スイッチ素子
のターンオフ時には遅相とし、また負極側直流母線に接
続されるスイッチ素子のターンオン時には遅相とし、該
スイッチ素子のターンオフ時には進相とする一方、前記
偏差電流が負になつた場合は、基準インバータ装置の点
、消弧信号に対し、並列運転される他のインバータ装置
の点、消弧信号の関係を前記とは逆の位相関係になるよ
うにする点消弧信号発生回路と、 を設けたことを特徴とするインバータ装置の並列運転回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265392A JPH088774B2 (ja) | 1987-10-22 | 1987-10-22 | インバータ装置の並列運転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265392A JPH088774B2 (ja) | 1987-10-22 | 1987-10-22 | インバータ装置の並列運転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110062A true JPH01110062A (ja) | 1989-04-26 |
| JPH088774B2 JPH088774B2 (ja) | 1996-01-29 |
Family
ID=17416537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265392A Expired - Lifetime JPH088774B2 (ja) | 1987-10-22 | 1987-10-22 | インバータ装置の並列運転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088774B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597039A1 (en) * | 1991-08-15 | 1994-05-18 | Sundstrand Corporation, Inc. | Plural inverter control arrangement |
| DE4341868C2 (de) * | 1992-12-09 | 2002-03-07 | Mitsubishi Electric Corp | Paralleler Mehrfachinverter |
| JP2011115018A (ja) * | 2009-11-30 | 2011-06-09 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式無効電力補償装置 |
| JP2015104248A (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | 電力変換装置 |
| US9673736B2 (en) | 2014-09-05 | 2017-06-06 | Mitsubishi Electric Corporation | Power conversion system and power conversion device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914367A (ja) * | 1982-07-15 | 1984-01-25 | Hitachi Ltd | インバ−タの並列装置 |
| JPS5972983A (ja) * | 1982-10-18 | 1984-04-25 | Hitachi Ltd | インバ−タの並列装置 |
| JPS6115532A (ja) * | 1984-06-29 | 1986-01-23 | 富士電機株式会社 | 電圧形インバ−タの並列運転制御方式 |
-
1987
- 1987-10-22 JP JP62265392A patent/JPH088774B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914367A (ja) * | 1982-07-15 | 1984-01-25 | Hitachi Ltd | インバ−タの並列装置 |
| JPS5972983A (ja) * | 1982-10-18 | 1984-04-25 | Hitachi Ltd | インバ−タの並列装置 |
| JPS6115532A (ja) * | 1984-06-29 | 1986-01-23 | 富士電機株式会社 | 電圧形インバ−タの並列運転制御方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597039A1 (en) * | 1991-08-15 | 1994-05-18 | Sundstrand Corporation, Inc. | Plural inverter control arrangement |
| EP0597039A4 (en) * | 1991-08-15 | 1994-07-06 | Sundstrand Corp | Plural inverter control arrangement. |
| DE4341868C2 (de) * | 1992-12-09 | 2002-03-07 | Mitsubishi Electric Corp | Paralleler Mehrfachinverter |
| JP2011115018A (ja) * | 2009-11-30 | 2011-06-09 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式無効電力補償装置 |
| JP2015104248A (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | 電力変換装置 |
| US9673736B2 (en) | 2014-09-05 | 2017-06-06 | Mitsubishi Electric Corporation | Power conversion system and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088774B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151394B2 (en) | Phase shifting and PWM driving circuits and methods | |
| KR100299710B1 (ko) | 대향된 전류 전력변환기 및 그 작동방법 | |
| JP6747569B1 (ja) | 電力変換装置、制御方法、および制御プログラム | |
| JPS635553A (ja) | バツフア回路 | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| WO2014073023A1 (ja) | インバータ装置 | |
| JPH01110062A (ja) | インバータ装置の並列運転回路 | |
| JP4815996B2 (ja) | 電力変換装置 | |
| US6208541B1 (en) | PWM inverter apparatus | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| JPH0731163A (ja) | インバータの制御方法および制御回路 | |
| JPH049036B2 (ja) | ||
| JP2019216508A (ja) | 多段変換器の制御装置 | |
| JP6468046B2 (ja) | Ｐｗｍ電力変換器の並列運転方法および並列運転装置 | |
| JP7558343B2 (ja) | 電力変換装置 | |
| JPS61224900A (ja) | 電流制御形ｐｗｍインバ−タ | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| JP2005110440A (ja) | 電圧駆動型スイッチング素子の制御方法及びゲート制御回路 | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JP2005012857A (ja) | 電力変換装置 | |
| JPS60156280A (ja) | 正弦波ｐｗｍ制御トランジスタインバ−タ | |
| KR100387333B1 (ko) | 브리지형태로회로구성이이루어진전력변환기의스위칭장치및방법 | |
| JPH0538154A (ja) | 直列ｎ重インバータの制御方法 | |
| JPH1056781A (ja) | インバータ回路 |