JP4508606B2 - 複数種類のウエルを備えた半導体装置の製造方法 - Google Patents

複数種類のウエルを備えた半導体装置の製造方法 Download PDF

Info

Publication number
JP4508606B2
JP4508606B2 JP2003379401A JP2003379401A JP4508606B2 JP 4508606 B2 JP4508606 B2 JP 4508606B2 JP 2003379401 A JP2003379401 A JP 2003379401A JP 2003379401 A JP2003379401 A JP 2003379401A JP 4508606 B2 JP4508606 B2 JP 4508606B2
Authority
JP
Japan
Prior art keywords
well
oxide film
heat treatment
well region
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003379401A
Other languages
English (en)
Other versions
JP2005051191A (ja
Inventor
雅昭 吉田
尚宏 上田
正人 貴島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003379401A priority Critical patent/JP4508606B2/ja
Priority to US10/803,931 priority patent/US7405460B2/en
Publication of JP2005051191A publication Critical patent/JP2005051191A/ja
Priority to US12/213,676 priority patent/US8003476B2/en
Application granted granted Critical
Publication of JP4508606B2 publication Critical patent/JP4508606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

本発明は、同一基板に３種類以上のウエルを備えた半導体装置の製造方法に関するものである。
半導体製造プロセスにおけるウエル形成工程は、トランジスタの電気特性を左右するだけでなく、チップ面積や製造コストにまで影響を及ぼす極めて重要な部分である。これまではＮウエル／Ｐウエルの２種類のウエル形成が一般的であったが、近年のデバイスの高機能化、複合混載化の要望を反映してＮウエル／Ｐウエル以外に第３のウエルの混載が積極的に進められている。
この第３のウエルの用途としては、
（１）濃度の薄いウエルを作り込むことで高耐圧素子の混載を可能にする、
（２）深い接合のウエルを作り込むことで２重ウエル、すなわちトリプルウエルを形成する、等が挙げられる。
濃度の薄いウエルについては、導電型がＮ型の場合を「Lightly−Ｎウエル（ライトリー・エヌ・ウエル）」、Ｐ型の場合を「Lightly−Ｐウエル」と呼んでおり、高い電圧帯で動作する高耐圧素子のためには必要不可欠となっている。なお、本明細書において、ウエルの導電型を示す場合、単に「Ｎウエル」、「Ｐウエル」と称す。
またトリプルウエルについては、負電源回路の混載やノイズ遮断が可能になるだけでなく、ＤＲＡＭ等の信頼性が向上することから、デジタル／アナログ混載ＬＳＩやメモリー混載ＬＳＩに広く採用されており、今日の携帯電話や携帯情報端末の普及に大きく貢献している。
ウエルの種類が４つ、５つと増えた場合でもまったく同様に考えることができるので、ここでは３つのウエルに関して説明を行なう。３種類のウエルは「Ｎウエル／Ｐウエル／Lightly−Ｎウエル」であってもよいし、「Ｎウエル／Ｐウエル／Lightly−Ｐウエル」や「Ｎウエル／Ｐウエル／トリプルウエル」であってもよい。
３種類のウエルを形成する方法として次の図１３で説明する方法が提案されている（特許文献１参照。）。
（Ａ）シリコン基板１０に窒化膜１を堆積し、Lightly−Ｎウエル領域を画定する写真製版でレジストパターン２を形成する。
そのレジストパターン２をマスクにしてレジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いてリン３を基板１０にイオン注入する。
（Ｂ）レジストパターン２を除去した後、酸化性雰囲気で熱処理を行なう。この熱処理により、窒化膜１の開口している領域に酸化膜４が成長するとともに、シリコン基板１０に注入されたリン３はドライブインされLightly−Ｎウエル（Lightly−ＮＷ）５ｃが形成される。
（Ｃ）窒化膜１を除去しないでＮウエル領域を画定する写真製版でレジストパターン７を形成する。
（Ｄ）レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて基板１０にリン８を基板１０にイオン注入する。
（Ｅ）レジストパターン７を除去した後、酸化性雰囲気で熱処理を行なう。この熱処理によりリン８が注入された領域に酸化膜９が成長するとともに、基板１０に注入されたリン８はドライブインされＮウエル（ＮＷ）２０が形成される。
このとき、先に形成された酸化膜４は、露出しているため酸化膜９を形成するための熱処理の影響を受け、当初膜厚よりも厚い膜厚の酸化膜４ｃとなり、Lightly−Ｎウエル５ｃの表面高さが低くなる。酸化膜４ｃの膜厚は酸化の条件によるが、酸化膜４を形成するための酸化条件と酸化膜９を形成するための酸化条件が同程度であるとすれば、酸化膜４ｃの膜厚は酸化膜９の膜厚の２倍程度になる。
（Ｆ）窒化膜１を除去した後、イオン注入技術を用いてボロン１１を基板１０にイオン注入する。その際、既に形成されている酸化膜４ｃ，９が注入マスクとして機能するようなイオン注入条件を選択する。その結果、酸化膜４ｃ，９以外の領域がＰウエルとして画定する。
（Ｇ）窒素雰囲気で熱処理を行なう。この熱処理により、ボロン１１が拡散してＰウエル（ＰＷ）１２が形成される。
その後、酸化膜４ｃ，９を除去すれば、Lightly−Ｎウエル５ｃ、Ｎウエル２０、Ｐウエル１２の３つのウエルが完成する。
しかし、この方法では酸化膜４ｃが酸化膜９よりも厚くなってしまうので、最終的に両者を除去した後に、図１３（Ｇ）に破線の円１３で示すように、Ｐウエル１２とLightly−Ｎウエル５ｃとの間に大きな段差ができてしまう。この段差が大きいと、ここを横断するポリシリコンやメタル等の配線が断線する虞ができてしまう。また、この段差が写真製版の焦点深度を超えてしまうとデバイス形成が非常に困難なものになってしまう。
そのようなウエル間の段差を小さくする方法として、１つのウエルについて写真製版→イオン注入→酸化膜形成を２回に分けて行なう方法が提案されている（特許文献２参照。）。その方法では、２回目のイオン注入は１回目に注入された領域の外周領域に行ない、また２回目の酸化による酸化膜の膜厚は１回目の酸化による酸化膜の膜厚より薄くする。そうすることで段差がなだらかな２段型になり段差をまたぐ配線の断線が防止できる、というものである。
しかしながら、この方法では１つのウエル作るために写真製版→イオン注入→酸化膜形成を２回繰り返す必要があり製造工程が長くなってしまう。
特表昭６１−５０２９９３号公報 特許第２７９５５６５号公報
以上のように、３種類以上のウエルを少ない製造工程で段差が小さくなるように形成する有効な方法は知られておらず、そのような半導体装置も知られていない。
本発明はこの点に鑑みてなされたものであり、３種類以上のウエルが段差の小さい形状で形成された半導体装置を少ない製造工程で製造する方法を提供することを目的とするものである。
参考例の半導体装置は、同一基板に３種類以上のウエルを備え、そのうちの１種類のウエルは他のウエルよりも表面高さが高く、かつ他のウエルの少なくとも１種類のウエルに対して自己整合的に隣接して形成されており、上記他のウエルは互いに導電型、不純物濃度又は接合深さが異なり同一表面高さに形成された２種類以上のウエルを含んでいることを特徴とするものである。
この半導体装置では、３種類以上のウエルを備えているが、段差は１段だけであるので、従来のように２段階の段差を含んでいるのに比べると最大の段差を小さくすることができ、段差を横断する配線が断線するのを防ぐことができ、写真製版の焦点深度を超えるのも防ぐことができる。
この半導体装置を製造する本発明製造方法の参考例は、以下の工程（Ａ）から（Ｇ）を含んで３種類以上のウエルを同一基板に形成する過程を含んでいる。
（Ａ）半導体基板上にシリコン窒化膜を形成する工程。
（Ｂ）工程（Ａ）の後、第１ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の上記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第１ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
（Ｃ）工程（Ｂ）の後、酸化性雰囲気中で熱処理を施すことによって、上記シリコン窒化膜で覆われていない領域の基板表面に熱酸化膜を形成すると同時に、工程（Ｂ）で半導体基板中に導入された不純物イオンを拡散させ、第１ウエルを形成する工程。
（Ｄ）工程（Ｃ）の後、上記シリコン窒化膜を除去し、上記熱酸化膜上を含む半導体基板上に第２シリコン窒化膜を形成し、上記第２シリコン窒化膜上に第２ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の上記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第２ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
（Ｅ）工程（Ｄ）の後、工程（Ｃ）と同一酸化条件で、酸化性雰囲気中で熱処理を施すことによって、上記第２シリコン窒化膜で覆われていない領域の基板表面に熱酸化膜を形成すると同時に、工程（Ｄ）で半導体基板中に導入された不純物イオンを拡散させ、第２ウエルを形成する工程。
（Ｆ）工程（Ｅ）の後、上記第２シリコン窒化膜を除去した後、上記熱酸化膜をマスクとして自己整合的に、第３ウエル領域を構成する不純物イオンを半導体基板に導入する工程。
（Ｇ）その後、非酸化性雰囲気中で熱処理を施すことによって、上記第３ウエル領域を構成する不純物イオンを拡散させ、第３のウエルを形成する工程。
この半導体装置を製造する本発明製造方法は、以下の工程（Ａ）から（Ｆ）を含んで３種類以上のウエルを同一基板に形成する過程を含んでいる。
（Ａ）半導体基板上にシリコン窒化膜を形成する工程。
（Ｂ）工程（Ａ）の後、第１ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の上記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第１ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
（Ｃ）工程（Ｂ）の後、第２ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の上記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第２ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
（Ｄ）工程（Ｂ），（Ｃ）の後、酸化性雰囲気中で熱処理を施すことによって、シリコン窒化膜で覆われていない領域の基板表面に熱酸化膜を形成すると同時に、この工程以前に半導体基板中に導入された不純物イオンを拡散させ、第１ウエル、第２ウエルを形成する工程。
（Ｅ）工程（Ｄ）の後、シリコン窒化膜を除去した後、上記熱酸化膜をマスクとして自己整合的に、第３ウエル領域を構成する不純物イオンを半導体基板に導入する工程。
（Ｆ）その後、非酸化性雰囲気中で熱処理を施すことによって、上記第３ウエル領域を構成する不純物イオンを拡散させ、第３のウエルを形成する工程。
この製造方法によれば、３種類以上のウエルを段差が１段だけになるように形成することができる。また、最後のウエル形成用のイオン注入はそれまでに形成された酸化膜をマスクとして自己整合的になされるので、写真製版工程を少なくすることができる。
本発明において、半導体基板はシリコン基板自体の場合もあるし、シリコン基板上に形成されたエピタキシャル層である場合もある。したがって、本発明において、半導体基板又は基板という表現は、シリコン基板自体のみでなく、エピタキシャル層も含んでいる。
参考例の半導体装置において、同一表面高さに形成された２種類以上のウエルは互いに不純物濃度の異なる２種類以上のウエルを含んだものとすることができる。その一例として、不純物濃度の異なる２種類以上のウエルのうちの少なくとも１種類は高耐圧トランジスタを形成するために必要な程度に不純物濃度が薄く設定されているものとすることができる。
また、同一表面高さに形成された２種類以上のウエルは互いに接合深さの異なる２種類以上のウエルを含んだものとすることができる。その一例として、接合深さの深いウエルにはそれよりも浅い反対導電型ウエルが形成されたトリプルウエルを形成したものを挙げることができる。
各ウエルの導電型は任意に選択することができるが、例えば、１種類のウエルとそれ以外の同一表面高さに形成された２種類以上のウエルとは導電型が異なるものとすることができる。
半導体装置の一例は、各種類のウエルに形成されたソース拡散層、ドレイン拡散層及び両拡散層間の領域上にゲート絶縁膜を介して形成されたゲート電極からなるＭＯＳトランジスタを含んだものとすることができる。
半導体装置の他の例は、各種類のウエルに形成されたソース拡散層、ドレイン拡散層及び両拡散層間の領域上にゲート絶縁膜を介して形成されたゲート電極からなるＭＯＳトランジスタを含んでおり、トリプルウエルに形成されたＭＯＳトランジスタは電源回路を構成するＭＯＳトランジスタ、基板ノイズの影響を受け易い回路を構成するＭＯＳトランジスタ及びノイズ発生源となる回路を構成するＭＯＳトランジスタのうちのいずれかとすることができる。
本発明では、３種類以上のウエルに種々の半導体素子を形成したり、素子分離その他の目的に使用して種々の半導体装置を構成したりすることができる。
本発明の製造方法の参考例において、工程（Ｄ）と（Ｅ）を注入イオンの種類、量又は注入条件を異ならせて複数回繰り返すことができる。これにより４種類以上のウエルを形成することができる。
本発明の製造方法において、工程（Ｂ）は次のイオン注入を含む工程に進む前に非酸化性雰囲気中で熱処理を施す工程を含む。その非酸化性雰囲気中での熱処理により、ウエルの表面高さを変えることなく、その熱処理工程より前に形成された拡散層の深さ、すなわち接合深さを深くすることができる。
本発明の製造方法において、工程（Ｂ）は上記非酸化性雰囲気中での熱処理の前に酸化性雰囲気中で熱処理を施して半導体基板表面に保護用酸化膜を形成する工程を含む。これにより非酸化性雰囲気中での熱処理に起因する半導体基板の結晶欠陥の発生を防止することができる。
さらに、上記保護用酸化膜厚は１０ｎｍ〜５０ｎｍであるようにすることができる。これにより、不具合が発生する程度の大きさの段差を半導体基板表面に形成することなく、半導体基板の結晶欠陥の発生を防止することができる。
本発明の製造方法において、工程（Ｂ）を注入イオンの種類、量又は注入条件を異ならせて複数回繰り返すことができる。これにより４種類以上のウエルを形成することができる。
本発明の製造方法において、工程（Ｂ）を注入イオンの種類、量又は注入条件を異ならせて複数回繰り返した後、次のイオン注入を含む工程に進む前に非酸化性雰囲気中で熱処理を施す工程を含むこともできる。これにより４種類以上のウエルを形成することができるとともに、その非酸化性雰囲気中での熱処理により、ウエルの表面高さを変えることなく、その熱処理工程より前に形成された拡散層の接合深さを深くすることができる。
さらに、上記非酸化性雰囲気中での熱処理の前に酸化性雰囲気中で熱処理を施して半導体基板表面に保護用酸化膜を形成する工程を含んだものとすることができる。これにより非酸化性雰囲気中での熱処理に起因する半導体基板の結晶欠陥の発生を防止することができる。
さらに、上記保護用酸化膜厚は１０ｎｍ〜５０ｎｍであるようにすることができる。これにより、不具合が発生する程度の大きさの段差を半導体基板表面に形成することなく、半導体基板の結晶欠陥の発生を防止することができる。
先に形成したウエルほど熱処理回数が多くなってより接合深さが深くなるので、深いウエルほど先に形成するように順序を設定するのが好ましい。
トリプルウエルをもつ半導体装置を製造する場合は、最後の非酸化性雰囲気中での熱処理の前に、特定のウエル内にトリプルウエル領域を画定する写真製版でレジストパターンを形成した後、イオン注入によって、その特定のウエルとは反対導電型の不純物イオンをその特定のウエルよりも浅くなる条件で半導体基板に導入し、その後、レジストパターンを除去する工程を含むようにすればよい。
最後の非酸化性雰囲気中での熱処理を行なわずに、後工程で行なう素子分離のためのフィールド酸化の熱処理を兼ねることができる。フィールド酸化の熱処理では、ウエル上はシリコン窒化膜で被われるため、ウエル表面には酸化膜が形成されることはなく、したがってウエル表面の高さが変化することがない。このように、熱処理工程を兼用することにより、工程数をより少なくすることができる。
参考例の半導体装置によれば、同一基板に３種類以上のウエルを備えているが、ウエルの表面高さは２種類であるので、段差が少なく、ウエル境界の段差部を横断する配線の信頼性の高い半導体装置となる。
参考例の半導体装置で、不純物濃度の異なる複数種類のウエルを含んでいるようにすれば、仕様に応じたトランジスタを形成するのが容易になる。
その一例は、高耐圧トランジスタを形成するために必要な程度に不純物濃度が薄く設定されているウエルを備えている。
参考例の半導体装置で、接合深さの異なる２複数種類のウエルを含んでいるようにすれば、仕様に応じたトランジスタを形成するのが容易になる。
参考例の半導体装置で、トリプルウエルを含んでいるようにすれば、基板とは分離した、基板と同一導電型のウエルを形成できるので、負電源回路が搭載できる。また、基板ノイズに強くなるので、基板ノイズに敏感な回路を構成するトランジスタを作り込んだり、さらにはＤＣ／ＤＣコンバータのようなノイズ発生源となる回路を構成するトランジスタを作り込んだりすることによってそのような回路を同一チップに搭載することができるようになる。
参考例の半導体装置で、１種類のウエルが他の複数のウエルと導電型が異なっているようにすれば、その１種類のウエルにトランジスタを形成できるだけでなく、他のウエル間の素子分離としても利用することができるようになる。
参考例の製造方法によれば、複数のウエル領域に同じ酸化条件で酸化膜を形成する。請求項１にかかる発明の製造方法によれば、複数のウエル領域に同一酸化工程で同じ酸化膜を形成する。このようにして形成された酸化膜は互いに膜厚が等しいので、それらのウエルの表面高さは等しくなる。そして、１種類のウエル（第３のウエル）はそれらの酸化膜をマスクとして自己整合的に形成する。このようにして、段差の少ないウエルを同一基板上に複数作成できるので、ウエル形成以降の半導体装置形成工程における写真製版のフォーカスマージンを確保できる。また、ウエル境界の段差部を横断する配線のショートや断線を防止できる。
また、１種類のウエルについては自己整合により形成するので、写真製版工程が１つ少なくなり、少ない製造工程で実現できる、
請求項３にかかる本発明の製造方法によれば、段差の少ないウエルを必要な数だけ作成できるので、複数デバイスに対して最適なウエルを作成することができる。
請求項１にかかる本発明の製造方法によれば、複数作成するウエルプロファイルの設定自由度が向上する。
請求項４にかかる本発明の製造方法によれば、複数のウエルで非酸化性雰囲気中での熱処理を共通化するので、熱処理工程の数を減らすことができる。
請求項１と請求項４にかかる本発明の製造方法によれば、非酸化性雰囲気中での熱処理を行なう場合であっても、保護用酸化膜を形成することにより、非酸化性雰囲気中での熱処理に起因する半導体基板の結晶欠陥の発生を防止することができる。
請求項２と請求項５にかかる本発明の製造方法によれば、上記保護用酸化膜を形成する場合に、不具合が発生する程度の大きさの段差を半導体基板表面に形成することなく、半導体基板の結晶欠陥の発生を防止することができる。
請求項６にかかる本発明の製造方法によれば、微細デバイスが作り込まれる浅いウエルに対して、深いウエル形成の影響を避けることができる。したがって、微細デバイス及びその回路のライブラリ化が可能となる。
請求項７にかかる本発明の製造方法によれば、段差を減らした状態でトリプルウエルを含む半導体装置を形成することができる。
請求項８にかかる本発明の製造方法によれば、最後の非酸化性雰囲気中での熱処理を行なわず、素子分離のためのフィールド酸化の際の熱処理により不純物を拡散させるので、熱処理工程を少なくすることができる。
以下、実施例について図面を参照して詳細に説明する。
（実施例１）
図１は半導体装置の第１の参考例を表わす。
Ｐ型シリコン基板１０の表面には３種類のウエル５，１２，２０が形成されている。ウエル２０はＮ型不純物が導入されて形成されたＮウエル（ＮＷ）、ウエル５はそれよりも不純物濃度の薄いLightly−Ｎウエル（Lightly−ＮＷ）であり、互いに間隔をもって形成されている。ウエル１２は基板１０の不純物濃度よりも高濃度にＰ型不純物が導入されて形成されたＰウエル（ＰＷ）である。Ｐウエル１２はウエル５，２０に隣接して自己整合的に形成されている。
Ｐウエル１２の表面高さはウエル５，２０の表面高さよりも高く、ウエル５とウエル２０の表面高さは等しい。この３種類のウエル５，２０，１２の表面高さは２種類であり、段差は小さく抑えられている。
Lightly−Ｎウエル５とＮウエル２０の間に形成されたＰウエル１２は素子分離の役目を果たしている。
３０は素子分離用のフィールド酸化膜であり、各ウエル間の境界領域に形成されている。素子分離領域３０で分離された素子領域のウエルにはＭＯＳトランジスタが形成されている。図で左端に描かれているＰウエル１２には、Ｎ型拡散層によりソース３４とドレイン３６が形成され、両拡散層３４，３６の間の領域上には、ゲート酸化膜３１を介してポリシリコンにてなるゲート電極３２が形成されてＮチャネルＭＯＳトランジスタを構成している。
Ｎウエル２０ではその素子領域にＰ型拡散層によるソース４０とドレイン４２が形成され、両拡散層４０，４２の間の領域上には、ゲート酸化膜３７を介してポリシリコンにてなるゲート電極３８が形成されてＰチャネルＭＯＳトランジスタを構成している。
Lightly−Ｎウエル５ではその素子領域にＰ型拡散層によるソース４６とドレイン４８が形成され、両拡散層４６，４８の間の領域上には、ゲート酸化膜４３を介してポリシリコンにてなるゲート電極４４が形成されてＰチャネルＭＯＳトランジスタを構成している。
これらのＭＯＳトランジスタを被うように層間絶縁膜５０が形成され、コンタクトホールを介して各拡散層にメタル配線５２が接続されている。
（製造方法１）
図１の半導体装置を製造する方法の参考例を図２により説明する。
（Ａ）シリコン基板１０に窒化膜（シリコン窒化膜）１を膜厚約１００ｎｍ（ナノメートル）の厚さに堆積する。図示は省略しているが、半導体基板上に窒化膜を形成するときは、酸化膜を介して窒化膜を形成する。以下の実施例においても同様である。
窒化膜１上にLightly−Ｎウエル領域を画定する写真製版でレジストパターン２を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量５×１０12ｃｍ-2でリン３を基板１０にイオン注入する。
（Ｂ）レジストパターン２を除去した後、酸化性雰囲気中、９２０℃で１２０分間熱処理を行なう。酸化性雰囲気とは酸素を含む雰囲気であり、例えば空気中又は酸素中である。この熱処理により、窒化膜１の開口している領域に酸化膜４が膜厚約３００ｎｍの厚さに成長するとともに、基板１０に注入されたリン３はドライブインされLightly−Ｎウエル５が形成される。
（Ｃ）窒化膜１を除去した後、再度、窒化膜（第２シリコン窒化膜）６を膜厚約１００ｎｍの厚さに堆積する。
（Ｄ）Ｎウエル領域を画定する写真製版でレジストパターン７を形成する。
そのレジストパターン７をマスクにしてレジスト開口部分の窒化膜６をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量１×１０13ｃｍ-2でリン８を基板１０にイオン注入する。
（Ｅ）レジストパターン７を除去した後、９２０℃の酸化性雰囲気で１２０分間熱処理を行なう。この熱処理により、窒化膜６の開口している領域に酸化膜９が膜厚約３００ｎｍの厚さに成長するとともに、基板１０に注入されたリン８はドライブインされＮウエル２０が形成される。このとき、先に形成された酸化膜４は窒化膜６に覆われているため酸化が進行することはない。つまり、はじめに形成した膜厚約３００ｎｍがそのまま維持される。
（Ｆ）窒化膜６を除去した後、イオン注入技術を用いてボロン１１を基板１０に自己整合的にイオン注入する。その際、既に形成されている酸化膜４，９が注入マスクとして機能するようなイオン注入条件を選択する。条件としては加速エネルギー３０ＫｅＶ、注入量１×１０13ｃｍ-2が適当である。この結果、酸化膜４，９以外の領域がＰウエルとして画定する。
（Ｇ）非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で６０分間の熱処理を行なう。これにより、ボロン１１が拡散してＰウエル１２が形成される。
表面の酸化膜４，９を除去すると、Lightly−Ｎウエル５、Ｎウエル２０、Ｐウエル１２の３つのウエルが完成する。
なお、最後の１１５０℃での熱処理を行なわず、ボロン１１の拡散を素子分離として行なうフィールド酸化で兼用してもよい。
Lightly−Ｎウエル５とＮウエル２０は酸化膜４，９を形成したことで、その表面高さがＰウエル１２よりは低くなる。
この方法の利点として、酸化膜４の膜厚が形成直後から変らない点が挙げられる。すなわち、工程（Ｂ）で形成された酸化膜４は、その後、工程（Ｃ）で窒化膜６により覆われるので、後の工程（Ｅ）での酸化膜９の形成処理の影響を受けることがない。その結果、工程（Ｂ）と（Ｅ）での酸化条件を揃えることにより、酸化膜４の膜厚と酸化膜９の膜厚を等しくすることができる。このことは酸化膜４，９を除去した後の形状、すなわち、（Ｇ）に示される状態において、Lightly−Ｎウエル５の表面高さと、Ｎウエル２０の表面高さが等しくなることを意味する。これらのウエル５，２０の表面高さが等しければ、「Lightly−Ｎウエル５とＰウエル１２との段差」と「Ｎウエル２０とＰウエル１２との段差」（ともに破線円１３で図示）は同じ形状になり、この後の製造プロセスを進める上で都合がよい。さらに元々の酸化膜４，９の膜厚がともに約３００ｎｍであるので段差の絶対値としても問題になることはない。
その後、通常のプロセスに従って素子分離用のフィールド酸化膜３０を形成し、ゲート酸化膜３１，３７，４３を介してゲート電極３２，３８，４４を形成し、ソース、ドレインのための拡散層３４，３６，４０，４２，４６，４８を形成し、層間絶縁膜５０を形成し、コンタクトホールを介してメタル配線５２を形成すれば図１に示される半導体装置となる。
（製造方法２）
図３も図１の半導体装置を形成するウエルを形成する方法を示したものであり、製造方法の実施例である。
（Ａ）シリコン基板１０に窒化膜１を膜厚約１００ｎｍの厚さに堆積し、Lightly−Ｎウエル領域を画定する写真製版でレジストパターン２を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量５×１０12ｃｍ-2でリン３を基板１０にイオン注入する。
（Ｂ）レジストパターン２を除去した後、Ｎウエル領域を画定する写真製版で再度レジストパターン７を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量１×１０13ｃｍ-2でリン８を基板１０にイオン注入する。
（Ｃ）レジストパターン７を除去した後、９２０℃の酸化性雰囲気で１２０分間熱処理を行なう。これにより、窒化膜１の開口している領域に酸化膜４，９が成長する。このとき、窒化膜１の開口している領域は「Lightly−Ｎウエル領域」と「Ｎウエル領域」の２つであるので、この両方が同時に酸化され膜厚約３００ｎｍの酸化膜４、酸化膜９が同時に形成される。それと同時に基板１０に注入されたリン３、リン８が同時にドライブインされ、Lightly−Ｎウエル５とＮウエル２０が形成される。
（Ｄ）窒化膜１を除去した後、イオン注入技術を用いてボロン１１を基板１０に自己整合的にイオン注入する。その際、既に形成されている酸化膜４，９が注入マスクとして機能するようなイオン注入条件を選択する。条件としては加速エネルギー３０ＫｅＶ、注入量１×１０13ｃｍ-2が適当である。この結果、酸化膜４，９以外の領域がＰウエルとして画定する。
（Ｅ）非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で６０分間の熱処理を行なう。これにより、ボロン１１が拡散してＰウエル１２が形成される。
表面の酸化膜４，９を除去すればLightly−Ｎウエル５、Ｎウエル２０、Ｐウエル１２の３つのウエルが完成する。
なお、最後の１１５０℃での熱処理を行なわず、ボロン１１の拡散を素子分離として行なうフィールド酸化で兼用してもよい。
その後、通常のプロセスに従って素子分離用のフィールド酸化膜３０を形成し、ゲート酸化膜３１，３７，４３を介してゲート電極３２，３８，４４を形成し、ソース、ドレインのための拡散層３４，３６，４０，４２，４６，４８を形成し、層間絶縁膜５０を形成し、コンタクトホールを介してメタル配線５２を形成すれば図１に示される半導体装置となる。
この方法の利点として、Lightly−Ｎウエル５の領域の酸化膜４とＮウエル２０の領域の酸化膜９は同一工程で形成されるので、それらの酸化膜４，９の膜厚が等しい点が挙げられる。その結果、酸化膜４，９を除去した後の形状、すなわち、（Ｅ）に示される状態において、Lightly−Ｎウエル５の表面高さと、Ｎウエル２０の表面高さが等しくなる。これらのウエル５，２０の表面高さが等しいので、図２の参考例と同じく、「Lightly−Ｎウエル５とＰウエル１２との段差」と「Ｎウエル２０とＰウエル１２との段差」は同じ形状になり、この後の製造プロセスを進める上で都合がよい。さらに酸化膜４，９の膜厚がともに約３００ｎｍであるので段差の絶対値としても問題になることはない。
（実施例２）
図４は半導体装置の第２の参考例を表わしたものである。図１の参考例の半導体装置と比較すると、Lightly−Ｎウエルが２種類となっている点で異なる。Lightly−Ｎウエル５ａはLightly−Ｎウエル５ｂよりも拡散深さ、すなわち接合深さが深くなっている。Ｎウエル２０とLightly−Ｎウエル５ｂの間、Lightly−Ｎウエル５ａとLightly−Ｎウエル５ｂの間にそれぞれＰウエル１２が自己整合的に形成されており、ウエル間の素子分離の役目をしている。
この参考例においてもフィールド酸化膜３０で分離された素子領域にそれぞれＭＯＳトランジスタが形成されている。Lightly−Ｎウエル５ａではＰ型拡散層によるソース４６ａとドレイン４８ａが形成され、両拡散層４６ａ，４８ａの間の領域上には、ゲート酸化膜４３ａを介してポリシリコンにてなるゲート電極４４ａが形成されてＰチャネルＭＯＳトランジスタを構成している。Lightly−Ｎウエル５ｂではＰ型拡散層によるソース４６ｂとドレイン４８ｂが形成され、両拡散層４６ｂ，４８ｂの間の領域上には、ゲート酸化膜４３ｂを介してポリシリコンにてなるゲート電極４４ｂが形成されてＰチャネルＭＯＳトランジスタを構成している。
これらのＭＯＳトランジスタを被うように層間絶縁膜５０が形成され、コンタクトホールを介して各拡散層にメタル配線５２が接続されている。
図４の半導体装置を製造するためのウエルを形成する方法を図５により説明する。
（Ａ）シリコン基板１０に窒化膜１を膜厚約１００ｎｍの厚さに堆積する。
その窒化膜１上に、第１のLightly−Ｎウエル領域を画定する写真製版でレジストパターン２ａを形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量５×１０12ｃｍ-2でリン３ａを基板１０にイオン注入する。
（Ｂ）レジストパターン２ａを除去した後、非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で３時間の熱処理を行なう。これにより、リン３ａがドライブインされ第１のLightly−Ｎウエル５ａが形成される。
（Ｃ）窒化膜１上に、第２のLightly−Ｎウエル領域を画定する写真製版で再度レジストパターン２ｂを形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量８×１０12ｃｍ-2でリン３ｂを基板１０にイオン注入する。
（Ｄ）レジストパターン２ｂを除去した後、非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で３時間の熱処理を行なう。これにより、リン３ｂがドライブインされ第２のLightly−Ｎウエル５ｂが形成される。この熱処理により、第１のLightly−Ｎウエル５ａは、追加でドライブインされるため、工程（Ｂ）の段階より深くなる。
（Ｅ）次に、窒化膜１上に、Ｎウエル領域を画定する写真製版でレジストパターン７を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量１×１０13ｃｍ-2でリン８を基板１０にイオン注入する。
（Ｆ）レジストパターン７を除去した後、酸化性雰囲気で、９２０℃で１２０分間熱処理を行なう。これより、窒化膜１の開口している領域に酸化膜が成長する。このとき、窒化膜１の開口している領域は「第１のLightly−Ｎウエル領域」、「第２のLightly−Ｎウエル領域」及び「Ｎウエル領域」の３つであるのこれらの領域が同時に酸化され、膜厚約３００ｎｍの酸化膜４ａ、酸化膜４ｂ、酸化膜９がそれぞれのウエル領域上に同時に形成される。それと同時に基板１０に注入されたリン８がドライブインされ、Ｎウエル２０が形成される。また、この熱処理により第１のLightly−Ｎウエル５ａと第２のLightly−Ｎウエル５ｂは追加でドライブインされるため接合深さが深くなる。
（Ｇ）窒化膜１を除去した後、イオン注入技術を用いてボロン１１を基板１０に自己整合的にイオン注入する。その際、既に形成されている酸化膜４ａ、酸化膜４ｂ、酸化膜９が注入マスクとして機能するようなイオン注入条件を選択する。条件としては加速エネルギー３０ＫｅＶ、注入量１×１０13ｃｍ-2が適当である。その結果、酸化膜４ａ、酸化膜４ｂ、酸化膜９以外の領域がＰウエルとして画定する。
（Ｈ）次に、非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で６０分間の熱処理を行なう。これにより、ボロン１１が拡散してＰウエル１２が形成される。また、この熱処理により第１のLightly−Ｎウエル５ａ、第２のLightly−Ｎウエル５ｂ及びＮウエル２０は追加でドライブインされるため、それらの接合深さが深くなる。
なお、最後の１１５０℃での熱処理を行なわず、ボロン１１の拡散を素子分離として行なうフィールド酸化で兼用してもよい。
表面の酸化膜４ａ、酸化膜４ｂ、酸化膜９を除去すると、第１のLightly−Ｎウエル５ａ、第２のLightly−Ｎウエル５ｂ、Ｎウエル２０及びＰウエル１２の４つのウエルが完成する。
その後、通常のプロセスに従って素子分離用のフィールド酸化膜３０を形成し、ゲート酸化膜３１，３７，４３ａ，４３ｂを介してゲート電極３２，３８，４４ａ，４４ｂを形成し、ソース、ドレインのための拡散層３４，３６，４０，４２，４６ａ，４８ａ，４６ｂ，４８ｂを形成し、層間絶縁膜５０を形成し、コンタクトホールを介してメタル配線５２を形成すれば図４に示される半導体装置となる。
この方法の利点として、第１のLightly−Ｎウエル５ａの領域の酸化膜４ａ、第２のLightly−Ｎウエル５ｂの領域の酸化膜４ｂ及びＮウエル２０の領域の酸化膜９は同一工程で形成されるので、それらの酸化膜４ａ，４ｂ，９の膜厚が等しい点が挙げられる。その結果、酸化膜４ａ，４ｂ，９を除去した後の形状、すなわち、（Ｈ）に示される状態において、第１のLightly−Ｎウエル５ａ、第２のLightly−Ｎウエル５ｂ及びＮウエル２０の表面高さが全て等しくなる。これらのウエル５ａ，５ｂ，２０の表面高さが等しいので、「第１のLightly−Ｎウエル５ａとＰウエル１２との段差」、「第２のLightly−Ｎウエル５ｂとＰウエル１２との段差」及び「Ｎウエル２０とＰウエル１２との段差」は全て同じ形状になり、この後の製造プロセスを進める上で都合がよい。さらに酸化膜４ａ，４ｂ，９の膜厚がともに約３００ｎｍであるので段差の絶対値としても問題になることはない。
図５に示されたこの実施例では、工程（Ａ）と（Ｂ）で示される写真製版、エッチング、イオン注入、レジスト除去及び非酸化性雰囲気中での熱処理の一連の工程を２回数繰り返すことで、合計４個のウエルを形成する方法を示したが、繰返し回数を任意に（ｎ回）設定することで、（ｎ＋２）個のウエルを段差の増加なしに形成することができる。
また、工程（Ｂ），（Ｄ）での熱処理は省略して後の熱処理工程で兼ねるようにしてもよい。このように、途中での熱処理工程を挿入するかしないかを選択したり、熱処理時間を調整したりすることで、所望の深さのウエルを形成することができる。熱処理工程が複数になる場合は、より深くしたいウエルから先に形成すればよい。
（実施例３）
図６は半導体装置の第３の参考例を表わす。
図１の参考例の半導体装置と比較すると、Lightly−Ｎウエル５内に、Lightly−Ｎウエル５よりも浅い反対導電型ＩＰウエル（ＩＰＷ）２８が形成されたトリプルウエル構造となっている点で異なる。
ＩＰウエル２８はLightly−Ｎウエル５によってＰ型のシリコン基板１０から分離されており、基板１０とは独立して電位をかけることができ、基板からのノイズの影響を受け難い性質をもつ。そのため、ＩＰウエル２８にはノイズ対策が必要とされる用途に使用されるＭＯＳトランジスタや、負電源電圧用トランジスタなど、基板の影響を受けないＭＯＳトランジスタを作り込むのに好都合である。
ＩＰウエル２８にはその素子領域にＮ型拡散層によるソース５６とドレイン５８が形成され、両拡散層５６，５８の間の領域上には、ゲート酸化膜５３を介してポリシリコンにてなるゲート電極５４が形成されてＮチャネルＭＯＳトランジスタを構成している。
これらのＭＯＳトランジスタを被うように層間絶縁膜５０が形成され、コンタクトホールを介して各拡散層にメタル配線５２が接続されている。
図６の半導体装置を製造するためのウエルを形成する方法を図７と図８により説明する。
（Ａ）シリコン基板１０に窒化膜１を膜厚約１００ｎｍの厚さに堆積する。
その窒化膜１上に、Lightly−Ｎウエル領域を画定する写真製版でレジストパターン２を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量５×１０12ｃｍ-2でリン３を基板１０にイオン注入する。
（Ｂ）レジストパターン２を除去した後、非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で５時間の熱処理を行なう。これにより、リン３がドライブインされLightly−Ｎウエル５が形成される。
（Ｃ）次に、窒化膜１上に、Ｎウエル領域を画定する写真製版でレジストパターン７を形成する。
レジスト開口部分の窒化膜１をエッチング除去した後、イオン注入技術を用いて加速エネルギー１６０ＫｅＶ、注入量１×１０13ｃｍ-2でリン８を基板１０にイオン注入する。
（Ｄ）レジストパターン７を除去した後、酸化性雰囲気で、９２０℃で１２０分間熱処理を行なう。これにより、窒化膜１の開口している領域に酸化膜が成長する。このとき、窒化膜１の開口している領域は「Lightly−Ｎウエル領域」と「Ｎウエル領域」の２つであるので、この両方が同時に酸化され、膜厚約３００ｎｍの酸化膜９と酸化膜４がそれぞれのウエル領域上に同時に形成される。それと同時に基板１０に注入されたリン８がドライブインされ、Ｎウエル２０が形成されるとともに、先に形成されたLightly−Ｎウエル領域５の接合深さが深くなる。
（Ｅ）窒化膜１を除去した後、イオン注入技術を用いてボロン１１を基板１０に自己整合的にイオン注入する。その際、既に形成されている酸化膜９、酸化膜４が注入マスクとして機能するようなイオン注入条件を選択する。条件としては加速エネルギー３０ＫｅＶ、注入量１×１０13ｃｍ-2が適当である。その結果、酸化膜９、酸化膜４以外の領域がＰウエルとして画定する。
（Ｆ）非酸化性雰囲気、例えば窒素雰囲気で、１１５０℃で６０分間の熱処理を行なう。これにより、ボロン１１が拡散してＰウエル１２が形成されるとともに、先に形成されたLightly−Ｎウエル領域５及びＮウエル２０の接合深さが深くなる。
表面の酸化膜９及び酸化膜４を除去すれば、Lightly−Ｎウエル５、Ｎウエル２０及びＰウエル１２の３つのウエルが形成される。
（Ｇ）その後、酸化性雰囲気で、９２０℃で１０分間熱処理することにより、基板１０上に約２０ｎｍの厚さの酸化膜２２を形成する。その酸化膜２２上にＩＰウエル（深いLightly−ウエル内の反対導電型の相対的に浅いウエル）領域を画定する写真製版でレジストパターン２４を形成する。
レジスト開口部分からイオン注入技術を用いて加速エネルギー１８０ＫｅＶ、注入量１．６×１０13ｃｍ-2でボロン２６を基板１０にイオン注入する。
（Ｈ）レジストパターン２４を除去した後、非酸化性雰囲気、例えば窒素雰囲気で、１０００℃で１６０分間の熱処理を行なう。これにより、ボロン２６がLightly−Ｎウエル５内に拡散し、最終的にLightly−Ｎウエル５、Ｎウエル２０、Ｐウエル１２、ＩＰウエル２８の計４つのウエルが形成される。
なお、最後の１０００℃での熱処理を行なわず、ボロン２６の拡散を素子分離として行なうフィールド酸化で兼用してもよい。
その後、酸化膜２２を除去し、通常のプロセスに従って素子分離用のフィールド酸化膜３０を形成し、ゲート酸化膜３１，３７，５３を介してゲート電極３２，３８，５４を形成し、ソース、ドレインのための拡散層３４，３６，４０，４２，５６，５８を形成し、層間絶縁膜５０を形成し、コンタクトホールを介してメタル配線５２を形成すれば図６に示される半導体装置となる。
この方法でもLightly−Ｎウエル５の領域の酸化膜４とＮウエル２０の領域の酸化膜９は同一工程で形成されるので、それらの酸化膜４，９の膜厚が等しくなり、その結果、酸化膜４，９を除去した後の形状、すなわち、（Ｆ）に示される状態において、Lightly−Ｎウエル５の表面高さと、Ｎウエル２０の表面高さが等しくなる。
図５（Ｂ）を参照して説明した上記工程（Ｂ）、図５（Ｄ）を参照して説明した上記工程（Ｄ）、及び図７（Ｂ）を参照して説明した上記工程（Ｂ）において、不純物を深く拡散させるための窒素雰囲気中での熱処理（以下ドライブ処理という）は処理時間を短くするために１１５０℃を超える温度、例えば１１６０℃〜１１８０℃の温度で処理するようにしてもよい。
図９はＮ型の深いウエルを形成する場合のドライブ処理条件を１１５０℃で２時間（１１５０℃−２時間）、１１８０℃で５時間（１１８０℃−５時間）の２種類の条件で行なったときの不純物濃度プロファイルをシミュレーションした結果を示す図であり、実線は１１８０℃−５時間ドライブ、破線は１１５０℃−２時間を示す。図９において縦軸は不純物濃度（ｃｍ-3）、横軸は拡散深さ（μｍ）を示す。
図９から、１１８０℃−５時間のドライブ処理の方が１１５０℃−２時間よりも深いウエルを形成できることがわかる。また、それぞれの接合深さは、１１５０℃−２時間のドライブ処理が３.２μｍ、１１８０℃−５時間のドライブ処理が５.８μｍである。
図１０はＮ型の深いウエルを形成する場合のドライブ処理時間と接合深さの関係を示す図であり、実線は１１８０℃のドライブ処理温度、破線は１１５０℃のドライブ処理温度を示す。図１０において、縦軸はウエルの接合深さ（μｍ）、横軸はドライブ処理時間（時間）を示す。
図１０から、例えば接合深さが５μｍのウエルを形成する場合、ドライブ処理温度が１１５０℃の条件では１０時間程度かかるところ、ドライブ処理温度が１１５０℃の条件では約半分の５時間程度で形成可能なことがわかる。したがって、処理量に換算すると、１１８０℃のドライブ処理は１１５０℃のドライブ処理に比べて２倍の処理量があるといえる。このようなことから、ウエル形成時の熱処理は高い温度での処理で行なうことが好ましい。
しかし、窒素雰囲気中で１１５０℃を超える熱処理を行なう場合、シリコン基板表面にイオン注入やエッチングによるダメージ領域が存在すると、図１１に示すような放射状結晶欠陥６０が発生することがある。図１１は窒素雰囲気中で１１８０℃の熱処理を行なったときに発生した放射状結晶欠陥の顕微鏡写真の模式図である。このように、非酸化性雰囲気での熱処理の温度を１１８０℃まで上げるとシリコン基板の結晶配列に重大な損傷が生じる。
また、窒素雰囲気中で１１５０℃を超える熱処理を行なう場合、窒素雰囲気中で放射状結晶欠陥が発生しなかった場合でも、後工程での酸化雰囲気中での熱処理時に、図１２に示すような直線状結晶欠陥（ＯＳＦ（Oxidation-induced Stacking Fault）と呼ばれる）６２が発生することがある。図１２は窒素雰囲気中で１１８０℃の熱処理を行なったシリコン基板領域において、後工程で２００ｎｍの厚い酸化膜を形成した後に発生したＯＳＦの顕微鏡写真の模式図である。
表１はドライブ処理温度と結晶欠陥の発生状況の関係を調べた結果を示す。表１において○印は欠陥発生なしを示し、×印は欠陥発生を示す。
なお、表１において結晶欠陥が見られた場合には×印を示しているが、結晶欠陥の発生数はドライブ処理温度が高い方が多かった。
Figure 0004508606
以上説明したような放射状結晶欠陥とＯＳＦのどちらか一方でも発生すると、そのデバイスはもはや正常には動作しなくなってしまい、半導体製品の歩留りの低下を招くという不具合があった。
そこで、窒素雰囲気中で１１５０℃を超える熱処理を行なう場合には窒素雰囲気中での熱処理の前に、酸化性雰囲気中で温度が例えば８００℃〜１０００℃の条件で熱処理を行なってLightly−Ｎウエル５，５ａ，５ｂの表面に膜厚が１０〜５０ｎｍの保護用酸化膜を形成することが好ましい。
表２はドライブ処理温度とドライブ処理前に形成した保護用酸化膜厚を変化させたときの結晶欠陥の発生状況の関係を調べた結果を示す。表２において○印は欠陥発生なし、×印は放射線状結晶欠陥及びＯＳＦの両方が発生、△印はＯＳＦのみ発生、−印はデータなしを示す。
Figure 0004508606
保護用酸化膜を形成しなかった場合（表２中、酸化膜厚０ｎｍ）、ドライブ処理温度が１１５０℃以上でＯＳＦが発生し、１１６０℃以上で放射状結晶欠陥及びＯＳＦが発生することがわかった。これに対し、ドライブ処理前に膜厚が１０〜４０ｎｍの保護用酸化膜を形成することにより、ドライブ処理温度を１１８０℃に上げても結晶欠陥が発生しないことがわかった。このことは、ドライブ処理前に保護用酸化膜を形成することにより、化粧欠陥のない良質な、接合深さの深いウエルを短時間で形成可能であることを意味している。なお、表２において、ドライブ処理温度が１１６０℃及び１１７０℃のときの、酸化膜厚が１０〜４０ｎｍのデータは示していないが、保護用酸化膜厚が１０〜４０ｎｍのときに１１５０℃で結晶欠陥が発生していないことから、データを示していない条件でも結晶欠陥は発生しないことが推測できる。
また、表２のデータから、保護用酸化膜厚が４０ｎｍよりも厚い場合にも結晶欠陥の発生を防止できることが推測できる。しかし、酸化膜厚が５０ｎｍよりも厚くなると、後工程で形成する厚い酸化膜が重畳されることでこの部分の酸化膜厚が厚くなりすぎてしまし、最終的に酸化膜を除去したときに基板表面に大きな段差ができてしまう。そこで、保護用酸化膜厚は５０ｎｍ以下、すなわち１０ｎｍ〜５０ｎｍであることが好ましい。
以上、接合深さが深いウエルを形成する場合に、ドライブ処理温度を高く、例えば１１５０℃よりも高くするときにはドライブ処理前に保護用酸化膜を形成することが好ましいことを説明したが、本発明はこれに限定されるものではなく、例えば１１５０℃以下のドライブ処理温度で接合深さが深いウエルを形成する場合にはドライブ処理前に保護用酸化膜を形成しなくてもよい。その場合、ドライブ処理時間は長くなるが、結晶欠陥の発生を防止することができる。
以上の実施例及び参考例において、ウエルの導電型は一例であり、例示のものに限らない。例えば、イオン注入に用いたイオン種を、リンをボロンに、またボロンをリンに置き換えれば、導電型を逆にすることができる。
また、上記の実施例及び参考例ではシリコン基板表面にシリコン窒化膜を直接形成しているが、本発明はこれに限定されるものではなく、例えば窒化膜に起因する応力や窒化膜をパターニングするためのレジストからの汚染が問題となる場合など、窒化膜形成前にシリコン基板表面にバッファとなる酸化膜を例えば２０ｎｍの膜厚で形成してもよい。
半導体装置の第１の実施例参考例を示す断面図である。 同実施例参考例の製造方法の一実施例参考例を示す工程断面図である。 同実施例参考例の製造方法の他の実施例を示す工程断面図である。 半導体装置の第２の実施例参考例を示す断面図である。 同実施例参考例の製造方法の一実施例を示す工程断面図である。 半導体装置の第３の実施例参考例を示す断面図である。 同実施例参考例の製造方法の一実施例の工程の前半部を示す工程断面図である。 同実施例参考例の製造方法の一実施例の工程の後半部を示す工程断面図である。 Ｎ型の深いウエルを形成する場合のドライブ処理条件を２種類の条件で行なったときの不純物濃度プロファイルをシミュレーションした結果を示す図であり、実線は１１８０℃−５時間ドライブ、破線は１１５０℃−２時間を示す。 Ｎ型の深いウエルを形成する場合のドライブ処理時間と接合深さの関係を示す図であり、実線は１１８０℃のドライブ処理温度、破線は１１５０℃のドライブ処理温度を示す。 窒素雰囲気中で１１８０℃の熱処理を行なったときに発生した放射状結晶欠陥の顕微鏡写真の模式図である。 窒素雰囲気中で１１８０℃の熱処理を行なったシリコン基板領域において、後工程で２００ｎｍの厚い酸化膜を形成した後に発生したＯＳＦの顕微鏡写真の模式図である。 ３種類のウエルを形成する従来方法を示す工程断面図である。
符号の説明
１，６ 窒化膜
２，７，２４ レジストパターン
３，８ リン
５，５ａ，５ｂ Lightly−Ｎウエル
４，９，２２ 酸化膜
１０ シリコン基板
１１ ボロン
１２ Ｐウエル
２０ Ｎウエル
２８ トリプルウエルのＩＰウエル
３０ フィールド酸化膜
３１，３７，４３，４３ａ，４３ｂ，５３ ゲート酸化膜
３２，３８，４４，４４ａ，４４ｂ，５４ ゲート電極
３４ Ｎ型ソース用の拡散層
３６ Ｎ型ドレイン用の拡散層
４０，４６，４６ａ，４６ｂ，５６ Ｐ型ソース用の拡散層
４２，４８，４８ａ，４８ｂ，５８ Ｐ型ドレイン用の拡散層
５０ 層間絶縁膜
５２ メタル配線

Claims (8)

  1. 以下の工程（Ａ）から（Ｆ）を含んで３種類以上のウエルを同一基板に形成する過程を含んだことを特徴とする半導体装置の製造方法。
    （Ａ）半導体基板上にシリコン窒化膜を形成する工程。
    （Ｂ）工程（Ａ）の後、第１ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の前記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第１ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程であって、次のイオン注入を含む工程に進む前に非酸化性雰囲気中で熱処理を施す工程と、前記非酸化性雰囲気中での熱処理の前に酸化性雰囲気中で熱処理を施して半導体基板表面に保護用酸化膜を形成する工程を含んでいる工程。
    （Ｃ）工程（Ｂ）の後、第２ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の前記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第２ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
    （Ｄ）工程（Ｂ），（Ｃ）の後、酸化性雰囲気中で熱処理を施すことによって、シリコン窒化膜で覆われていない領域の基板表面に前記第１ウエル領域に第１熱酸化膜、前記第２ウエル領域に第２熱酸化膜を形成すると同時に、この工程以前に半導体基板中に導入された不純物イオンを拡散させ、第１ウエル、第２ウエルを形成する工程。
    （Ｅ）工程（Ｄ）の後、シリコン窒化膜を除去した後、前記第１熱酸化膜及び前記第２熱酸化膜の両方をマスクとして自己整合的に、第３ウエル領域を構成する不純物イオンを半導体基板に導入する工程。
    （Ｆ）その後、非酸化性雰囲気中で熱処理を施すことによって、前記第３ウエル領域を構成する不純物イオンを拡散させ、第３のウエルを形成する工程。
  2. 前記保護用酸化膜厚は１０ｎｍ〜５０ｎｍである請求項１に記載の製造方法。
  3. 工程（Ｂ）を注入イオンの種類、量又は注入条件を異ならせて複数回繰り返す請求項１又は２に記載の製造方法。
  4. 以下の工程（Ａ）から（Ｆ）を含んで３種類以上のウエルを同一基板に形成する過程を含んだことを特徴とする半導体装置の製造方法。
    （Ａ）半導体基板上にシリコン窒化膜を形成する工程。
    （Ｂ）工程（Ａ）の後、第１ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の前記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第１ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程を注入イオンの種類、量又は注入条件を異ならせて複数回繰り返した後、次のイオン注入を含む工程に進む前に非酸化性雰囲気中で熱処理を施す工程と、前記非酸化性雰囲気中での熱処理の前に酸化性雰囲気中で熱処理を施して半導体基板表面に保護用酸化膜を形成する工程を含んでいる工程。
    （Ｃ）工程（Ｂ）の後、第２ウエル領域を画定する写真製版でレジストパターンを形成した後、レジスト開口部の前記シリコン窒化膜をエッチング除去し、次いでイオン注入によって、第２ウエル領域を構成する不純物イオンを半導体基板に導入し、その後、レジストパターンを除去する工程。
    （Ｄ）工程（Ｂ），（Ｃ）の後、酸化性雰囲気中で熱処理を施すことによって、シリコン窒化膜で覆われていない領域の基板表面に前記第１ウエル領域に第１熱酸化膜、前記第２ウエル領域に第２熱酸化膜を形成すると同時に、この工程以前に半導体基板中に導入された不純物イオンを拡散させ、第１ウエル、第２ウエルを形成する工程。
    （Ｅ）工程（Ｄ）の後、シリコン窒化膜を除去した後、前記第１熱酸化膜及び前記第２熱酸化膜の両方をマスクとして自己整合的に、第３ウエル領域を構成する不純物イオンを半導体基板に導入する工程。
    （Ｆ）その後、非酸化性雰囲気中で熱処理を施すことによって、前記第３ウエル領域を構成する不純物イオンを拡散させ、第３のウエルを形成する工程。
  5. 前記保護用酸化膜厚は１０ｎｍ〜５０ｎｍである請求項４に記載の製造方法。
  6. より深いウエルを先に形成する請求項１から５のいずれかに記載の製造方法。
  7. 最後の非酸化性雰囲気中での熱処理の前に、特定のウエル内にトリプルウエル領域を画定する写真製版でレジストパターンを形成した後、イオン注入によって、前記特定のウエルとは反対導電型の不純物イオンを前記特定のウエルよりも浅くなる条件で半導体基板に導入し、その後、レジストパターンを除去する工程を含んでいる請求項１から６のいずれかに記載の製造方法。
  8. 最後の非酸化性雰囲気中での熱処理を行なわず、素子分離のためのフィールド酸化の際の熱処理により不純物を拡散させる請求項１から７のいずれかに記載の製造方法。
JP2003379401A 2003-03-20 2003-11-10 複数種類のウエルを備えた半導体装置の製造方法 Expired - Fee Related JP4508606B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003379401A JP4508606B2 (ja) 2003-03-20 2003-11-10 複数種類のウエルを備えた半導体装置の製造方法
US10/803,931 US7405460B2 (en) 2003-03-20 2004-03-19 Semiconductor device having a plurality of kinds of wells and manufacturing method thereof
US12/213,676 US8003476B2 (en) 2003-03-20 2008-06-23 Semiconductor device having a plurality of kinds of wells and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003079121 2003-03-20
JP2003196847 2003-07-15
JP2003379401A JP4508606B2 (ja) 2003-03-20 2003-11-10 複数種類のウエルを備えた半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010065686A Division JP5168303B2 (ja) 2003-03-20 2010-03-23 複数種類のウエルを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2005051191A JP2005051191A (ja) 2005-02-24
JP4508606B2 true JP4508606B2 (ja) 2010-07-21

Family

ID=33424776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379401A Expired - Fee Related JP4508606B2 (ja) 2003-03-20 2003-11-10 複数種類のウエルを備えた半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7405460B2 (ja)
JP (1) JP4508606B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829400B2 (en) * 2005-01-12 2010-11-09 Sharp Kabushiki Kaisha Semiconductor device fabrication method and semiconductor device
CN102130044B (zh) * 2010-12-31 2015-05-20 上海集成电路研发中心有限公司 硅通孔内形成绝缘层的方法
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
US10439024B2 (en) 2016-06-13 2019-10-08 Texas Instruments Incorporated Integrated circuit with triple guard wall pocket isolation
JP2019004008A (ja) * 2017-06-14 2019-01-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138756A (ja) * 1988-08-26 1990-05-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05102427A (ja) * 1991-10-08 1993-04-23 Sharp Corp 半導体記憶素子の製造方法
JPH07106429A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置の製造方法
JPH11191616A (ja) * 1997-12-22 1999-07-13 Samsung Electron Co Ltd 不揮発性半導体メモリ装置の改善されたウェル構造及びその製造方法
JPH11330268A (ja) * 1998-05-14 1999-11-30 Rohm Co Ltd 半導体集積回路装置およびその製造方法
JP2000509198A (ja) * 1995-04-25 2000-07-18 マイクレル，インコーポレーテッド 接合分離およびウェル用のセルフアラインメント技術
JP2002343884A (ja) * 1999-01-27 2002-11-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2003068873A (ja) * 2001-08-22 2003-03-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985005736A1 (en) 1984-05-25 1985-12-19 American Microsystems, Inc. Tri-well cmos technology
US4697332A (en) * 1984-05-25 1987-10-06 Gould Inc. Method of making tri-well CMOS by self-aligned process
JPS6410656A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
US5726475A (en) * 1987-07-10 1998-03-10 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
US5043788A (en) * 1988-08-26 1991-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with functional portions having different operating voltages on one semiconductor substrate
JPH03205165A (ja) 1989-08-28 1991-09-06 Ricoh Co Ltd サーマルヘッド
JP2835116B2 (ja) * 1989-09-29 1998-12-14 株式会社東芝 電力用ｉｃおよびその製造方法
JP3206026B2 (ja) * 1991-07-19 2001-09-04 富士電機株式会社 高電圧用ｍｉｓｆｅｔを備える半導体装置
JP2746175B2 (ja) * 1995-02-28 1998-04-28 日本電気株式会社 高耐圧半導体装置
US6107672A (en) * 1997-09-04 2000-08-22 Matsushita Electronics Corporation Semiconductor device having a plurality of buried wells
JP3175923B2 (ja) * 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
JPH11176815A (ja) 1997-12-15 1999-07-02 Ricoh Co Ltd ドライエッチングの終点判定方法およびドライエッチング装置
JP2000286346A (ja) * 1999-01-27 2000-10-13 Seiko Epson Corp 半導体装置およびその製造方法
JP3717388B2 (ja) 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
JP2003324159A (ja) 2002-04-26 2003-11-14 Ricoh Co Ltd 半導体装置
JP2004165182A (ja) 2002-11-08 2004-06-10 Ricoh Co Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138756A (ja) * 1988-08-26 1990-05-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05102427A (ja) * 1991-10-08 1993-04-23 Sharp Corp 半導体記憶素子の製造方法
JPH07106429A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置の製造方法
JP2000509198A (ja) * 1995-04-25 2000-07-18 マイクレル，インコーポレーテッド 接合分離およびウェル用のセルフアラインメント技術
JPH11191616A (ja) * 1997-12-22 1999-07-13 Samsung Electron Co Ltd 不揮発性半導体メモリ装置の改善されたウェル構造及びその製造方法
JPH11330268A (ja) * 1998-05-14 1999-11-30 Rohm Co Ltd 半導体集積回路装置およびその製造方法
JP2002343884A (ja) * 1999-01-27 2002-11-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2003068873A (ja) * 2001-08-22 2003-03-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US8003476B2 (en) 2011-08-23
US7405460B2 (en) 2008-07-29
US20080268626A1 (en) 2008-10-30
US20040227192A1 (en) 2004-11-18
JP2005051191A (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
JP2795565B2 (ja) 半導体記憶素子の製造方法
JP4458442B2 (ja) Ｃｍｏｓトランジスタ及びその製造方法
KR100279390B1 (ko) Bicmos 반도체소자의 제조방법
US8003476B2 (en) Semiconductor device having a plurality of kinds of wells and manufacturing method thereof
JPS5843912B2 (ja) 半導体集積回路装置の製造方法
JP5168303B2 (ja) 複数種類のウエルを備えた半導体装置
JP2005216899A (ja) 半導体装置の製造方法
KR100424597B1 (ko) 반도체디바이스제조방법
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR100577607B1 (ko) 반도체 장치용 웰 형성 방법 및 이를 포함하는 반도체장치의 제조 방법
KR100608352B1 (ko) 반도체소자의 제조방법
JPH104147A (ja) 半導体素子のウェル形成方法
KR100309477B1 (ko) 반도체장치 제조방법
JP2812217B2 (ja) 半導体装置の製造方法
JP2003068873A (ja) 半導体装置及びその製造方法
JP3918696B2 (ja) 半導体装置の製造方法
KR100422325B1 (ko) 반도체 소자의 제조방법
JP4541582B2 (ja) 半導体装置の製造方法
JPS5856450A (ja) 相補型ｍｏｓ半導体装置
KR100261186B1 (ko) 반도체소자의 제조방법
JPH0377377A (ja) 半導体装置の製造方法
KR100232900B1 (ko) 반도체 소자의 제조방법
JPH01181557A (ja) 半導体装置の製造方法
JPH10173037A (ja) 半導体装置とその製造方法
JP2002083879A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees