JP4504390B2 - 相補型半導体装置 - Google Patents
相補型半導体装置 Download PDFInfo
- Publication number
- JP4504390B2 JP4504390B2 JP2007047593A JP2007047593A JP4504390B2 JP 4504390 B2 JP4504390 B2 JP 4504390B2 JP 2007047593 A JP2007047593 A JP 2007047593A JP 2007047593 A JP2007047593 A JP 2007047593A JP 4504390 B2 JP4504390 B2 JP 4504390B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plane
- goi
- misfet
- type misfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
図1(a)(b)は、本発明の第1の実施形態に係わる相補型GOI−MISFETの概略構成を説明するためのもので、(a)は平面図、(b)は(a)の矢視A−A’断面図である。
図3は、本発明の第2の実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図であり、前記図1(a)の矢視B−B’断面に相当している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図4は、本発明の第3の実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図であり、特にn型MISFETを形成する領域を示している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、GOI基板の表面に(111)面を形成するためのエッチング液としてTMAHやコリンを用いたが、弗化アンモニウムやKOH等を用いることも可能である。要は、Ge層を異方的にエッチングして(111)面を露出させるエッチング液であればよい。
11…Si基板
12…SiO2 膜
13…Ge層
14,34…マスク
15…素子分離絶縁膜
16…ゲート絶縁膜
17…ゲート電極
18…側壁絶縁膜
21a,21b…p型ソース/ドレイン領域
22a,22b…n型ソース/ドレイン領域
25…SiGe層
61…Si層
62…ゲート絶縁膜
63…high-K 絶縁膜
64…SiO2 又はSiON第1ゲート絶縁膜
65…high-K 第2ゲート絶縁膜
Claims (5)
- 絶縁膜上に形成され、表面の面方位が(110)面であり、一部にエッチングにより(111)面が露出されたGe層と、
前記Ge層の(110)面に形成されたp型MISFETと、
前記Ge層の(111)面に形成されたn型MISFETと、
を具備したことを特徴とする相補型半導体装置。 - 前記Ge層は、Si基板上に前記絶縁膜を介して形成されたGOI層であることを特徴とする請求項1記載の相補型半導体装置。
- 前記p型MISFETのチャネル長方向を[-110]方向に設定したことを特徴とする請求項1記載の相補型半導体装置。
- 前記n型MISFETのソース/ドレイン領域のGe層が一部除去され、この除去された部分にSiGe又はSi層が成長形成され、前記n型MISFETのチャネルのGe層に引っ張り歪みが加えられていることを特徴とする請求項1記載の相補型半導体装置。
- 前記Ge層の(111)面は、前記(110)面のGe層を山型にエッチングして形成されたものであることを特徴とする請求項1記載の相補型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047593A JP4504390B2 (ja) | 2007-02-27 | 2007-02-27 | 相補型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047593A JP4504390B2 (ja) | 2007-02-27 | 2007-02-27 | 相補型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211052A JP2008211052A (ja) | 2008-09-11 |
JP4504390B2 true JP4504390B2 (ja) | 2010-07-14 |
Family
ID=39787090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007047593A Expired - Fee Related JP4504390B2 (ja) | 2007-02-27 | 2007-02-27 | 相補型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4504390B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4724231B2 (ja) * | 2009-01-29 | 2011-07-13 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2013110161A (ja) * | 2011-11-17 | 2013-06-06 | National Institute Of Advanced Industrial & Technology | 素子形成用基板及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005526385A (ja) * | 2002-04-04 | 2005-09-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタおよびその製作方法 |
JP2005294828A (ja) * | 2004-03-31 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | 集積回路構造及び形成方法(高移動度平面cmossoi) |
JP2007220809A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-02-27 JP JP2007047593A patent/JP4504390B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005526385A (ja) * | 2002-04-04 | 2005-09-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタおよびその製作方法 |
JP2005294828A (ja) * | 2004-03-31 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | 集積回路構造及び形成方法(高移動度平面cmossoi) |
JP2007220809A (ja) * | 2006-02-15 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008211052A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271210B2 (ja) | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 | |
JP5056011B2 (ja) | 半導体装置及びその製造方法、FinFETの製造方法 | |
US8334177B2 (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
JP4102334B2 (ja) | 半導体装置及びその製造方法 | |
US20140183643A1 (en) | Transistors with Wrapped-Around Gates and Methods for Forming the Same | |
KR20060010174A (ko) | 높은 동작 전류를 갖는 반도체 소자 | |
WO2007046150A1 (ja) | フィン型半導体装置及びその製造方法 | |
JP2007329295A (ja) | 半導体及びその製造方法 | |
KR20080099485A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
JP2008071890A (ja) | 半導体装置及びその製造方法 | |
JP5032418B2 (ja) | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 | |
JP2007067118A (ja) | 半導体装置及びその製造方法 | |
US20090101945A1 (en) | Semiconductor device | |
JP5286416B2 (ja) | 半導体装置およびその製造方法 | |
JP4504390B2 (ja) | 相補型半導体装置 | |
JP2008053638A (ja) | 半導体素子及びその製造方法 | |
KR20090020847A (ko) | 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터 | |
JP2011066362A (ja) | 半導体装置 | |
US20130292779A1 (en) | Semiconductor device and semiconductor device production process | |
JP2008053403A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4590979B2 (ja) | 半導体装置及びその製造方法 | |
US20170243954A1 (en) | Method of fabricating finfet device | |
JP2006100681A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
US20230187528A1 (en) | Method for Forming a Precursor Semiconductor Device Structure | |
JP5055945B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4504390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |