JP4504390B2 - 相補型半導体装置 - Google Patents

相補型半導体装置 Download PDF

Info

Publication number
JP4504390B2
JP4504390B2 JP2007047593A JP2007047593A JP4504390B2 JP 4504390 B2 JP4504390 B2 JP 4504390B2 JP 2007047593 A JP2007047593 A JP 2007047593A JP 2007047593 A JP2007047593 A JP 2007047593A JP 4504390 B2 JP4504390 B2 JP 4504390B2
Authority
JP
Japan
Prior art keywords
layer
plane
goi
misfet
type misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007047593A
Other languages
English (en)
Other versions
JP2008211052A (ja
Inventor
佳彦 守山
寿史 入沢
直治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007047593A priority Critical patent/JP4504390B2/ja
Publication of JP2008211052A publication Critical patent/JP2008211052A/ja
Application granted granted Critical
Publication of JP4504390B2 publication Critical patent/JP4504390B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、相補型半導体装置に係わり、特に同一のGOI基板上にp型MISFETとn型MISFETを形成した相補型半導体装置に関する。
近年、MISFETの駆動力を向上させるために、チャネルを形成するための半導体結晶の材料を選択すること、更には半導体結晶の面方位を選択することが行われている。p型MISFETとしては、Si基板上に絶縁膜を介してGe層を形成したGOI(Germanium On Insulator)基板を用い、p型の移動度が最も高くなる(110)面チャネルを有するGOI−MISFETが提案されている。さらに、n型MISFETとしては、n型の移動度が最も高くなる(111)面チャネルを有するGOI−MISFETが提案されている(例えば、特許文献1参照)。
このように、p型,n型それぞれにおいて最も移動度の高い面をチャネルに用いようとすると、p型は表面が(110)面のGOI基板、n型は表面が(111)面のGOI基板を選択する必要がある。従って、同一GOI基板上にp型及びn型のMISFETをそれぞれの移動度の高い面をチャネルにして形成することはできず、これが高駆動力の相補型MISFETの実現を妨げる要因となっていた。
特開2002−359293公報
本発明は、上記事情を考慮してなされたもので、その目的とするところは、同一GOI基板上に形成するp型MISFET及びn型MISFETの両方の移動度を向上させることのでき、駆動力の向上に寄与し得る相補型半導体装置を提供することにある。
本発明の一態様に係わる相補型半導体装置は、絶縁膜上に形成され、表面の面方位が(110)面であり、一部にエッチングにより(111)面が露出されたGe層と、前記Ge層の(110)面に形成されたp型MISFETと、前記Ge層の(111)面に形成されたn型MISFETと、を具備したことを特徴とする。
本発明によれば、表面の面方位が(110)面のGOI基板の一部をエッチングして(111)面を露出させることにより、同一GOI基板上に(110)面チャネルを有するp型MISFETと(111)面チャネルを有するn型MISFETを形成することができる。従って、同一GOI基板上に形成するp型MISFET及びn型MISFETの両方の移動度を向上させることができ、これにより駆動力の向上に寄与することが可能となる。
実施形態を説明する前に、本発明の骨子について説明する。
本発明は、GOI基板上にn型、p型両方について最も移動度の高い最適面方位・最適チャネル方向を利用した相補型MISFETを実現するものである。ここで、GOI基板はGeであることによる高キャリア移動度を持ち、その上SOI構造をとることにより短チャネル効果に強く、超高速微細デバイス作製向け基板としてとても有望である。また、p型GOI−MISFETにおいては、(110)面を表面に持つ基板で、チャネル長方向を[-110]方向にすると、最も正孔移動度が高く、n型GOI−MISFETにおいては(111)面を表面に持つ基板が最も高電子移動度を持つ。このように、最適基板面方位がp,nそれぞれで異なるMISFETを同一基板上に形成して相補型MISFETを実現するのは一般的には困難である。
そこで本発明では、選択ウェットエッチング法を用いて、表面が(110)面のGOI基板に(111)面を形成し、同一GOI基板上に(110)面をチャネルに持つp型MISFETと(111)面をチャネルに持つn型MISFETによる相補型MISFETを形成する。また、このときのGOI基板は、n型MISFETの移動度を最大限に引き出したいため、緩和GOI基板を用いる。
以下、本発明の詳細を図示の実施形態によって説明する。
(第1の実施形態)
図1(a)(b)は、本発明の第1の実施形態に係わる相補型GOI−MISFETの概略構成を説明するためのもので、(a)は平面図、(b)は(a)の矢視A−A’断面図である。
Si基板11上にSiO2 層(埋め込み絶縁膜)12を介してGe層13を形成することにより、ゲルマニウム・オン・インシュレータ基板(GOI基板)10が形成されている。GOI基板10の表面、即ちGe層(GOI層)13の表面は基本的には(110)面となっており、一部が斜めにエッチングされて(111)面となっている。Ge層13の表面が(110)の領域13aと表面が(111)の領域13bとの間に、SiO2 等の素子分離絶縁膜15が埋め込み形成されている。
Ge層13上の一部にSiO2 などのゲート絶縁膜16を介してゲート電極17が形成されている。このゲート電極17は、[001]方向にストライプ状に形成され、(110)面のGe領域13aと(111)面のGe領域13b上で連続して形成されている。また、ゲート電極17の側面には、側壁絶縁膜18が形成されている。なお、ゲート電極17は、必ずしも(110)面のGe領域13aと(111)面のGe領域13b上で連続して形成する必要はなく、互いに分離して設けるようにしても良い。
(110)面Ge領域13aには、ゲート電極17を挟んで両側にソース/ドレイン領域21a,21bが形成され、これにより[-110]方向をチャネル長方向とするp型MISFETが形成されている。(111)面Ge領域13bには、ゲート電極17を挟んで両側にソース/ドレイン領域22a,22bが形成され、これにより[-110]方向をチャネル長方向とするn型MISFETが形成されている。
次に、本実施形態の相補型GOI−MISFETの製造方法について、図2(a)〜(c)を参照して説明する。
まず、図2(a)に示すように、表面の面方位が(110)面のGOI基板10を用意する。このGOI基板10の作製手法としては、公知の酸化濃縮法(T. Tezuka, et al., Appl. Phyc. Lett., v.80, p3650, 2002.)、或いは貼り合わせ法(I. Cayrefourcq, et al., Abstract Solid State Devices and Materials (SSDM) pp. 774-775, 2004)を用いればよい。ここで、Ge層13の厚みは100nm以下、例えば30nmとする。
次いで、図2(b)に示すように、GOI基板10のGe層13上に、エッチングせずに(110)表面を残す部分に、SiO2 やSiNなどのマスク14を形成する。
次いで、図2(c)に示すように、TMAH(水酸化テトラメチルアンモニウム)やコリンを用い、Ge層13を選択的にエッチングする。このエッチングにより、Ge層13の表面は等方的にエッチングされるのではなく、(111)面が露出するように異方的にエッチングされる。即ち、Ge層13は斜めにエッチングされて、表面に(111)面が露出することになる。
これ以降は、ゲート絶縁膜16及びゲート電極17を形成した後、ゲート電極17の側面に側壁絶縁膜18を形成する。続いて、ゲート電極17をマスクに用いて、(110)面Ge領域13aにp型不純物をイオン注入することによりソース/ドレイン領域21a,21bを形成し、同様に(111)面Ge領域13bにn型不純物をイオン注入することによりソース/ドレイン領域22a,22bを形成することによって、前記図1に示すような相補型GOI−MISFETが完成することになる。
このように本実施形態によれば、同一のGOI基板10上に、(110)面チャネルを有するp型MISFETと、(111)面チャネルを有するn型MISFETを形成することができる。このため、同一GOI基板10上に形成するp型MISFET及びn型MISFETの両方の移動度を向上させることができ、相補型GOI−MISFETの駆動力の向上をはかることができる。しかも、従来方法に比してGOI基板10の一部を選択エッチングする工程を加えるだけで良いため、本実施形態の実現のための工程数の増加は極めて少なくて済むことになる。
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図であり、前記図1(a)の矢視B−B’断面に相当している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、n型MISFETのGeチャネル層に引っ張り応力を持たせたことにある。
前記図2(c)に示す工程までは第1の実施形態と同様であり、本実施形態ではこの後に、n型MISFETのソース/ドレイン領域以外にマスクを形成し、n型MISFETのソース/ドレイン領域を一部エッチングする。具体的には、厚さ30nmの(111)面Ge領域13bのソース/ドレイン領域を20nm程度エッチングする。そして、n型MISFETのソース/ドレイン領域のエッチングされた表面に、選択成長により厚さ25nmのSiGe25を堆積させる。なお、SiGe層25の代わりにSi層を形成しても良い。
このような構成であれば、n型MISFETのチャネルはSiGe又はSiで挟まれることになる。ここで、SiGeやSiはGeよりも格子定数が小さいため、SiGe又はSiで挟まれたGe層には引っ張り応力が印加される。
従って本実施形態によれば、先の第1の実施形態と同様の効果が得られるのは勿論のこと、n型MISFETのGeチャネル層に引っ張り応力を持たせたことができ、n型MISFETの更なる移動度向上が期待できる。また、素子作製後にライナーなどで応力をさらに加えることで、n型MISFETの更なる移動度向上も期待できる。
(第3の実施形態)
図4は、本発明の第3の実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図であり、特にn型MISFETを形成する領域を示している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
第1の実施形態に示した相補型GOI−MISFETのn型MISFETのゲート幅は、スタート基板であるGOI(110)基板10のGe層13の膜厚が決定されると、一意に決まってしまう。このため、Ge層13の厚さが薄いとゲート幅が狭くなってしまい、大きな駆動力を得ることは困難である。本実施形態は、これを解消するために、選択エッチングでGe層13を山型にエッチングし、数個の山を1つの素子として用いることで、ゲート幅を実効的に広くし、電流駆動力の向上をはかるものである。
具体的には、GOI基板10のn型MISFETを形成すべき領域を、図4に示すように山型にエッチングし、複数の(111)面を露出させる。これにより、1つのn型MISFETにおけるゲート幅は5Wとなり、ゲート幅を大きくすることで駆動力を増大することができる。
本実施形態の構造を作製するには、第1の実施形態で説明した工程に加え、図5(a)(b)のようにすればよい。
まず、前記図2(b)に示す工程において、図5(a)に示すように、p型MISFET形成領域上にマスク14を形成すると共に、n型MISFET形成領域の一部に複数本のマスク34を形成する。これらのマスク34は、紙面表裏方向に延在したストライプ状となっている。
次いで、TMAHやコリンを用いてGe層13を選択エッチングすることにより、図5(b)に示すように、複数の(111)面を有する山型のGOI表面を形成することができる。これ以降は、マスク14,34を除去した後に、先の第1の実施形態と同様に、ゲート絶縁膜16及びゲート電極17を形成し、更にソース/ドレイン領域を形成することなる。
このように本実施形態によれば、先の第1の実施形態と同様の効果が得られるのは勿論のこと、n型MISFETのゲート幅を十分確保することができ、Ge層が薄い場合であっても電流駆動力の向上をはかることができる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、GOI基板の表面に(111)面を形成するためのエッチング液としてTMAHやコリンを用いたが、弗化アンモニウムやKOH等を用いることも可能である。要は、Ge層を異方的にエッチングして(111)面を露出させるエッチング液であればよい。
ゲート絶縁膜はSiO2 に限らずSiONを用いても良く、更にはGeO2 ,GeON,GeNなどのhigh−K膜を用いることも可能である。また、図6(a)に示すように、GOI基板10上にSi層61を成長した後にSiO2 やSiNOなどのゲート絶縁膜62を形成するようにしても良い。さらに、図6(b)に示すように、GOI基板10上にSi層61を成長した後にhigh−K絶縁膜63からなるゲート絶縁膜を形成するようにしても良い。また、図6(c)に示すように、Si層61の成長後に、SiO2 やSiONなどの第1ゲート絶縁膜とhigh−K膜からなる第2ゲート絶縁膜65を積層するようにしても良い。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第1の実施形態に係わる相補型GOI−MISFETの概略構成を説明するための平面図と断面図。 第1の実施形態に係わる相補型GOI−MISFETの製造工程を示す断面図。 第2の実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図。 第3実施形態に係わる相補型GOI−MISFETの概略構成を示す断面図。 第3の実施形態に係わる相補型GOI−MISFETの製造工程を示す断面図。 本発明の変形例を示す断面図。
符号の説明
10…GOI基板
11…Si基板
12…SiO2
13…Ge層
14,34…マスク
15…素子分離絶縁膜
16…ゲート絶縁膜
17…ゲート電極
18…側壁絶縁膜
21a,21b…p型ソース/ドレイン領域
22a,22b…n型ソース/ドレイン領域
25…SiGe層
61…Si層
62…ゲート絶縁膜
63…high-K 絶縁膜
64…SiO2 又はSiON第1ゲート絶縁膜
65…high-K 第2ゲート絶縁膜

Claims (5)

  1. 絶縁膜上に形成され、表面の面方位が(110)面であり、一部にエッチングにより(111)面が露出されたGe層と、
    前記Ge層の(110)面に形成されたp型MISFETと、
    前記Ge層の(111)面に形成されたn型MISFETと、
    を具備したことを特徴とする相補型半導体装置。
  2. 前記Ge層は、Si基板上に前記絶縁膜を介して形成されたGOI層であることを特徴とする請求項1記載の相補型半導体装置。
  3. 前記p型MISFETのチャネル長方向を[-110]方向に設定したことを特徴とする請求項1記載の相補型半導体装置。
  4. 前記n型MISFETのソース/ドレイン領域のGe層が一部除去され、この除去された部分にSiGe又はSi層が成長形成され、前記n型MISFETのチャネルのGe層に引っ張り歪みが加えられていることを特徴とする請求項1記載の相補型半導体装置。
  5. 前記Ge層の(111)面は、前記(110)面のGe層を山型にエッチングして形成されたものであることを特徴とする請求項1記載の相補型半導体装置。
JP2007047593A 2007-02-27 2007-02-27 相補型半導体装置 Expired - Fee Related JP4504390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007047593A JP4504390B2 (ja) 2007-02-27 2007-02-27 相補型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007047593A JP4504390B2 (ja) 2007-02-27 2007-02-27 相補型半導体装置

Publications (2)

Publication Number Publication Date
JP2008211052A JP2008211052A (ja) 2008-09-11
JP4504390B2 true JP4504390B2 (ja) 2010-07-14

Family

ID=39787090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007047593A Expired - Fee Related JP4504390B2 (ja) 2007-02-27 2007-02-27 相補型半導体装置

Country Status (1)

Country Link
JP (1) JP4504390B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724231B2 (ja) * 2009-01-29 2011-07-13 株式会社東芝 半導体装置およびその製造方法
JP2013110161A (ja) * 2011-11-17 2013-06-06 National Institute Of Advanced Industrial & Technology 素子形成用基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526385A (ja) * 2002-04-04 2005-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタおよびその製作方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法(高移動度平面cmossoi)
JP2007220809A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526385A (ja) * 2002-04-04 2005-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタおよびその製作方法
JP2005294828A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 集積回路構造及び形成方法(高移動度平面cmossoi)
JP2007220809A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008211052A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4271210B2 (ja) 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
JP5056011B2 (ja) 半導体装置及びその製造方法、FinFETの製造方法
US8334177B2 (en) Methods for forming isolated fin structures on bulk semiconductor material
JP4102334B2 (ja) 半導体装置及びその製造方法
US20140183643A1 (en) Transistors with Wrapped-Around Gates and Methods for Forming the Same
KR20060010174A (ko) 높은 동작 전류를 갖는 반도체 소자
WO2007046150A1 (ja) フィン型半導体装置及びその製造方法
JP2007329295A (ja) 半導体及びその製造方法
KR20080099485A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2008071890A (ja) 半導体装置及びその製造方法
JP5032418B2 (ja) 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
JP2007067118A (ja) 半導体装置及びその製造方法
US20090101945A1 (en) Semiconductor device
JP5286416B2 (ja) 半導体装置およびその製造方法
JP4504390B2 (ja) 相補型半導体装置
JP2008053638A (ja) 半導体素子及びその製造方法
KR20090020847A (ko) 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터
JP2011066362A (ja) 半導体装置
US20130292779A1 (en) Semiconductor device and semiconductor device production process
JP2008053403A (ja) 半導体装置および半導体装置の製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
US20170243954A1 (en) Method of fabricating finfet device
JP2006100681A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
US20230187528A1 (en) Method for Forming a Precursor Semiconductor Device Structure
JP5055945B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100422

R151 Written notification of patent or utility model registration

Ref document number: 4504390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees