JP4502528B2 - 相互接続用の２重層低誘電性バリアを形成する方法および形成された装置 - Google Patents
相互接続用の２重層低誘電性バリアを形成する方法および形成された装置 Download PDFInfo
- Publication number
- JP4502528B2 JP4502528B2 JP2001033861A JP2001033861A JP4502528B2 JP 4502528 B2 JP4502528 B2 JP 4502528B2 JP 2001033861 A JP2001033861 A JP 2001033861A JP 2001033861 A JP2001033861 A JP 2001033861A JP 4502528 B2 JP4502528 B2 JP 4502528B2
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- metal alloy
- boron
- containing metal
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 115
- 230000004888 barrier function Effects 0.000 title claims description 68
- 239000010949 copper Substances 0.000 claims description 125
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 121
- 229910052802 copper Inorganic materials 0.000 claims description 118
- 239000004020 conductor Substances 0.000 claims description 80
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 76
- 229910052796 boron Inorganic materials 0.000 claims description 71
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 65
- 229910052698 phosphorus Inorganic materials 0.000 claims description 54
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 48
- 239000011574 phosphorus Substances 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 27
- 239000012298 atmosphere Substances 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 135
- 239000010408 film Substances 0.000 description 81
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 230000008569 process Effects 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000003989 dielectric material Substances 0.000 description 19
- 238000000137 annealing Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 229910009038 Sn—P Inorganic materials 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 239000003607 modifier Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910002058 ternary alloy Inorganic materials 0.000 description 4
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 241000132007 Bahia Species 0.000 description 2
- 229930194845 Bahia Natural products 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 235000017858 Laurus nobilis Nutrition 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 2
- 239000004327 boric acid Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229940044175 cobalt sulfate Drugs 0.000 description 2
- 229910000361 cobalt sulfate Inorganic materials 0.000 description 2
- KTVIXTQDYHMGHF-UHFFFAOYSA-L cobalt(2+) sulfate Chemical compound [Co+2].[O-]S([O-])(=O)=O KTVIXTQDYHMGHF-UHFFFAOYSA-L 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005342 ion exchange Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910000521 B alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- -1 SiCOH Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000975 co-precipitation Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に、相互接続用の低誘電性バリアを形成する方法および形成された装置に関し、詳細には、拡散バリアとして機能し、かつ続いて付着させる層との接着を向上させる２重層低誘電性バリアを半導体構造中の銅相互接続上に形成する方法、およびこのような方法によって形成された装置に関する。
【０００２】
【従来の技術】
半導体チップ構造、フラット・パネル・ディスプレイおよびパッケージ応用中にバイア、ラインおよびその他の凹部を形成する相互接続技術は、長年にわたって開発が進められてきた。例えば、超大規模集積（ＶＬＳＩ）構造向けの相互接続技術の開発においては、単一の基板上に位置する半導体領域または装置中の接点および相互接続のための主要な金属源としてアルミニウムが利用された。アルミニウムは、その低いコスト、良好なオーム接触、高い導電率から、打って付けの材料であった。しかし、純粋なアルミニウム薄膜導体は、その使用を低温処理に限定する融点の低さ、接触および接合障害につながるアニール中のＳｉのＡｌへの拡散の可能性、エレクトロマイグレーションに対する不十分な抵抗性など、望ましくない特性を有する。エレクトロマイグレーション現象は、金属固体中のランダムな熱拡散に電界が重なり、これが原因で正味のイオン・ドリフトが生じたときに起こる。そのため、純粋なアルミニウムに優る利点を有するいくつかのアルミニウム合金が開発された。例えば米国特許第４５６６１７７号には、エレクトロマイグレーション抵抗性を向上させるために３重量％までのシリコン、銅、ニッケル、クロムおよびマンガンを含むアルミニウム合金の導電層が開示されている。米国特許第３６３１３０４号には、エレクトロマイグレーション抵抗性を向上させる目的にも使用することができる、酸化アルミニウムを含むアルミニウム合金が開示されている。
【０００３】
その後、ＶＬＳＩおよびＵＬＳＩ技術では、このような装置に要求される極めて高い回路密度およびより高い動作速度のために、より厳しい要求を配線要件に課すようになった。これは、ますます細い導線中により高い電流密度を達成することにつながる。その結果、アルミニウム合金導体については断面積のより大きなワイヤを必要とする導電配線、またはより高い導電率を有する別のワイヤ材料を必要とする導電配線が望まれるようになる。業界の選択は明らかに、その望ましい高導電率に基づく銅を使用した後者の開発である。
【０００４】
バイア、ラインなどのＶＬＳＩおよびＵＬＳＩ相互接続構造の形成では、ライン、バイアまたはその他の凹部に銅を付着させて、同じ基板上に位置する半導体領域または装置を相互接続する。銅は、Ｓｉとの反応速度が大きいため、半導体装置の接合部で問題を起こすことが知られている。銅原子または銅イオンのシリコン基板中への拡散が装置故障を引き起こす可能性がある。さらに、インターメタル（intermetal）誘電体中への銅の拡散も、短絡や開路が生じることによって装置故障の原因となる可能性がある。したがって、銅と周囲の材料との相互拡散を防ぐ働きをする層を銅相互接続にコーティングすることが銅相互接続の信頼性にとって不可欠である。一般に「ライナ」、「バリア」および「キャップ」と呼ばれるこれらの層はさらに、銅相互接続とさまざまな誘電体層および接点バイアとの間で良好な接着性を示さなければならない。
【０００５】
銅バック・エンド・オブ・ライン（ＢＥＯＬ）用のチップ・ネットワーク相互接続の金属被覆プロセスでは、一連の標準手順を利用してバイアおよびトレンチが金属被覆される。この手順は、厚い誘電体の付着、バイアおよびトレンチの開口、バイアおよびトレンチ壁への薄いライナの付着、バイアおよびトレンチへの銅の充填、銅上面の平坦化、ならびに次上位誘電体中への銅のマイグレーションを防ぎ、次上位誘電体を付着している間の銅との相互作用を最小化する保護層の銅上面へのキャッピングから成る。最後のキャップ層はさらに、次上位誘電体層に対する反応性イオン・エッチングのストップ層の働きもする。この金属被覆プロセスは、それぞれの相互接続配線レベルに対して繰り返される。
【０００６】
従来のプロセスにおいて、それぞれの銅ＢＥＯＬレベルをキャッピングするのに使用される最も一般的な誘電材料は窒化シリコン（ＳｉＮ）である。Ｃｕがインターメタル誘電体、二酸化シリコン（ＳｉＯ2）が相互接続誘電体であるＵＬＳＩにおいて、これは高い信頼性で製造された。しかし、相互接続の性能を継続的に向上させるため、ＵＬＳＩ業界は、低比誘電率（低ｋ）インターメタル誘電体に向かって進んでいる。ＳｉＮは、７〜８と比較的に高い比誘電率を有し、有効イントラレベル・キャパシタンスをかなり増大させる。低ｋ要件を満たすため、ＢＥＯＬ相互接続でのＳｉＮの適用は将来的に最小化されるか、または置き換えられるであろう。
【０００７】
銅の低ｋ ＢＥＯＬの問題を解決する解決法が提案されている。例えば一解決法では、銅線の上面を覆いかつ保護し、良好な接着を与え、さらに銅拡散のバリアの働きをする自己整合金属キャップ層を使用する。しかし、所望の銅バリア特性を満たすためには、金属キャップ層の厚さが少なくとも１，０００〜２，０００Åでなければならず、導線間の間隔が３，０００Å未満であると、これによって導線間に短絡が生じる可能性がある。金属だけのキャップを使用すると、次のレベルの誘電体の処理の際に問題が生じる。上位誘電体の反応性イオン・エッチング（ＲＩＥ）の間、エッチング・ストップがなく、下位の金属および誘電体が、このＲＩＥプロセスによってエッチングされ、かつ汚染されやすくなる。
【０００８】
Ｓｉ、Ｃ、ＨまたはＳｉ、Ｃ、Ｏ、Ｈなどを含む材料から形成された厚さ最大８００Åの薄い低ｋ誘電体フィルムを使用した別の解決法が提案されている。しかしこれらの低ｋフィルム（比誘電率４未満）は一般に、良好な銅拡散バリアとしては機能しない。これらのフィルムは、ＢＥＯＬ相互接続の製造中の銅の酸化に対するバリアとしても良好とは言えず、ＣｕＯの形成が接着を大幅に弱め、空隙を形成するので、破局的故障の原因となる可能性がある。これに対してＳｉＮは一般に、それ自体で銅の酸化を引き起こさないＳｉＨ4およびＮＨ3のプラズマ化学蒸着（ＰＥＣＶＤ）によって付着され、かつＳｉＮは良好な酸素バリアであることが知られている。
【０００９】
【発明が解決しようとする課題】
したがって本発明の目的は、銅導体上にバリア層を形成する方法であって、従来の銅バリア層の欠点または短所を持たない方法を提供することにある。
【００１０】
本発明の他の目的は、ＳｉＮキャップの厚さを薄くし、かつ銅に対するその接着性を高める方法を提供することにある。
【００１１】
本発明の他の目的は、銅導体上に低誘電性バリア層を形成する方法であって、拡散バリア特性と接着特性の両方を向上させる方法を提供することにある。
【００１２】
本発明の他の目的は、銅導体上に２重層低誘電性バリアを形成する方法であって、リンまたはホウ素を含む金属合金フィルムおよびシリコンを含む低誘電性材料を銅導体上に順に付着させる方法を提供することにある。
【００１３】
本発明の他の目的は、接着用および拡散バリア用の別々の２つの層を付着させ、続いてアニール・プロセスを実施することによって銅導体上に２重層低誘電性バリアを形成する方法を提供することにある。
【００１４】
本発明の他の目的は、銅バック・エンド・オブ・ライン・プロセスでバイアまたは相互接続として使用される銅導体上に２重層低誘電性バリアを形成する方法を提供することにある。
【００１５】
本発明の他の目的は、銅導体上に２重層低誘電性バリアを形成する方法であって、リンまたはホウ素含有金属合金フィルムの付着プロセスに続いて、銅導体中の少なくとも２〜４原子層まで金属合金を拡散させるアニール・プロセスを実施する方法を提供することにある。
【００１６】
本発明の他の目的は、金属導体、リンまたはホウ素含有金属合金フィルム、および最上部に低ｋ誘電材料フィルムを含む、半導体構造中の導体を提供することにある。
【００１７】
本発明の他の目的は、まず厚さ５０Å〜２００Åのリンまたはホウ素含有金属合金フィルム層を金属導体の上に付着させ、次いでこの金属合金フィルム上に厚さ１００Å〜５００Åの低ｋ誘電材料を付着させた、半導体構造中の導体を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に基づき、銅導体上に２重層低誘電性バリアを形成する方法および形成された構造を開示する。
【００１９】
好ましい実施形態では、銅導体上に２重層低誘電性バリアを形成する方法は、絶縁体層中に形成された銅導体を有する前処理済み基板を用意する段階、銅導体上にリンまたはホウ素含有金属合金フィルムを付着させる段階、第１の加熱プロセスにおいて、前処理済み基板を、リンまたはホウ素含有金属合金が銅導体の上面の少なくとも２〜４原子層中に拡散するのに十分な時間、還元性ガス雰囲気中で少なくとも３００℃の温度に加熱する段階、リンまたはホウ素含有金属合金フィルム上に誘電体フィルムを付着させる段階、および第２の加熱プロセスにおいて、前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱する段階によって実施することができる。還元性ガス雰囲気を指定しているとき、これは、真空、Ｈ2、フォーミング・ガスおよび不活性ガス雰囲気を含む。
【００２０】
代わりに、２つの層（金属および誘電体）を順に付着させ、その後に、還元性雰囲気中で約４００℃約２時間の１回のアニール段階プロセスを実施することもできる。
【００２１】
銅導体上に２重層低誘電性バリアを形成する方法では、第１の加熱プロセスを、少なくとも３２５℃の温度で少なくとも１時間実施することができる。第２の加熱プロセスは、少なくとも３５０℃の温度で少なくとも２時間実施することができる。第１および第２の加熱プロセスで使用する還元性雰囲気は、水素および窒素のフォーミング・ガス（Ｎ2＋Ｈ2）または真空とすることができる。リンまたはホウ素含有金属合金フィルムの付着プロセスは、無電解めっき技法によって実施することができる。あるいは、これらの２つのアニール手順を結合して単一の手順とすることも可能である。これは、リンまたはホウ素合金フィルムを含む第１の金属層を付着させ、続いて誘電体フィルムを付着させ、最後にこの２重層の加熱を、窒素雰囲気またはフォーミング・ガス、Ｈ2、窒素または真空を含む還元性雰囲気中で約２時間、約４００℃で実施することによって達成する。誘電体フィルムは、プラズマ化学蒸着技法によってリンまたはホウ素含有金属合金フィルム上に付着させることができる。この方法はさらに、リンまたはホウ素含有金属合金フィルムを付着させる段階の前に、前処理済み基板上にパラジウムの核生成層を付着させる段階を含むことができる。リンまたはホウ素含有金属合金フィルムはＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂとすることができる。ただし、Ｍｅは合金フィルムの主成分、Ｘは合金改質材である。
【００２２】
銅導体上に２重層低誘電性バリアを形成するこの方法はさらに、硫酸に溶解した薄い硫酸パラジウム溶液を利用した選択的イオン交換法によって銅導体上にパラジウム核生成層を付着させる段階を含むことができる。リンまたはホウ素含有金属合金フィルムは、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含むことができる。付着した膜の誘電率は、５以下であってよい。この方法はさらに、リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Å、好ましくは約１００Å〜約２００Åの厚さに付着させる段階を含むことができる。この方法はさらに、硫酸コバルト、タングステン酸アンモニウム、クエン酸ナトリウムおよびホウ酸を含む、温度約７０℃〜約８０℃、ｐＨ値約８〜約９の次亜リン酸塩溶液中での無電解付着プロセスによって、リンまたはホウ素含有金属合金フィルムを付着させる段階を含むことができる。この方法はさらに、第１の加熱プロセスを、約３２５℃〜約４００℃の温度で約０．５時間〜約２時間実施する段階を含むことができる。この方法はさらに、誘電体フィルムを、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨを含む材料、Ｓｉ、Ｃ、Ｈ、Ｎを含む材料、並びにダイヤモンド様炭素を含む材料から成るグループから選択された材料を付着させる段階を含むことができる。この方法はさらに、誘電体フィルムを約１００Å〜約５００Å、好ましくは約２５０Å〜約３５０Åの厚さに付着させる段階を含むことができる。この方法はさらに、第２の加熱プロセスを、約３５０℃〜約４００℃の温度で約１時間〜約５時間実施する段階を含むことができる。リンまたはホウ素含有金属合金フィルムはＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂとすることができる。ただし、ＭｅはＣｏまたはＮｉ、ＸはＷまたはＳｎである。
【００２３】
本発明はさらに、絶縁体層中に位置する金属導体、金属導体上のリンまたはホウ素含有金属合金フィルム、およびリンまたはホウ素含有金属合金フィルム上の誘電材料フィルムを含む半導体構造中の導体を対象とする。
【００２４】
この半導体構造中の導体では、リンまたはホウ素含有金属合金が、金属導体の上面の少なくとも２〜４原子層中に存在する。金属導体は銅を含むことができる。リンまたはホウ素含有金属合金は、Ｍｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金とすることができる。ただしＭｅはＣｏまたはＮｉ、ＸはＳｉ、ＷまたはＳｎである。リンまたはホウ素含有金属合金は、約１０Å〜約１０００Å、好ましくは約５０Å〜約２００Åの厚さに付着させることができる。リンまたはホウ素含有金属合金は、無電解めっき技法によって付着させることができる。付着させる誘電材料は、Ｓｉ、Ｃ、Ｏ、ＮおよびＨを含む材料から成るグループから選択することができる。誘電材料は、約１０Å〜約５０００Å、好ましくは約１００Å〜約５００Åの厚さに付着させることができる。半導体構造は、シリコン、シリコン・ゲルマニウム、シリコン・オン・インシュレータおよびガリウム・ヒ素から成るグループから選択された基板上に形成することができる。
【００２５】
【発明の実施の形態】
本発明は、相互接続用の２重層低誘電性バリアを形成する方法を開示する。これは、まず、絶縁層中に形成された銅導体を有する前処理済みの基板を用意し、次いで、リンまたはホウ素含有金属合金フィルムを銅導体上に付着させ、前処理済み基板を、銅導体の表層中に金属合金が拡散するのに十分な時間、還元性雰囲気中で少なくとも３００℃の温度に加熱し、次いで金属合金フィルム上に誘電体フィルムを付着させ、前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱することによって達成される。
【００２６】
本発明はさらに、絶縁層中に位置する金属導体、金属導体上のリンまたはホウ素含有金属合金フィルム、およびリンまたはホウ素含有金属合金フィルム上の誘電材料フィルムを含む半導体構造中の導体を開示する。
【００２７】
本発明が提供する方法または装置では、リンまたはホウ素含有金属合金フィルムをＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂで表すことができる。Ｍｅは合金フィルムの主成分、Ｘは合金改質材である。ＭｅはＣｏまたはＮｉ、ＸはＷまたはＳｎとすることができる。ＰおよびＢはリンおよびホウ素を表す。このリンまたはホウ素含有金属合金は、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含むことができる。金属合金フィルムは、約５０Å〜約３００Åの厚さに付着させる。
【００２８】
本発明の新規な方法で利用する加熱プロセスまたはアニール・プロセスは、形成される最終的な２重層誘電体バリアの特性にとって重要である。例えば、最初のアニール・プロセスでは半導体基板を、リンまたはホウ素含有金属合金が銅導体の少なくとも表層中に拡散する、すなわち少なくとも２〜４原子層分は拡散するのに十分な時間、少なくとも３００℃、好ましくは約３２５℃〜約４００℃の温度に加熱する。十分な長さの時間は、約０．５時間〜約２時間とすることができる。低誘電性バリア層の付着後に実施する第２のアニール・プロセスは、温度を少なくとも３００℃、好ましくは約３５０℃〜約４００℃、時間を約１時間〜約５時間として実施することができる。あるいは、２重層を還元性雰囲気中で約２時間、約４００℃で加熱することによって、これらの２つのアニール段階を１つの段階に結合することができる。
【００２９】
誘電体層は、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨなどを含む材料の付着によって形成することができる。付着させる誘電体フィルムの厚さは約１００Å〜約５００Å、好ましくは約１００Å〜約３５０Åである。
【００３０】
本発明の新規な方法は、（化学機械研磨などにによって）研磨した銅／誘電体の上面に無電解めっきした金属フィルムに、次いで付着させた低ｋ（比誘電率）誘電体キャップ層フィルムを組み合わせて、２重層バリアを作り出す。この２重層バリアは、銅拡散バリア、銅への良好な接着、低比誘電率という望ましい特性を有し、一方で、次の上位の誘電体に対する反応性イオン・エッチング（ＲＩＥ）ストップ性能を維持する。本発明の２重層バリアのさらなる利点は、相互接続構造の有効比誘電率を概して低下させ、エレクトロマイグレーションを最小化することが示されている導体リダンダンシ（redundancy）を提供する誘電体キャップ層の厚さの最小化である。
【００３１】
本発明の２重層バリア構造は以下のプロセスによって形成することができる。銅表面が露出した状態で誘電体中に埋め込まれた銅配線から成る平坦化された構造から出発する。最初の段階では、銅表面に対して強い接着性を有する金属キャップ層を自己整合的かつ選択的に適用して、金属−金属結合を形成する。この金属キャップ層は約１００Å〜約４００Åの厚さを有し、したがって電気的な信頼性を高め、エレクトロマイグレーション抵抗性を向上させる。この金属キャップ層はさらに、空隙および小丘を閉じるその能力によって銅表面の安定性を高める。最初のアニールまたは加熱プロセスを実施した後に、ブランケット誘電体キャップ層のための第２の付着プロセスを実行する。最初のアニールまたは加熱プロセスについては後により詳細に説明する。ブランケット誘電体キャップ層は、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨを含む材料、Ｓｉ、Ｃ、Ｈ、Ｎを含む材料、並びにダイヤモンド様炭素を含む材料などの非常に低い比誘電率を有する材料から準備することが最も好ましい。あるいは、単層バリアとして通常要求されるよりも大幅に薄いＳｉＮを使用することもできる。
【００３２】
コバルト・ベースの選択的無電解プロセス、これに制限されるものではないが具体的には例えばＣｏ−Ｗ−Ｐに、ＳｉＮ、ＳｉＣＨまたはＳｉＣＯＨフィルムを組み合わせて準備した２重層キャップから得られる結果は、非常に良好な接着性を示し、Ｃｕの安定性およびＣｕ拡散の制御を達成した。
【００３３】
拡散バリアおよび接着のための本発明の２重層キャップを形成する化学的段階を以下により詳細に説明する。本発明の新規な方法の全体的な目的は、ＣＭＰプロセス後の銅表面に２重層金属／誘電体フィルムを作り出すことにある。銅表面への最初の付着段階では、厚さ約１００Å〜約４００Åの層の無電解めっきによって達成される選択的付着によって金属フィルムを付着させる。この層は、一般構造Ｍｅ−Ｘ−Ｐを有する合金によって形成される。Ｍｅは合金の主成分を表し、Ｘは、銅に対する接着性の増大および拡散バリア特性という特定の特性をフィルムに与える合金改質材であり、Ｐは、フィルム形成プロセス中にある量のリンが共沈したことを表す。本発明の好ましい実施形態では、Ｘとして、合金フィルム中３〜５原子％のＷが選択され、Ｐが７〜９原子％程度である。
【００３４】
本発明のプロセスの第２の段階では、上面に合金フィルムを有する銅構造を、還元性雰囲気、例えばフォーミング・ガスまたは水素中で少なくとも２時間、３５０℃でアニールする。この温度処理によって、合金の成分がよく混ざり合い、銅の上面の数原子層中まで拡散して、化学的および冶金学的接合が得られ、銅との優れた接着が形成されるようになる。あるいはこのアニール段階を、誘電体付着時または誘電体付着後に実行することもできる。
【００３５】
本発明のプロセスの第３の段階では、金属フィルム上に誘電体フィルムを適用して２重層構造を形成する。この段階は一般に、プラズマ化学蒸着（ＰＥＣＶＤ）プロセスによって実施する。このプロセスでは、銅の表面に以前に付着させたＭｅ−Ｘ−Ｐ層の上に誘電材料を付着させる。誘電材料の厚さは一般に約１００Å〜約５００Åである。好ましい誘電体フィルムは、ＳｉＣＯＨ、ＳｉＣＨ、ＳｉＮなどのシリコン化合物に基づくものであることが判明した。ダイヤモンド様炭素（ＤＬＣ）などの低比誘電率材料を使用することもできる。好ましい誘電材料は、最も低い比誘電率を示すＳｉＣＯＨである。
【００３６】
本発明のプロセスの第４の段階では、２重層に、水素、窒素、フォーミング・ガスのうちのいずれかの還元性雰囲気中で少なくとも３００℃、少なくとも２時間のアニール処理を適用する。この最後のアニール・プロセスは、良好な接着特性の達成を損ねる有機不純物およびその他の揮発性生成物を金属キャップ／誘電体界面から除去する。
【００３７】
本発明のプロセスのさまざまな化学的段階によって形成される最終的な構造を図１に示す。図１は、本発明の第１の好ましい実施形態が組み込まれた２重ダマシーン相互接続構造１０の拡大断面図を示す。バイア２２、３２およびトレンチ２４、３４を含む２つの誘電体相互接続レベル２０および３０を有する構造１０が示されている。この構造は、アクティブ装置１４が上面１６の中に形成された半導体基板１２上に構築されている。基板１２上には、第１の誘電体層１８が付着され、バイア３２の開口およびトレンチ３４の開口がパターニングされている。次いで、これらのバイアおよびトレンチ開口にライナすなわちバリア層３６が裏打ちされ、金属３８が充填され、化学機械研磨法によって平坦化されて、平坦化された上面４０がトレンチ３４上に達成される。
【００３８】
本発明の新規な方法を組み込んだプロセスの次の段階は、無電解付着させたＣｏ−Ｗ−Ｐキャップ層４４の適用である。Ｃｏ−Ｗ−Ｐキャップ層４４は、金属トレンチ３４の上にだけ選択的に付着される。キャップ層４４は、誘電体層５０中への金属３８の外方拡散ならびに続く処理によるトレンチ金属３４の汚染を防ぐ。金属層４４は、次の処理中または半導体装置の動作中の一切の相互作用からトレンチ金属を分離する主要な手段として、任意選択の誘電体キャップ層５２とともに使用される。任意選択のキャップ層５２は、Ｃｏ−Ｗ−Ｐ金属合金層４４のバリア特性をさらに向上させる目的に、または反応性イオン・エッチング（ＲＩＥ）のストップ層などの集積化強化層として使用することができる。図１に示されている第２の誘電体層５０は、バイア２２およびトレンチ２４のための２重ダマシーン空洞を形成するＲＩＥプロセスの後に使用される。この場合、誘電体キャップ層５２はＲＩＥストップとして使用される。これを使用するとき、ＲＩＥストップ層５２をエッチングして第２レベル・トレンチ２４に達する開口をあける。ライナ層３６から始まるこのプロセスを必要な数の相互接続レベルが得られるまで繰り返す。
【００３９】
図２は、接着試験および拡散バリア性能に対して使用する、本発明の２重層バリアが最上部に形成された銅試験ビヒクルの拡大断面図である。まず、厚さ約８００Åの金属ライナ層を含むバリア層３６がシリコン基板１２上に付着されていることが分かる。次いで、ライナ３６上に厚さ約２０００Åの銅導体３８がスパッタ付着されている。付着させる無電解金属キャップ層４４は、厚さ３００Å〜５００ÅのＣｏ−Ｗ−Ｐ層またはＣｏ−Ｓｎ−Ｐ層とすることができる。次いでその上に、厚さ５００ÅのＳｉＣＯＨ低ｋ誘電体層５２が付着されている。ＳＩＭＳ信号を増強するため、ダイヤモンド様炭素の層５４をＳｉＣＯＨ層５２上に付着させた。
【００４０】
図３および４に、図２に示した構造に関して得られたＳＩＭＳ／プロットを示す。図３および４に示すとおり、無電解付着させた厚さわずか３００ÅのＣｏ−Ｗ−ＰまたはＣｏ−Ｓｎ−Ｐ金属層および厚さ５００ÅのＳｉＣＯＨ層を付着させたとき、金属層の表層を横切りＳｉＣＯＨ層の内部への銅の拡散を促進するだろうアニールの後も、銅は、無電解付着させた金属合金層４４の裏側および下方に完全にとどまり、層４４を通過して誘電体層５２中に侵入することはない。これらの結果は、本発明の構造が、銅のマイグレーション、および少なくとも熱エネルギーの効果の下でＳｉＣＯＨ層５２を通過する可能性がある酸素分子による潜在的な銅の酸化の効果を止めることを指示している。したがって図示の構造は、銅および酸素原子の熱マイグレーションのストッパとして効果的な系である。
【００４１】
図５は、間にさまざまな金属合金フィルムを利用した場合の銅導体とＳｉＮ誘電体層の間の接着の強さに関して得られたデータを示す表である。窒化シリコンへの銅の接着が、窒化物を適用する前の銅表面の前処理に強く依存することが示されている。最適な結果は、Ｃｏ−Ｗ−Ｐ内層、Ｃｏ−Ｓｎ−Ｐ内層および高密度プラズマ（ＨＤＰ）付着窒化物を使用することによって得られる。図５の表に指示した接着強さは、ＭＰａ×ｍ1/2を単位として示されている。
【００４２】
銅上に無電解付着させたキャップ層およびＳｉＣＯＨ誘電体層を有する２重層キャップの接着試験の結果を図６に示す。構造Ｓｉ−ＳｉＯ2／ライナ金属／Ｃｕ（２０００Å）を有する６サンプルを供試した。これらのサンプルに、Ｃｏ−Ｗ−Ｐ、Ｃｏ−ＰまたはＣｏ−Ｓｎ−Ｐを無電解めっきした。次にこれらのサンプルをツールに入れ、５００ÅのＳｉＣＯＨ誘電材料をキャップ層の表面に適用した。いくつかのサンプルについては、無電解付着プロセス後およびＳｉＣＯＨ層付着後に熱アニールし、残りのサンプルについてはＳｉＣＯＨ層付着後に限り熱アニールした。図６に示した結果は、Ｃｏ−Ｗ−Ｐが最も良い接着値を生み出すことを指示している。
【００４３】
Ｃｏ−Ｗ−Ｐフィルムを横切る熱銅マイグレーションを調べるため、図６に示したサンプルをＳＩＭＳ分析によってさらに試験した。ＳＩＭＳデータは、銅はキャップ層の裏側にとどまり、予測どおり誘電体層には移行しないことを指示した。
【００４４】
Ｃｏ−Ｗ−Ｐ内層を使用することによってＳｉＣＯＨ誘電体のＣｕへの接着が向上すること示す試験データが図６に示されている。ＳｉＣＯＨ誘電体層の銅への接着は、誘電体適用後に還元性雰囲気による前処理を使用することによってかなり向上させることができることが分かった。最も良い結果は、Ｃｏ−Ｗ−Ｐキャップ層を使用し、ＳｉＣＯＨ付着後にフォーミング・ガス中で３５０℃、少なくとも２時間のアニールを実施することによって得られる。これらのサンプルは、妥当な界面、すなわちＳｉＣＯＨ−無電解付着層界面で破損しているように見える。これに対し、ＳｉＣＯＨ付着後に系をアニールしないときには、銅層の下のアニールした接着フィルムが破損した。
【００４５】
本発明の新規な方法およびこの方法によって形成した装置を以上の説明および図１〜６の添付図面で十分に説明した。ＳｉＣＯＨなどの低ｋ誘電材料の単独使用における技術的論点および問題が、ＳｉＣＯＨの銅に対する接着が良くないこと、およびＳｉＣＯＨがいくぶん酸素を透過させることに起因することを示した。したがってこれらの２つの要因が組み合わさって、誘電体／銅界面で銅の酸化およびデラミネーションが引き起こされ、その結果、信頼性の問題が生じる。したがって本発明の新規な方法は、２重層バリア、例えばＣｕ／Ｃｏ−Ｗ−Ｐ／ＳｉＣＯＨ、Ｃｕ／Ｃｏ−Ｓｎ−Ｐ／ＳｉＣＯＨを利用して、３８０℃で２時間アニールした後も、無電解付着させた金属合金キャップ層を銅が通過せず、この層の裏側にとどまるようにする。
【００４６】
本発明を例示的に説明したが、使用した用語は説明を意図したものであり、限定を意図したものではないことを理解されたい。
【００４７】
さらに、好ましい代替実施形態に関して本発明を説明してきたが、当業者なら、これらの教示を本発明のその他の可能なバリエーションに容易に応用することができることを理解されたい。
【００４８】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４９】
（１）銅導体上に２重層低誘電性バリアを形成する方法であって、
絶縁体層中に形成された銅導体を有する前処理済み基板を用意する段階と、
前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着させる段階と、
第１の加熱プロセスにおいて、前記前処理済み基板を、前記リンまたはホウ素含有金属合金が前記銅導体の上面の少なくとも３原子層中に拡散するのに十分な時間、還元性雰囲気中で少なくとも３００℃の温度に加熱する段階と、
前記リンまたはホウ素含有金属合金フィルム上に誘電体フィルムを付着させる段階と、
第２の加熱プロセスにおいて、前記前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱する段階
を含む方法。
（２）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１の加熱プロセスが、少なくとも３２５℃の温度で少なくとも１時間実施される方法。
（３）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第２の加熱プロセスが、少なくとも３５０℃の温度で少なくとも２時間実施される方法。
（４）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記金属層および前記誘電体層が順に付着され、前記誘電体付着の後に、４００℃で２時間、還元性雰囲気中で加熱することによって唯１回の最終熱処理が実施される方法。
（５）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムの前記付着プロセスが無電解めっき技法によって実施される方法。
（６）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムが、プラズマ化学蒸着技法によって前記リンまたはホウ素含有金属合金フィルム上に付着される方法。
（７）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１および第２の加熱プロセスで使用される前記還元性雰囲気が、フォーミング・ガス、窒素または水素である方法。
（８）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを付着させる前記段階の前に、前記前処理済み基板上にパラジウムの核生成層を付着させる段階をさらに含む方法。
（９）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムがＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂであり、Ｍｅが前記合金フィルムの主成分、Ｘが合金改質材である方法。
（１０）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、硫酸に溶解した薄い硫酸パラジウム溶液を利用した選択的イオン交換法によって前記銅導体上にパラジウム核生成層を付着させる段階をさらに含む方法。
（１１）銅導体上に２重層低誘電性バリアを形成する上記（９）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムが、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含む方法。
（１２）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、付着させた前記誘電体フィルムの比誘電率が５以下である方法。
（１３）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Åの厚さに付着させる段階をさらに含む方法。
（１４）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Å、好ましくは約１００Å〜約２００Åの厚さに付着させる段階をさらに含む方法。
（１５）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、硫酸コバルト、タングステン酸アンモニウム、クエン酸ナトリウムおよびホウ酸を含む、温度約７０℃〜約８０℃、ｐＨ値約８〜約９の次亜リン酸塩溶液中での無電解付着プロセスによって、前記リンまたはホウ素含有金属合金フィルムを付着させる段階をさらに含む方法。
（１６）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１の加熱プロセスを、約３５０℃〜約４００℃の温度で約０．５時間〜約２時間実施する段階をさらに含む方法。
（１７）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを、Ｓｉ、Ｃ、Ｏ、ＮおよびＨから成るグループから選択された材料から付着させる段階をさらに含む方法。
（１８）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを約１００Å〜約５００Åの厚さに付着させる段階をさらに含む方法。
（１９）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを約１００Å〜約５００Å、好ましくは約２５０Å〜約３５０Åの厚さに付着させる段階をさらに含む方法。
（２０）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第２の加熱プロセスを、約３５０℃〜約４００℃の温度で約１時間〜約５時間実施する段階をさらに含む方法。
（２１）銅導体上に２重層低誘電性バリアを形成する上記（９）に記載の方法であって、前記ＭｅがＣｏまたはＮｉ、前記ＸがＷまたはＳｎである方法。
（２２）絶縁体層中に位置する金属導体と、
前記金属導体上のリンまたはホウ素含有金属合金フィルムと、
前記リンまたはホウ素含有金属合金フィルム上の誘電材料フィルム
を備える半導体構造体。
（２３）前記リンまたはホウ素含有金属合金が、前記金属導体の上面内の少なくとも２原子層よりも下に存在する、上記（２２）に記載の半導体構造体。
（２４）前記金属導体が銅を含む、上記（２２）に記載の半導体構造体。
（２５）前記リンまたはホウ素含有金属合金が、Ｍｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２６）前記リンまたはホウ素含有金属合金が、約１０Å〜約１０００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２７）前記リンまたはホウ素含有金属合金が、好ましくは約５０Å〜約２００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２８）前記リンまたはホウ素含有金属合金が、無電解めっき技法によって約１０Å〜約１０００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２９）前記誘電材料の比誘電率が５以下である、上記（２２）に記載の半導体構造体。
（３０）前記誘電材料がＳｉ、Ｃ、Ｏ、ＮおよびＨを含む、上記（２２）に記載の半導体構造体。
（３１）前記誘電材料が、Ｓｉ、Ｃ、Ｏ、ＮおよびＨを含む材料およびＳｉ、Ｃ、Ｈを含む材料から成るグループから選択され、約１０Å〜約５０００Åの厚さに付着される、上記（２２）に記載の半導体構造体。
（３２）前記誘電材料が、約１００Å〜約５００Åの厚さに付着されたＳｉ、Ｃ、Ｏ、ＮおよびＨを含む、上記（２２）に記載の半導体構造体。
（３３）前記半導体構造が、シリコン、シリコン・ゲルマニウム、シリコン・オン・インシュレータおよびガリウム・ヒ素から成るグループから選択された基板上に形成される、上記（２２）に記載の半導体構造体。
【図面の簡単な説明】
【図１】第２の２重ダマシーン（damascene）構造が最上部に形成された２重ダマシーン構造として銅導体上に形成された本発明の２重層低誘電性バリアの拡大断面図である。
【図２】銅導体上に形成された２重層拡散バリア／接着エンハンサを示す、本発明の他の実施形態の拡大断面図である。
【図３】本発明の多層バリア試験構造中の元素の２次イオン数の構造中の深さに対する依存性を示すグラフである。この例では、Ｃｏ−Ｗ−Ｐフィルムの厚さが３００Åであり、最上部にＳｉＣＯＨの低ｋ誘電体フィルムがある。
【図４】本発明の多層バリア構造中の各種元素の２次イオン数の構造中の深さに対する依存性を示すグラフである。この例では、ＣｏＳｎＰフィルムの厚さが３００Åあり、最上部のＳｉＣＯＨ低ｋ誘電体フィルムの厚さが５００Åである。この金属合金フィルムは３５０℃で２時間アニールした。
【図５】銅上にあって銅と自体の間に金属合金フィルムを有する窒化シリコン・フィルムの構造および処理に対する接着試験結果の依存性を示すデータの表である。
【図６】ＳｉＣＯＨ／ライナ金属の２重層バリア・ファイリングの構造およびアニールに対する接着試験結果の依存性を示すデータの表である。
【符号の説明】
１０ ２重ダマシーン相互接続構造
１２ 半導体基板
１４ アクティブ装置
１６ 基板の上面
１８ 第１の誘電体層
２０ 誘電体相互接続レベル
２２ バイア
２４ トレンチ
３０ 誘電体相互接続レベル
３２ バイア
３４ トレンチ
３６ ライナ（バリア）層
３８ 金属（銅導体）
４０ トレンチ金属の上面
４４ 金属合金キャップ層
５０ 第２の誘電体層
５２ 誘電体キャップ層
５４ ダイヤモンド様炭素層
【発明の属する技術分野】
本発明は一般に、相互接続用の低誘電性バリアを形成する方法および形成された装置に関し、詳細には、拡散バリアとして機能し、かつ続いて付着させる層との接着を向上させる２重層低誘電性バリアを半導体構造中の銅相互接続上に形成する方法、およびこのような方法によって形成された装置に関する。
【０００２】
【従来の技術】
半導体チップ構造、フラット・パネル・ディスプレイおよびパッケージ応用中にバイア、ラインおよびその他の凹部を形成する相互接続技術は、長年にわたって開発が進められてきた。例えば、超大規模集積（ＶＬＳＩ）構造向けの相互接続技術の開発においては、単一の基板上に位置する半導体領域または装置中の接点および相互接続のための主要な金属源としてアルミニウムが利用された。アルミニウムは、その低いコスト、良好なオーム接触、高い導電率から、打って付けの材料であった。しかし、純粋なアルミニウム薄膜導体は、その使用を低温処理に限定する融点の低さ、接触および接合障害につながるアニール中のＳｉのＡｌへの拡散の可能性、エレクトロマイグレーションに対する不十分な抵抗性など、望ましくない特性を有する。エレクトロマイグレーション現象は、金属固体中のランダムな熱拡散に電界が重なり、これが原因で正味のイオン・ドリフトが生じたときに起こる。そのため、純粋なアルミニウムに優る利点を有するいくつかのアルミニウム合金が開発された。例えば米国特許第４５６６１７７号には、エレクトロマイグレーション抵抗性を向上させるために３重量％までのシリコン、銅、ニッケル、クロムおよびマンガンを含むアルミニウム合金の導電層が開示されている。米国特許第３６３１３０４号には、エレクトロマイグレーション抵抗性を向上させる目的にも使用することができる、酸化アルミニウムを含むアルミニウム合金が開示されている。
【０００３】
その後、ＶＬＳＩおよびＵＬＳＩ技術では、このような装置に要求される極めて高い回路密度およびより高い動作速度のために、より厳しい要求を配線要件に課すようになった。これは、ますます細い導線中により高い電流密度を達成することにつながる。その結果、アルミニウム合金導体については断面積のより大きなワイヤを必要とする導電配線、またはより高い導電率を有する別のワイヤ材料を必要とする導電配線が望まれるようになる。業界の選択は明らかに、その望ましい高導電率に基づく銅を使用した後者の開発である。
【０００４】
バイア、ラインなどのＶＬＳＩおよびＵＬＳＩ相互接続構造の形成では、ライン、バイアまたはその他の凹部に銅を付着させて、同じ基板上に位置する半導体領域または装置を相互接続する。銅は、Ｓｉとの反応速度が大きいため、半導体装置の接合部で問題を起こすことが知られている。銅原子または銅イオンのシリコン基板中への拡散が装置故障を引き起こす可能性がある。さらに、インターメタル（intermetal）誘電体中への銅の拡散も、短絡や開路が生じることによって装置故障の原因となる可能性がある。したがって、銅と周囲の材料との相互拡散を防ぐ働きをする層を銅相互接続にコーティングすることが銅相互接続の信頼性にとって不可欠である。一般に「ライナ」、「バリア」および「キャップ」と呼ばれるこれらの層はさらに、銅相互接続とさまざまな誘電体層および接点バイアとの間で良好な接着性を示さなければならない。
【０００５】
銅バック・エンド・オブ・ライン（ＢＥＯＬ）用のチップ・ネットワーク相互接続の金属被覆プロセスでは、一連の標準手順を利用してバイアおよびトレンチが金属被覆される。この手順は、厚い誘電体の付着、バイアおよびトレンチの開口、バイアおよびトレンチ壁への薄いライナの付着、バイアおよびトレンチへの銅の充填、銅上面の平坦化、ならびに次上位誘電体中への銅のマイグレーションを防ぎ、次上位誘電体を付着している間の銅との相互作用を最小化する保護層の銅上面へのキャッピングから成る。最後のキャップ層はさらに、次上位誘電体層に対する反応性イオン・エッチングのストップ層の働きもする。この金属被覆プロセスは、それぞれの相互接続配線レベルに対して繰り返される。
【０００６】
従来のプロセスにおいて、それぞれの銅ＢＥＯＬレベルをキャッピングするのに使用される最も一般的な誘電材料は窒化シリコン（ＳｉＮ）である。Ｃｕがインターメタル誘電体、二酸化シリコン（ＳｉＯ2）が相互接続誘電体であるＵＬＳＩにおいて、これは高い信頼性で製造された。しかし、相互接続の性能を継続的に向上させるため、ＵＬＳＩ業界は、低比誘電率（低ｋ）インターメタル誘電体に向かって進んでいる。ＳｉＮは、７〜８と比較的に高い比誘電率を有し、有効イントラレベル・キャパシタンスをかなり増大させる。低ｋ要件を満たすため、ＢＥＯＬ相互接続でのＳｉＮの適用は将来的に最小化されるか、または置き換えられるであろう。
【０００７】
銅の低ｋ ＢＥＯＬの問題を解決する解決法が提案されている。例えば一解決法では、銅線の上面を覆いかつ保護し、良好な接着を与え、さらに銅拡散のバリアの働きをする自己整合金属キャップ層を使用する。しかし、所望の銅バリア特性を満たすためには、金属キャップ層の厚さが少なくとも１，０００〜２，０００Åでなければならず、導線間の間隔が３，０００Å未満であると、これによって導線間に短絡が生じる可能性がある。金属だけのキャップを使用すると、次のレベルの誘電体の処理の際に問題が生じる。上位誘電体の反応性イオン・エッチング（ＲＩＥ）の間、エッチング・ストップがなく、下位の金属および誘電体が、このＲＩＥプロセスによってエッチングされ、かつ汚染されやすくなる。
【０００８】
Ｓｉ、Ｃ、ＨまたはＳｉ、Ｃ、Ｏ、Ｈなどを含む材料から形成された厚さ最大８００Åの薄い低ｋ誘電体フィルムを使用した別の解決法が提案されている。しかしこれらの低ｋフィルム（比誘電率４未満）は一般に、良好な銅拡散バリアとしては機能しない。これらのフィルムは、ＢＥＯＬ相互接続の製造中の銅の酸化に対するバリアとしても良好とは言えず、ＣｕＯの形成が接着を大幅に弱め、空隙を形成するので、破局的故障の原因となる可能性がある。これに対してＳｉＮは一般に、それ自体で銅の酸化を引き起こさないＳｉＨ4およびＮＨ3のプラズマ化学蒸着（ＰＥＣＶＤ）によって付着され、かつＳｉＮは良好な酸素バリアであることが知られている。
【０００９】
【発明が解決しようとする課題】
したがって本発明の目的は、銅導体上にバリア層を形成する方法であって、従来の銅バリア層の欠点または短所を持たない方法を提供することにある。
【００１０】
本発明の他の目的は、ＳｉＮキャップの厚さを薄くし、かつ銅に対するその接着性を高める方法を提供することにある。
【００１１】
本発明の他の目的は、銅導体上に低誘電性バリア層を形成する方法であって、拡散バリア特性と接着特性の両方を向上させる方法を提供することにある。
【００１２】
本発明の他の目的は、銅導体上に２重層低誘電性バリアを形成する方法であって、リンまたはホウ素を含む金属合金フィルムおよびシリコンを含む低誘電性材料を銅導体上に順に付着させる方法を提供することにある。
【００１３】
本発明の他の目的は、接着用および拡散バリア用の別々の２つの層を付着させ、続いてアニール・プロセスを実施することによって銅導体上に２重層低誘電性バリアを形成する方法を提供することにある。
【００１４】
本発明の他の目的は、銅バック・エンド・オブ・ライン・プロセスでバイアまたは相互接続として使用される銅導体上に２重層低誘電性バリアを形成する方法を提供することにある。
【００１５】
本発明の他の目的は、銅導体上に２重層低誘電性バリアを形成する方法であって、リンまたはホウ素含有金属合金フィルムの付着プロセスに続いて、銅導体中の少なくとも２〜４原子層まで金属合金を拡散させるアニール・プロセスを実施する方法を提供することにある。
【００１６】
本発明の他の目的は、金属導体、リンまたはホウ素含有金属合金フィルム、および最上部に低ｋ誘電材料フィルムを含む、半導体構造中の導体を提供することにある。
【００１７】
本発明の他の目的は、まず厚さ５０Å〜２００Åのリンまたはホウ素含有金属合金フィルム層を金属導体の上に付着させ、次いでこの金属合金フィルム上に厚さ１００Å〜５００Åの低ｋ誘電材料を付着させた、半導体構造中の導体を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に基づき、銅導体上に２重層低誘電性バリアを形成する方法および形成された構造を開示する。
【００１９】
好ましい実施形態では、銅導体上に２重層低誘電性バリアを形成する方法は、絶縁体層中に形成された銅導体を有する前処理済み基板を用意する段階、銅導体上にリンまたはホウ素含有金属合金フィルムを付着させる段階、第１の加熱プロセスにおいて、前処理済み基板を、リンまたはホウ素含有金属合金が銅導体の上面の少なくとも２〜４原子層中に拡散するのに十分な時間、還元性ガス雰囲気中で少なくとも３００℃の温度に加熱する段階、リンまたはホウ素含有金属合金フィルム上に誘電体フィルムを付着させる段階、および第２の加熱プロセスにおいて、前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱する段階によって実施することができる。還元性ガス雰囲気を指定しているとき、これは、真空、Ｈ2、フォーミング・ガスおよび不活性ガス雰囲気を含む。
【００２０】
代わりに、２つの層（金属および誘電体）を順に付着させ、その後に、還元性雰囲気中で約４００℃約２時間の１回のアニール段階プロセスを実施することもできる。
【００２１】
銅導体上に２重層低誘電性バリアを形成する方法では、第１の加熱プロセスを、少なくとも３２５℃の温度で少なくとも１時間実施することができる。第２の加熱プロセスは、少なくとも３５０℃の温度で少なくとも２時間実施することができる。第１および第２の加熱プロセスで使用する還元性雰囲気は、水素および窒素のフォーミング・ガス（Ｎ2＋Ｈ2）または真空とすることができる。リンまたはホウ素含有金属合金フィルムの付着プロセスは、無電解めっき技法によって実施することができる。あるいは、これらの２つのアニール手順を結合して単一の手順とすることも可能である。これは、リンまたはホウ素合金フィルムを含む第１の金属層を付着させ、続いて誘電体フィルムを付着させ、最後にこの２重層の加熱を、窒素雰囲気またはフォーミング・ガス、Ｈ2、窒素または真空を含む還元性雰囲気中で約２時間、約４００℃で実施することによって達成する。誘電体フィルムは、プラズマ化学蒸着技法によってリンまたはホウ素含有金属合金フィルム上に付着させることができる。この方法はさらに、リンまたはホウ素含有金属合金フィルムを付着させる段階の前に、前処理済み基板上にパラジウムの核生成層を付着させる段階を含むことができる。リンまたはホウ素含有金属合金フィルムはＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂとすることができる。ただし、Ｍｅは合金フィルムの主成分、Ｘは合金改質材である。
【００２２】
銅導体上に２重層低誘電性バリアを形成するこの方法はさらに、硫酸に溶解した薄い硫酸パラジウム溶液を利用した選択的イオン交換法によって銅導体上にパラジウム核生成層を付着させる段階を含むことができる。リンまたはホウ素含有金属合金フィルムは、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含むことができる。付着した膜の誘電率は、５以下であってよい。この方法はさらに、リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Å、好ましくは約１００Å〜約２００Åの厚さに付着させる段階を含むことができる。この方法はさらに、硫酸コバルト、タングステン酸アンモニウム、クエン酸ナトリウムおよびホウ酸を含む、温度約７０℃〜約８０℃、ｐＨ値約８〜約９の次亜リン酸塩溶液中での無電解付着プロセスによって、リンまたはホウ素含有金属合金フィルムを付着させる段階を含むことができる。この方法はさらに、第１の加熱プロセスを、約３２５℃〜約４００℃の温度で約０．５時間〜約２時間実施する段階を含むことができる。この方法はさらに、誘電体フィルムを、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨを含む材料、Ｓｉ、Ｃ、Ｈ、Ｎを含む材料、並びにダイヤモンド様炭素を含む材料から成るグループから選択された材料を付着させる段階を含むことができる。この方法はさらに、誘電体フィルムを約１００Å〜約５００Å、好ましくは約２５０Å〜約３５０Åの厚さに付着させる段階を含むことができる。この方法はさらに、第２の加熱プロセスを、約３５０℃〜約４００℃の温度で約１時間〜約５時間実施する段階を含むことができる。リンまたはホウ素含有金属合金フィルムはＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂとすることができる。ただし、ＭｅはＣｏまたはＮｉ、ＸはＷまたはＳｎである。
【００２３】
本発明はさらに、絶縁体層中に位置する金属導体、金属導体上のリンまたはホウ素含有金属合金フィルム、およびリンまたはホウ素含有金属合金フィルム上の誘電材料フィルムを含む半導体構造中の導体を対象とする。
【００２４】
この半導体構造中の導体では、リンまたはホウ素含有金属合金が、金属導体の上面の少なくとも２〜４原子層中に存在する。金属導体は銅を含むことができる。リンまたはホウ素含有金属合金は、Ｍｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金とすることができる。ただしＭｅはＣｏまたはＮｉ、ＸはＳｉ、ＷまたはＳｎである。リンまたはホウ素含有金属合金は、約１０Å〜約１０００Å、好ましくは約５０Å〜約２００Åの厚さに付着させることができる。リンまたはホウ素含有金属合金は、無電解めっき技法によって付着させることができる。付着させる誘電材料は、Ｓｉ、Ｃ、Ｏ、ＮおよびＨを含む材料から成るグループから選択することができる。誘電材料は、約１０Å〜約５０００Å、好ましくは約１００Å〜約５００Åの厚さに付着させることができる。半導体構造は、シリコン、シリコン・ゲルマニウム、シリコン・オン・インシュレータおよびガリウム・ヒ素から成るグループから選択された基板上に形成することができる。
【００２５】
【発明の実施の形態】
本発明は、相互接続用の２重層低誘電性バリアを形成する方法を開示する。これは、まず、絶縁層中に形成された銅導体を有する前処理済みの基板を用意し、次いで、リンまたはホウ素含有金属合金フィルムを銅導体上に付着させ、前処理済み基板を、銅導体の表層中に金属合金が拡散するのに十分な時間、還元性雰囲気中で少なくとも３００℃の温度に加熱し、次いで金属合金フィルム上に誘電体フィルムを付着させ、前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱することによって達成される。
【００２６】
本発明はさらに、絶縁層中に位置する金属導体、金属導体上のリンまたはホウ素含有金属合金フィルム、およびリンまたはホウ素含有金属合金フィルム上の誘電材料フィルムを含む半導体構造中の導体を開示する。
【００２７】
本発明が提供する方法または装置では、リンまたはホウ素含有金属合金フィルムをＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂで表すことができる。Ｍｅは合金フィルムの主成分、Ｘは合金改質材である。ＭｅはＣｏまたはＮｉ、ＸはＷまたはＳｎとすることができる。ＰおよびＢはリンおよびホウ素を表す。このリンまたはホウ素含有金属合金は、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含むことができる。金属合金フィルムは、約５０Å〜約３００Åの厚さに付着させる。
【００２８】
本発明の新規な方法で利用する加熱プロセスまたはアニール・プロセスは、形成される最終的な２重層誘電体バリアの特性にとって重要である。例えば、最初のアニール・プロセスでは半導体基板を、リンまたはホウ素含有金属合金が銅導体の少なくとも表層中に拡散する、すなわち少なくとも２〜４原子層分は拡散するのに十分な時間、少なくとも３００℃、好ましくは約３２５℃〜約４００℃の温度に加熱する。十分な長さの時間は、約０．５時間〜約２時間とすることができる。低誘電性バリア層の付着後に実施する第２のアニール・プロセスは、温度を少なくとも３００℃、好ましくは約３５０℃〜約４００℃、時間を約１時間〜約５時間として実施することができる。あるいは、２重層を還元性雰囲気中で約２時間、約４００℃で加熱することによって、これらの２つのアニール段階を１つの段階に結合することができる。
【００２９】
誘電体層は、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨなどを含む材料の付着によって形成することができる。付着させる誘電体フィルムの厚さは約１００Å〜約５００Å、好ましくは約１００Å〜約３５０Åである。
【００３０】
本発明の新規な方法は、（化学機械研磨などにによって）研磨した銅／誘電体の上面に無電解めっきした金属フィルムに、次いで付着させた低ｋ（比誘電率）誘電体キャップ層フィルムを組み合わせて、２重層バリアを作り出す。この２重層バリアは、銅拡散バリア、銅への良好な接着、低比誘電率という望ましい特性を有し、一方で、次の上位の誘電体に対する反応性イオン・エッチング（ＲＩＥ）ストップ性能を維持する。本発明の２重層バリアのさらなる利点は、相互接続構造の有効比誘電率を概して低下させ、エレクトロマイグレーションを最小化することが示されている導体リダンダンシ（redundancy）を提供する誘電体キャップ層の厚さの最小化である。
【００３１】
本発明の２重層バリア構造は以下のプロセスによって形成することができる。銅表面が露出した状態で誘電体中に埋め込まれた銅配線から成る平坦化された構造から出発する。最初の段階では、銅表面に対して強い接着性を有する金属キャップ層を自己整合的かつ選択的に適用して、金属−金属結合を形成する。この金属キャップ層は約１００Å〜約４００Åの厚さを有し、したがって電気的な信頼性を高め、エレクトロマイグレーション抵抗性を向上させる。この金属キャップ層はさらに、空隙および小丘を閉じるその能力によって銅表面の安定性を高める。最初のアニールまたは加熱プロセスを実施した後に、ブランケット誘電体キャップ層のための第２の付着プロセスを実行する。最初のアニールまたは加熱プロセスについては後により詳細に説明する。ブランケット誘電体キャップ層は、Ｓｉ、Ｃ、Ｏ、Ｎおよび／またはＨを含む材料、Ｓｉ、Ｃ、Ｈ、Ｎを含む材料、並びにダイヤモンド様炭素を含む材料などの非常に低い比誘電率を有する材料から準備することが最も好ましい。あるいは、単層バリアとして通常要求されるよりも大幅に薄いＳｉＮを使用することもできる。
【００３２】
コバルト・ベースの選択的無電解プロセス、これに制限されるものではないが具体的には例えばＣｏ−Ｗ−Ｐに、ＳｉＮ、ＳｉＣＨまたはＳｉＣＯＨフィルムを組み合わせて準備した２重層キャップから得られる結果は、非常に良好な接着性を示し、Ｃｕの安定性およびＣｕ拡散の制御を達成した。
【００３３】
拡散バリアおよび接着のための本発明の２重層キャップを形成する化学的段階を以下により詳細に説明する。本発明の新規な方法の全体的な目的は、ＣＭＰプロセス後の銅表面に２重層金属／誘電体フィルムを作り出すことにある。銅表面への最初の付着段階では、厚さ約１００Å〜約４００Åの層の無電解めっきによって達成される選択的付着によって金属フィルムを付着させる。この層は、一般構造Ｍｅ−Ｘ−Ｐを有する合金によって形成される。Ｍｅは合金の主成分を表し、Ｘは、銅に対する接着性の増大および拡散バリア特性という特定の特性をフィルムに与える合金改質材であり、Ｐは、フィルム形成プロセス中にある量のリンが共沈したことを表す。本発明の好ましい実施形態では、Ｘとして、合金フィルム中３〜５原子％のＷが選択され、Ｐが７〜９原子％程度である。
【００３４】
本発明のプロセスの第２の段階では、上面に合金フィルムを有する銅構造を、還元性雰囲気、例えばフォーミング・ガスまたは水素中で少なくとも２時間、３５０℃でアニールする。この温度処理によって、合金の成分がよく混ざり合い、銅の上面の数原子層中まで拡散して、化学的および冶金学的接合が得られ、銅との優れた接着が形成されるようになる。あるいはこのアニール段階を、誘電体付着時または誘電体付着後に実行することもできる。
【００３５】
本発明のプロセスの第３の段階では、金属フィルム上に誘電体フィルムを適用して２重層構造を形成する。この段階は一般に、プラズマ化学蒸着（ＰＥＣＶＤ）プロセスによって実施する。このプロセスでは、銅の表面に以前に付着させたＭｅ−Ｘ−Ｐ層の上に誘電材料を付着させる。誘電材料の厚さは一般に約１００Å〜約５００Åである。好ましい誘電体フィルムは、ＳｉＣＯＨ、ＳｉＣＨ、ＳｉＮなどのシリコン化合物に基づくものであることが判明した。ダイヤモンド様炭素（ＤＬＣ）などの低比誘電率材料を使用することもできる。好ましい誘電材料は、最も低い比誘電率を示すＳｉＣＯＨである。
【００３６】
本発明のプロセスの第４の段階では、２重層に、水素、窒素、フォーミング・ガスのうちのいずれかの還元性雰囲気中で少なくとも３００℃、少なくとも２時間のアニール処理を適用する。この最後のアニール・プロセスは、良好な接着特性の達成を損ねる有機不純物およびその他の揮発性生成物を金属キャップ／誘電体界面から除去する。
【００３７】
本発明のプロセスのさまざまな化学的段階によって形成される最終的な構造を図１に示す。図１は、本発明の第１の好ましい実施形態が組み込まれた２重ダマシーン相互接続構造１０の拡大断面図を示す。バイア２２、３２およびトレンチ２４、３４を含む２つの誘電体相互接続レベル２０および３０を有する構造１０が示されている。この構造は、アクティブ装置１４が上面１６の中に形成された半導体基板１２上に構築されている。基板１２上には、第１の誘電体層１８が付着され、バイア３２の開口およびトレンチ３４の開口がパターニングされている。次いで、これらのバイアおよびトレンチ開口にライナすなわちバリア層３６が裏打ちされ、金属３８が充填され、化学機械研磨法によって平坦化されて、平坦化された上面４０がトレンチ３４上に達成される。
【００３８】
本発明の新規な方法を組み込んだプロセスの次の段階は、無電解付着させたＣｏ−Ｗ−Ｐキャップ層４４の適用である。Ｃｏ−Ｗ−Ｐキャップ層４４は、金属トレンチ３４の上にだけ選択的に付着される。キャップ層４４は、誘電体層５０中への金属３８の外方拡散ならびに続く処理によるトレンチ金属３４の汚染を防ぐ。金属層４４は、次の処理中または半導体装置の動作中の一切の相互作用からトレンチ金属を分離する主要な手段として、任意選択の誘電体キャップ層５２とともに使用される。任意選択のキャップ層５２は、Ｃｏ−Ｗ−Ｐ金属合金層４４のバリア特性をさらに向上させる目的に、または反応性イオン・エッチング（ＲＩＥ）のストップ層などの集積化強化層として使用することができる。図１に示されている第２の誘電体層５０は、バイア２２およびトレンチ２４のための２重ダマシーン空洞を形成するＲＩＥプロセスの後に使用される。この場合、誘電体キャップ層５２はＲＩＥストップとして使用される。これを使用するとき、ＲＩＥストップ層５２をエッチングして第２レベル・トレンチ２４に達する開口をあける。ライナ層３６から始まるこのプロセスを必要な数の相互接続レベルが得られるまで繰り返す。
【００３９】
図２は、接着試験および拡散バリア性能に対して使用する、本発明の２重層バリアが最上部に形成された銅試験ビヒクルの拡大断面図である。まず、厚さ約８００Åの金属ライナ層を含むバリア層３６がシリコン基板１２上に付着されていることが分かる。次いで、ライナ３６上に厚さ約２０００Åの銅導体３８がスパッタ付着されている。付着させる無電解金属キャップ層４４は、厚さ３００Å〜５００ÅのＣｏ−Ｗ−Ｐ層またはＣｏ−Ｓｎ−Ｐ層とすることができる。次いでその上に、厚さ５００ÅのＳｉＣＯＨ低ｋ誘電体層５２が付着されている。ＳＩＭＳ信号を増強するため、ダイヤモンド様炭素の層５４をＳｉＣＯＨ層５２上に付着させた。
【００４０】
図３および４に、図２に示した構造に関して得られたＳＩＭＳ／プロットを示す。図３および４に示すとおり、無電解付着させた厚さわずか３００ÅのＣｏ−Ｗ−ＰまたはＣｏ−Ｓｎ−Ｐ金属層および厚さ５００ÅのＳｉＣＯＨ層を付着させたとき、金属層の表層を横切りＳｉＣＯＨ層の内部への銅の拡散を促進するだろうアニールの後も、銅は、無電解付着させた金属合金層４４の裏側および下方に完全にとどまり、層４４を通過して誘電体層５２中に侵入することはない。これらの結果は、本発明の構造が、銅のマイグレーション、および少なくとも熱エネルギーの効果の下でＳｉＣＯＨ層５２を通過する可能性がある酸素分子による潜在的な銅の酸化の効果を止めることを指示している。したがって図示の構造は、銅および酸素原子の熱マイグレーションのストッパとして効果的な系である。
【００４１】
図５は、間にさまざまな金属合金フィルムを利用した場合の銅導体とＳｉＮ誘電体層の間の接着の強さに関して得られたデータを示す表である。窒化シリコンへの銅の接着が、窒化物を適用する前の銅表面の前処理に強く依存することが示されている。最適な結果は、Ｃｏ−Ｗ−Ｐ内層、Ｃｏ−Ｓｎ−Ｐ内層および高密度プラズマ（ＨＤＰ）付着窒化物を使用することによって得られる。図５の表に指示した接着強さは、ＭＰａ×ｍ1/2を単位として示されている。
【００４２】
銅上に無電解付着させたキャップ層およびＳｉＣＯＨ誘電体層を有する２重層キャップの接着試験の結果を図６に示す。構造Ｓｉ−ＳｉＯ2／ライナ金属／Ｃｕ（２０００Å）を有する６サンプルを供試した。これらのサンプルに、Ｃｏ−Ｗ−Ｐ、Ｃｏ−ＰまたはＣｏ−Ｓｎ−Ｐを無電解めっきした。次にこれらのサンプルをツールに入れ、５００ÅのＳｉＣＯＨ誘電材料をキャップ層の表面に適用した。いくつかのサンプルについては、無電解付着プロセス後およびＳｉＣＯＨ層付着後に熱アニールし、残りのサンプルについてはＳｉＣＯＨ層付着後に限り熱アニールした。図６に示した結果は、Ｃｏ−Ｗ−Ｐが最も良い接着値を生み出すことを指示している。
【００４３】
Ｃｏ−Ｗ−Ｐフィルムを横切る熱銅マイグレーションを調べるため、図６に示したサンプルをＳＩＭＳ分析によってさらに試験した。ＳＩＭＳデータは、銅はキャップ層の裏側にとどまり、予測どおり誘電体層には移行しないことを指示した。
【００４４】
Ｃｏ−Ｗ−Ｐ内層を使用することによってＳｉＣＯＨ誘電体のＣｕへの接着が向上すること示す試験データが図６に示されている。ＳｉＣＯＨ誘電体層の銅への接着は、誘電体適用後に還元性雰囲気による前処理を使用することによってかなり向上させることができることが分かった。最も良い結果は、Ｃｏ−Ｗ−Ｐキャップ層を使用し、ＳｉＣＯＨ付着後にフォーミング・ガス中で３５０℃、少なくとも２時間のアニールを実施することによって得られる。これらのサンプルは、妥当な界面、すなわちＳｉＣＯＨ−無電解付着層界面で破損しているように見える。これに対し、ＳｉＣＯＨ付着後に系をアニールしないときには、銅層の下のアニールした接着フィルムが破損した。
【００４５】
本発明の新規な方法およびこの方法によって形成した装置を以上の説明および図１〜６の添付図面で十分に説明した。ＳｉＣＯＨなどの低ｋ誘電材料の単独使用における技術的論点および問題が、ＳｉＣＯＨの銅に対する接着が良くないこと、およびＳｉＣＯＨがいくぶん酸素を透過させることに起因することを示した。したがってこれらの２つの要因が組み合わさって、誘電体／銅界面で銅の酸化およびデラミネーションが引き起こされ、その結果、信頼性の問題が生じる。したがって本発明の新規な方法は、２重層バリア、例えばＣｕ／Ｃｏ−Ｗ−Ｐ／ＳｉＣＯＨ、Ｃｕ／Ｃｏ−Ｓｎ−Ｐ／ＳｉＣＯＨを利用して、３８０℃で２時間アニールした後も、無電解付着させた金属合金キャップ層を銅が通過せず、この層の裏側にとどまるようにする。
【００４６】
本発明を例示的に説明したが、使用した用語は説明を意図したものであり、限定を意図したものではないことを理解されたい。
【００４７】
さらに、好ましい代替実施形態に関して本発明を説明してきたが、当業者なら、これらの教示を本発明のその他の可能なバリエーションに容易に応用することができることを理解されたい。
【００４８】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４９】
（１）銅導体上に２重層低誘電性バリアを形成する方法であって、
絶縁体層中に形成された銅導体を有する前処理済み基板を用意する段階と、
前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着させる段階と、
第１の加熱プロセスにおいて、前記前処理済み基板を、前記リンまたはホウ素含有金属合金が前記銅導体の上面の少なくとも３原子層中に拡散するのに十分な時間、還元性雰囲気中で少なくとも３００℃の温度に加熱する段階と、
前記リンまたはホウ素含有金属合金フィルム上に誘電体フィルムを付着させる段階と、
第２の加熱プロセスにおいて、前記前処理済み基板を、還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度に加熱する段階
を含む方法。
（２）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１の加熱プロセスが、少なくとも３２５℃の温度で少なくとも１時間実施される方法。
（３）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第２の加熱プロセスが、少なくとも３５０℃の温度で少なくとも２時間実施される方法。
（４）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記金属層および前記誘電体層が順に付着され、前記誘電体付着の後に、４００℃で２時間、還元性雰囲気中で加熱することによって唯１回の最終熱処理が実施される方法。
（５）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムの前記付着プロセスが無電解めっき技法によって実施される方法。
（６）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムが、プラズマ化学蒸着技法によって前記リンまたはホウ素含有金属合金フィルム上に付着される方法。
（７）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１および第２の加熱プロセスで使用される前記還元性雰囲気が、フォーミング・ガス、窒素または水素である方法。
（８）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを付着させる前記段階の前に、前記前処理済み基板上にパラジウムの核生成層を付着させる段階をさらに含む方法。
（９）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムがＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂであり、Ｍｅが前記合金フィルムの主成分、Ｘが合金改質材である方法。
（１０）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、硫酸に溶解した薄い硫酸パラジウム溶液を利用した選択的イオン交換法によって前記銅導体上にパラジウム核生成層を付着させる段階をさらに含む方法。
（１１）銅導体上に２重層低誘電性バリアを形成する上記（９）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムが、Ｍｅを約８６重量％〜約９０重量％、Ｘを約２重量％〜約４重量％、ＰまたはＢを約６重量％〜約１２重量％含む方法。
（１２）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、付着させた前記誘電体フィルムの比誘電率が５以下である方法。
（１３）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Åの厚さに付着させる段階をさらに含む方法。
（１４）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記リンまたはホウ素含有金属合金フィルムを約５０Å〜約３００Å、好ましくは約１００Å〜約２００Åの厚さに付着させる段階をさらに含む方法。
（１５）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、硫酸コバルト、タングステン酸アンモニウム、クエン酸ナトリウムおよびホウ酸を含む、温度約７０℃〜約８０℃、ｐＨ値約８〜約９の次亜リン酸塩溶液中での無電解付着プロセスによって、前記リンまたはホウ素含有金属合金フィルムを付着させる段階をさらに含む方法。
（１６）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第１の加熱プロセスを、約３５０℃〜約４００℃の温度で約０．５時間〜約２時間実施する段階をさらに含む方法。
（１７）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを、Ｓｉ、Ｃ、Ｏ、ＮおよびＨから成るグループから選択された材料から付着させる段階をさらに含む方法。
（１８）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを約１００Å〜約５００Åの厚さに付着させる段階をさらに含む方法。
（１９）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記誘電体フィルムを約１００Å〜約５００Å、好ましくは約２５０Å〜約３５０Åの厚さに付着させる段階をさらに含む方法。
（２０）銅導体上に２重層低誘電性バリアを形成する上記（１）に記載の方法であって、前記第２の加熱プロセスを、約３５０℃〜約４００℃の温度で約１時間〜約５時間実施する段階をさらに含む方法。
（２１）銅導体上に２重層低誘電性バリアを形成する上記（９）に記載の方法であって、前記ＭｅがＣｏまたはＮｉ、前記ＸがＷまたはＳｎである方法。
（２２）絶縁体層中に位置する金属導体と、
前記金属導体上のリンまたはホウ素含有金属合金フィルムと、
前記リンまたはホウ素含有金属合金フィルム上の誘電材料フィルム
を備える半導体構造体。
（２３）前記リンまたはホウ素含有金属合金が、前記金属導体の上面内の少なくとも２原子層よりも下に存在する、上記（２２）に記載の半導体構造体。
（２４）前記金属導体が銅を含む、上記（２２）に記載の半導体構造体。
（２５）前記リンまたはホウ素含有金属合金が、Ｍｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２６）前記リンまたはホウ素含有金属合金が、約１０Å〜約１０００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２７）前記リンまたはホウ素含有金属合金が、好ましくは約５０Å〜約２００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２８）前記リンまたはホウ素含有金属合金が、無電解めっき技法によって約１０Å〜約１０００Åの厚さに付着されたＭｅ−Ｐ、Ｍｅ−Ｂ、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂから成る２元または３元合金であり、ＭｅがＣｏまたはＮｉ、ＸがＳｉ、ＷまたはＳｎである、上記（２２）に記載の半導体構造体。
（２９）前記誘電材料の比誘電率が５以下である、上記（２２）に記載の半導体構造体。
（３０）前記誘電材料がＳｉ、Ｃ、Ｏ、ＮおよびＨを含む、上記（２２）に記載の半導体構造体。
（３１）前記誘電材料が、Ｓｉ、Ｃ、Ｏ、ＮおよびＨを含む材料およびＳｉ、Ｃ、Ｈを含む材料から成るグループから選択され、約１０Å〜約５０００Åの厚さに付着される、上記（２２）に記載の半導体構造体。
（３２）前記誘電材料が、約１００Å〜約５００Åの厚さに付着されたＳｉ、Ｃ、Ｏ、ＮおよびＨを含む、上記（２２）に記載の半導体構造体。
（３３）前記半導体構造が、シリコン、シリコン・ゲルマニウム、シリコン・オン・インシュレータおよびガリウム・ヒ素から成るグループから選択された基板上に形成される、上記（２２）に記載の半導体構造体。
【図面の簡単な説明】
【図１】第２の２重ダマシーン（damascene）構造が最上部に形成された２重ダマシーン構造として銅導体上に形成された本発明の２重層低誘電性バリアの拡大断面図である。
【図２】銅導体上に形成された２重層拡散バリア／接着エンハンサを示す、本発明の他の実施形態の拡大断面図である。
【図３】本発明の多層バリア試験構造中の元素の２次イオン数の構造中の深さに対する依存性を示すグラフである。この例では、Ｃｏ−Ｗ−Ｐフィルムの厚さが３００Åであり、最上部にＳｉＣＯＨの低ｋ誘電体フィルムがある。
【図４】本発明の多層バリア構造中の各種元素の２次イオン数の構造中の深さに対する依存性を示すグラフである。この例では、ＣｏＳｎＰフィルムの厚さが３００Åあり、最上部のＳｉＣＯＨ低ｋ誘電体フィルムの厚さが５００Åである。この金属合金フィルムは３５０℃で２時間アニールした。
【図５】銅上にあって銅と自体の間に金属合金フィルムを有する窒化シリコン・フィルムの構造および処理に対する接着試験結果の依存性を示すデータの表である。
【図６】ＳｉＣＯＨ／ライナ金属の２重層バリア・ファイリングの構造およびアニールに対する接着試験結果の依存性を示すデータの表である。
【符号の説明】
１０ ２重ダマシーン相互接続構造
１２ 半導体基板
１４ アクティブ装置
１６ 基板の上面
１８ 第１の誘電体層
２０ 誘電体相互接続レベル
２２ バイア
２４ トレンチ
３０ 誘電体相互接続レベル
３２ バイア
３４ トレンチ
３６ ライナ（バリア）層
３８ 金属（銅導体）
４０ トレンチ金属の上面
４４ 金属合金キャップ層
５０ 第２の誘電体層
５２ 誘電体キャップ層
５４ ダイヤモンド様炭素層
Claims (15)
- 銅導体上にリンまたはホウ素含有金属合金フィルムおよび誘電体フィルムからなる二重層低誘電性バリアを形成する方法であって、
絶縁体層中に形成された銅導体を有する基板を用意する段階と、
前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着する段階と、
前記リンまたはホウ素含有金属合金フィルム上に誘電体フィルムを付着する段階と、
前記リンまたはホウ素含有金属合金が前記銅導体の上面の少なくとも３原子層中に拡散するよう、前記基板を還元性雰囲気中で、第１の加熱を施す段階とを含み、
前記リンまたはホウ素含有金属合金フィルムは無電解めっき技法によって付着され、
前記リンまたはホウ素含有金属合金フィルムがＭｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂであり、
前記リンまたはホウ素含有金属合金フィルムが、Ｍｅを８６重量％〜９０重量％、Ｘを２重量％〜４重量％、ＰまたはＢを６重量％〜１２重量％含み、
前記ＭｅがＣｏまたはＮｉ、前記ＸがＷまたはＳｎであり、
前記第１の加熱を、前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着した後、前記誘電体フィルムを付着する前に実施し、前記第１の加熱は、３２５〜４００℃で、０．５〜２時間実施される、
方法。 - 前記第１の加熱を、前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着した後、前記誘電体フィルムを付着する前に実施し、前記第１の加熱は、３２５〜４００℃で、０．５〜２時間実施され、
前記誘電体フィルムを付着した後、前記基板を還元性雰囲気中で少なくとも１時間、少なくとも３００℃の温度で、第２の加熱を施す段階を含む、請求項１に記載の方法。 - 前記第２の加熱は、３５０〜４００℃で、１〜５時間実施される、請求項２に記載の方法。
- 前記誘電体フィルムが、プラズマ化学蒸着技法によって付着される、請求項１に記載の方法。
- 前記還元性雰囲気が、フォーミング・ガス、窒素または水素である、請求項１ないし４のいずれか１つに記載の方法。
- 前記リンまたはホウ素含有金属合金フィルムを付着する前に、前記基板上にパラジウムの核生成層を付着する段階をさらに含む、請求項１に記載の方法。
- 前記リンまたはホウ素含有金属合金フィルムは１００Å〜２００Åの厚さに付着する、請求項１に記載の方法。
- 前記誘電体フィルムの比誘電率が５以下である、請求項１に記載の方法。
- 前記誘電体フィルムは、ＳｉＣＯＨ、ＳｉＣＨ、ＳｉＮおよびダイヤモンド様炭素よりなる群から選択された材料である、請求項１に記載の方法。
- 前記誘電体フィルムは１００Å〜５００Åの厚さに付着する、請求項１に記載の方法。
- 絶縁体層中に位置する銅導体上にリンまたはホウ素含有金属合金フィルムおよび誘電体フィルムからなる二重層低誘電性バリアを有し、
前記二重層低誘電性バリアが、
（ａ）前記銅導体上のリンまたはホウ素含有金属合金フィルム及び、
（ｂ）前記リンまたはホウ素含有金属合金フィルム上の誘電体フィルムと
を備え、
前記リンまたはホウ素含有金属合金が、Ｍｅ−Ｘ−ＰまたはＭｅ−Ｘ−Ｂであり、
前記リンまたはホウ素含有金属合金フィルムが、Ｍｅを８６重量％〜９０重量％、Ｘを２重量％〜４重量％、ＰまたはＢを６重量％〜１２重量％含み、
前記ＭｅがＣｏまたはＮｉ、前記ＸがＷまたはＳｎであり、
還元性雰囲気中で前記銅導体上にリンまたはホウ素含有金属合金フィルムを付着した後、前記誘電体フィルムを付着する前に、３２５〜４００℃で、０．５〜２時間加熱することにより、前記リンまたはホウ素含有金属合金が、前記銅導体の上面内の少なくとも２原子層よりも下に存在することを特徴とする
半導体構造体。 - 前記リンまたはホウ素含有金属合金は、１０Å〜１０００Åの厚さである、請求項１１に記載の半導体構造体。
- 前記誘電体フィルムの比誘電率が５以下である、請求項１１に記載の半導体構造体。
- 前記誘電体フィルムがＳｉＣＯＨ、ＳｉＣＨ、ＳｉＮおよびダイヤモンド様炭素よりなる群から選択される、請求項１１に記載の半導体構造体。
- 前記誘電体フィルムは、１０Å〜５０００Åの厚さである、請求項１１に記載の半導体構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US51025900A | 2000-02-22 | 2000-02-22 | |
| US09/510259 | 2000-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284453A JP2001284453A (ja) | 2001-10-12 |
| JP4502528B2 true JP4502528B2 (ja) | 2010-07-14 |
Family
ID=24030003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001033861A Expired - Fee Related JP4502528B2 (ja) | 2000-02-22 | 2001-02-09 | 相互接続用の２重層低誘電性バリアを形成する方法および形成された装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4502528B2 (ja) |
| KR (1) | KR100403063B1 (ja) |
| CN (1) | CN1195322C (ja) |
| SG (1) | SG102613A1 (ja) |
| TW (1) | TW476134B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4644924B2 (ja) * | 2000-10-12 | 2011-03-09 | ソニー株式会社 | 半導体装置およびその製造方法 |
| CN1329972C (zh) * | 2001-08-13 | 2007-08-01 | 株式会社荏原制作所 | 半导体器件及其制造方法 |
| JP3820975B2 (ja) * | 2001-12-12 | 2006-09-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| KR100915231B1 (ko) | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
| DE10227615A1 (de) * | 2002-06-20 | 2004-01-15 | Infineon Technologies Ag | Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung |
| US6617690B1 (en) * | 2002-08-14 | 2003-09-09 | Ibm Corporation | Interconnect structures containing stress adjustment cap layer |
| US6893959B2 (en) | 2003-05-05 | 2005-05-17 | Infineon Technologies Ag | Method to form selective cap layers on metal features with narrow spaces |
| CN100380627C (zh) * | 2004-02-27 | 2008-04-09 | 半导体理工学研究中心股份有限公司 | 半导体器件及其制造方法 |
| JP3910973B2 (ja) | 2004-04-22 | 2007-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| CN100388480C (zh) * | 2004-05-11 | 2008-05-14 | 中芯国际集成电路制造(上海)有限公司 | 低介电常数薄膜及其制造方法 |
| KR100659184B1 (ko) * | 2005-03-30 | 2006-12-20 | 한국몰렉스 주식회사 | 조인트 커넥터 |
| KR100744420B1 (ko) | 2006-08-29 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100735482B1 (ko) | 2006-08-29 | 2007-07-03 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| JP5261964B2 (ja) * | 2007-04-10 | 2013-08-14 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US8034702B2 (en) * | 2007-08-16 | 2011-10-11 | Micron Technology, Inc. | Methods of forming through substrate interconnects |
| EP2433303A4 (en) * | 2009-05-22 | 2014-09-17 | Ibm | STRUCTURE AND METHOD FOR FORMING ELECTRICALLY BLOWN METAL FUSES FOR INTEGRATED CIRCUITS |
| CN101969041A (zh) * | 2009-07-28 | 2011-02-09 | 联华电子股份有限公司 | 半导体制作工艺 |
| JP5384269B2 (ja) * | 2009-09-18 | 2014-01-08 | 東京エレクトロン株式会社 | Ｃｕ配線の形成方法 |
| JP2014067852A (ja) * | 2012-09-26 | 2014-04-17 | Toyota Central R&D Labs Inc | 電極 |
| CN105669559B (zh) * | 2016-01-12 | 2017-07-28 | 南京林业大学 | 蒎烷基吡唑类化合物及其合成方法与应用 |
| CN108010840B (zh) * | 2016-11-02 | 2021-04-23 | 株洲中车时代半导体有限公司 | 掺杂半导体器件的制备方法和半导体器件 |
| CN108573914B (zh) * | 2017-03-13 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US10501846B2 (en) * | 2017-09-11 | 2019-12-10 | Lam Research Corporation | Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130274A (en) * | 1991-04-05 | 1992-07-14 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
| DE69637333T2 (de) * | 1995-06-27 | 2008-10-02 | International Business Machines Corp. | Kupferlegierungen für Chipverbindungen und Herstellungsverfahren |
| US6008117A (en) * | 1996-03-29 | 1999-12-28 | Texas Instruments Incorporated | Method of forming diffusion barriers encapsulating copper |
| US5695810A (en) * | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
| JP3500308B2 (ja) * | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
| US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| KR100289685B1 (ko) * | 1998-05-18 | 2001-05-15 | 한신혁 | 반도체디바이스의금속배선방법 |
| US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| JP3979791B2 (ja) * | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
-
2001
- 2001-01-09 TW TW90100407A patent/TW476134B/zh not_active IP Right Cessation
- 2001-02-07 KR KR10-2001-0005950A patent/KR100403063B1/ko not_active IP Right Cessation
- 2001-02-08 SG SG200100695A patent/SG102613A1/en unknown
- 2001-02-09 JP JP2001033861A patent/JP4502528B2/ja not_active Expired - Fee Related
- 2001-02-21 CN CNB011046740A patent/CN1195322C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1310471A (zh) | 2001-08-29 |
| CN1195322C (zh) | 2005-03-30 |
| SG102613A1 (en) | 2004-03-26 |
| JP2001284453A (ja) | 2001-10-12 |
| KR100403063B1 (ko) | 2003-10-23 |
| KR20010083163A (ko) | 2001-08-31 |
| TW476134B (en) | 2002-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4502528B2 (ja) | 相互接続用の２重層低誘電性バリアを形成する方法および形成された装置 | |
| US7468320B2 (en) | Reduced electromigration and stressed induced migration of copper wires by surface coating | |
| KR100647995B1 (ko) | 반도체 디바이스 형성 방법 | |
| US7220674B2 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| US7446032B2 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US5130274A (en) | Copper alloy metallurgies for VLSI interconnection structures | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| TWI402887B (zh) | 用以整合具有改良可靠度之超低ｋ介電質之結構與方法 | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| JPS6039866A (ja) | 集積半導体回路 | |
| TW200929435A (en) | Integrated circuit structures and methods for forming the same | |
| CN115332166A (zh) | 具有自形成扩散阻挡层的低电阻率金属互连结构 | |
| US8378488B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| KR20050006472A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US6445070B1 (en) | Coherent carbide diffusion barrier for integrated circuit interconnects | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| KR100567539B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101029105B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20040037305A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH1070087A (ja) | 半導体素子の金属配線及びその形成方法 | |
| JPH07142478A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20050114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070731 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071019 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090528 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |