JP4490395B2 - 薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法 - Google Patents

薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法 Download PDF

Info

Publication number
JP4490395B2
JP4490395B2 JP2006174255A JP2006174255A JP4490395B2 JP 4490395 B2 JP4490395 B2 JP 4490395B2 JP 2006174255 A JP2006174255 A JP 2006174255A JP 2006174255 A JP2006174255 A JP 2006174255A JP 4490395 B2 JP4490395 B2 JP 4490395B2
Authority
JP
Japan
Prior art keywords
region
source
tft
mask
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006174255A
Other languages
English (en)
Other versions
JP2007005812A (ja
Inventor
義勳 黄
相傑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007005812A publication Critical patent/JP2007005812A/ja
Application granted granted Critical
Publication of JP4490395B2 publication Critical patent/JP4490395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は薄膜トランジスタ及びそれを利用した有機電界発光表示装置の製造方法に係り、さらに詳細にはＣＭＯＳ薄膜トランジスタの製造時工程短縮及び工程費用を減少させることができる薄膜トランジスタ及びそれを利用した有機電界発光表示装置の製造方法に関する。
平板表示素子のうちで有機電界発光表示装置は自発光であり、視野角が広くて、応答速度が速くて、薄い厚さと低い製作費用及び高いコントラスト等の特性を示すことによって今後次世代平板表示素子で注目されている。
一般的に有機電界発光表示装置はマトリックス状に配置されたＮ×Ｍ個の画素を駆動する方式によってパッシブマトリックス方式とアクティブマトリックス方式に分けられる。
前記アクティブマトリックス方式において単位画素領域には発光領域を定義する画素電極と前記画素電極に電流または電圧を印加するための単位画素駆動回路が位置する。前記単位画素駆動回路は少なくとも一つの薄膜トランジスタを具備し、これによって有機電界発光表示装置の画素数と関係なく一定な電流を供給することによって安定的な輝度を示すことができ、また電力消耗が少なく、高解像度及び大型ディスプレーへの適用に有利であるという長所を持っている。
一方、ＣＭＯＳ薄膜トランジスタはＰＭＯＳ及びＮＭＯＳ薄膜トランジスタを具備している素子であって、ＮＭＯＳやＰＭＯＳだけでは具現しにくい多様な回路及びシステムを具現することができる長所がある。しかし、前記ＣＭＯＳ薄膜トランジスタはＮＭＯＳ薄膜トランジスタの漏れ電流減少と微細化によるホットキャリア効果等の信頼性問題解決のためにＬＤＤ領域を形成しなければならない。
図１Ａないし図１Ｄは従来技術によるボトムゲート型ＣＭＯＳ薄膜トランジスタの製造方法を工程段階別に示した断面図である。
図１Ａを参照すると、第１ＴＦＴ領域ａ、第２ＴＦＴ領域ｂ、画素領域ｃ及び配線領域ｄを有する基板１００の第１、２ＴＦＴ領域ａ、ｂの所定領域上に第１マスク（図示せず）を利用してゲート電極１１０を形成する。
次に、前記ゲート電極１１０を含んだ基板全面上にゲート絶縁膜１２０を形成して、前記ゲート絶縁膜１２０上の所定領域に第２マスク（図示せず）を利用して半導体層１３０Ａ、１３０Ｂを形成する。
前記半導体層１３０Ａ、１３０Ｂ上に前記ゲート電極１１０と対応する第３マスク１３５を形成した次に、これを利用して前記第１及び２ＴＦＴ領域の半導体層１３０Ａ、１３０Ｂに低濃度不純物イオンを注入する。これによって、低濃度不純物イオンが注入された領域１３０ａ、１３０ｃ、１３０ｆ、１３０ｈ及びチャネル領域１３０ｂ、１３０ｇを有する半導体層１３０Ａ、１３０Ｂが形成される。
図１Ｂを参照すると、前記第１ＴＦＴ領域ａの半導体層１３０Ａ上に前記チャネル領域１３０ｂより幅が広い第４マスク１４０ａを形成すると共に、前記第２ＴＦＴ領域ｂの半導体層１３０Ｂを全て覆う第４マスク１４０ｂを形成する。
次に、前記基板結果物全体に第４マスク１４０ａ、１４０ｂを利用して高農度のｎ型不純物イオンを注入して第１ＴＦＴ領域上にソース／ドレイン領域１３０ｄ、１３０ｅを形成する。
これによって、前記第１ＴＦＴ領域ａにはソース／ドレイン領域１３０ｄ、１３０ｅ、ＬＤＤ領域１３０ａ、１３０ｃ及びチャネル領域１３０ｂを含むボトムゲート型ＮＭＯＳトランジスタが形成される。
図１Ｃを参照すると、前記第１ＴＦＴ領域ａ上の半導体層１３０Ａを全て覆う第５マスク１４５ａを形成すると共に、前記第２ＴＦＴ領域ｂ上に前記チャネル領域１３０ｂに対応する第５マスク１４５ｂを形成する。
その次に、前記基板結果物全体に第５マスク１４５ａ、１４５ｂを利用して高農度のｐ型不純物を注入して第２ＴＦＴ領域上にソース／ドレイン領域１３０ｆ’、１３０ｈ’を形成する。これによって、前記第２ＴＦＴ領域ｂにはソース／ドレイン領域１３０ｆ’、１３０ｈ’及びチャネル領域１３０ｇを含むボトムゲート型ＰＭＯＳトランジスタが形成される。
前記のような工程により、ＬＤＤ領域を有するＮＭＯＳトランジスタとＰＭＯＳトランジスタを有したＣＭＯＳ薄膜トランジスタが形成される。
図１Ｄを参照すると、第６マスクを利用して前記半導体層１３０Ａ、１３０Ｂのソース／ドレイン領域１３０ｄ、１３０ｅ、１３０ｆ’、１３０ｈ’と接するソース／ドレイン電極１５０ａ、１５０ｂ、１５０ｃ、１５０ｄを形成すると同時に、配線領域ｄのゲート絶縁膜１２０上に共通電源ライン１５０ｅを形成する。
前記ソース／ドレイン電極１５０ａ、１５０ｂ、１５０ｃ、１５０ｄは配線抵抗を低めるために低抵抗物質で形成されていて、ＭｏＷまたはＴｉ及びＡｌまたはＡｌ合金で構成された多重膜で形成される。前記多重膜は主にＭｏＷ／Ａｌ／ＭｏＷ、ＭｏＷ／Ａｌ―Ｎｄ／ＭｏＷ、Ｔｉ／Ａｌ―Ｎｄ／ＴｉまたはＴｉ／Ａｌ／Ｔｉ等の三重膜構造で形成されて、ＭｏＷ／Ａｌ／ＭｏＷ構造が最も多く使われる。
続いて、前記ソース／ドレイン電極１５０ａ、１５０ｂ、１５０ｃ、１５０ｄ及び前記共通電源ライン１５０ｅを含む基板全面上に絶縁膜１６０を形成する。前記絶縁膜は前記ソース／ドレイン電極１５０ａ、１５０ｂ、１５０ｃ、１５０ｄと後に形成される第１電極を絶縁させるためのものであって、保護膜または平坦化膜の用途で使われることができる。
前記絶縁膜１６０内に第７マスク（図示せず）を利用して前記ソース／ドレイン電極１５０ｄの一部を露出させるビアホール１６５を形成する。
その次に、前記絶縁膜１６０上に第１電極物質で反射膜と透明導電膜を積層した次に、第８及び第９マスク（図示せず）を利用して前記ビアホール１６５を介して露出した前記ソース／ドレイン電極１５０ｄと連結される第１電極１７０を形成する。
続いて、前記第１電極１７０を含む基板全面上に第１０マスク（図示せず）を利用して前記第１電極１７０の一部を露出させる開口部１８５を有する画素定義膜１８０を形成する。
前記開口部１８５内に有機発光層１９０を形成して、前記有機発光層１９０上に第２電極１９５を形成する。
次に、前記基板結果物を上部基板と封止することによって、有機電界発光表示装置の製造を完成する。
前記のようにＣＭＯＳ薄膜トランジスタを有する有機電界発光表示装置を具現するためには一つの基板上にＰＭＯＳ薄膜トランジスタとＮＭＯＳ薄膜トランジスタを形成しなければならないので、比較的多くの工程段階と１０枚のマスクを必要とする。
特に、前記ＣＭＯＳ薄膜トランジスタのうちＮＭＯＳ薄膜トランジスタは漏れ電流減少と微細化によるホットキャリア効果等の信頼性問題解決のためにＬＤＤ領域を形成しなければならないのに、これは工程を複雑にして工程タクトタイムが長くなって工程に必要なマスクの数が増加することによって材料費及び製造費用が上昇する問題点がある。
特開２００４−１４６２２号公報 韓国特許出願公報２００３−９２８７３号
したがって、本発明は前記のような問題点を解決するために案出したものであって工程短縮及び工程費用を減少させることができるＣＭＯＳ薄膜トランジスタ及びそれを利用した有機電界発光表示装置の製造方法を提供することにその目的がある。
前記のような目的を達成するために、本発明は、第１ＴＦＴ領域と第２ＴＦＴ領域とを有する基板を提供する段階と、前記基板上にゲート電極を形成する段階と、前記ゲート電極を含んだ基板全面上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の所定領域上にマスクを利用して半導体層を形成する段階と、前記ゲート電極を利用して前記マスクを背面露光する段階と、前記背面露光されたマスクを利用して前記第１及び第２ＴＦＴ領域の半導体層にｎ型不純物イオンを注入してチャネル領域及びソース／ドレイン領域を形成する段階と、前記背面露光されたマスクの両側面を灰化する段階と、前記灰化されたマスクを利用して、前記第１及び第２ＴＦＴ領域の半導体層に低濃度不純物イオンを注入してＬＤＤ領域を形成する段階と、前記第２ＴＦＴ領域の半導体層にｐ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、を含むことを特徴とするＣＭＯＳ薄膜トランジスタの製造方法を提供する。
また、本発明は、マトリックス状に配置された複数の信号線の交差により単位画素領域が定義される有機電界発光表示装置の製造方法において、第１及び第２ＴＦＴ領域、画素領域及び配線領域を有する基板を提供する段階と、前記第１及び第２ＴＦＴ領域の基板上にゲート電極を形成すると同時に前記配線領域上に信号線を形成する段階と、前記ゲート電極及び前記信号線を含んだ基板全面上にゲート絶縁膜を形成する段階と、前記第１ＴＦＴ領域のゲート絶縁膜上にＬＤＤ領域、チャネル領域及びｎ型不純物イオンが注入されたソース／ドレイン領域を有する半導体層を形成する段階と、前記第２ＴＦＴ領域のゲート絶縁膜上にチャネル領域及びｐ型不純物イオンが注入されたソース／ドレイン領域を有する半導体層を形成する段階と、前記半導体層を含んだ基板結果物上に絶縁膜を形成する段階と、前記絶縁膜内に前記ソース／ドレイン領域及び前記信号線の一部を露出させるコンタクトホールを形成する段階と、前記コンタクトホールを介して前記画素領域上に前記第２ＴＦＴ領域のソース／ドレイン領域の一端と連結される第１電極を形成すると同時に、前記第２ＴＦＴ領域のソース／ドレイン領域の他端と前記第１ＴＦＴ領域のソース／ドレイン領域の一端と連結される第１ソース／ドレイン電極及び前記第１ＴＦＴ領域のソース／ドレイン領域の他端と前記信号線のうちいずれか一つに連結される第２ソース／ドレイン電極を形成する段階と、を含むことを特徴とする有機電界発光表示装置の製造方法を提供することをまた他の目的にする。
上述したように、本発明はＣＭＯＳトランジスタ及びこれを利用した有機電界発光表示装置を製造することにおいて工程を単純化してマスクの数を低減して工程時間短縮による収率向上及び製造費用減少の効果がある。
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。
図２Ａないし図２Ｃは本発明によるＣＭＯＳトランジスタの製造方法を説明するための工程別断面図である。
図２Ａを参照すると、第１ＴＦＴ領域ａ、第２ＴＦＴ領域ｂを有する基板２００を提供する。その次に、前記第１、２ＴＦＴ領域ａ、ｂの所定領域上に第１マスク（図示せず）を利用してゲート電極２１０を形成する。
前記基板２００はガラス、プラスチックまたは石英等のような透明基板であり、前記ゲート電極２１０はタングステンモリブデン（ＭｏＷ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）及びアルミニウム（Ａｌ）のうちいずれか一つを用いてスパッタリング法や真空蒸着法で形成する。
続いて、前記ゲート電極２１０を含んだ基板全面上にゲート絶縁膜２２０を形成する。
前記ゲート絶縁膜２２０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層で形成することができ、プラズマ化学気相蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ―Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または低圧化学気相蒸着法（ＬＰＣＶＤ；Ｌｏｗ―ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）等を利用して形成する。
次に、前記第１、２ＴＦＴ領域ａ、ｂのゲート絶縁膜２２０上に第２マスク（図示せず）を利用して半導体層２４０Ａ、２４０Ｂを形成する。
前記半導体層２４０Ａ、２４０Ｂは非晶質シリコンまたは多結晶シリコンで形成して、望ましくは多結晶シリコンで形成する。
その次に、前記第２マスク（図示せず）を背面露光して前記ゲート電極２１０に対応する第２ａマスク２５０を形成する。
ここで、前記第２マスク（図示せず）は感光性物質からなり、前記感光性物質は粘度を調節する溶媒、ＵＶと反応を起こす光活性化合物（Ｐｈｏｔｏ Ａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ）及び化学的結合物質であるポリマー樹脂等の成分で構成されており、前記感光性物質がポジ型の場合、光に露出した部分は現像液に溶けることができる物質に変化してエッチングされる。
したがって、前記第２マスク（図示せず）に背面露光を遂行すれば、前記基板２００下面から入射する光を透過させることができる、すなわち、ゲート電極２１０に対応しない半導体層２４０Ａ、２４０Ｂ領域の第２マスク部分は現像液に溶けることができる物質に変化してエッチングされる反面、ゲート電極２１０に対応する部分は光を透過させることができないので前記ゲート電極２１０と同じ第２ａマスク２５０が形成される。前記背面露光を実施することによって追加のマスクを使わなくて第２ａマスクを形成することができるようになるので、１枚のマスクを低減することができる。
続いて、前記半導体層２４０Ａ、２４０Ｂに前記第２ａマスクを利用してｎ型不純物イオンを注入してソース／ドレイン領域２４０ａ、２４０ｃ、２４０ｆ、２４０ｈ及びチャネル領域２４０ｂ、２４０ｇを形成する。
前記ｎ型不純物は燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）で構成された群から選択することができる。
図２Ｂを参照すると、前記第２ａマスク２５０の両側面に灰化（アッシング）を遂行して前記チャネル領域２４０ｂ、２４０ｇより狭い長さの第２ｂマスク２５０’を形成する。
一般的に灰化は写真工程後に使われたフォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ、ＰＲ）を除去する技術であって、大きくは酸素プラズマを利用した方法とオゾンを利用した乾式灰化（ドライアッシング）と加熱した硫酸と過酸化水素の混合液等を用いる湿式灰化（ウェットアッシング）があり、本発明による灰化は乾式灰化または湿式灰化すべて可能である。
前記灰化は前記マスクの臨界寸法（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ；ＣＤ）の損失が０．３μｍ以下の場合にはＬＤＤ領域があまり小さく形成されて薄膜特性向上が低下する場合があって、１μｍ以上である場合にはチャネルの長さが短くなって電子―正孔の流れが円滑でなくなるので、前記灰化はＣＤ損失が０．３ないし１μｍになるように遂行する。
ここで、前記第２ａマスクに灰化を遂行して第２ｂマスク２５０’を形成することによって、１枚のマスクが低減される。
その次に、前記第２ｂマスク２５０’を利用して低濃度の不純物イオンを注入して前記ソース／ドレイン領域２４０ａ、２４０ｃ、２４０ｉ、２４０ｊとチャネル領域２４０ｂ、２４０ｇ間に介在するＬＤＤ領域２４０ｄ、２４０ｅ、２４０ｉ、２４０ｊを形成する。
前記ＬＤＤ領域２４０ｄ、２４０ｅ、２４０ｉ、２４０ｊは第２ｂマスク２５０’を利用して形成したので０．３ないし１μｍの長さに形成される。
前記ＬＤＤ領域２４０ｄ、２４０ｅ、２４０ｉ、２４０ｊは薄膜トランジスタの特性を向上させるためのものであって通常的にｎ型不純物イオン、主にＰＨ３を用いており、前記ＬＤＤ領域に注入される不純物イオンはｎ型不純物に比べて低濃度であるため、高農度のｎ型不純物が注入されていた半導体層２４０Ａ、２４０Ｂのソース／ドレイン領域２４０ａ、２４０ｃ、２４０ｆ、２４０ｈはほとんど影響を受けない。
これによって、第１及び第２ＴＦＴ領域上にソース／ドレイン領域２４０ａ、２４０ｃ、２４０ｆ、２４０ｈ、チャネル領域２４０ｂ、２４０ｇ及びＬＤＤ領域２４０ｄ、２４０ｅ、２４０ｉ、２４０ｊを含むボトムゲート型ＮＭＯＳトランジスタが形成される。
図２Ｃを参照すると、第１ＴＦＴ領域上に第１ＴＦＴ領域を全て覆う第３ａマスク２６０ａを形成すると共に、第２ＴＦＴ領域のチャネル領域上に第３ｂマスク２６０ｂを形成する。
その次に、前記第３ａ及び第３ｂマスクを利用して前記第２ＴＦＴ領域ｂの半導体層２４０Ｂにｐ型不純物イオンを注入する。
すなわち、ｎ型不純物イオンが注入された前記ソース／ドレイン領域及び前記ＬＤＤ領域にｎ型不純物イオンの濃度より高い濃度のｐ型不純物イオンを注入してソース／ドレイン領域２４０ｋ、２４０ｌを形成することによって、第２ＴＦＴ領域上にＰＭＯＳトランジスタが形成される。
これによって、３枚のマスクを用いてＬＤＤ領域を有するＮＭＯＳとＰＭＯＳを同時に有するＣＭＯＳ薄膜トランジスタの製造を完成する。
次に、前記のＣＭＯＳ薄膜トランジスタを利用した有機電界発光表示素子の製造方法に対して説明する。
図３Ａないし図３Ｆは本発明によるＣＭＯＳトランジスタを利用した有機電界発光表示装置の製造方法を説明するための工程別断面図である。
図３Ａを参照すると、第１ＴＦＴ領域ａ、第２ＴＦＴ領域ｂ、開口領域ｃ、配線領域ｄを有する基板３００を提供する。その次に、前記第１、２ＴＦＴ領域ａ、ｂ及び配線領域ｄ上に第１マスク（図示せず）を利用してゲート電極３１０を形成すると同時に前記配線領域ｄ上に共通電源ライン３１５及びデータライン（図示せず）、スキャンラインパターン（図示せず）を形成する。
前記ゲート電極３１０及び前記共通電源ライン３１５等はタングステンモリブデン（ＭｏＷ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）及びアルミニウム（Ａｌ）のうちいずれか一つを用いてスパッタリング法や真空蒸着法で形成する。
続いて、前記ゲート電極３１０及び共通電源ライン３１５等を含んだ基板全面上にゲート絶縁膜３２０を形成する。
次に、前記第１、２ＴＦＴ領域ａ、ｂのゲート絶縁膜３２０上に第２マスク（図示せず）を利用して半導体層３４０Ａ、３４０Ｂを形成した次に、前記第２マスク（図示せず）を背面露光して前記ゲート電極３１０に対応する第２ａマスク３５０を形成する。
ここで、前記背面露光を実施することによって追加のマスクを使わなくて第２ａマスクを形成することができるようになるので、１枚のマスクを低減することができる。
続いて、前記半導体層３４０Ａ、３４０Ｂに前記第２ａマスクを利用してｎ型不純物イオンを注入してソース／ドレイン領域３４０ａ、３４０ｃ、３４０ｆ、３４０ｈ及びチャネル領域３４０ｂ、３４０ｇを形成する。
図３Ｂを参照すると、前記第２ａマスク３５０の両側面に灰化（アッシング）を遂行して前記チャネル領域３４０ｂ、３４０ｇより狭い長さの第２ｂマスク３５０’を形成する。
ここで、前記第２ａマスクに灰化を遂行して第２ｂマスク３５０’を形成することによって、１枚のマスクが低減される。
その次に、前記第２ｂマスク３５０’を利用して低濃度の不純物イオンを注入して前記ソース／ドレイン領域３４０ａ、３４０ｃ、３４０ｉ、３４０ｊとチャネル領域３４０ｂ、３４０ｇ間に介在するＬＤＤ領域３４０ｄ、３４０ｅ、３４０ｉ、３４０ｊを形成する。
これによって、第１及び第２ＴＦＴ領域上にソース／ドレイン領域３４０ａ、３４０ｃ、３４０ｆ、３４０ｈ、チャネル領域３４０ｂ、３４０ｇ及びＬＤＤ領域３４０ｄ、３４０ｅ、３４０ｉ、３４０ｊを含むボトムゲート型ＮＭＯＳトランジスタが形成される。
図３Ｃを参照すると、第１ＴＦＴ領域上に第１ＴＦＴ領域を全て覆う第３ａマスク３６０ａを形成すると共に、第２ＴＦＴ領域のチャネル領域上に第３ｂマスク３６０ｂを形成する。
その次に、前記第３ａ及び第３ｂマスクを利用して前記第２ＴＦＴ領域ｂの半導体層３４０Ｂにｐ型不純物イオンを注入する。
すなわち、ｎ型不純物イオンが注入された前記ソース／ドレイン領域及び前記ＬＤＤ領域にｎ型不純物イオンの濃度より高い濃度のｐ型不純物イオンを注入してソース／ドレイン領域３４０ｋ、３４０ｌを形成することによって、第２ＴＦＴ領域上にＰＭＯＳトランジスタが形成される。
図３Ｄを参照すると、前記半導体層３４０Ａ、３４０Ｂを含んだ基板結果物上に絶縁膜３７０を形成する。
前記絶縁膜３７０はパッシベーション膜であることがあり、前記パッシベーション膜は上部の汚染からＣＭＯＳ薄膜トランジスタを保護するために形成され、シリコン窒化膜、シリコン酸化膜またはこれらの二重層等のような無機絶縁膜で形成する。
また、前記絶縁膜３７０は平坦化膜であることができる。前記平坦化膜３７０は下部の段差を補完するためのものであって、通常的に有機系物質でベンゾシクロブテン（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアミド（ｐｏｌｙ ａｍａｉｄｅ；ＰＡ）、アクリル樹脂及びフェノール樹脂で構成された群から選択して形成する。
続いて、第４マスク（図示せず）を利用して前記絶縁膜３７０をエッチングして前記共通電源ライン３１５及びソース／ドレイン領域３４０ａ、３４０ｃ、３４０ｋ、３４０ｌの一部を露出させるコンタクトホール３７５を形成する。
図３Ｅを参照すると、前記基板結果物全面上に第１電極物質を積層して第５マスク（図示せず）を利用してこれをパターニングすることによって第１電極３９０ａを形成すると同時に第１及び第２ソース／ドレイン電極３９０ｂ、３９０ｃを形成する。
前記第１電極は前記画素領域ｃの絶縁膜３７０上に位置して、前記第２ＴＦＴ領域ｂに延長されて前記コンタクトホール３７５を介して前記ソース／ドレイン領域の一端３４０ｌに接するように形成される。
前記第１ソース／ドレイン電極３９０ｂは前記絶縁膜３７０上に位置して、前記コンタクトホール３７５を介して第２ＴＦＴ領域ｂのソース／ドレイン領域の他端３４０ｋに接し、前記第１ＴＦＴ領域ａに延長されて前記コンタクトホール３７５を介して前記ソース／ドレイン領域の一端３４０ｃに接するように形成される。
前記第２ソース／ドレイン電極３９０ｃは前記絶縁膜３７０上に位置して、前記コンタクトホール３７５を介して第１ＴＦＴ領域ａのソース／ドレイン領域の他端３４０ａに接し、前記配線領域ｄに延長されて前記コンタクトホール３７５を介して前記共通電源ライン３１５と接するように形成される。
前記第１電極３９０ａ及び第１及び第２ソース／ドレイン電極３９０ｂ、３９０ｃは反射膜を含む透明導電膜で構成される。
前記透明導電膜はＩＴＯまたはＩＺＯのような物質のうちで選択して形成し、前記反射膜はアルミニウム、アルミニウム合金、銀または銀合金等のような高反射率の特性を有する金属のうちで選択して形成することができる。望ましくは、前記反射膜は銀または銀合金を用いて形成する。
ここで、前記反射膜を反射率が高い銀または銀合金で形成することによって第１電極の反射効率を高めることができる。
また、前記反射膜を銀または銀合金で用いる場合、反射膜と透明導電膜の一括エッチングが可能になるので従来に比べて１個のマスクを低減することができる。
図３Ｆを参照すると、前記第１電極３９０ａ及び第１及び第２ソース／ドレイン電極３９０ｂ、３９０ｃを含んだ基板結果物上に第６マスク（図示せず）を利用して第１電極３９０ａの表面一部を露出させる開口部４０５を含む画素定義膜（ＰＤＬ；Ｐｉｘｌｅ Ｄｅｆｉｎｅ Ｌａｙｅｒ）４００を形成する。
続いて、前記開口部４０５により露出した第１電極３９０ａ上に最小限の有機発光層を含む有機膜層４１０及び第２電極４２０を形成する。
前記有機発光層としては低分子物質または高分子物質すべて可能であり、前記低分子物質はアルミニウム・キノリノール錯体（Ａｌｑ３）、アントラセン（Ａｎｔｈｒａｃｅｎｅ）、シクロペンタジエン（Ｃｙｃｌｏ ｐｅｎｔａｄｉｅｎｅ）、ＺｎＰＢＯ、Ｂａｌｑ及びＤＰＶＢｉで構成された群から選択することができ、前記高分子物質はポリチオフェン（ＰＴ；ｐｏｌｙｔｈｉｏｐｈｅｎｅ）、ポリ（ｐ―フェニレンビニレン）（ＰＰＶ；ｐｏｌｙ（ｐ―ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ））、ポリフェニレン（ＰＰＰ；ｐｏｌｙｐｈｅｎｙｌｅｎｅ）及びそれらの誘導体で構成された群から選択することができる。
前記有機膜層は有機発光層（ＥＭＬ）以外に前記電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、有機発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）及び正孔注入層（ＨＩＬ）の順序で構成された層のうち一つ以上の層をさらに含むことができる。
前記第２電極はＭｇ、Ｃａ、Ａｌ、Ａｇ及びこれらの合金で構成された群から選択された１種の物質で薄い厚さの透過電極で形成し、真空蒸着法を遂行して形成する。
続いて、前記基板結果物を上部基板と封止することによって、有機電界発光表示装置の製造を完成する。
上述したように、本発明による有機電界発光表示装置の製造方法は半導体層を形成する時に用いていたマスクを背面露光及び灰化して追加のマスクの使用なしにＣＭＯＳ薄膜トランジスタを形成することによって、２枚のマスクを低減することができる。
また、本発明は第１電極物質で抵抗率が低い銀または銀合金及び透明導電膜を用いて第１電極及び第１及び第２ソース／ドレイン電極を同時に形成することによって、１枚のマスクを低減することができる。
そして、前記銀または銀合金と前記透明導電膜の一括エッチングが可能になるので、さらに１枚のマスクを低減することができる。
したがって、本発明は従来の工程を単純化させて収率を向上させることができ、従来の工程より４枚のマスクを低減させた低マスク工程によって製造費用を減少させることができる。
前記では本発明の望ましい実施形態を参照しながら説明したが、該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることを理解することができることである。
従来技術による有機電界発光表示装置の製造方法を説明するための工程別断面図。 従来技術による有機電界発光表示装置の製造方法を説明するための工程別断面図。 従来技術による有機電界発光表示装置の製造方法を説明するための工程別断面図。 従来技術による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による薄膜トランジスタの製造方法を説明するための工程別断面図。 本発明による薄膜トランジスタの製造方法を説明するための工程別断面図。 本発明による薄膜トランジスタの製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。 本発明による有機電界発光表示装置の製造方法を説明するための工程別断面図。
符号の説明
２００ 基板
２１０ ゲート電極
２２０ ゲート絶縁膜
２４０ａ、２４０ｃ、２４０ｆ、２４０ｈ、２４０ｋ、２４０ｌ ソース／ドレイン領域
２４０ｂ、２４０ｇ チャネル領域
２４０ｄ、２４０ｅ、２４０ｉ、２４０ｊ ＬＤＤ領域
２４０Ａ 半導体層
２４０Ｂ 半導体層
２５０、２５０’、２６０ａ、２６０ｂ マスク
ａ 第１ＴＦＴ領域
ｂ 第２ＴＦＴ領域

Claims (17)

  1. 第１ＴＦＴ領域と第２ＴＦＴ領域とを有する基板を提供する段階と、
    前記基板上にゲート電極を形成する段階と、
    前記ゲート電極を含んだ基板全面上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の所定領域上にマスクを利用して半導体層を形成する段階と、
    前記ゲート電極を利用して前記マスクを背面露光する段階と、
    前記背面露光されたマスクを利用して前記第１及び第２ＴＦＴ領域の半導体層にｎ型不純物イオンを注入してチャネル領域及びソース／ドレイン領域を形成する段階と、
    前記背面露光されたマスクの両側面を灰化する段階と、
    前記灰化されたマスクを利用して、前記第１及び第２ＴＦＴ領域の半導体層に低濃度不純物イオンを注入してＬＤＤ領域を形成する段階と、
    前記第２ＴＦＴ領域の半導体層のｎ型不純物イオンが注入された領域及びＬＤＤ領域にｎ型不純物イオンの濃度より高い濃度のｐ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、を含むことを特徴とするＣＭＯＳ薄膜トランジスタの製造方法。
  2. 前記ゲート電極物質はタングステンモリブデン（ＭｏＷ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）及びアルミニウム（Ａｌ）で構成された群から選択されるいずれか一つで形成されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記灰化は前記背面露光されたマスクの臨界寸法の損失が０．３ないし１μｍになるように遂行することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記ｎ型不純物イオンは燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）で構成された群から選択されるいずれか一つであることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記ｐ型不純物イオンはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）で構成された群から選択されるいずれか一つであることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  6. マトリックス状に配置された複数の信号線の交差により単位画素領域が定義される有機電界発光表示装置の製造方法において、
    第１及び第２ＴＦＴ領域、画素領域及び配線領域を有する基板を提供する段階と、
    前記第１及び第２ＴＦＴ領域の基板上にゲート電極を形成すると同時に前記配線領域上に信号線を形成する段階と、
    前記ゲート電極及び前記信号線を含んだ基板全面上にゲート絶縁膜を形成する段階と、
    前記第１ＴＦＴ領域のゲート絶縁膜上にＬＤＤ領域、チャネル領域及びｎ型不純物イオンが注入されたソース／ドレイン領域を有する半導体層を形成する段階と、
    前記第２ＴＦＴ領域のゲート絶縁膜上にチャネル領域及びｐ型不純物イオンが注入されたソース／ドレイン領域を有する半導体層を形成する段階と、
    前記半導体層を含んだ基板結果物上に絶縁膜を形成する段階と、
    前記絶縁膜内に前記ソース／ドレイン領域及び前記信号線の一部を露出させるコンタクトホールを形成する段階と、
    前記コンタクトホールを介して前記画素領域上に前記第２ＴＦＴ領域のソース／ドレイン領域の一端と連結される第１電極を形成すると同時に、前記第２ＴＦＴ領域のソース／ドレイン領域の他端と前記第１ＴＦＴ領域のソース／ドレイン領域の一端と連結される第１ソース／ドレイン電極及び前記複数の信号線のうちいずれか一つと前記第１ＴＦＴ領域のソース／ドレイン領域の他端と連結される第２ソース／ドレイン電極を形成する段階と、を含むことを特徴とする有機電界発光表示装置の製造方法。
  7. 前記ゲート電極物質はタングステンモリブデン（ＭｏＷ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）及びアルミニウム（Ａｌ）で構成された群から選択されるいずれか一つで形成されることを特徴とする請求項６に記載の有機電界発光表示装置の製造方法。
  8. 前記信号線は前記ゲート電極物質と同じ物質で形成されることを特徴とする請求項６に記載の有機電界発光表示装置の製造方法。
  9. 前記第１ＴＦＴ領域のソース／ドレイン領域は前記ゲート電極を利用して背面露光されたマスクを用いてｎ型不純物イオンを注入して形成されたことを特徴とする請求項６に記載の有機電界発光表示装置の製造方法。
  10. 前記第１ＴＦＴ領域のＬＤＤ領域は前記背面露光されたマスクの両側面を灰化して形成されたマスクを用いて低濃度不純物イオンを注入して形成されたことを特徴とする請求項９に記載の有機電界発光表示装置の製造方法。
  11. 前記灰化は前記背面露光されたマスクの臨界寸法の損失が０．３ないし１μｍになるように遂行することを特徴とする請求項１０に記載の有機電界発光表示装置の製造方法。
  12. 前記ｎ型不純物イオンは燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）で構成された群から選択されるいずれか一つであることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  13. 前記ｐ型不純物イオンはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）で構成された群から選択されるいずれか一つであることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  14. 前記ｐ型不純物イオンのドーズは前記ｎ型不純物イオンのドーズより高いことを特徴とする請求項６に記載の有機電界発光表示装置の製造方法。
  15. 前記第１電極及び第１及び第２ソース／ドレイン電極は反射膜と透明導電膜を含んで形成することを特徴とする請求項６に記載の有機電界発光表示装置の製造方法。
  16. 前記反射膜は銀または銀合金で形成することを特徴とする請求項１５に記載の有機電界発光表示装置の製造方法。
  17. 前記反射膜と透明導電膜は乾式エッチングまたは湿式エッチングを利用して一括エッチングして形成することを特徴とする請求項１５に記載の有機電界発光表示装置の製造方法。
JP2006174255A 2005-06-23 2006-06-23 薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法 Active JP4490395B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054657A KR100731750B1 (ko) 2005-06-23 2005-06-23 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법

Publications (2)

Publication Number Publication Date
JP2007005812A JP2007005812A (ja) 2007-01-11
JP4490395B2 true JP4490395B2 (ja) 2010-06-23

Family

ID=37568040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174255A Active JP4490395B2 (ja) 2005-06-23 2006-06-23 薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法

Country Status (4)

Country Link
US (1) US7915102B2 (ja)
JP (1) JP4490395B2 (ja)
KR (1) KR100731750B1 (ja)
CN (1) CN100499083C (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796609B1 (ko) 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
TWI374544B (en) * 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
KR101456454B1 (ko) 2008-06-25 2014-11-03 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101108177B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
CN101937875B (zh) * 2010-08-17 2012-07-04 友达光电股份有限公司 互补金氧半晶体管及其制作方法
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5720816B2 (ja) * 2011-06-24 2015-05-20 三菱マテリアル株式会社 導電性膜
KR101521676B1 (ko) 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
US8796682B2 (en) * 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US8841657B2 (en) * 2012-08-06 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic display device and manufacturing method thereof
CN103500752A (zh) 2013-09-27 2014-01-08 京东方科技集团股份有限公司 一种oled像素结构和oled显示装置
KR102223678B1 (ko) 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
CN105097827A (zh) * 2015-06-08 2015-11-25 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105575992A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 互补金属氧化物半导体器件及其制备方法
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112259703B (zh) * 2020-10-21 2023-12-01 安徽熙泰智能科技有限公司 一种硅基oled微显示器的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767723A (en) 1987-10-30 1988-08-30 International Business Machines Corporation Process for making self-aligning thin film transistors
CN1033252C (zh) 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3137797B2 (ja) 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
KR100265553B1 (ko) * 1997-05-23 2000-09-15 구본준 박막트랜지스터의 제조방법
JP4094179B2 (ja) 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP4801238B2 (ja) 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020032580A (ko) * 1999-09-16 2002-05-03 모리시타 요이찌 박막트랜지스터 및 그 제조방법
JP2002014628A (ja) 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
KR100543061B1 (ko) 2001-06-01 2006-01-20 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100441435B1 (ko) * 2002-05-31 2004-07-21 삼성에스디아이 주식회사 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법
JP3499860B2 (ja) 2003-03-07 2004-02-23 三菱電機株式会社 薄膜トランジスタおよびその製法
KR100560782B1 (ko) 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
KR100560402B1 (ko) 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR100611147B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
CN100499083C (zh) 2009-06-10
US20060292763A1 (en) 2006-12-28
JP2007005812A (ja) 2007-01-11
KR20060134734A (ko) 2006-12-28
CN1885527A (zh) 2006-12-27
US7915102B2 (en) 2011-03-29
KR100731750B1 (ko) 2007-06-22

Similar Documents

Publication Publication Date Title
JP4490395B2 (ja) 薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法
JP4738265B2 (ja) 有機電界発光素子及びその製造方法
KR100768191B1 (ko) 유기 발광 표시 장치의 제조방법 및 유기 발광 표시장치
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
JP4181168B2 (ja) 有機電界発光素子及びその製造方法
US8283860B2 (en) Organic light emitting display device and method of fabricating the same
TWI567967B (zh) 有機發光顯示裝置及其製造方法
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
JP2006310317A (ja) 有機エレクトロルミネッセンス素子及びその製造方法
US10910477B2 (en) Display device and method of manufacturing the same
JP2011081363A (ja) 有機発光表示装置及びその製造方法
CN107452768B (zh) 有机发光二极管显示器及其制造方法
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR20220079759A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4490395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250