JP2006310317A - 有機エレクトロルミネッセンス素子及びその製造方法 - Google Patents

有機エレクトロルミネッセンス素子及びその製造方法 Download PDF

Info

Publication number
JP2006310317A
JP2006310317A JP2006125762A JP2006125762A JP2006310317A JP 2006310317 A JP2006310317 A JP 2006310317A JP 2006125762 A JP2006125762 A JP 2006125762A JP 2006125762 A JP2006125762 A JP 2006125762A JP 2006310317 A JP2006310317 A JP 2006310317A
Authority
JP
Japan
Prior art keywords
electrode
atomic
source
film
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006125762A
Other languages
English (en)
Inventor
Genoku Shin
鉉億 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006310317A publication Critical patent/JP2006310317A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】素子の高効率化およびコンパクト化が可能な,有機エレクトロルミネッセンス素子及びその製造方法を提供する。
【解決手段】基板300上に半導体層310,ゲート電極330及びソース/ドレイン電極350,355を含む薄膜トランジスタ,及びソース/ドレイン電極350,355と接続される第1の電極360を同一層に形成し,第1の電極360上に積層され,少なくとも有機発光層を有する有機膜層380と,有機膜層380上に積層される第2の電極390とを含み,ソース/ドレイン電極及び第1の電極は,透明導電膜と,透明導電膜の下部に,0.1〜0.3原子%のSm,0.1〜0.5原子%のTb,0.1〜0.4原子%のAu及び0.4〜1.0原子%のCuを含むAg合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子が提供される。
【選択図】図2

Description

本発明は,有機エレクトロルミネッセンス素子及びその製造方法に関する。
有機エレクトロルミネッセンス素子は,消費電力が低く,視野角が広く,コントラストに優れているだけでなく,応答速度が早いという長所を持っており,次世代表示素子として注目されている。
図1は,従来の前面発光型能動マトリックス有機エレクトロルミネッセンス素子及びその製造方法を説明するための断面図である。
図1を参照すれば,従来の前面発光型能動マトリックス有機エレクトロルミネッセンス素子は,基板100上にバッファ層101が形成されており,トランジスタ領域のバッファ層101上部にソース/ドレイン領域111,112及びチャンネル領域113を含む半導体層110が形成されている。
上記の半導体層110上部の基板の全面に亘ってゲート絶縁膜120が形成されており,ゲート絶縁膜120上に半導体層110のチャンネル領域113に対応するようにゲート電極130が形成されている。
上記のゲート電極130上部の基板の全面に亘って層間絶縁膜140が形成されており,層間絶縁膜140に形成されているコンタクトホール141,142を介して,半導体層110のソース/ドレイン領域111,112とソース/ドレイン電極152とが繋がれて薄膜トランジスタを形成する。
上記のソース/ドレイン電極152は,配線抵抗を下げるために,低抵抗物質で形成されており,MoWまたは,Ti及びAlまたは,Al合金からなる多重膜で形成される。上記多重膜は,主として,MoW/Al/MoW,MoW/Al−Nd/MoW,Ti/Al−Nd/Ti,または,Ti/Al/Tiなどの3重膜の構造で形成され,特に,MoW/Al/MoWの構造が一番多く使われる。
この時,MoWの比抵抗は,14μΩ・cm〜15μΩ・cmであり,ソース/ドレイン電極152の線幅は,6μmで形成されている。
上記のソース/ドレイン電極152の厚さは,400nm〜600nmで形成されており,この場合,ソース/ドレイン電極152のうち,MoWまたはTiは,50nm〜100nmの厚さで形成され,AlまたはAl−Ndは,350nm〜500nmの厚さで形成される。
上記のソース/ドレイン電極152の形成時に,開口領域202にソース/ドレイン電極152のいずれか一方と接続される第1の電極が同一層に形成されている。
上記の第1の電極は,下部層に高反射率を持つ金属の中で,アルミニウム(Al)またはアルミニウム合金(Al alloy)のような反射膜170を含む透明導電膜で形成され,蒸着後にパターニングされて形成される。
上記の第1の電極の厚さは,75nm〜130nmで形成される。この時,反射膜の厚さは,70nm〜120nmで形成され,ITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)のような透明導電膜は5nm〜10nmで形成される。
続いて,第1の電極を含む基板上部の全体に亘って上記の単位画素を定義して開口部202を有する画素定義膜160が形成されており,開口部202内に露出された第1の電極上に,最小限有機発光層を含む有機膜層180が形成されている。
続いて,上記の有機膜層180を含む基板の全面に亘って第2の電極が形成されている。この第2の電極は,仕事関数の小さな金属であって,Mg,Al,Ag,Ca,およびこれらの合金からなる物質の中より選ばれる1種で,薄肉の透過電極として形成されている。
従来の能動マトリックス有機エレクトロルミネッセンス素子において,上記のソース/ドレイン電極を形成できる物質のうち,Ag(1.61μΩ・cm:Bulk基準)は金属の中で一番抵抗が低く,理想的な低抵抗配線物質として考慮されたが,接着力及び熱的安定性が弱く,耐化学性の問題のために工程に制限されて来た。
Agの代わりに使われるソース/ドレイン電極の物質には,MoW,Al,Al合金及びTiなどがあり,これらは,多く2層またはその以上の積層構造で使用する場合が一般的である。その他に単一成分で蒸着する方法としては,特許文献1に記載されている,AgにSm,Dy及びTbのいずれか一つを0.1〜0.5原子%,Au及び/またはCuを合計で0.1〜1.0原子%を含むAg合金ターゲットを用いたAg合金膜を使用する方法がある。
大韓民国特許出願公開第2003―0077963号
しかしながら,特許文献1に開示されている物質を単一膜として使用する場合,ステップカバレッジ(step coverage)またはヒルルック(hill−look)現象で断線不良が生じるか,反射率の変動による後続リソグラフィ工程に影響を与えて,一般的に単一膜を具現することができない。したがって,2層以上の繰り返し層を用いなければならないので,工程が増加し,量産性が低下し,比抵抗が5μΩ・cm以上と高くなり,薄膜トランジスタの電気効率が低下するという短所がある。
また,特許文献1に記載のAgに,Sm,Dy及びTbのいずれか一つを0.1原子%〜0.5原子%,Au及び/またはCuを合計で0.1原子%〜1.0原子%を含むAg合金ターゲットを用いたAg合金膜の場合,低抵抗及び高光学反射特性を維持しながら,密着性及び耐熱性,耐食性,または,パターニング性を兼ねることのできるAg合金膜であるが,Sm,Dy及びTbの含量がそれぞれ0.5原子%を超えると,電気抵抗が4μΩ・cm以上と増加して,相対的に反射率が減少するという問題がある。上記の物質は,250℃以下では上記の特性を持つことができるが,その以上の温度において物理的特性は確認されたことがない。したがって,一般的に,250℃以上の高温で駆動される薄膜トランジスタにおいて適用しにくいという問題点がある。
また,従来の第1の電極が反射電極で形成される場合,金属の中で反射率が一番高い物質であるAgは,接着力,熱的安定性及び耐化学性の問題のために,使用に多くの制約を受けて来た。上記のAgの代わりにAl及びAl合金(Al alloy)が使用されたが,反射率及び効率が低下するという問題点を持っている。
そこで,本発明は,このような問題に鑑みてなされたもので,その目的は,有機エレクトロルミネッセンス素子の高効率化を図り,有機エレクトロルミネッセンス素子のパネルの大きさをコンパクト化できる,新規かつ改良された有機エレクトロルミネッセンス素子及びその製造方法を提供することにある。
上記課題を解決するために,本発明のある観点によれば,基板と,基板上に半導体層,ゲート電極及びソース/ドレイン電極を含む薄膜トランジスタと,このソース/ドレイン電極のいずれか一方と接続されて同一層に形成されている第1の電極と,第1の電極の上部に形成されており,少なくとも有機発光層を含む有機膜層と,有機膜層の上部に形成されている第2の電極とを含み,上記のソース/ドレイン電極及び第1の電極は,透明導電膜と,透明導電膜の下部に,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子が提供される。
ここで,上記のAg合金の抵抗が,3μΩ・cmとなるように形成することが可能である。
また,上記の反射膜の厚さが,70nm〜120nmであるように形成することもできる。
そして,上記の透明導電膜の厚さが,5nm〜10nmであるように形成することも可能である。
また,上記のソース/ドレイン電極の幅(ソース/ドレイン電極自体の幅)が,2μm〜3μmであるように形成することもできる。
さらに,上記の第2の電極は,Mg,Al,Ag,Ca,およびこれらの合金からなる群より選ばれる1種で形成される透過電極として,形成することも可能である。
上記課題を解決するために,本発明の別の観点によれば,基板上に半導体層,ゲート電極及びソース/ドレイン電極を含む薄膜トランジスタと,このソース/ドレイン電極と接続される第1の電極を同一層に形成する段階と,第1の電極の上部に少なくとも有機発光層を含む有機膜層を形成する段階と,有機膜層の上部に第2の電極を形成することを含み,上記のソース/ドレイン電極及び第1の電極は,透明導電膜と,透明導電膜の下部に,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子の製造方法が提供される。
ここで,上記のAg合金の抵抗が,3μΩ・cmとなるように形成することが可能である。
また,上記の反射膜の厚さが,70nm〜120nmであるように形成することもできる。
そして,上記の透明導電膜の厚さが,5nm〜10nmであるように形成することも可能である。
また,上記のソース/ドレイン電極の幅が,2μm〜3μmであるように形成することもできる。
さらに,上記の第2の電極は,Mg,Al,Ag,Ca,およびこれらの合金からなる群より選ばれる1種で形成される透過電極として,形成することも可能である。
また,上記のソース/ドレイン電極及び第1の電極は,スパッタリング法または真空蒸着法で形成されることも可能である。
さらに,上記のAg合金からなる金属配線(例えば,ゲートライン,データライン,共通電源ラインなど)を更に形成することも可能である。
本発明によれば,AgにSm,Tb,Au及びCuを含有したAg合金で有機エレクトロルミネッセンス素子のソース/ドレイン電極及び第1の電極を同時に形成することによって,有機エレクトロルミネッセンス素子の高効率化を具現し,ソース/ドレイン電極の低抵抗を介してソース/ドレイン電極の線幅を減らすことによって,有機エレクトロルミネッセンス素子のパネルの大きさをコンパクト化することが可能な,有機エレクトロルミネッセンス素子及びその製造方法を提供することができる。
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
図2は,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子及びその製造方法を説明するための断面図である。
図2を参照すれば,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子は,基板300上にバッファ層305が更に形成され,トランジスタ領域のバッファ層305上部にソース/ドレイン領域310a,310c及びチャンネル領域310bを含む半導体層310が形成される。
上記の半導体層310上部の基板の全面に亘ってゲート絶縁膜320が形成され,このゲート絶縁膜320上に半導体層310のチャンネル領域310bに対応するようにゲート電極330が形成される。
上記のゲート電極330上部の基板の全面に亘って層間絶縁膜340が形成され,この層間絶縁膜340に形成されるコンタクトホール341,345を介して上記の半導体層310のソース/ドレイン領域310a,310cとソース/ドレイン電極350,355とが繋がれて薄膜トランジスタを形成する。
上記のソース/ドレイン電極350,355の形成時に,反射電極である第1の電極360は同一層に形成され,ソース/ドレイン電極350,355及び第1の電極360は,下部層に,AgにSm,Tb,Au及びCuを含有したAg合金からなる反射膜350a,355a,360aが形成され,反射膜350a,350a,360a上部に透明導電膜350b,355b,360bが形成される。
上記のAg合金の組成比は,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuからなる。
上記のAg合金は,Agに類似した原子半径を持ち,親酸素的な性質のために電子の還元が容易であり,自由電子の活動度に優れるSmとTbなどの2通りの稀土類元素と,固溶性に優れており,Ag原子の拡散を防止する特性が良いAu及びCuなどの元素などが含有されて形成された物質であり,低抵抗,高反射率,高耐食性,高耐熱性,高密着性及びパターニング性の特性を持つ。また,2通りの稀土類金属の添加によって,従来のAgにSm,Dy及びTbのいずれか一つを含むAg合金ターゲットを用いたAg合金膜の場合よりも,450℃の高温で使用することが可能となり,例えば,300nm以上のソース/ドレイン電極の膜厚による比抵抗の上昇を防ぐことができ,50nm〜700nmの膜厚にも使用できる。
本発明の一実施形態に係る上記ソース/ドレイン電極350,355の厚さは,例えば,75nm〜130nmで形成される。この時,上記のAg合金からなる反射膜350a,355aの厚さは,例えば,70nm〜120nmで形成し,Ag合金上部の透明導電膜350b,355bは,5nm〜10nmで形成される。
上記の反射膜の厚さが70nm未満である場合には,電圧の印加時に,配線抵抗に問題が生じるか,あるいは,断線不良が生じてしまい,上記の反射膜の厚さが120nm超過の場合には,素子には問題がないが,材料コストが上昇することになる。
望ましくは,上記のソース/ドレイン電極350,355の反射膜350a,355aの厚さは,例えば,100nmで形成される。上記のAg合金は,比抵抗が3.0μΩ・cm(250℃でアニーリング(annealing)後)と,既存のMoW(14〜15μΩ・cm)に比べて1/5程度なので,100nm位の厚さで形成することが望ましい。
また,上で説明したような理由で,上記のAg合金からなるソース/ドレイン電極350,355の幅(ソース/ドレイン電極350,355自体の幅)は,例えば,2μm〜3μmで形成される。
上記のソース/ドレイン電極350,355の幅が2μm未満である場合には,抵抗が上昇して,円滑な電圧の供給を妨げることとなり,3μm超過の場合には,デッドスペース(dead space)のためにパネルの大きさが大きくなるという問題が発生する。
したがって,本発明の一実施形態では,上記のソース/ドレイン電極350,355の幅を従来の6μmから,2μm〜3μmと減少させることで,パネルの大きさをコンパクト化することができる。
上記のソース/ドレイン電極350,355の形成時,Ag合金で開口領域に上記のソース/ドレイン電極350,355のいずれか一つと繋がれる,第1の電極360が同時に形成される。
この時,上記のソース/ドレイン電極350,355のいずれか一つを開口領域まで延びるように形成することで,ソース/ドレイン電極350,355のいずれか一方に繋がれる第1の電極360が,反射電極として同時に形成される。
一般的に,第1の電極360は,下部層に高反射率を持つアルミニウム(Al)またはアルミニウム合金(Al alloy)などのような反射膜が形成され,反射膜の上部にITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)のような透明導電膜が形成される。これにより,第1の電極360は反射電極として形成される。
望ましくは,第1の電極360は,ソース/ドレイン電極350,355の物質と同一の物質であるAg合金からなる反射膜360a上部に透明導電膜360bが形成された反射電極として形成される。
上記の第1の電極360全ての厚さは,例えば75nm〜130nmで形成される。
この時,上記の反射膜360aの厚さは,例えば70nm〜120nmで形成される。上記の反射膜の厚さが70nm未満である場合には,抵抗が高くなって,電圧印加時に問題が生じてしまい,前記厚さが120nm超過の場合には,工程上問題はないが,材料コストが上昇することになる。
上記の第1の電極360の厚さは,Ag合金の比抵抗が3.0μΩ・cm(250℃でアニーリング(annealing)後)と既存のMoW(14〜15μΩ・cm)に比べて1/5程度なので,100nm位の厚さで形成することが望ましい。
また,反射膜360a上部に形成される透明導電膜360bは,ITOまたはIZOのような物質の中から選ばれる1種で形成される。
この透明導電膜360bの厚さは,例えば5nm〜10nmで形成される。透明導電膜360bの厚さは,光経路を用いて色座標を補正し,仕事関数(work function)を補正するために5nm〜10nmで形成されることが望ましい。
続いて,第1の電極360を含む基板上部の全体に亘って単位画素を定義して開口部371を有する画素定義膜370が更に形成されており,この開口部371内に露出された第1の電極360上に最小限有機発光層を含む有機膜層380が形成されている。
続いて,上記の有機膜層380を含む基板の全面に亘って第2の電極390が形成されている。この第2の電極390は,仕事関数が低いMg,Ag,Al,Ca,およびこれらの合金からなる群より選ばれる1種で光を透過できる薄肉の透過電極として形成される。
上記の第2の電極390まで形成された基板を通常の方法で上部基板と封止することによって,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子が完成される。
以下,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子の製造方法を詳しく説明する。
図2を参照すれば,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子は,ガラス,プラスチックまたは石英などのような透明基板300を提供し,この基板300上部にバッファ層305を更に形成する。上記のバッファ層305は,基板300上に,当該基板から流出する不純物から後続工程で形成される薄膜トランジスタを保護するために形成される。
上記のバッファ層305は,必ず積層しなければならないということではなく,シリコン酸化膜,シリコン窒化膜,あるいは,これらが積層された2重層で形成することができ,プラズマ化学気相蒸着法(Plasma−Enhanced Chemical Vapor Deposition:PECVD),または低圧化学気相蒸着法(Low−Pressure Chemical Vapor Deposition:LPCVD)等で蒸着することができる。
続いて,トランジスタ領域のバッファ層305上に,ソース/ドレイン領域310a,310c及び上記のソース/ドレイン領域間に介在するチャンネル領域310bを含む半導体層310をパターニングして形成する。この半導体層310は,非晶質シリコンまたは多結晶シリコンで形成することができ,望ましくは,多結晶シリコンで形成する。上記の半導体層を非晶質シリコンで形成する場合には,積層後,結晶化法によって多結晶シリコンを形成する。非晶質シリコンをPECVD方式で行う場合には,シリコン膜の蒸着後,熱処理で脱水素処理して水素の濃度を下げる工程を行う。非晶質シリコン膜の結晶化法は,RTA(Rapid Thermal Annealing)工程,SPC法(Solid Phase Crystallization),ELA法(Excimer Laser Crystallization),MIC法(Metal Induced Crystallization),MILC法(Metal Induced Lateral Crystallization),または,SLS法(Sequential Lateral Solidification)のいずれか一つ以上を用いることができる。
続いて,上記の半導体層310を含む基板上部の全体に亘ってゲート絶縁膜320を形成する。ゲート絶縁膜320は,シリコン酸化膜,シリコン窒化膜またはこれらの2重層で形成することができ,PECVDまたはLPCVDのような方式を行って積層する。
続いて,上記のゲート絶縁膜320上に半導体層310のチャンネル領域310bに対応するゲート電極330を形成する。上記のゲート電極330は,非晶質シリコンや多結晶シリコンで形成したポリシリコン膜で形成するか,モリブデン(Mo),タングステン(W),タングステンモリブデン(MoW),タングステンシリサイド(WSix)などからなる群より選ばれる1種で形成し,スパッタリング法(sputtering)や真空蒸着法(evaporation)で蒸着する。
続いて,マスク(Mask)を用いて上記の半導体層310に不純物を注入することで,この半導体層310にソース/ドレイン領域310a,310cを形成すると共に,ソース/ドレイン領域310a,310c間に介在されたチャンネル領域310bを定義する。上記の不純物は,n型またはp型の中から選択することができ,n型不純物はリン(P),砒素(As),アンチモン(Sb)及びビズマス(Bi)からなる群より選ばれる1種で形成し,p型不純物は,ホウ素(B),アルミニウム(Al),ガリウム(Ga)及びインジウム(In)からなる群より選ばれる1種で形成する。
続いて,上記のゲート電極330を含む基板上部の全体に亘って層間絶縁膜340が形成される。上記の層間絶縁膜340は,シリコン酸化膜,シリコン窒化膜またはこれらの2重層で形成することができ,PECVDまたはLPCVDのような方式を行って積層する。
続いて,この層間絶縁膜340内にソース/ドレイン領域310a,310cをそれぞれ露出するコンタクトホール(contact hole)341,345が形成される。このコンタクトホール341,345内に露出されたソース/ドレイン領域310a,310c及び層間絶縁膜340上に,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuの組成比を含むAg合金をスパッタリング法や真空蒸着法で積層する。
上記のAg合金からなる反射膜350a,355a,360aの上部に,ITOまたはIZOのような透明導電膜350b,355b,360bをスパッタリング法や真空蒸着法で積層する。このAg合金からなる反射膜350a,355a,360aとITOとからなる透明導電膜350b,355b,360bをパターニングすることで,ソース/ドレイン電極350,355及び第1の電極360を形成する。
望ましくは,上記のソース/ドレイン電極350,355及び第1の電極360はスパッタリング法で蒸着,形成し,蒸着後,写真工程で形成されたフォトレジスト(Photo Resist:PR)パターンなどのマスクを用いたエッチング工程を通じてパターニングする。
以上のように,上記の半導体層310,ゲート電極330及びソース/ドレイン電極350,355は,薄膜トランジスタを構成する。
ここで,第1の電極360は,上記のソース/ドレイン電極350,355の形成時に,ソース/ドレイン電極350,355のいずれか一つと繋がれるように開口領域の同一層に形成する。
この時,ソース/ドレイン電極350,355のいずれか一つを開口領域まで延びるように形成することで,ソース/ドレイン電極350,355のいずれか一つに繋がれる第1の電極360が反射電極として同時に形成される。
上記の第1の電極360は,上記のソース/ドレイン電極350,355の物質と同一の物質である0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で形成する。
上記のAg合金で第1の電極360の形成時,従来のAlまたはAl−Ndを用いて反射電極を形成することに比べて反射率が10%以上増加され,これにより,効率は20%近くに向上する。
また,ソース/ドレイン電極350,355及び第1の電極360を同時に形成することで,従来の第1の電極を積層してパターニングする工程を省略して工程を単純化することができる。
続いて,上記の第1の電極360上部には,画素領域を定義して,有機発光層間に絶縁のために絶縁性物質で画素定義膜370を更に形成した後,フォトレジスト(PR)をマスクとしたエッチングを通じて第1の電極360の一部を露出させる開口部371を形成する。
続いて,上記の開口部371内に露出された第1の電極360上部に,少なくとも有機発光層を含む有機膜層380を形成する。
有機発光層には,低分子物質または高分子物質を使用することが可能である。低分子物質の場合は,トリス(8−ヒドロキシキノリン)アルミニウム(Alq3),アントラセン(anthracene),シクロペンタジエン(cyclopentadiene),BeBq2,Almq,ZnPBO,Balq,DPVBi,BSA−2,および2PSPからなる群より選ばれる一つで形成する。望ましくは,上記の有機発光層は,トリス(8−ヒドロキシキノリン)アルミニウム(Alq3)で形成する。高分子物質の場合は,ポリパラフェニレン(polyparaphenylene:PPP)及びその誘導体,ポリ(p-フェニレンビニレン)(poly(p−phenylenevinylene):PPV)及びその誘導体,及びポリチオフェン(polythiophene:PT)及びその誘導体からなる群より選ばれる一つで形成することが望ましい。
有機膜層380は,有機発光層の他に,正孔注入層(HIL),正孔輸送層(HTL),電子輸送層(ETL)及び電子注入層(EIL)のうちの1以上の層を更に含むことができる。
正孔注入層,正孔輸送層,電子輸送層及び電子注入層は,通常的に使われる物質を使用し,正孔注入層には,銅フタロシアニン(Copper Phtalocyanine:CuPC),PEDOT(poly(3,4−ethylenedioxythiophene)及びm−MTDATA(tris[4−[N−(3−methylphenyl)aniline]phenyl]amine),正孔輸送層には,モノアリールアミン,ジアリールアミン,トリアリールアミン,または重合体性アリールアミンのような芳香族3次アミン系,電子輸送層には,ポリサイクリックヒドロカーボン系列誘導体,ヘテロサイクリック化合物,トリス(8−ヒドロキシキノリン)アルミニウム(Alq3),電子注入層には,LiFなどの物質を使うことができる。
有機膜層380は,真空蒸着,スピンコーティング,インクジェットプリンティング,レーザー熱転写法(Laser Induced Thermal Imaging:LITI)などの方法で形成される。望ましくは,スピンコーティング(spin coating)方式を通じて形成する。また,有機膜層をパターニングすることは,レーザー熱転写法,シャドウマスクを用いた真空蒸着などを使って行うことができる。
続いて,基板の全面に亘って有機膜層380上部に第2の電極390を形成する。この第2の電極390は,真空蒸着法のような通常的な方法で形成する。
これにより,第2の電極390まで形成された基板を通常の封止方法により上部基板と封止することで,本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子を完成する。
以下,本発明の一実施形態に係る実施例を提示する。但し,下記の実施例は,本発明を理解するために提示するだけであり,本発明が下記の実施例に限定されるわけではない。
<実施例1>
Ag合金(0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.4原子%のAu及び0.4〜1.0原子%のCuを含む物質)を,スパッタリング法により有機エレクトロルミネッセンス素子のソース/ドレイン電極として500nmの厚さで積層した。この他の構成は,通常の薄膜トランジスタと同様に形成した。
<比較例1>
上記のソース/ドレイン電極をMoW(50nm)/Al−Nd(400nm)/MoW(50nm)の厚さからなる3重膜で積層したことを除いては,上記の実施例1と同様に形成した。
<比較例2>
上記のソース/ドレイン電極をTi(70nm)/Al(380nm)/MoW(100nm)の厚さからなる3重膜で積層したことを除いては,上記の実施例1と同様に形成した。
<比較例3>
上記のソース/ドレイン電極をTi(150nm)/Al(300nm)/MoW(100nm)の厚さからなる3重膜で積層したことを除いては,上記の実施例1と同様に形成した。
下記の表1は,実施例1及び比較例1〜比較例3による比抵抗特性の結果を表したものである。
Figure 2006310317
表1を参照すれば,本発明の一実施形態に係るAg合金を有機エレクトロルミネッセンス素子において厚さ500nmの単一膜であるソース/ドレイン電極として形成した際に,比抵抗が3.0μΩ・cmと比較例1,2及び3のように従来のMoW,またはTiとAl,またはAl合金を用いた多層構造の比抵抗6.75μΩ・cm〜11.72μΩ・cmに比べて極めて低くなることが確認できた。
このように,本発明の一実施形態によってAg合金で単一膜であるソース/ドレイン電極を形成する場合,従来のMoW,またはTiとAl,またはAl合金を用いた多層構造に比べて比抵抗を100%以上下げることができた。
本発明の一実施形態では,0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で有機エレクトロルミネッセンス素子のソース/ドレイン電極及び第1の電極のみを形成したが,本発明が上記の例に限定されるわけではない。上記のAg合金は,低抵抗特性により,有機エレクトロルミネッセンス素子のVdd,Vdataなどの金属配線を形成することにも多様に利用することができる。
このように,AgにSm,Tb,Au及びCuを含有したAg合金で有機エレクトロルミネッセンス素子のソース/ドレイン電極及び第1の電極を同時に形成することによって,有機エレクトロルミネッセンス素子に高反射率の反射膜を導入することで素子の高効率化を具現し,ソース/ドレイン電極の低抵抗を介してソース/ドレイン電極の線幅を減らすことによって,有機エレクトロルミネッセンス素子のパネルの大きさをコンパクト化することが可能となる。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,有機エレクトロルミネッセンス素子及びその製造方法に適用可能である。
従来の前面発光型能動マトリックス有機エレクトロルミネッセンス素子の構造及びその製造方法を説明するための断面図である。 本発明の一実施形態に係る前面発光型能動マトリックス有機エレクトロルミネッセンス素子及びその製造方法を説明するための断面図である。
符号の説明
300 基板
305 バッファ層
310 半導体層
310a,310c ソース/ドレイン領域
310b チャンネル領域
320 ゲート絶縁膜
330 ゲート電極
340 層間絶縁膜
341,345 コンタクトホール
350,355 ソース/ドレイン電極
350a,355a,360a 反射膜
350b,355b,360b 透明導電膜
360 第1の電極
370 画素定義膜
371 開口部
380 有機膜層
390 第2の電極

Claims (13)

  1. 基板と;
    前記基板上に半導体層,ゲート電極及びソース/ドレイン電極を含む薄膜トランジスタと;
    前記ソース/ドレイン電極のいずれか一方と接続されて同一層に形成されている第1の電極と;
    前記第1の電極上に積層され,少なくとも有機発光層を含む有機膜層と;
    前記有機膜層上に積層される第2の電極と;
    を含み,
    前記ソース/ドレイン電極及び前記第1の電極は,透明導電膜と,前記透明導電膜の下部に,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で形成される反射膜とを含んで形成されることを特徴とする,有機エレクトロルミネッセンス素子。
  2. 前記Ag合金の抵抗は,3μΩ・cmであることを特徴とする,請求項1に記載の有機エレクトロルミネッセンス素子。
  3. 前記反射膜の厚さは,70nm〜120nmであることを特徴とする,請求項1に記載の有機エレクトロルミネッセンス素子。
  4. 前記透明導電膜の厚さは,5nm〜10nmであることを特徴とする,請求項1に記載の有機エレクトロルミネッセンス素子。
  5. 前記ソース/ドレイン電極の幅は,2μm〜3μmであることを特徴とする,請求項1に記載の有機エレクトロルミネッセンス素子。
  6. 前記第2の電極は,Mg,Al,Ag,Ca,およびこれらの合金からなる群より選ばれる1種で形成される透過電極であることを特徴とする,請求項1に記載の有機エレクトロルミネッセンス素子。
  7. 基板上に半導体層,ゲート電極及びソース/ドレイン電極を含む薄膜トランジスタと,前記ソース/ドレイン電極と接続される第1の電極を同一層に形成する段階と;
    前記第1の電極の上部に少なくとも有機発光層を含む有機膜層を形成する段階と;
    前記有機膜層の上部に第2の電極を形成する段階と;
    を含み,
    前記ソース/ドレイン電極及び前記第1の電極は,透明導電膜と,前記透明導電膜の下部に,0.1原子%〜0.3原子%のSm,0.1原子%〜0.5原子%のTb,0.1原子%〜0.4原子%のAu及び0.4原子%〜1.0原子%のCuを含むAg合金で形成される反射膜とを含んで形成されることを特徴とする,有機エレクトロルミネッセンス素子の製造方法。
  8. 前記Ag合金の抵抗は,3μΩ・cmであることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
  9. 前記反射膜の厚さは,70nm〜120nmであることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
  10. 前記透明導電膜の厚さは,5nm〜10nmであることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
  11. 前記ソース/ドレイン電極の幅は,2μm〜3μmであることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
  12. 前記第2の電極は,Mg,Al,Ag,Ca,およびこれらの合金からなる群より選ばれる1種で形成される透過電極であることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
  13. 前記ソース/ドレイン電極及び第1の電極は,スパッタリング法または真空蒸着法で形成されることを特徴とする,請求項7に記載の有機エレクトロルミネッセンス素子の製造方法。
JP2006125762A 2005-04-28 2006-04-28 有機エレクトロルミネッセンス素子及びその製造方法 Pending JP2006310317A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050035729A KR100731739B1 (ko) 2005-04-28 2005-04-28 유기전계발광소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2006310317A true JP2006310317A (ja) 2006-11-09

Family

ID=37195518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006125762A Pending JP2006310317A (ja) 2005-04-28 2006-04-28 有機エレクトロルミネッセンス素子及びその製造方法

Country Status (4)

Country Link
US (1) US7511309B2 (ja)
JP (1) JP2006310317A (ja)
KR (1) KR100731739B1 (ja)
CN (1) CN100472798C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010053183A1 (ja) * 2008-11-10 2010-05-14 株式会社神戸製鋼所 有機elディスプレイ用の反射アノード電極および配線膜
JP2010225586A (ja) * 2008-11-10 2010-10-07 Kobe Steel Ltd 有機elディスプレイ用の反射アノード電極および配線膜
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US9711576B2 (en) 2009-12-03 2017-07-18 Joled Inc. Display, method of manufacturing display and electronic device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
JP5117001B2 (ja) * 2006-07-07 2013-01-09 株式会社ジャパンディスプレイイースト 有機el表示装置
ITMI20061541A1 (it) * 2006-08-02 2008-02-03 St Microelectronics Srl Processo per fabbricare un transistore tft
KR101373491B1 (ko) * 2007-02-12 2014-03-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
CN101442049B (zh) * 2007-11-21 2012-10-24 奇美电子股份有限公司 显示器装置及其方法与包含显示器装置的电子装置
TWI363577B (en) * 2007-11-21 2012-05-01 Chimei Innolux Corp Display device, method of the same and electronic device including the same
TWI375070B (en) * 2008-04-25 2012-10-21 Chimei Innolux Corp Active matrix display and image display system using the active matrix display
KR101499235B1 (ko) 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010157493A (ja) * 2008-12-02 2010-07-15 Sony Corp 表示装置およびその製造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101084263B1 (ko) * 2009-12-14 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101894785B1 (ko) * 2011-02-11 2018-09-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101970540B1 (ko) 2012-11-15 2019-08-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US10196734B2 (en) * 2014-03-25 2019-02-05 Iowa State University Research Foundation, Inc. Nanotwinned silver alloy film with controlled architecture
CN105810842B (zh) * 2014-12-29 2019-01-11 昆山国显光电有限公司 有机发光二极管的阳极结构
CN105097874B (zh) 2015-06-01 2019-02-19 合肥鑫晟光电科技有限公司 一种oled显示器件及其制作方法、显示装置
CN106129104A (zh) * 2016-09-27 2016-11-16 京东方科技集团股份有限公司 Oled显示基板及其制作方法、oled显示面板
CN108922907A (zh) * 2018-07-20 2018-11-30 深圳市华星光电技术有限公司 双面oled显示器及其制作方法
KR20210099238A (ko) 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치
KR20210152083A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003113433A (ja) * 2001-10-03 2003-04-18 Hitachi Metals Ltd 電子部品用Ag合金膜およびAg合金膜形成用スパッタリングターゲット材
JP2003228333A (ja) * 2001-10-12 2003-08-15 Semiconductor Energy Lab Co Ltd 駆動回路及びその駆動方法
JP2004192876A (ja) * 2002-12-10 2004-07-08 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506474B1 (ko) * 2002-03-25 2005-08-03 히타치 긴조쿠 가부시키가이샤 Ag 합금막 및 Ag 합금막 형성용 스퍼터링 타겟재
JP2005011793A (ja) 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003113433A (ja) * 2001-10-03 2003-04-18 Hitachi Metals Ltd 電子部品用Ag合金膜およびAg合金膜形成用スパッタリングターゲット材
JP2003228333A (ja) * 2001-10-12 2003-08-15 Semiconductor Energy Lab Co Ltd 駆動回路及びその駆動方法
JP2004192876A (ja) * 2002-12-10 2004-07-08 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010053183A1 (ja) * 2008-11-10 2010-05-14 株式会社神戸製鋼所 有機elディスプレイ用の反射アノード電極および配線膜
JP2010225572A (ja) * 2008-11-10 2010-10-07 Kobe Steel Ltd 有機elディスプレイ用の反射アノード電極および配線膜
JP2010225586A (ja) * 2008-11-10 2010-10-07 Kobe Steel Ltd 有機elディスプレイ用の反射アノード電極および配線膜
US8431931B2 (en) 2008-11-10 2013-04-30 Kobe Steel, Ltd. Reflective anode and wiring film for organic EL display device
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US9711576B2 (en) 2009-12-03 2017-07-18 Joled Inc. Display, method of manufacturing display and electronic device

Also Published As

Publication number Publication date
US20060243976A1 (en) 2006-11-02
KR20060112964A (ko) 2006-11-02
KR100731739B1 (ko) 2007-06-22
CN1855526A (zh) 2006-11-01
US7511309B2 (en) 2009-03-31
CN100472798C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
JP2006310317A (ja) 有機エレクトロルミネッセンス素子及びその製造方法
JP4732140B2 (ja) 補助電極ラインを備えた有機電界発光素子及びその製造方法
JP4181168B2 (ja) 有機電界発光素子及びその製造方法
KR100712295B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US8283860B2 (en) Organic light emitting display device and method of fabricating the same
US8093585B2 (en) Organic electro-luminescent display apparatus
JP4596977B2 (ja) 有機発光表示装置
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
KR100700644B1 (ko) 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의 제조 방법
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
US9070904B2 (en) Method of manufacturing organic light emitting diode display
JP2005276542A (ja) 有機発光表示装置
US20150108450A1 (en) Thin-film transistor array substrate, organic light-emitting display apparatus, and manufacturing method thereof
KR100685803B1 (ko) 유기전계발광소자의 제조 방법
KR100700005B1 (ko) 유기전계발광소자
KR100810630B1 (ko) 유기전계발광소자 및 그의 제조 방법
KR101583350B1 (ko) 유기 발광 소자, 이를 포함하는 표시 장치 및 유기 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119