JP4476326B2 - データ受信装置 - Google Patents

データ受信装置 Download PDF

Info

Publication number
JP4476326B2
JP4476326B2 JP2007518822A JP2007518822A JP4476326B2 JP 4476326 B2 JP4476326 B2 JP 4476326B2 JP 2007518822 A JP2007518822 A JP 2007518822A JP 2007518822 A JP2007518822 A JP 2007518822A JP 4476326 B2 JP4476326 B2 JP 4476326B2
Authority
JP
Japan
Prior art keywords
data
determination
threshold
signal
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007518822A
Other languages
English (en)
Other versions
JPWO2006129349A1 (ja
Inventor
善尚 池田
親 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006129349A1 publication Critical patent/JPWO2006129349A1/ja
Application granted granted Critical
Publication of JP4476326B2 publication Critical patent/JP4476326B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062Setting decision thresholds using feedforward techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate

Description

本発明はデータ受信装置に関し、特に2以上の値をとりうる受信信号を判定するデータ受信装置に関する。
データ通信において、ビットエラーレートは、通信の品質向上を図る上で重要なパラメータの1つである。このビットエラーレートは、通信装置や伝送路等におけるノイズの影響により、悪化する。
ノイズは、通信装置内のスイッチングノイズや電源系による歪み、あるいは、伝送路が受ける高周波など、要因は様々で、その大きさや変動の時間も多種多様である。通信装置には、このような様々なノイズに対する対策が施されているが、完全に解消されることはない。また、通信装置には、例えば、FEC(Forward Error Correction)などの符号理論に基づいて、誤ったビットを訂正する処理などを行い、ビットエラーレートを改善しているものもある。
デジタルデータを扱う通信装置では、一般に受信した信号(受信データ)を閾値により1/0(1か0か)判定するデータ受信装置が搭載されている。データ受信装置は、受信データの振幅レベルが閾値以上であれば1、閾値より小さければ0として、受信データの1/0判定を行っている。
図15は、閾値によって信号を1/0判定する従来のデータ受信装置の判定動作を説明する図である。図に示す信号波形W101は、データ受信装置に入力される受信データの波形を示している。データ受信装置は、図に示す矢印の判定タイミングにおいて、信号波形W101と閾値とを比較し、信号波形W101の電圧レベルが閾値以上であれば、1の状態と判定し、閾値より小さければ0の状態と判定する。閾値は、一般に入力される受信データの振幅の中心に設定され、ノイズが閾値を跨がない小さなレベルであれば、誤判定に耐えることができる。なお、図の信号判定は、データ受信装置が判定した信号波形W101の信号状態を示している。
図16は、閾値に幅を持った従来のデータ受信装置の判定動作を説明する図である。図に示す信号波形W102は、データ受信装置に入力される受信データの波形を示し、ノイズN101,N102は、信号波形W102に乗ったノイズを示している。
データ受信装置は、図に示すように‘1’判定閾値と‘0’判定閾値と、2つの閾値を有している。データ受信装置は、0の状態を認識しているとき、信号波形W102が‘0’判定閾値を越えても‘1’判定閾値を越えない限り、信号波形W102を1と認識することはない。また、1の状態を認識しているとき、信号波形W102が‘1’判定閾値を下回っても‘0’判定閾値を下回らない限り、信号波形W102を0と認識することはない。これによって、例えば、図に示すようなノイズN101が、0の状態を示している信号波形W102に乗っても、データ受信装置は1と判定することはなく、また、図に示すようなノイズN102が、1の状態を示している信号波形W102に乗っても、データ受信装置は0と判定することはない。なお、図に示す閾値比較結果は、信号波形W102と‘1’判定閾値および‘0’判定閾値との比較によって、データ受信装置が認識している信号波形W102の信号状態を示す。データ受信装置は、図に示す矢印の判定タイミングにおいて、認識している信号状態を取得し、図の信号判定に示すように出力する。このように、閾値に幅を持たせて、1/0判定にヒステリシスを持たせることにより、図15によるデータ受信装置よりノイズに対して強くすることができる。
なお、弁別信号を異なる複数の閾値に設けてそれぞれ独立に検出して判定することにより、各種の広い範囲の受信レベルに対抗して検出誤りのない識別情報の検出を可能にする放送確認信号検出方式がある(例えば、特許文献1参照)。また、デジタル無線通信における受信情報の品質確保のための多数決判定回路の構成を簡素化した多数決判定回路がある(例えば、特許文献2参照)。
特開昭55−165081号公報 特開平6−6329号公報
しかし、図16で示したように閾値に幅を持たせ、ノイズに対して誤判定をしないようにしても、ノイズレベルが閾値の幅を越えてしまうと誤判定をしてしまうという問題点があった。
図17は、ノイズが閾値の幅を超えたことにより誤判定する例を説明する図である。図に示す信号波形W103は、データ受信装置に入力される受信データの波形を示し、ノイズN103,N104は、信号波形W103に乗ったノイズを示している。なお、図に示す‘1’判定閾値、‘0’判定閾値、閾値比較結果、判定タイミング、および信号判定は、図16と同様であり、その説明を省略する。
図に示すように0の状態を示している信号波形W103に‘1’判定閾値を超えるノイズN103が乗ると、データ受信装置は、信号波形W103が本来0の状態を示しているにも関わらず1と誤判定してしまい、また、1の状態を示している信号波形W103に、‘0’判定閾値を下回るノイズN104が乗ると、信号波形W103が本来1の状態を示しているにも関わらず0と誤判定してしまう。
また、データ受信装置に入力される信号レベルが一定でない場合、信号レベルの大小によって、閾値と信号レベルの差が狭まり、ノイズによって誤判定する確率が高くなるという問題点があった。
図18は、信号レベルの大小によって信号を誤判定する例を説明する図である。図には、データ受信装置に入力される受信データの信号波形W104と、信号波形W104より信号レベルの小さい信号波形W105とが示してある。このような信号レベルの違いは、例えば、信号を送信する通信装置との距離によって生じ、信号を送信する通信装置の距離が遠いほど、信号レベルは小さくなる。また、図には、信号波形W104,W105に乗った同じノイズレベルのノイズN105,N106を示している。このような同じノイズレベルのノイズN105,N106は、例えば、信号を受信する通信装置においてノイズが発生する場合に発生し得る。なお、図に示す閾値、判定タイミング、および信号判定は、図15と同様であり、その説明を省略する。
図に示す信号波形W104に乗ったノイズN105は、閾値を跨がないので、1の状態にある信号波形W104を0の状態と誤判定することはない。一方、信号レベルの小さい信号波形W105に、ノイズN105と同じノイズレベルのノイズN106が乗ると、ノイズN106が閾値を跨ぎ、1の状態にある信号波形W106を0の状態と誤判定してしまう。このように信号レベルが小さくなると、信号に対して閾値が相対的に高くなってしまい、誤判定をする恐れが生じる。
さらに、判定タイミングが1点であると、例え極短時間のノイズであっても、ちょうど判定タイミングにそのノイズが乗った場合、誤判定をしてしまう恐れがあるという問題点があった。
図19は、判定タイミングにおいてノイズが乗った場合の例を説明する図である。図に示す信号波形W106は、データ受信装置に入力される受信データの波形を示し、ノイズN107は、信号波形W106に乗ったノイズを示している。なお、図に示す閾値、判定タイミング、および信号判定は、図15と同様であり、その説明を省略する。
図に示すように判定タイミングにおいてノイズN107が信号波形W106に乗ってしまうと、信号波形W106が本来0の状態を示しているにも関わらず、1の状態であると誤判定してしまう恐れがある。
本発明はこのような点に鑑みてなされたものであり、複数の閾値と複数の判定タイミングとによって受信信号の受信データ値を判定し、判定結果を多数決することにより最終判定を行って、ノイズによるビットエラーを低減するデータ受信装置を提供することを目的とする。
本発明では上記問題を解決するために、図1に示すような受信信号Sの振幅から受信データ値としてk(kは2以上の自然数)個の値のいずれであるかを判断するためのn個(nはk以上の自然数)の異なる閾値A,B,Cを算出する閾値算出手段と、受信信号Sの1ビット区間BTの間にm個(mは自然数)の判定タイミングTを出力する判定タイミング出力手段と、判定タイミングTにおいて、受信信号Sとn個の閾値A,B,Cのそれぞれとを比較し、閾値A,B,Cのそれぞれにおける受信信号Sが、k個の値のいずれであるかを判断し、判定タイミングTにおける閾値A,B,Cに対応する受信データ値とするデータ判定手段と、1ビット区間BTにおけるデータ判定手段の判断結果である受信データ値を多数決し、最多である受信データ値を1ビット区間BTにおけるデータとして出力する多数決判定手段と、を有し、判定タイミング出力手段は、受信信号Sの振幅が所定値を所定時間続けて越えたとき、判定タイミングTを出力することを特徴とするデータ受信装置が提供される。
このようなデータ受信装置によれば、複数の閾値A,B,Cと複数の判定タイミングTとによって、受信信号Sの1ビット区間BTの受信データ値を判定し、この判定結果を多数決する。また、受信信号Sの振幅が所定値を所定時間続けて越えたとき、判定タイミングTを出力する。これにより、受信信号Sにノイズが乗っても、適正なデータの判定が可能となる。また、突発的なノイズによる受信データの判定の影響を回避する
本発明のデータ受信装置では、複数の閾値と複数の判定タイミングとによって、受信信号の1ビット区間の受信データ値を判定し、この判定結果を多数決するようにした。また、受信信号の振幅が所定値を所定時間続けて越えたとき、判定タイミングを出力するようにした。これによって、受信信号にノイズが乗っても、適正なデータの判定が可能となり、ノイズによるビットエラーを低減することができる。また、突発的なノイズによる受信データの判定の影響を回避することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
データ受信装置の概要を説明する図である。 データ受信装置の機能ブロック図である。 レベル判定部の機能ブロック図である。 図3のレベル判定部の動作を説明する図である。 時間taより短いノイズが発生した場合の図3のレベル判定部の動作を説明する図である。 ピークレベル検出中にノイズが発生した場合の図3のレベル判定部の動作を説明する図である。 閾値制御部の閾値について説明する図である。 タイミング制御部の機能ブロック図である。 図8のタイミング制御部の動作を説明する図である。 受信データのレベルと判定タイミングの関係を示した図である。 タイミング調整閾値が固定値の場合の受信データのレベルと判定タイミングの関係を示した図である。 データ判定部の動作を説明する図である。 データ受信装置の動作を説明する図である。 各信号等の具体値について説明する図である。 閾値によって信号を1/0判定する従来のデータ受信装置の判定動作を説明する図である。 閾値に幅を持った従来のデータ受信装置の判定動作を説明する図である。 ノイズが閾値の幅を超えたことにより誤判定する例を説明する図である。 信号レベルの大小によって信号を誤判定する例を説明する図である。 判定タイミングにおいてノイズが乗った場合の例を説明する図である。
以下、本発明の原理を図面を参照して詳細に説明する。
図1は、データ受信装置の概要を説明する図である。データ受信装置は、図示していないが、閾値算出手段、判定タイミング出力手段、データ判定手段、および多数決判定手段を有している。図には、データ受信装置に入力される受信信号Sが示してある。また、受信信号Sのデータの状態を示す1ビット区間BTが示してある。
データ受信装置の閾値算出手段は、受信信号Sの振幅から、受信データ値としてk(kは2以上の自然数)個の値のいずれであるかを判断するための、n個(nはk以上の自然数)の異なる閾値を算出する。例えば、閾値算出手段は、図示するように受信信号Sの振幅から、受信データ値として2個(k=2)の値1/0を判断するための閾値A,B,C(n=3)を算出する。
判定タイミング出力手段は、受信信号Sの1ビット区間BTの間にm個(mは自然数)の判定タイミングを出力する。例えば、判定タイミング出力手段は、図示するように受信信号Sの1ビット区間BTの間に3個(m=3)の判定タイミングTを出力する。
データ判定手段は、判定タイミングにおいて、受信信号Sとn個の閾値のそれぞれとを比較し、閾値のそれぞれにおける受信信号Sが、k個の値のいずれであるかを判断する。そして、判定タイミングにおける閾値に対応する受信データ値を出力する。例えば、データ判定手段は、図示するように判定タイミングTにおいて、受信信号Sと閾値A,B,Cのそれぞれとを比較する。そして、閾値A,B,Cのそれぞれにおける受信信号Sが、2個の値の1/0状態のいずれかにあるかを判断する。データ判定手段は、判定タイミングTにおける閾値A,B,Cに対応する受信データ値1/0を出力する。なお、図の領域A2は、領域A1に示す受信信号Sの1/0状態の判定結果を示している。領域A4は、領域A3に示す受信信号Sの1/0状態の判定結果を示している。
多数決判定手段は、1ビット区間BTにおけるデータ判定手段の判断結果である受信データ値を多数決し、最多である受信データ値を1ビット区間BTにおけるデータとして出力する。例えば、多数決判定手段は、図示するようにデータ判定手段によって判定された受信データ値の1/0状態を多数決し、最多の1/0状態を、受信信号Sの1ビット区間BTにおける信号状態として出力する。
ここで、領域A1における受信信号Sは、本来0状態を示す信号であるとし、1状態を示すようなノイズが乗ったとする。このような場合であっても、領域A2に示す1/0状態は、1が4個、0が5個と0の方が多い。従って、多数決判定手段は、受信信号Sの領域A1における状態を、本来の0状態と正しく判定することができる。また、領域A3における受信信号Sは、本来1状態を示す信号であるとし、0状態を示すようなノイズが乗ったとする。このような場合であっても、領域A4に示す1/0状態は、1が7個、0が2個と1の方が多い。従って、多数決判定手段は、受信信号Sの領域A1における状態を、本来の1状態と正しく判定することができる。
このように、複数の閾値と複数の判定タイミングとによって、受信信号の1ビット区間の受信データ値を判定し、この判定結果を多数決するようにした。これによって、受信信号にノイズが乗っても、適正なデータの判定が可能となり、ノイズによるビットエラーを低減することができる。
次に、本発明の実施の形態を図面を参照して詳細に説明する。
図2は、データ受信装置の機能ブロック図である。図に示すようにデータ受信装置10は、データサンプリング部11、レベル判定部12、閾値制御部13、データ遅延部14,16、タイミング制御部15、データ判定部17、および多数決判定部18を有している。
図に示すデータ受信装置10は、例えば、中継機などの通信装置に搭載される。データ受信装置10は、他の通信装置から送られてくるデータ(信号)を受信データDとして入力し、1/0判定を行って、通信装置内部の他の回路ブロック等へ出力する。データ受信装置10には、入力される受信データDのビットレートより速い周波数のサンプリングクロックCLKが入力される。図に示す各機能は、このサンプリングクロックCLKに同期して動作する。
データサンプリング部11は、サンプリングクロックCLKによって、受信データDをオーバーサンプリングする。データサンプリング部11は、オーバーサンプリングした受信データDをレベル判定部12およびデータ遅延部14に出力する。
レベル判定部12は、受信データDの振幅幅を取得し、閾値制御部13に出力する。なお、受信データDの0状態がグランドレベルであるときは、レベル判定部12は、受信データDの最大電圧を閾値制御部13に出力する。受信データDの0状態がグランドレベルである場合、受信データDの最大値を出力すれば、受信データDの振幅幅がわかるからである。
閾値制御部13は、レベル判定部12から出力される受信データDの振幅幅から、受信データDの1/0を判定するための複数(m個)の閾値を算出する。閾値は、例えば、レベル判定部12から出力される振幅幅を、m+1個に均等に分割する値である。閾値制御部13は、算出したm個の閾値をデータ判定部17に出力する。また、閾値制御部13は、算出した複数の閾値のうちの1つを(以下、これをタイミング調整閾値と呼ぶ)タイミング制御部15に出力する。なお、後述詳細するが、タイミング制御部15に出力するタイミング調整閾値は、算出された複数の閾値のうちの中央の値であることが好ましい。
データ遅延部14は、データサンプリング部11から出力される受信データDを、レベル判定部12と閾値制御部13の処理にかかる時間遅延し、タイミング制御部15およびデータ遅延部16に出力する。これによって、タイミング制御部15に入力される受信データDは、閾値制御部13から出力されるタイミング調整閾値の算出基となった受信データDと一致する。
タイミング制御部15は、データ遅延部14から出力される受信データDと、閾値制御部13から出力されるタイミング調整閾値とから、受信データDの1/0判定を行うための判定タイミングを生成する。タイミング制御部15は、受信データDの1ビット区間において複数回の判定を行えるように、受信データDの1ビット区間に複数(n個)の判定タイミングを生成する。タイミング制御部15は、生成した判定タイミングをデータ判定部17に出力する。
データ遅延部16は、データ遅延部14から出力される受信データDを、タイミング制御部15の処理にかかる時間遅延し、データ判定部17に出力する。これによって、データ判定部17に入力される受信データDは、タイミング制御部15から出力される判定タイミングによって判定されるべき受信データDとなる。
データ判定部17は、タイミング制御部15から出力される判定タイミングにおいて、データ遅延部16から出力される受信データDと、閾値制御部13から出力される複数の閾値とを比較し、1/0判定を行う。例えば、閾値制御部13から3つの閾値A,B,Cが出力されているとする。閾値A,B,Cには、A<B<Cの関係があるとする。ある判定タイミングにおいて、受信データDが、閾値A,Bを超え、閾値Cを越えていないとすると、データ判定部17は、その判定タイミングにおける受信データDの信号状態を1,1,0と判定する。なお、受信データDの1ビット区間に出力される判定タイミングの個数をn個、閾値の個数をm個とすると、データ判定部17は、受信データDの1ビット区間においてn×m個の信号状態を出力する。
多数決判定部18は、受信データDの1ビット区間において、データ判定部17から出力される複数の信号状態の多数決を行う。受信データDの1ビット区間における1の状態が0の状態より多ければ、その1ビット区間の信号状態は1であると判定し、その旨を示す判定結果OUTを出力する。0の状態が1の状態より多ければ、その1ビット区間の信号状態は0であると判定し、その旨を示す判定結果OUTを出力する。
次に、図2のレベル判定部12、閾値制御部13、タイミング制御部15、データ判定部17、および多数決判定部18について詳細に説明していく。まず、レベル判定部12について説明する。
図3は、レベル判定部の機能ブロック図である。図に示すようにレベル判定部12は、閾値比較部21、タイマ22,25、ピーク保持部23、ピーク比較部24、ピークレベルラッチ部26を有している。
閾値比較部21には、データサンプリング部11から出力される受信データDと、最低レベル閾値THとが入力される。閾値比較部21は、受信データDが最低レベル閾値THを超えているか比較し、比較結果をタイマ22に出力する。最低レベル閾値THは、データ受信装置10が入力できる受信データDの最低レベルを示している。つまり、閾値比較部21は、最低レベル閾値を超える受信データDのみを入力するようにしている(後述詳細)。
タイマ22は、閾値比較部21から受信データDが最低レベル閾値THを超えた旨の信号を受信している間、タイマ動作を行う。タイマ22は、時間taを経過すると、その旨を示す信号をピーク保持部23とタイマ25に出力する。
ピーク保持部23は、タイマ22から時間taを経過した旨の信号を受信すると、ピーク比較部24からの更新信号を受けて、受信データDを保持する。ピーク保持部23は、保持した受信データDをピーク比較部24とピークレベルラッチ部26に出力する。
ピーク比較部24は、ピーク保持部23によって保持されている受信データDと、データサンプリング部11から出力される受信データDとを比較する。ピーク比較部24は、データサンプリング部11から出力される受信データDが、ピーク保持部23によって保持されている受信データDより大きい場合、更新信号をピーク保持部23に出力する。
タイマ25は、タイマ22から時間taを経過した旨の信号を受信すると、タイマ動作を開始する。タイマ25は、時間tb経過すると、その旨を示す信号をピークレベルラッチ部26に出力する。
ピークレベルラッチ部26は、タイマ25から時間tbが経過した旨の信号を受信すると、ピーク保持部23から出力されているピーク値を確定し、受信データDの最大値の信号レベルLEVとして閾値制御部13に出力する。
レベル判定部12の動作について説明する。
図4は、図3のレベル判定部の動作を説明する図である。電子機器等は、一般に入力できる信号のスペックが設計時に予め決められる。図に示す信号波形W11は、設計時に決められたデータ受信装置10が入力できる受信データDの最小レベルの波形を示している。よって、最低レベル閾値THは、図に示す信号波形W11を受け付けられるよう、信号波形W11のレベルよりも小さい値となるように決める。なお、受信データDの最小レベルは、例えば、受信データDの入力レベル変動幅や装置内の信号損失量などから決めることができる。信号波形W12は、レベル判定部12に実際に入力される受信データDの波形を示している。
図3で説明したように閾値比較部21は、受信データDが最低レベル閾値THを超えると、その旨の信号をタイマ22に出力する。よって、受信データDの信号レベルが最低レベル閾値THより小さい場合は、ノイズとみなされ、タイマ22は起動されない。一方、受信データDの信号レベルが最低レベル閾値THを超えると、タイマ22が起動される。そして、タイマ22によって時間taが経過すると、ピーク保持部23が起動されて信号波形W12のピークレベルの保持が開始され、同時にタイマ25が起動される。タイマ25によって時間tbが経過すると、ピークレベルラッチ部26は、ピーク保持部23によって保持されているピーク値を確定し、閾値制御部13に信号レベルLEVを出力する。
図5は、時間taより短いノイズが発生した場合の図3のレベル判定部の動作を説明する図である。信号波形W13は、レベル判定部12に入力される受信データDの波形を示している。ノイズN11は、信号波形W13に乗ったノイズを示している。
図に示すようにノイズN11のノイズレベルが最低レベル閾値THを超えると、タイマ22が起動される。しかし、ノイズN11がタイマ22の時間ta連続しない場合、ピーク保持部23とタイマ25は、タイマ22によって起動されず、ピーク保持の処理が行われない。すなわち、信号波形W13が最低レベル閾値THを時間ta越えた場合に、信号波形W13は信号であると判断するようにする。このように、タイマ22による時間ta経過によって、ピーク保持部23とタイマ25とを駆動するようにすることによって、ノイズN11のような突発的なノイズを除去することができる。
図6は、ピークレベル検出中にノイズが発生した場合の図3のレベル判定部の動作を説明する図である。信号波形W14は、レベル判定部12に入力される受信データDの波形を示している。ノイズN12は、信号波形W14に乗ったノイズを示している。
図に示すように信号波形W14が最低レベル閾値THを超え、時間taが経過すると、タイマ25が起動され、時間tbがカウントされる。また、ピーク保持部23が起動される。信号波形W14にノイズN12が乗っても、時間tbの間はピーク保持部23によって信号波形W14のピークレベルが保持されるので、時間tb以下の短時間のノイズに影響を受けることなく、ピークレベルの検出をすることができる。
ところで、タイマ22の時間taとタイマ25の時間tbは、長ければ長いほどノイズの影響を小さくすることができる。しかし、ta+tbの時間が、受信データDの1ビット区間の時間(ビットサイクル)内でなければならない。受信データDのビットレートは、予めわかっているため、ビットサイクル以内の時間で、どの程度までのノイズをふるい落とすかを考慮して、時間ta,tbを決定する必要がある。また、時間tbにおいては、受信データDのピークレベルに達する時間を考慮して決定する必要がある。時間tbが受信データDのピークレベルに達する時間より短いと、受信データDのピークレベルを検出することができないからである。
このように、最低レベル閾値TH以下のレベルの受信データDをノイズとみなし、また、受信データDのレベルが最低レベル閾値THを超えても時間ta継続しなければノイズとみなすようにした。また、時間tb経過するまでピークレベルを保持するようにした。これによって、レベル判定部12はノイズの影響を回避した受信データDのピークレベルを検出することができる。
なお、図3で示したピーク保持部23は、初期値として、設計時に決められた受信データDの最低入力レベルを出力するようにしておく。
次に、閾値制御部13について説明する。
閾値制御部13は、レベル判定部12から出力される受信データDのピークレーベル(振幅幅)から、受信データDの1/0を判定するための閾値を算出する。具体的には、ピークレベル×{n/(m+1)}で閾値を算出することができる。ただし、mは閾値の個数、nは、1,2,…,mの値をとる。
図7は、閾値制御部の閾値について説明する図である。図に示すように、受信データDの1/0判定をするための閾値を3個(閾値A,B,C)とする。また、受信データDのピークレベルをHとする。この場合、前述したmの値は3、nの値は、1,2,3となり、閾値A,B,Cは、図に示すように(1/4)H,(1/2)H,(3/4)Hとなる。
図7の例では、受信データDのピークレベルが均等に分割されるように閾値A,B,Cを算出しているが、これに限定されることはない。つまり、受信データDのピークレベルが均等に分割されるように閾値A,B,Cを決める必要はない。しかし、受信データDの1/0判定に偏りがないように、閾値は、ピークレベルを均等に分割するように決定することが望ましい。なお、前述したように、多数決判定部18は、受信データDの1ビット区間において、データ判定部17から出力される信号状態の多数決を行う。そのため、閾値の個数は、奇数個となるように決める必要がある。
次に、タイミング制御部15について説明する。
図8は、タイミング制御部の機能ブロック図である。なお、図には、図2で示した閾値制御部13、データ遅延部14,16、およびデータ判定部17も示してある。図に示すようにタイミング制御部15は、比較部31、タイマ32、およびデータ判定タイミング生成部33を有している。
比較部31には、データ遅延部14から出力される受信データDと、閾値制御部13から出力されるタイミング調整閾値とが入力される。比較部31は、受信データDとタイミング調整閾値とを比較し、受信データDがタイミング調整閾値を超えると、その旨の信号をタイマ32に出力する。
タイマ32は、比較部31から受信データDがタイミング調整閾値を超えた旨の信号を受信している間、タイマ動作を行う。タイマ32は、時間t0を経過すると、その旨を示す信号をデータ判定タイミング生成部33に出力する。なお、データ遅延部16の遅延時間は、時間t0と同じ時間となるようにする。
データ判定タイミング生成部33は、タイマ32から時間t0を経過した旨の信号を受信すると、1ビット区間における受信データDの1/0判定を行う判定タイミングを複数生成する。データ判定タイミング生成部33は、生成した判定タイミングをデータ判定部17に出力する。
図9は、図8のタイミング制御部の動作を説明する図である。信号波形W15は、比較部31に入力される受信データDの波形を示している。ノイズN13〜N15は、信号波形W15に乗ったノイズを示している。
図に示すように信号波形W15に乗ったノイズN13のノイズレベルがタイミング調整閾値TTHを超えると、タイマ32が起動される。しかし、ノイズN13がタイマ32の時間t0連続しないので、データ判定タイミング生成部33は、タイマ32によって起動されず、判定タイミングの生成が行われない。すなわち、信号波形W15がタイミング調整閾値TTHを時間t0越えた場合に、その信号波形W15は信号であると判断するようにしている。このように、タイマ32による時間t0の経過により、データ判定タイミング生成部33を駆動するようにすることによって、ノイズN13のような突発的なノイズによる影響を回避することができる。なお、タイミング調整閾値TTHは、前述したように、例えば、閾値制御部13により算出された閾値の中央の値である。閾値は、前述したように奇数個算出される。従って、タイミング調整閾値TTHは、信号波形W15のピークレベルの1/2となる。
信号波形W15のタイミング調整閾値TTHを超える時間が時間t0を越えると、データ判定タイミング生成部33は、時間t0を基点に、判定タイミングT1〜T3を生成する。判定タイミングT1は、図に示すように時間t0後から時間t1経過後に生成され、以後、受信データDのビットサイクルtcycごとに自走して生成される。判定タイミングT2は、図に示すように時間t0後から時間t2経過後に生成され、以後、受信データDのビットサイクルtcycごとに自走して生成される。判定タイミングT3は、図に示すように時間t0後から時間t3経過後に生成され、以後、受信データDのビットサイクルtcycごとに自走して生成される。なお、t1<t2<t3の関係がある。また、判定タイミングT1〜T3は、1/0判定に偏りが生じないように、受信データDのビットサイクルを均等に分割するように出力されるのが好ましい。また、判定タイミングT1〜T3は、多数決判定部18の多数決処理のためにビットサイクル中に奇数個出力するようにする必要がある。また、時間t0経過後に判定タイミングT1〜T3が生成、出力されるので、信号波形W16に示すように受信データDは、データ遅延部16によって時間t0遅延される。
図10は、受信データのレベルと判定タイミングの関係を示した図である。図には、ピークレベルの異なった受信データDの信号波形W17〜W19が示してある。また、信号波形W17〜W19のそれぞれに対応するタイミング調整閾値TTH1〜TTH3が示してある。また、判定タイミングの出力されるタイミングt11〜t13が示してある。
タイミング調整閾値TTH1〜TTH3は、前述したように受信データDのピークレベルから算出されるものである。従って、信号波形W17に示すようにピークレベルが大きければタイミング調整閾値TTH1も大きく、信号波形W19に示すようにピークレベルが小さければタイミング調整閾値TTH3も小さい。そのため、信号波形W17〜W19のピークレベルによらず、判定タイミングのタイミングt11〜t13は、図に示すように常に一定の間隔で出力される。
図11は、タイミング調整閾値が固定値の場合の受信データのレベルと判定タイミングの関係を示した図である。図には、ピークレベルの異なった受信データDの信号波形W20〜W22が示してある。また、固定のタイミング調整閾値FTHが示してある。また、判定タイミングの出力されるタイミングt21〜t23,t31〜t33,t41〜t43が示してある。
タイミング調整閾値FTHが固定値であると、ピークレベルの大きい信号波形W20に対し、ピークレベルの小さい信号波形W21,W22における判定タイミングの出力が遅れる。これは、ピークレベルが小さい場合、信号波形がタイミング調整閾値FTHを越えるのに時間を要してしまうからである。このように、タイミング調整閾値が固定値の場合は、受信データDのピークレベルによって、判定タイミングにばらつきが発生し、後述する多数決の判定に偏りが生じる恐れがある。
次に、データ判定部17について説明する。
図12は、データ判定部の動作を説明する図である。図に示す信号波形W23は、データ遅延部16からデータ判定部17に入力される受信データDの信号波形を示す。ノイズN16,N17は、信号波形W23に乗ったノイズを示す。閾値A,B,Cは、閾値制御部13からデータ判定部17に入力される閾値を示す。判定タイミングT1〜T3は、タイミング制御部15からデータ判定部に入力される判定タイミングを示す。
データ判定部17は、タイミング制御部15から出力される判定タイミングT1〜T3において、データ遅延部16から出力される受信データDの信号波形W23と、閾値A,B,Cを比較する。つまり、図中の閾値A,B,Cと、判定タイミングT1〜T3に示す矢印の交差するポイントで、信号波形W23の1/0判定を行う。例えば、図のビットサイクルtcyc1の判定タイミングT1では、信号波形W23は、閾値A,B,Cより大きい。このため、ビットサイクルtcyc1の判定タイミングT1における信号波形W23の信号状態は1,1,1となる。また、ビットサイクルtcyc1の判定タイミングT2における信号波形W23の信号状態は1,1,1、ビットサイクルtcyc1の判定タイミングT3における信号波形W23の信号状態は1,1,1となる。
一方、信号波形W23にノイズN16が乗ったビットサイクルtcyc2の判定タイミングT1における信号波形W23の信号状態は0,0,0、ビットサイクルtcyc2の判定タイミングT2における信号波形W23の信号状態は1,1,1、ビットサイクルtcyc2の判定タイミングT3における信号波形W23の信号状態は0,0,0となる。また、信号波形W23にノイズN17が乗ったビットサイクルtcyc3の判定タイミングT1における信号波形W23の信号状態は1,1,1、ビットサイクルtcyc3の判定タイミングT2における信号波形W23の信号状態は0,0,0、ビットサイクルtcyc3の判定タイミングT3における信号波形W23の信号状態は1,1,1となる。
次に、多数決判定部18について説明する。
多数決判定部18は、受信データDの1ビット区間において、データ判定部17から出力される複数の信号状態の多数決を行う。例えば、図12の例では、ビットサイクルtcyc1の信号状態は、1が9個なので、1と判定する。また、ビットサイクルtcyc2の信号状態は、1が3個、0が6個なので、0と判定する。ビットサイクルtcyc3の信号状態は、1が6個、0が3個なので、1と判定する。これによって、ビットサイクルtcyc2の信号波形W23が本来0を示す場合に、図に示すようなノイズN16が乗っても、正しくビットサイクルtcycの信号状態を0と判定することができる。また、ビットサイクルtcyc3の信号波形W23が本来1を示す場合に、図に示すようなノイズN17が乗っても、正しくビットサイクルtcycの信号状態を1と判定することができる。このように、複数ポイントで受信データDの信号状態を取得し、多数決で判定することにより、ノイズによるビットエラーを低減することができる。
以下、図2のデータ受信装置10の動作について説明する。
図13は、データ受信装置の動作を説明する図である。図に示す信号波形W24は、レベル判定部12とデータ遅延部14に入力される受信データDの波形を示す。レベル判定部12は、信号波形W24の最低レベル閾値THを超えている時間がta経過すると、信号波形W24がノイズではなく信号であると判断し、ピークレベルの保持を開始する。レベル判定部12は、ピークレベルの保持を時間tb行い、保持したピークレベルを閾値制御部13に出力する。
閾値制御部13は、レベル判定部12から出力される信号波形W24のピークレベルから閾値A,B,Cとタイミング調整閾値TTHとを算出する。閾値A,B,Cとタイミング調整閾値TTHの大きさは、例えば、ピークレベルの値をHとすると、それぞれ、(1/4)H,(1/2)H,(3/4)H,(1/2)Hとなる。閾値制御部13は、閾値A,B,Cをデータ判定部17へ出力し、タイミング調整閾値TTHをタイミング制御部15に出力する
データ遅延部14に入力される信号波形W24は、図の矢印P1に示すようにレベル判定部12と閾値制御部13の処理にかかる時間分、遅延される。信号波形W25は、データ遅延部14によって遅延された受信データDの波形を示している。データ遅延部14によって遅延された信号波形W25は、タイミング制御部15とデータ遅延部16に出力される。
タイミング制御部15は、図に示すように閾値制御部13から出力されたタイミング調整閾値TTHと信号波形W25とを比較し、信号波形W25が時間t0を越えてタイミング調整閾値TTHより大きいと、判定タイミングT1〜T3を生成する。判定タイミングT1は、図に示すように時間t0後から時間t1経過後に生成され、以後、受信データDのビットサイクルtcycごとに生成される。判定タイミングT2は、時間t0後から時間t2経過後に生成され、以後、受信データDのビットサイクルtcycごとに生成される。判定タイミングT3は、時間t0後から時間t3経過後に生成され、以後、受信データDのビットサイクルtcycごとに生成される。判定タイミングT1〜T3は、データ判定部17に出力される。
データ遅延部16に入力される信号波形W25は、図の矢印P2に示すようにタイミング制御部15の処理にかかる時間分、遅延される。信号波形W26は、データ遅延部16によって遅延された受信データDの波形を示している。データ遅延部16によって遅延された信号波形W26は、データ判定部17に出力される。
データ判定部17は、タイミング制御部15から出力される判定タイミングT1〜T3において、データ遅延部16から出力される受信データDと、閾値制御部13から出力される閾値A,B,Cとを比較し、1/0判定を行う。これによって、信号波形W26は、図の領域A11に示すように、1/0判定がされる。多数決判定部18は、データ判定部17の判定結果を多数決し、図の領域A12に示すように、信号波形W26の1ビット区間の1/0判定を行う。このようにして、受信データDの1/0判定が行われる。
次に、各信号等の具体値について説明する。
図14は、各信号等の具体値について説明する図である。図に示す信号波形W27は、データサンプリング部11から出力される受信データDの波形を示す。信号波形W28は、データ遅延部14によって遅延された受信データの波形を示す。信号波形W29は、データ遅延部16によって遅延された受信データの波形を示す。
図に示すように信号波形W27のピークレベルを、例えば、4.0Vとし、また、最低レベル閾値THを、例えば、1.5Vとする。受信データDのビットレートを2Mbpsとし、データ受信装置10に入力されるサンプリングクロックを、例えば、受信データDのビットレートを16倍した32MHzとする。レベル判定部12が信号波形W27のノイズ判断をするための時間taは、サンプリングクロックCLKの4クロック分、ピークレベルの検出監視する時間tbは、サンプリングクロックCLKの8クロックとする。
信号波形W27のピークレベルは4.0Vなので、レベル判定部12は4.0Vのピークレベルを検出する。閾値制御部13は、4.0Vのピークレベルを均等に分割する1.0Vの閾値A、2.0Vの閾値B、3.0Vの閾値Cを算出し、データ判定部17に出力する。また、閾値制御部13は、4.0Vピークレベルの中央の値である2.0Vの閾値Bを、タイミング調整閾値TTHとしてタイミング制御部15に出力する。
タイミング制御部15は、信号波形W28のタイミング調整閾値TTHを超えるが時間t0を経過すると、判定タイミングT1〜T3を生成する。タイミング制御部15は、時間t1〜t3後に判定タイミングT1〜T3の信号を出力し、その後、受信データDのビットサイクルtcycごとに判定タイミングT1〜T3を出力するように自走する。なお、図の例では、時間t1〜t3は、サンプリングクロックCLKの4クロック分、8クロック分、12クロック分となっており、受信データDのビットサイクルを4クロック間隔で均等な判定タイミングT1〜T3となるようになっている。
このように、データ受信装置10では、複数の閾値と複数の判定タイミングとによって、受信データの1ビット区間の1/0状態を判定し、この判定結果を多数決するようにした。これによって、受信データにノイズが乗っても、より適正な1/0状態の判定が可能となり、ノイズによるビットエラーを低減することができる。
また、伝送損失などによる受信データの信号レベルの低下に対してもビットエラーを低減することができ、受信データのレベル変動に対して安定した受信を行うことができる。
また、受信データの取り込みにおいて、位相を調整するため、ジッタによる伝送エラーを改善することができる。
また、データ受信装置10は、前述したように、中継機のデータ受信部に適用される。中継機の設置によっては、中継機間の距離が異なる場合がある。例えば、ある設置では、300kmごとに設置し、他の設置では、100kmごとに設置する場合がある。そのため、中継機の設置ごとにおいては、受信データDの振幅が異なる場合がある。しかし、データ受信装置10は、受信データDの振幅から閾値等を算出し、1/0状態を判定するので、中継機の設置ごとに、中継機のデータ受信部を受信データDの振幅に合うように改造する必要がない。また、中継機がバス接続され、それぞれの中継機間の距離が異なる場合でも、それぞれの距離に合うように中継機のデータ受信部を改造する必要がない。
なお、レベル判定部12、閾値制御部13、およびタイミング制御部15は、受信データDのレベルに基づいた処理を行っているが、受信データDのどのビットで行うか、または、どのような周期で行うかは、特に限定しない。例えば、1度閾値、判定タイミングを算出すれば、受信データDのビットエラーがある程度悪化するまで、その閾値、判定タイミングを用いて、信号状態を判断するようにする。具体的には、受信エラーレートを監視して、ある程度エラーレートが悪化すると、閾値および判定タイミングを調整しなおすようにすればよい。また、調歩同期伝送などでは、先頭ビットごとに閾値調整やタイミング調整することにより、パケット単位でエラー低減をすることができる。フレーム同期伝送などでは、フレーム同期が外れるたびに調整をしなおすようにしてもよい。冗長構成を持った装置では、回線を切替えるたびに調整しなおすようにしてもよい。また、電源投入時ごとに調整をしなおすようにしてもよい。
さらに、上記した実施の形態においては、受信信号レベルに応じて、受信データが1と0の2値をとる場合について記述したが、本発明は受信信号レベルに応じて、受信データが任意のk個(kは2以上の自然数)の値をとる場合にも適用できる。すなわち、k個以上の閾値を用いることにより、同様の効果が得られることは明らかある。例えば、受信データが3個の値0、1、2をとる場合には、受信信号レベルの0と1とを判定するために複数(例えば2)の閾値を設け、受信信号レベルの1と2とを判定するために複数(例えば2)の閾値を設けて多数決とすることにより、それぞれ1個の閾値を設けた場合に比べてデータの値としての確度が増す、すなわち、受信エラーレートが向上するという効果を奏することは明らかである。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
符号の説明
S 受信信号
A,B,C 閾値
T 判定タイミング
BT 1ビット区間
A1〜A4 領域

Claims (8)

  1. 受信信号の振幅から受信データ値としてk(kは2以上の自然数)個の値のいずれであるかを判断するためのn個(nはk以上の自然数)の異なる閾値を算出する閾値算出手段と、
    前記受信信号の1ビット区間の間にm個(mは自然数)の判定タイミングを出力する判定タイミング出力手段と、
    前記判定タイミングにおいて、前記受信信号と前記n個の閾値のそれぞれとを比較し、前記閾値のそれぞれにおける前記受信信号が、前記k個の値のいずれであるかを判断し、該判定タイミングにおける該閾値に対応する受信データ値とするデータ判定手段と、
    前記1ビット区間における前記データ判定手段の判断結果である受信データ値を多数決し、最多である受信データ値を前記1ビット区間におけるデータとして出力する多数決判定手段と、を有し、
    前記判定タイミング出力手段は、前記受信信号の振幅が所定値を所定時間続けて越えたとき、前記判定タイミングを出力することを特徴とするデータ受信装置。
  2. 前記閾値算出手段は、前記受信信号の振幅が均等に分割されるように前記閾値を算出することを特徴とする請求項1記載のデータ受信装置。
  3. 前記閾値算出手段は、前記受信信号の振幅が所定値を所定時間続けて超えたとき、前記閾値を算出することを特徴とする請求項1記載のデータ受信装置。
  4. 前記所定値は、前記閾値の中央の値であることを特徴とする請求項1記載のデータ受信装置。
  5. 前記閾値算出手段と前記判定タイミング出力手段は、所定の条件において前記閾値と前記判定タイミングとを出力しなおすことを特徴とする請求項1記載のデータ受信装置。
  6. 前記判定タイミング出力手段は、前記閾値算出手段の前記閾値の算出に要する時間分、遅延された前記受信データを基に、前記判定タイミングを出力することを特徴とする請求項1記載のデータ受信装置。
  7. 前記データ判定手段は、前記閾値算出手段の前記閾値の算出と前記判定タイミング出力手段の前記判定タイミングの出力とに要する時間分、遅延された前記受信信号に対して前記判断を行うことを特徴とする請求項1記載のデータ受信装置。
  8. 受信信号が受信データ値としてk(kは2以上の自然数)個の値のいずれであるかを判定するデータ受信装置の受信データ判定方法において、
    閾値算出手段によって、前記受信信号の振幅から前記判定を行うためのn個(nはk以上の自然数)の異なる閾値を算出し、
    判定タイミング出力手段によって、前記受信信号の1ビット区間の間にm個(mは自然数)の判定タイミングを出力し、
    データ判定手段によって、前記判定タイミングにおいて、前記受信信号と前記閾値のそれぞれとを比較し、前記閾値のそれぞれにおける前記受信信号が、前記k個の値のいずれであるかを判断し、
    多数決判定手段によって、前記1ビット区間における前記データ判定手段の判断結果である受信データ値を多数決し、最多である受信データ値を前記1ビット区間におけるデータとして出力し、
    前記判定タイミング出力手段は、前記受信信号の振幅が所定値を所定時間続けて越えたとき、前記判定タイミングを出力する、
    ことを特徴とする受信データ判定方法。
JP2007518822A 2005-05-31 2005-05-31 データ受信装置 Expired - Fee Related JP4476326B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/009964 WO2006129349A1 (ja) 2005-05-31 2005-05-31 データ受信装置

Publications (2)

Publication Number Publication Date
JPWO2006129349A1 JPWO2006129349A1 (ja) 2008-12-25
JP4476326B2 true JP4476326B2 (ja) 2010-06-09

Family

ID=37481286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518822A Expired - Fee Related JP4476326B2 (ja) 2005-05-31 2005-05-31 データ受信装置

Country Status (3)

Country Link
US (1) US20080123778A1 (ja)
JP (1) JP4476326B2 (ja)
WO (1) WO2006129349A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5556654B2 (ja) * 2010-12-28 2014-07-23 株式会社オートネットワーク技術研究所 ノイズ除去方法及びノイズ除去装置
JP6027316B2 (ja) * 2012-01-26 2016-11-16 株式会社ミツトヨ 飽和吸収線判定方法、及びレーザ周波数安定化装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3197760A (en) * 1961-08-14 1965-07-27 Sperry Rand Corp Data processing system
GB1569450A (en) * 1976-05-27 1980-06-18 Nippon Electric Co Speech recognition system
CA1091810A (en) * 1976-12-16 1980-12-16 Toshio Koga Predictive codec capable of selecting one of at least three prediction signals in two steps
US4449102A (en) * 1982-03-15 1984-05-15 Bell Telephone Laboratories, Incorporated Adaptive threshold circuit
US4602374A (en) * 1984-02-27 1986-07-22 Nippon Telegraph & Telephone Public Corporation Multi-level decision circuit
US4653075A (en) * 1985-03-29 1987-03-24 Ford Aerospace & Communications Corp. BPSK synchronizer using computational analysis
US4656501A (en) * 1985-10-31 1987-04-07 Rca Corporation Image transition detector
JPS62154928A (ja) * 1985-12-27 1987-07-09 Hitachi Cable Ltd 光受信回路
US4761782A (en) * 1987-03-09 1988-08-02 Eastman Kodak Company Error correction of digital image data by means of image redundancy
JPH01170250A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd データ誤り訂正方法
JPH03283742A (ja) * 1990-03-30 1991-12-13 Omron Corp 波形整形方法および装置ならびに波形整形のためのしきい値の作成方法および装置
GB9102936D0 (en) * 1991-02-12 1991-03-27 Shaye Communications Ltd Digital communications systems
US6412094B1 (en) * 1992-01-21 2002-06-25 Nokia Mobile Phones Ltd. Method and circuit for performing 3/5 major voting
US5424881A (en) * 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5533060A (en) * 1993-12-16 1996-07-02 Satellite Communication Laboratory Co., Ltd. Multi-phase PSK signal decoder including phase display generator with phase correcting feedback
JPH07264248A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd アイ開口の測定方法及び装置
FR2728409B1 (fr) * 1994-12-16 1997-03-14 Sgs Thomson Microelectronics Circuit de restitution de bits transmis de maniere asynchrone
JPH08274765A (ja) * 1995-01-31 1996-10-18 Victor Co Of Japan Ltd データ検出装置
US6108368A (en) * 1995-12-29 2000-08-22 Echelon Corporation Adaptive reference pattern for spread spectrum detection claims
JPH10173456A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 信号増幅回路
US5896422A (en) * 1997-03-06 1999-04-20 Uniden San Diego Research And Development Center, Inc. Method and apparatus for determining the detection threshold for an information signal
DE69840188D1 (de) * 1997-09-02 2008-12-18 Hitachi Ltd Datenübertragungsverfahren für eingebettete Daten, Vorrichtungen zur Übertragung und Wiedergabe der Daten und Aufzeichnungsmedium hierzu
US6167552A (en) * 1997-10-02 2000-12-26 Harris Corporation Apparatus for convolutional self-doubly orthogonal encoding and decoding
US6363105B1 (en) * 1998-02-17 2002-03-26 Ericsson Inc. Flexible sliding correlator for direct sequence spread spectrum systems
JP3916024B2 (ja) * 1998-08-05 2007-05-16 本田技研工業株式会社 多重通信装置におけるデータ破壊防止方法
US6393599B1 (en) * 1999-07-06 2002-05-21 Trw Inc. Multi-chip data detector implementation for symmetric differential phase shift keying modulation formats
JP2001069129A (ja) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp 受信装置及び通信システム
JP3976497B2 (ja) * 1999-12-15 2007-09-19 日本電気株式会社 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器
CA2328251C (en) * 1999-12-15 2004-05-25 Nec Corporation Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system
JP3731505B2 (ja) * 2001-07-18 2006-01-05 日本電気株式会社 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム
DE60302697T2 (de) * 2002-04-16 2006-08-03 Robert Bosch Gmbh Verfahren zum Synchronisieren von Uhren in einem verteilten Kommunikationssystem
KR100888589B1 (ko) * 2002-06-18 2009-03-16 삼성전자주식회사 반복적으로 삽입된 워터마크 추출방법 및 그 장치
JP3994870B2 (ja) * 2002-12-12 2007-10-24 日本電気株式会社 多値qamを用いた無線装置及びしきい値推定方法
US7356095B2 (en) * 2002-12-18 2008-04-08 Agere Systems Inc. Hybrid data recovery system
US20040157571A1 (en) * 2003-02-07 2004-08-12 Klaas Wortel Enhanced register based FSK demodulator
JP3966852B2 (ja) * 2003-12-03 2007-08-29 富士通株式会社 シリアル通信装置
FR2864615B1 (fr) * 2003-12-31 2006-03-10 Actaris Sas Dispositif de detection d'un element tournant tel que la turbine d'un compteur d'eau
US7406608B2 (en) * 2004-02-05 2008-07-29 Micron Technology, Inc. Fast and compact circuit for bus inversion
JP2005332549A (ja) * 2004-03-09 2005-12-02 Teac Corp 光ディスク装置
US7688102B2 (en) * 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
WO2008035428A1 (fr) * 2006-09-21 2008-03-27 Fujitsu Limited Terminal de communication, et procédé de réception du signal

Also Published As

Publication number Publication date
WO2006129349A1 (ja) 2006-12-07
JPWO2006129349A1 (ja) 2008-12-25
US20080123778A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5043869B2 (ja) 非対称な遅延を補正する方法およびシステム
US5778214A (en) Bit-phase aligning circuit
US6370200B1 (en) Delay adjusting device and method for plural transmission lines
US8207772B2 (en) Duty detection circuit and duty cycle correction circuit including the same
JP4476326B2 (ja) データ受信装置
KR100866384B1 (ko) 동기화 및 데이터 복구 디바이스
JP5059677B2 (ja) ノイズ除去装置、及びノイズ除去方法
JP2011061350A (ja) 受信装置及びその受信方法
US20100299557A1 (en) Providing tuning limits for operational parameters in data processing apparatus
JP2018182431A (ja) 通信装置
US8311173B2 (en) Frame pulse signal latch circuit and phase adjustment method
US20100177790A1 (en) Timing recovery circuit, communication node, network system, and electronic device
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
US8031822B2 (en) Communication apparatus
EP1321946A2 (en) High speed differential data sampling circuit
WO2008118714A2 (en) Circuits, methods and systems for loss-of-signal detection and equalization
JP7169781B2 (ja) 信号処理装置および方法
JP2007318227A (ja) 信号品質最適化装置及び信号品質最適化システム
US9479148B2 (en) Serial data signal edge detection
JP7120156B2 (ja) 通信装置
JP2000022677A (ja) スキュー抑制のための調整機能を備えた信号伝送システムおよび方法
US20210342151A1 (en) Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system
JP3528772B2 (ja) フェージング監視装置
US8019033B2 (en) Data transmission system, controller, and its method
JP4917341B2 (ja) インターフェース回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees