JP2000022677A - スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 - Google Patents
スキュー抑制のための調整機能を備えた信号伝送システムおよび方法Info
- Publication number
- JP2000022677A JP2000022677A JP10183046A JP18304698A JP2000022677A JP 2000022677 A JP2000022677 A JP 2000022677A JP 10183046 A JP10183046 A JP 10183046A JP 18304698 A JP18304698 A JP 18304698A JP 2000022677 A JP2000022677 A JP 2000022677A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time difference
- time
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Pulse Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 高速なデータ転送を行う信号伝送システムに
おいて、信号間の位相差によるスキューを抑制した上
で、信号の立ち上がり時間と立ち下がり時間の時間差に
よるスキューを抑制すること。 【解決手段】 信号伝送システム１００は、第１の信号
DRefと第２の信号TDとを送信する信号送信回路１と、信
号送信回路１により送信された第１の信号DRefと第２の
信号TDとを受信する信号受信回路６と、信号受信回路６
により受信された第１の信号DRefと第２の信号TDの位相
差を検知する位相差検知回路８と、前記位相差を補正す
る位相差補正回路７と、受信された第１の信号DRefの立
ち上がり時間と受信された第２の信号TDの立ち下がり時
間との時間差を検知する時間差検知回路９と、前記時間
差を補正する時間差補正回路１０とを備える。
おいて、信号間の位相差によるスキューを抑制した上
で、信号の立ち上がり時間と立ち下がり時間の時間差に
よるスキューを抑制すること。 【解決手段】 信号伝送システム１００は、第１の信号
DRefと第２の信号TDとを送信する信号送信回路１と、信
号送信回路１により送信された第１の信号DRefと第２の
信号TDとを受信する信号受信回路６と、信号受信回路６
により受信された第１の信号DRefと第２の信号TDの位相
差を検知する位相差検知回路８と、前記位相差を補正す
る位相差補正回路７と、受信された第１の信号DRefの立
ち上がり時間と受信された第２の信号TDの立ち下がり時
間との時間差を検知する時間差検知回路９と、前記時間
差を補正する時間差補正回路１０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路、特
にデータ送受信回路に関する。
にデータ送受信回路に関する。
【０００２】
【従来の技術】半導体チップ間のデータ転送レートの増
大にともない、クロック信号とデータ信号の間のスキュ
ーが問題となっている。ここで、スキューとは、並列に
読み取られるべきビットの間の非同期をいう。クロック
・データ間のスキューが存在すると、通常はデータ・デ
ータ間のスキューも存在することとなる。したがって、
スキューが存在すると正確なデータ転送をすることがで
きない。
大にともない、クロック信号とデータ信号の間のスキュ
ーが問題となっている。ここで、スキューとは、並列に
読み取られるべきビットの間の非同期をいう。クロック
・データ間のスキューが存在すると、通常はデータ・デ
ータ間のスキューも存在することとなる。したがって、
スキューが存在すると正確なデータ転送をすることがで
きない。
【０００３】一般に、高速なデータ転送が要求される場
合には、複数の信号間の位相差によるスキュー（以下、
「第１のスキュー」とする。）を抑制するために、DLL
（Delay Lock Loop）、PLL（Phase Lock Loop）等を用
いて、信号の出力タイミング調整が行われている。この
出力タイミング調整により、複数のデータ信号およびク
ロック信号の位相が一致し、第１のスキューが抑制され
る。
合には、複数の信号間の位相差によるスキュー（以下、
「第１のスキュー」とする。）を抑制するために、DLL
（Delay Lock Loop）、PLL（Phase Lock Loop）等を用
いて、信号の出力タイミング調整が行われている。この
出力タイミング調整により、複数のデータ信号およびク
ロック信号の位相が一致し、第１のスキューが抑制され
る。
【０００４】
【発明が解決しようとする課題】しかし、データ転送速
度がさらに高速になると、１つの信号の立ち上がり時間
と他の１つの信号の立ち下がり時間との時間差によるス
キュー（以下、「第２のスキュー」とする。）が問題と
なる。一般に、同一の半導体チップから出力される信号
であっても、トランジスタの製造プロセスのばらつき
や、チップの使用温度条件等により、信号の立ち上がり
時間と立ち下がり時間の違いが存在する。信号の周波数
が、500MHzレベルに達すると、信号の確定期間の最大値
は、立ち上がり時間と立ち下がり時間を含め1nsとな
る。そのため、信号の立ち上がり時間と立ち下がり時間
との差は、信号の確定期間のうちの数％を占めるように
なり、その期間は、信号の不確定期間となる。
度がさらに高速になると、１つの信号の立ち上がり時間
と他の１つの信号の立ち下がり時間との時間差によるス
キュー（以下、「第２のスキュー」とする。）が問題と
なる。一般に、同一の半導体チップから出力される信号
であっても、トランジスタの製造プロセスのばらつき
や、チップの使用温度条件等により、信号の立ち上がり
時間と立ち下がり時間の違いが存在する。信号の周波数
が、500MHzレベルに達すると、信号の確定期間の最大値
は、立ち上がり時間と立ち下がり時間を含め1nsとな
る。そのため、信号の立ち上がり時間と立ち下がり時間
との差は、信号の確定期間のうちの数％を占めるように
なり、その期間は、信号の不確定期間となる。
【０００５】図９は、チップ間のデータ転送をする場合
に、信号の立ち上がり時間と立ち下がり時間との時間差
による第２のスキューが発生する様子を示す。図９を参
照して、１つの信号がＬレベルからＨレベルに立ち上が
り、別の１つの信号がＨレベルからＬレベルに立ち下が
る場合を考える。デジタル信号の値は、所定の参照電圧
を超えるか否かによって、ＨレベルであるかＬレベルで
あるかが判断される。そのため、ドライバのオン、オフ
のタイミング調整のような出力タイミング調整により、
２つの信号の立ち上がりと立ち下がりが同時に開始され
ても、２つの信号のＨレベルとＬレベルの間における変
化が同時に生じたことにはならない。すなわち、信号の
立ち上がり時間と立ち下がり時間の時間差（Tdrf）によ
る第２のスキューが発生する。上述の出力タイミング調
整によって、複数の信号間の位相差による第１のスキュ
ーを抑制できるが、複数の信号の立ち上がり時間と立ち
下がり時間の時間差による第２のスキューを抑制するこ
とはできない。
に、信号の立ち上がり時間と立ち下がり時間との時間差
による第２のスキューが発生する様子を示す。図９を参
照して、１つの信号がＬレベルからＨレベルに立ち上が
り、別の１つの信号がＨレベルからＬレベルに立ち下が
る場合を考える。デジタル信号の値は、所定の参照電圧
を超えるか否かによって、ＨレベルであるかＬレベルで
あるかが判断される。そのため、ドライバのオン、オフ
のタイミング調整のような出力タイミング調整により、
２つの信号の立ち上がりと立ち下がりが同時に開始され
ても、２つの信号のＨレベルとＬレベルの間における変
化が同時に生じたことにはならない。すなわち、信号の
立ち上がり時間と立ち下がり時間の時間差（Tdrf）によ
る第２のスキューが発生する。上述の出力タイミング調
整によって、複数の信号間の位相差による第１のスキュ
ーを抑制できるが、複数の信号の立ち上がり時間と立ち
下がり時間の時間差による第２のスキューを抑制するこ
とはできない。
【０００６】本発明は、システムを構築した後に、上記
第１のスキューを抑制した上で、上記第２のスキューを
も抑制することを目的とする。
第１のスキューを抑制した上で、上記第２のスキューを
も抑制することを目的とする。
【０００７】
【課題を解決するための手段】本発明による信号伝送シ
ステムは、第１の信号と第２の信号とを送信する信号送
信回路と、前記信号送信回路により送信された前記第１
の信号と前記第２の信号とを受信する信号受信回路と、
前記信号受信回路により受信された前記第１の信号と前
記第２の信号の位相差を検知する位相差検知回路と、前
記位相差を補正する位相差補正回路と、前記受信された
第１の信号の立ち上がり時間と前記受信された第２の信
号の立ち下がり時間との時間差を検知する時間差検知回
路と、前記時間差を補正する時間差補正回路とを備え、
これにより上記目的が達成される。
ステムは、第１の信号と第２の信号とを送信する信号送
信回路と、前記信号送信回路により送信された前記第１
の信号と前記第２の信号とを受信する信号受信回路と、
前記信号受信回路により受信された前記第１の信号と前
記第２の信号の位相差を検知する位相差検知回路と、前
記位相差を補正する位相差補正回路と、前記受信された
第１の信号の立ち上がり時間と前記受信された第２の信
号の立ち下がり時間との時間差を検知する時間差検知回
路と、前記時間差を補正する時間差補正回路とを備え、
これにより上記目的が達成される。
【０００８】前記信号送信回路は前記信号を駆動する、
駆動能力の異なる複数のドライバ回路を備え、前記位相
差と前記時間差を補正する期間には、前記位相差と前記
時間差を補正しない期間に使用する前記ドライバ回路の
駆動能力に比べて駆動能力の小さい前記ドライバ回路を
使用してもよい。
駆動能力の異なる複数のドライバ回路を備え、前記位相
差と前記時間差を補正する期間には、前記位相差と前記
時間差を補正しない期間に使用する前記ドライバ回路の
駆動能力に比べて駆動能力の小さい前記ドライバ回路を
使用してもよい。
【０００９】前記信号受信回路は参照電圧に基づいて前
記信号の状態を判別し、前記時間差補正回路は、前記参
照電圧を調整することにより前記時間差を補正してもよ
い。
記信号の状態を判別し、前記時間差補正回路は、前記参
照電圧を調整することにより前記時間差を補正してもよ
い。
【００１０】前記信号送信回路は信号を駆動するドライ
バ回路を備え、前記時間差補正回路は、前記ドライバ回
路の駆動能力を調整することにより前記時間差を補正し
てもよい。
バ回路を備え、前記時間差補正回路は、前記ドライバ回
路の駆動能力を調整することにより前記時間差を補正し
てもよい。
【００１１】前記信号送信回路は信号を駆動するドライ
バ回路を備え、前記時間差補正回路は、前記ドライバ回
路の基板電圧を調整することにより前記時間差を補正し
てもよい。
バ回路を備え、前記時間差補正回路は、前記ドライバ回
路の基板電圧を調整することにより前記時間差を補正し
てもよい。
【００１２】また、本発明による信号伝送方法は、第１
の信号と第２の信号とを送信するステップと、送信され
た前記第１の信号と前記第２の信号とを受信するステッ
プと、受信された前記第１の信号と前記第２の信号の位
相差を調整するステップと、前記受信された第１の信号
の立ち上がり時間と前記受信された前記第２の信号の立
ち下がり時間との時間差を調整するステップとを包含
し、これにより上記目的が達成される。
の信号と第２の信号とを送信するステップと、送信され
た前記第１の信号と前記第２の信号とを受信するステッ
プと、受信された前記第１の信号と前記第２の信号の位
相差を調整するステップと、前記受信された第１の信号
の立ち上がり時間と前記受信された前記第２の信号の立
ち下がり時間との時間差を調整するステップとを包含
し、これにより上記目的が達成される。
【００１３】前記送信するステップは、前記第１の信号
と、前記第１の信号と同一内容の前記第２の信号とを送
信するステップと、前記第１の信号と、前記第１の信号
を反転した内容の前記第２の信号とを送信するステップ
とを包含し、前記位相差を調整するステップは、前記位
相差を検知するステップと、前記位相差を補正するステ
ップとを包含し、前記時間差を調整するステップは、前
記時間差を検知するステップと、前記時間差を補正する
ステップとを包含してもよい。
と、前記第１の信号と同一内容の前記第２の信号とを送
信するステップと、前記第１の信号と、前記第１の信号
を反転した内容の前記第２の信号とを送信するステップ
とを包含し、前記位相差を調整するステップは、前記位
相差を検知するステップと、前記位相差を補正するステ
ップとを包含し、前記時間差を調整するステップは、前
記時間差を検知するステップと、前記時間差を補正する
ステップとを包含してもよい。
【００１４】
【発明の実施の形態】はじめに、本発明の原理を説明す
る。本発明による信号伝送システムにおける第１および
第２のスキューの抑制は、以下の手順により行われる。
る。本発明による信号伝送システムにおける第１および
第２のスキューの抑制は、以下の手順により行われる。
【００１５】まず、信号送信回路が参照信号とテスト信
号を送信する。ここで、参照信号とテスト信号は同一内
容の信号であり、信号送信回路においては同位相であ
る。信号受信回路は、送信された参照信号とテスト信号
を受信する。受信された参照信号とテスト信号の間に
は、伝搬経路の違いによる位相差が生じている。位相差
検知回路は参照信号とテスト信号の間の位相差を検知
し、位相差補正回路は検知された位相差を補正する。こ
れにより、信号間の位相差による第１のスキューが抑制
される。
号を送信する。ここで、参照信号とテスト信号は同一内
容の信号であり、信号送信回路においては同位相であ
る。信号受信回路は、送信された参照信号とテスト信号
を受信する。受信された参照信号とテスト信号の間に
は、伝搬経路の違いによる位相差が生じている。位相差
検知回路は参照信号とテスト信号の間の位相差を検知
し、位相差補正回路は検知された位相差を補正する。こ
れにより、信号間の位相差による第１のスキューが抑制
される。
【００１６】位相差の補正が終了すると、信号送信回路
は送信中のテスト信号を反転させる。これにより、信号
送信回路は参照信号と参照信号を反転させたテスト信号
とを送信することになる。信号受信回路は、送信された
参照信号とテスト信号を受信する。受信された参照信号
およびテスト信号には、立ち上がり時間と立ち下がり時
間との時間差が存在する。時間差検知回路は一方の信号
の立ち上がり時間と他方の信号の立ち下がり時間との時
間差を検知し、時間差補正回路は検知された時間差を補
正する。これにより、信号の立ち上がり時間と立ち下が
り時間との時間差による第２のスキューが抑制される。
は送信中のテスト信号を反転させる。これにより、信号
送信回路は参照信号と参照信号を反転させたテスト信号
とを送信することになる。信号受信回路は、送信された
参照信号とテスト信号を受信する。受信された参照信号
およびテスト信号には、立ち上がり時間と立ち下がり時
間との時間差が存在する。時間差検知回路は一方の信号
の立ち上がり時間と他方の信号の立ち下がり時間との時
間差を検知し、時間差補正回路は検知された時間差を補
正する。これにより、信号の立ち上がり時間と立ち下が
り時間との時間差による第２のスキューが抑制される。
【００１７】以下、図面を参照して本発明の実施の形態
を説明する。
を説明する。
【００１８】（実施形態１）図１は、本発明の実施形態
１の信号伝送システム１００の構成を示す。信号伝送シ
ステム１００は、信号の立ち上がり時間と立ち下がり時
間の時間差により発生するスキューを抑制するための調
整機能を備えている。信号伝送システム１００は、信号
送信ブロック１と、信号受信ブロック２とを備える。
１の信号伝送システム１００の構成を示す。信号伝送シ
ステム１００は、信号の立ち上がり時間と立ち下がり時
間の時間差により発生するスキューを抑制するための調
整機能を備えている。信号伝送システム１００は、信号
送信ブロック１と、信号受信ブロック２とを備える。
【００１９】信号送信ブロック１は、信号発生回路４
と、ドライバ回路５とを備える。信号送信ブロック１
は、信号発生回路４が発生した参照信号およびテスト信
号をドライバ５を用いて送信する。信号発生回路４は、
参照信号DRefSおよびテスト信号TDSを発生する。ドライ
バ５は、参照信号DRefSとテスト信号TDSの出力タイミン
グを調整し、参照信号DRefとテスト信号TDを出力する。
参照信号DRefは参照信号DRefSの出力タイミングを調整
したものであり、テスト信号TDはテスト信号TDSの出力
タイミングを調整したものである。
と、ドライバ回路５とを備える。信号送信ブロック１
は、信号発生回路４が発生した参照信号およびテスト信
号をドライバ５を用いて送信する。信号発生回路４は、
参照信号DRefSおよびテスト信号TDSを発生する。ドライ
バ５は、参照信号DRefSとテスト信号TDSの出力タイミン
グを調整し、参照信号DRefとテスト信号TDを出力する。
参照信号DRefは参照信号DRefSの出力タイミングを調整
したものであり、テスト信号TDはテスト信号TDSの出力
タイミングを調整したものである。
【００２０】信号受信ブロック２は、レシーバ６と、ス
キュー抑制回路３とを備える。信号受信ブロック２は、
信号送信ブロック１から送信された参照信号およびテス
ト信号をレシーバ６により受信し、スキュー抑制回路３
により参照信号とテスト信号との間のスキューを抑制す
る。レシーバ６は、信号送信ブロック１が出力した参照
信号DRefとテスト信号TDを受信し、デジタル信号として
の波形を整形した参照信号DRef1とテスト信号TD1を出力
する。参照信号DRef1は参照信号DRefの波形を整形した
ものであり、テスト信号TD1はテスト信号TDの波形を整
形したものである。レシーバ６における波形の整形は、
対象となる受信した信号の電圧が参照電圧Vrefを超える
か否かにより行われる。レシーバ６は、例えば、一方の
入力を参照電圧Vrefとし他方の入力を受信信号とした差
動増幅器により構成される。
キュー抑制回路３とを備える。信号受信ブロック２は、
信号送信ブロック１から送信された参照信号およびテス
ト信号をレシーバ６により受信し、スキュー抑制回路３
により参照信号とテスト信号との間のスキューを抑制す
る。レシーバ６は、信号送信ブロック１が出力した参照
信号DRefとテスト信号TDを受信し、デジタル信号として
の波形を整形した参照信号DRef1とテスト信号TD1を出力
する。参照信号DRef1は参照信号DRefの波形を整形した
ものであり、テスト信号TD1はテスト信号TDの波形を整
形したものである。レシーバ６における波形の整形は、
対象となる受信した信号の電圧が参照電圧Vrefを超える
か否かにより行われる。レシーバ６は、例えば、一方の
入力を参照電圧Vrefとし他方の入力を受信信号とした差
動増幅器により構成される。
【００２１】スキュー抑制回路３は、遅延調整回路７
と、位相比較器８と、位相比較器９と、オフセット調整
回路１０とを備える。スキュー抑制回路３は、２つの位
相比較器８、９により参照信号とテスト信号とを比較
し、比較の結果に基づいて遅延調整回路７とオフセット
調整回路１０によりスキュー抑制のための調整を行う。
遅延調整回路７は、レシーバ６が出力する参照信号DRef
1をそのまま参照信号DRef1Dとして出力し、テスト信号T
D1に所定の遅延を施してテスト信号TD1Dとして出力す
る。遅延調整回路７におけるテスト信号の遅延時間は、
位相比較器８が出力するフィードバック信号PDOUT1によ
り規定される。位相比較器８は、遅延調整回路７が出力
する参照信号DRef1Dとテスト信号TD1Dとの位相を信号の
立ち上がりエッジについて比較し、比較の結果に基づい
てフィードバック信号PDOUT1を出力する。位相比較器９
は、参照信号DRef1Dの立ち上がりエッジとテスト信号TD
1Dの立ち下がりエッジの時間差を検知し、検知の結果に
基づいて検知信号PDOUT2を出力する。オフセット調整回
路１０は、位相比較器９が出力する検知信号PDOUT2に基
づいて、参照電圧Vrefの値を変化させる。
と、位相比較器８と、位相比較器９と、オフセット調整
回路１０とを備える。スキュー抑制回路３は、２つの位
相比較器８、９により参照信号とテスト信号とを比較
し、比較の結果に基づいて遅延調整回路７とオフセット
調整回路１０によりスキュー抑制のための調整を行う。
遅延調整回路７は、レシーバ６が出力する参照信号DRef
1をそのまま参照信号DRef1Dとして出力し、テスト信号T
D1に所定の遅延を施してテスト信号TD1Dとして出力す
る。遅延調整回路７におけるテスト信号の遅延時間は、
位相比較器８が出力するフィードバック信号PDOUT1によ
り規定される。位相比較器８は、遅延調整回路７が出力
する参照信号DRef1Dとテスト信号TD1Dとの位相を信号の
立ち上がりエッジについて比較し、比較の結果に基づい
てフィードバック信号PDOUT1を出力する。位相比較器９
は、参照信号DRef1Dの立ち上がりエッジとテスト信号TD
1Dの立ち下がりエッジの時間差を検知し、検知の結果に
基づいて検知信号PDOUT2を出力する。オフセット調整回
路１０は、位相比較器９が出力する検知信号PDOUT2に基
づいて、参照電圧Vrefの値を変化させる。
【００２２】信号伝送システム１００においては、上述
のように第１のスキュー抑制のための調整が行われた
後、第２のスキュー抑制のための調整が行われる。具体
的には、最初に同一内容の参照信号DRefとテスト信号TD
を送信し、２つの信号の立ち上がりエッジの位相差をな
くすようにテスト信号TD1を遅延させることにより、第
１のスキューを抑制する。次に、互いに反転した内容の
参照信号DRefとテスト信号TDを送信し、参照信号DRef1
の立ち上がりエッジとテスト信号TD1の立ち下がりエッ
ジを揃えるように参照電圧Vrefを調整することにより、
第２のスキューを抑制する。第１のスキュー抑制のため
の調整は遅延調整回路７および位相比較器８により行わ
れ、第２のスキュー抑制のための調整は位相比較器９お
よびオフセット調整回路１０により行われる。以下、そ
れぞれの調整手順について詳細に説明する。
のように第１のスキュー抑制のための調整が行われた
後、第２のスキュー抑制のための調整が行われる。具体
的には、最初に同一内容の参照信号DRefとテスト信号TD
を送信し、２つの信号の立ち上がりエッジの位相差をな
くすようにテスト信号TD1を遅延させることにより、第
１のスキューを抑制する。次に、互いに反転した内容の
参照信号DRefとテスト信号TDを送信し、参照信号DRef1
の立ち上がりエッジとテスト信号TD1の立ち下がりエッ
ジを揃えるように参照電圧Vrefを調整することにより、
第２のスキューを抑制する。第１のスキュー抑制のため
の調整は遅延調整回路７および位相比較器８により行わ
れ、第２のスキュー抑制のための調整は位相比較器９お
よびオフセット調整回路１０により行われる。以下、そ
れぞれの調整手順について詳細に説明する。
【００２３】図２は、信号伝送システム１００におい
て、第１のスキュー抑制のために遅延調整回路７により
テスト信号TD1Dの位相が調整されるまでの各信号のタイ
ミングチャートである。図２に示されるように、信号送
信ブロック１の信号発生回路４は、同位相の参照信号DR
efSおよびテスト信号TDSを発生する。ドライバ５は、信
号発生回路４が発生した信号の出力タイミングを調整し
た信号である参照信号DRefおよびテスト信号TDを出力す
る。信号送信ブロック１から信号受信ブロック２に信号
が送信される際に、参照信号DRefとテスト信号TDの伝搬
経路の違いにより、参照信号DRefとテスト信号TDの信号
の間に図２に示されるような遅延時間差DL1が生じる。
その結果、信号受信ブロック２のレシーバ６が出力する
参照信号DRef1とテスト信号TD1の間には、遅延時間差DL
1だけ位相差が生じる。
て、第１のスキュー抑制のために遅延調整回路７により
テスト信号TD1Dの位相が調整されるまでの各信号のタイ
ミングチャートである。図２に示されるように、信号送
信ブロック１の信号発生回路４は、同位相の参照信号DR
efSおよびテスト信号TDSを発生する。ドライバ５は、信
号発生回路４が発生した信号の出力タイミングを調整し
た信号である参照信号DRefおよびテスト信号TDを出力す
る。信号送信ブロック１から信号受信ブロック２に信号
が送信される際に、参照信号DRefとテスト信号TDの伝搬
経路の違いにより、参照信号DRefとテスト信号TDの信号
の間に図２に示されるような遅延時間差DL1が生じる。
その結果、信号受信ブロック２のレシーバ６が出力する
参照信号DRef1とテスト信号TD1の間には、遅延時間差DL
1だけ位相差が生じる。
【００２４】初期状態において遅延調整回路７はテスト
信号TD1を遅延させないため、参照信号DRef1がそのまま
参照信号DRef1Dとして出力され、テスト信号TDがそのま
まテスト信号TD1Dとして出力される。位相比較器８は、
入力された参照信号DRef1Dとテスト信号TD1Dの立ち上が
りエッジの位相差を検知し、検知結果をフィードバック
信号PDOUT1として出力する。遅延調整回路７は、フィー
ドバック信号PDOUT1としてパルスが入力されると、テス
ト信号TD1Dの立ち上がりエッジが参照信号DRef1の立ち
上がりエッジと一致するまでテスト信号TD1Dを遅延させ
る。このように、遅延調整回路７がテスト信号TD1に遅
延時間差DL1を付加することにより、参照信号DRef1Dと
テスト信号TD1Dの立ち上がりエッジの位相整合が行われ
る。その結果、参照信号DRef1Dとテスト信号TD1Dの位相
差による第１のスキューが抑制される。
信号TD1を遅延させないため、参照信号DRef1がそのまま
参照信号DRef1Dとして出力され、テスト信号TDがそのま
まテスト信号TD1Dとして出力される。位相比較器８は、
入力された参照信号DRef1Dとテスト信号TD1Dの立ち上が
りエッジの位相差を検知し、検知結果をフィードバック
信号PDOUT1として出力する。遅延調整回路７は、フィー
ドバック信号PDOUT1としてパルスが入力されると、テス
ト信号TD1Dの立ち上がりエッジが参照信号DRef1の立ち
上がりエッジと一致するまでテスト信号TD1Dを遅延させ
る。このように、遅延調整回路７がテスト信号TD1に遅
延時間差DL1を付加することにより、参照信号DRef1Dと
テスト信号TD1Dの立ち上がりエッジの位相整合が行われ
る。その結果、参照信号DRef1Dとテスト信号TD1Dの位相
差による第１のスキューが抑制される。
【００２５】ここで、遅延調整回路７、位相比較器８
は、DLL、PLL等に用いられる回路により、容易に実現で
きる。また、高速データ転送を行う送受信システムにお
いては、各信号線は特性がほぼ等しくなるように設計さ
れている。そのため、テスト信号TDと参照信号DRefはほ
ぼ同条件で送受信でき、上記の参照信号DRef1Dとテスト
信号TD1Dの立ち上がりエッジの位相整合は容易に行われ
る。なお、参照信号DRef1がテスト信号TD1に対して遅延
している場合には、参照信号DRef1に遅延時間差DL1を付
加すればよい。また、位相比較器８は、参照信号DRef1
とテスト信号TD1の立ち上がりエッジ同士の位相差でな
く、立ち下がりエッジ同士の位相差を検知してもよい。
は、DLL、PLL等に用いられる回路により、容易に実現で
きる。また、高速データ転送を行う送受信システムにお
いては、各信号線は特性がほぼ等しくなるように設計さ
れている。そのため、テスト信号TDと参照信号DRefはほ
ぼ同条件で送受信でき、上記の参照信号DRef1Dとテスト
信号TD1Dの立ち上がりエッジの位相整合は容易に行われ
る。なお、参照信号DRef1がテスト信号TD1に対して遅延
している場合には、参照信号DRef1に遅延時間差DL1を付
加すればよい。また、位相比較器８は、参照信号DRef1
とテスト信号TD1の立ち上がりエッジ同士の位相差でな
く、立ち下がりエッジ同士の位相差を検知してもよい。
【００２６】図３は、信号伝送システム１００におい
て、第２のスキュー抑制のために、参照信号DRef1の立
ち上がりエッジとテスト信号TD1の立ち下がりエッジが
一致するように、オフセット調整回路１０により参照電
圧Vrefが調整されるまでの各信号のタイミングチャート
である。図３に示されるように、信号送信ブロック１の
信号発生回路４は、参照信号DRefSおよび参照信号DRefS
を反転させたテスト信号TDSを発生する。ドライバ５
は、信号発生回路４が発生した信号の出力タイミングを
調整した信号である参照信号DRefおよびテスト信号TDを
出力する。上述したように、信号送信ブロック１から信
号受信ブロック２に信号が送信される際に生じる遅延時
間差により、信号受信ブロック２のレシーバ６が出力す
る参照信号DRefとテスト信号TDの間には遅延時間差DL1
の位相差が生じている。また、上述した信号の立ち上が
り時間と信号の立ち下がり時間の時間差により、参照信
号DRefの立ち上がりエッジとテスト信号TDの立ち下がり
エッジとの間にはさらに時間差DL2が生じている。すな
わち、参照信号DRefの立ち上がりエッジとテスト信号TD
の立ち下がりエッジとの間には、DL1+DL2の時間差が存
在している。このDL1+DL2の時間差は、レシーバ６から
出力される参照信号DRef1とテスト信号TD1の間にも現れ
る。しかし、遅延調整回路７がテスト信号TD1をDL1だけ
遅延させているため、参照信号DRef1Dの立ち上がりエッ
ジとテスト信号TD1Dの立ち下がりエッジとの間には時間
差DL2のみが現れる。
て、第２のスキュー抑制のために、参照信号DRef1の立
ち上がりエッジとテスト信号TD1の立ち下がりエッジが
一致するように、オフセット調整回路１０により参照電
圧Vrefが調整されるまでの各信号のタイミングチャート
である。図３に示されるように、信号送信ブロック１の
信号発生回路４は、参照信号DRefSおよび参照信号DRefS
を反転させたテスト信号TDSを発生する。ドライバ５
は、信号発生回路４が発生した信号の出力タイミングを
調整した信号である参照信号DRefおよびテスト信号TDを
出力する。上述したように、信号送信ブロック１から信
号受信ブロック２に信号が送信される際に生じる遅延時
間差により、信号受信ブロック２のレシーバ６が出力す
る参照信号DRefとテスト信号TDの間には遅延時間差DL1
の位相差が生じている。また、上述した信号の立ち上が
り時間と信号の立ち下がり時間の時間差により、参照信
号DRefの立ち上がりエッジとテスト信号TDの立ち下がり
エッジとの間にはさらに時間差DL2が生じている。すな
わち、参照信号DRefの立ち上がりエッジとテスト信号TD
の立ち下がりエッジとの間には、DL1+DL2の時間差が存
在している。このDL1+DL2の時間差は、レシーバ６から
出力される参照信号DRef1とテスト信号TD1の間にも現れ
る。しかし、遅延調整回路７がテスト信号TD1をDL1だけ
遅延させているため、参照信号DRef1Dの立ち上がりエッ
ジとテスト信号TD1Dの立ち下がりエッジとの間には時間
差DL2のみが現れる。
【００２７】オフセット調整回路１０は、この時間差DL
2を補正するように参照電圧Vref1を調整する。遅延調整
回路７が出力する参照信号DRef1Dとテスト信号TD1Dは、
位相比較器９にも入力される。位相比較器９は、参照信
号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下
がりエッジとの間の時間差の存在を検知すると、検知信
号PDOUT2としてパルスを出力する。オフセット調整回路
１０は、検知信号PDOUT2としてパルスが入力されると、
レシーバ６の参照電圧Vrefにオフセットを与えて調整す
る。
2を補正するように参照電圧Vref1を調整する。遅延調整
回路７が出力する参照信号DRef1Dとテスト信号TD1Dは、
位相比較器９にも入力される。位相比較器９は、参照信
号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下
がりエッジとの間の時間差の存在を検知すると、検知信
号PDOUT2としてパルスを出力する。オフセット調整回路
１０は、検知信号PDOUT2としてパルスが入力されると、
レシーバ６の参照電圧Vrefにオフセットを与えて調整す
る。
【００２８】図４は、オフセット調整回路１０によるレ
シーバ６のオフセット調整の原理を示す。通常の場合、
参照電圧Vrefは図４の点線で示される信号振幅の中央に
設定されている。そのため、図４の場合、レシーバ６が
信号の立ち上がりエッジと信号の立ち下がりエッジを受
信するとき、信号電圧が参照電圧Vrefに達するまでの時
間にTpdの時間差が生じる。信号電圧が参照電圧Vrefに
達するまでの時間は参照電圧Vrefを変化させることによ
り変化するから、参照電圧Vrefを調整することにより、
時間差Tpdを補正することが可能である。すなわち、参
照電圧Vrefにオフセットを与えて調整することにより、
レシーバ６が出力する参照信号DRef1の立ち上がりエッ
ジとテスト信号TD1の立ち下がりエッジの時間差を補正
することができる。
シーバ６のオフセット調整の原理を示す。通常の場合、
参照電圧Vrefは図４の点線で示される信号振幅の中央に
設定されている。そのため、図４の場合、レシーバ６が
信号の立ち上がりエッジと信号の立ち下がりエッジを受
信するとき、信号電圧が参照電圧Vrefに達するまでの時
間にTpdの時間差が生じる。信号電圧が参照電圧Vrefに
達するまでの時間は参照電圧Vrefを変化させることによ
り変化するから、参照電圧Vrefを調整することにより、
時間差Tpdを補正することが可能である。すなわち、参
照電圧Vrefにオフセットを与えて調整することにより、
レシーバ６が出力する参照信号DRef1の立ち上がりエッ
ジとテスト信号TD1の立ち下がりエッジの時間差を補正
することができる。
【００２９】図５は、オフセット調整回路１０の一例を
示す。シフトレジスタの値はある値にセットされ、シフ
トレジスタは入力される検知信号PDOUT2のパルスごとに
セットされた値をシフトする。シフトレジスタからの出
力により３つのスイッチのうちの１つがＯＮになり、用
意された電位（V1、V2、V3）のうちのいずれかが参照電
圧Vrefとして出力される。すなわち、検知信号PDOUT2に
従って参照電圧Vrefの電位を順々に切り換えることによ
り、参照電圧Vrefの調整を実現する。なお、オフセット
調整回路１０は図５の回路例に限られず、チャージポン
プ等によっても実現可能である。
示す。シフトレジスタの値はある値にセットされ、シフ
トレジスタは入力される検知信号PDOUT2のパルスごとに
セットされた値をシフトする。シフトレジスタからの出
力により３つのスイッチのうちの１つがＯＮになり、用
意された電位（V1、V2、V3）のうちのいずれかが参照電
圧Vrefとして出力される。すなわち、検知信号PDOUT2に
従って参照電圧Vrefの電位を順々に切り換えることによ
り、参照電圧Vrefの調整を実現する。なお、オフセット
調整回路１０は図５の回路例に限られず、チャージポン
プ等によっても実現可能である。
【００３０】以上の手順により、信号の立ち上がり時間
と立ち下がり時間との時間差を補正して、参照信号DRef
1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエ
ッジを一致させることができる。これにより、信号の立
ち上がり時間と立ち下がり時間との時間差による第２の
スキューを抑制することが可能となる。
と立ち下がり時間との時間差を補正して、参照信号DRef
1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエ
ッジを一致させることができる。これにより、信号の立
ち上がり時間と立ち下がり時間との時間差による第２の
スキューを抑制することが可能となる。
【００３１】なお、データ信号線におけるスキュー抑制
のための調整をする場合に、参照信号DRefを送信する信
号線としてテスト信号TDを送信するデータ信号線と別の
データ信号線を用いると、調整時の参照信号用の信号線
を設けることなくスキュー抑制のための調整をすること
が可能となる。さらに、調整時にドライバ５として駆動
能力の低いものを用いることにより、信号の立ち上がり
時間と立ち下がり時間との時間差を拡大することができ
る。例えば、ドライバ５がＣＭＯＳ回路である場合に
は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのサ
イズ比を同じにしながら、絶対値を小さくする。信号の
立ち上がり時間と立ち下がり時間との時間差を拡大する
ことにより、信号間の位相差の検知と調整を容易にする
ことが可能である。調整時にドライバ５として駆動能力
の低いものを用いた場合は、実動作時には本来用いるべ
き駆動能力の高いドライバを用いる。
のための調整をする場合に、参照信号DRefを送信する信
号線としてテスト信号TDを送信するデータ信号線と別の
データ信号線を用いると、調整時の参照信号用の信号線
を設けることなくスキュー抑制のための調整をすること
が可能となる。さらに、調整時にドライバ５として駆動
能力の低いものを用いることにより、信号の立ち上がり
時間と立ち下がり時間との時間差を拡大することができ
る。例えば、ドライバ５がＣＭＯＳ回路である場合に
は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのサ
イズ比を同じにしながら、絶対値を小さくする。信号の
立ち上がり時間と立ち下がり時間との時間差を拡大する
ことにより、信号間の位相差の検知と調整を容易にする
ことが可能である。調整時にドライバ５として駆動能力
の低いものを用いた場合は、実動作時には本来用いるべ
き駆動能力の高いドライバを用いる。
【００３２】（実施形態２）図６は、本発明の実施形態
２の信号伝送システム６００の構成を示す。信号伝送シ
ステム６００は、上述した信号伝送システム１００と同
様に、第１のスキューと第２のスキューの抑制のための
調整機能を備えている。信号伝送システム６００の構成
は、信号送信ブロック１がオフセット調整回路１０を備
えず、信号受信ブロック２がドライバ制御回路１１を備
えていること以外は、信号伝送システム１００の構成と
同様である。ドライバ制御回路１１は、入力された検知
信号PDOUT2に基づいてドライバ５の駆動能力を調整す
る。
２の信号伝送システム６００の構成を示す。信号伝送シ
ステム６００は、上述した信号伝送システム１００と同
様に、第１のスキューと第２のスキューの抑制のための
調整機能を備えている。信号伝送システム６００の構成
は、信号送信ブロック１がオフセット調整回路１０を備
えず、信号受信ブロック２がドライバ制御回路１１を備
えていること以外は、信号伝送システム１００の構成と
同様である。ドライバ制御回路１１は、入力された検知
信号PDOUT2に基づいてドライバ５の駆動能力を調整す
る。
【００３３】信号伝送システム６００がテスト信号TD1D
を遅延させて、第１のスキューを抑制する手順は実施形
態１と同様である。本実施形態においては、ドライバ制
御回路１１がドライバ５の駆動能力を調整することによ
り、信号の立ち上がり時間と立ち下がり時間との時間差
の補正を行う点で実施形態１と異なる。
を遅延させて、第１のスキューを抑制する手順は実施形
態１と同様である。本実施形態においては、ドライバ制
御回路１１がドライバ５の駆動能力を調整することによ
り、信号の立ち上がり時間と立ち下がり時間との時間差
の補正を行う点で実施形態１と異なる。
【００３４】図７は、信号伝送システム６００におい
て、参照信号DRefの立ち上がり時間とテスト信号TDの立
ち下がり時間が一致するように、ドライバ制御回路１１
がドライバ５の駆動能力を調整するまでの各信号のタイ
ミングチャートである。位相比較器９は、図７に示され
る参照信号DRef1Dの立ち上がりエッジとTD1Dの立ち下が
りエッジの時間差を検知すると、検知信号PDOUT2として
パルスを出力する。検知信号PDOUT2としてパルスが出力
されると、ドライバ制御回路１１はドライバ５に含まれ
るテスト信号TDを送信するためのドライバの駆動能力を
調整する。ドライバ制御回路１１がドライバ５の駆動能
力の調整をすることにより、テスト信号TDの傾きを調整
し、参照信号DRefの立ち上がり時間とテスト信号TDの立
ち下がり時間を一致させることができる。これにより、
参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの
立ち下がりエッジを一致させ、信号の立ち上がり時間と
立ち下がり時間の時間差による第２のスキューを抑制す
ることが可能となる。
て、参照信号DRefの立ち上がり時間とテスト信号TDの立
ち下がり時間が一致するように、ドライバ制御回路１１
がドライバ５の駆動能力を調整するまでの各信号のタイ
ミングチャートである。位相比較器９は、図７に示され
る参照信号DRef1Dの立ち上がりエッジとTD1Dの立ち下が
りエッジの時間差を検知すると、検知信号PDOUT2として
パルスを出力する。検知信号PDOUT2としてパルスが出力
されると、ドライバ制御回路１１はドライバ５に含まれ
るテスト信号TDを送信するためのドライバの駆動能力を
調整する。ドライバ制御回路１１がドライバ５の駆動能
力の調整をすることにより、テスト信号TDの傾きを調整
し、参照信号DRefの立ち上がり時間とテスト信号TDの立
ち下がり時間を一致させることができる。これにより、
参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの
立ち下がりエッジを一致させ、信号の立ち上がり時間と
立ち下がり時間の時間差による第２のスキューを抑制す
ることが可能となる。
【００３５】図８は、ドライバ制御回路１１の回路例を
示す。図８において、ドライバ制御回路１１は、シフト
レジスタ１１１とデコーダ１１２を備えている。シフト
レジスタ１１１の値はある値にセットされ、シフトレジ
スタ１１１は入力される検知信号PDOUT2のパルスごとに
セットされた値をシフトする。デコーダ１１２は、シフ
トレジスタ１１１の保持する値に応じて、ドライバ５の
トランジスタサイズを変更する。具体的には、デコーダ
１１２はその出力により、ドライバ５のＯＮとなるトラ
ンジスタの数を制御する。ＯＮとなるトランジスタの数
が多いほど、ドライバ５の駆動能力は大きくなる。な
お、ドライバ５の駆動能力の制御はトランジスタサイズ
の調整に限られず、ドライバ５の基板電位の調整によっ
ても実現することが可能である。
示す。図８において、ドライバ制御回路１１は、シフト
レジスタ１１１とデコーダ１１２を備えている。シフト
レジスタ１１１の値はある値にセットされ、シフトレジ
スタ１１１は入力される検知信号PDOUT2のパルスごとに
セットされた値をシフトする。デコーダ１１２は、シフ
トレジスタ１１１の保持する値に応じて、ドライバ５の
トランジスタサイズを変更する。具体的には、デコーダ
１１２はその出力により、ドライバ５のＯＮとなるトラ
ンジスタの数を制御する。ＯＮとなるトランジスタの数
が多いほど、ドライバ５の駆動能力は大きくなる。な
お、ドライバ５の駆動能力の制御はトランジスタサイズ
の調整に限られず、ドライバ５の基板電位の調整によっ
ても実現することが可能である。
【００３６】
【発明の効果】本発明の信号伝送システムおよび信号伝
送方法によれば、信号間の位相差を補正することにより
第１のスキューを抑制し、信号の立ち上がり時間と立ち
下がり時間との時間差を補正することにより第２のスキ
ューを抑制することができる。その結果、高速なデータ
転送をする場合であってもクロック信号とデータ信号と
の間のスキューを抑制し、正確なデータ転送をすること
が可能となる。
送方法によれば、信号間の位相差を補正することにより
第１のスキューを抑制し、信号の立ち上がり時間と立ち
下がり時間との時間差を補正することにより第２のスキ
ューを抑制することができる。その結果、高速なデータ
転送をする場合であってもクロック信号とデータ信号と
の間のスキューを抑制し、正確なデータ転送をすること
が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１の信号伝送システムの構成
を示す図である。
を示す図である。
【図２】本発明の実施形態１の信号伝送システムにおい
て、遅延調整回路によりテスト信号の位相が調整される
までの各信号のタイミングチャートである。
て、遅延調整回路によりテスト信号の位相が調整される
までの各信号のタイミングチャートである。
【図３】本発明の実施形態１の信号伝送システムにおい
て、オフセット調整回路により参照電圧が調整されるま
での各信号のタイミングチャートである。
て、オフセット調整回路により参照電圧が調整されるま
での各信号のタイミングチャートである。
【図４】本発明の実施形態１の信号伝送システムにおけ
る、オフセット調整回路によるレシーバのオフセット調
整の原理を示す図である。
る、オフセット調整回路によるレシーバのオフセット調
整の原理を示す図である。
【図５】本発明の実施形態１の信号伝送システムが備え
るオフセット調整回路の一例を示す図である。
るオフセット調整回路の一例を示す図である。
【図６】本発明の実施形態２の信号伝送システムの構成
を示す図である。
を示す図である。
【図７】本発明の実施形態２の信号伝送システムにおい
て、ドライバ制御回路がドライバの駆動能力を調整する
までの各信号のタイミングチャートである。
て、ドライバ制御回路がドライバの駆動能力を調整する
までの各信号のタイミングチャートである。
【図８】本発明の実施形態２の信号伝送システムが備え
るドライバ制御回路の一例を示す図である。
るドライバ制御回路の一例を示す図である。
【図９】チップ間のデータ転送をする場合に、信号の立
ち上がり時間と立ち下がり時間の時間差によるスキュー
が発生する様子を示す図である。
ち上がり時間と立ち下がり時間の時間差によるスキュー
が発生する様子を示す図である。
１ 信号送信ブロック ２ 信号受信ブロック ３ スキュー抑制回路 ４ 信号発生回路 ５ ドライバ ６ レシーバ ７ 遅延調整回路 ８、９ 位相比較器 １０ オフセット調整回路 １１ ドライバ制御回路 １００、６００ 信号伝送システム １１１ シフトレジスタ １１２ デコーダ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B018 GA04 HA32 HA33 LA10 5J001 AA11 BB14 DD04 5K047 AA08 KK02 KK11 MM02 MM11 MM36 MM46 MM60 MM63
Claims (7)
- 【請求項１】 第１の信号と第２の信号とを送信する信
号送信回路と、 前記信号送信回路により送信された前記第１の信号と前
記第２の信号とを受信する信号受信回路と、 前記信号受信回路により受信された前記第１の信号と前
記第２の信号の位相差を検知する位相差検知回路と、 前記位相差を補正する位相差補正回路と、 前記受信された第１の信号の立ち上がり時間と前記受信
された第２の信号の立ち下がり時間との時間差を検知す
る時間差検知回路と、 前記時間差を補正する時間差補正回路と、 を備えた信号伝送システム。 - 【請求項２】 前記信号送信回路は前記信号を駆動す
る、駆動能力の異なる複数のドライバ回路を備え、前記
位相差と前記時間差を補正する期間には、前記位相差と
前記時間差を補正しない期間に使用する前記ドライバ回
路の駆動能力に比べて駆動能力の小さい前記ドライバ回
路を使用する、請求項１に記載の信号伝送システム。 - 【請求項３】 前記信号受信回路は参照電圧に基づいて
前記信号の状態を判別し、 前記時間差補正回路は、前記参照電圧を調整することに
より前記時間差を補正する、請求項１に記載の信号伝送
システム。 - 【請求項４】 前記信号送信回路は信号を駆動するドラ
イバ回路を備え、 前記時間差補正回路は、前記ドライバ回路の駆動能力を
調整することにより前記時間差を補正する、請求項１に
記載の信号伝送システム。 - 【請求項５】 前記信号送信回路は信号を駆動するドラ
イバ回路を備え、 前記時間差補正回路は、前記ドライバ回路の基板電圧を
調整することにより前記時間差を補正する、請求項１に
記載の信号伝送システム。 - 【請求項６】 第１の信号と第２の信号とを送信するス
テップと、 送信された前記第１の信号と前記第２の信号とを受信す
るステップと、 受信された前記第１の信号と前記第２の信号の位相差を
調整するステップと、 前記受信された第１の信号の立ち上がり時間と前記受信
された第２の信号の立ち下がり時間との時間差を調整す
るステップと、 を包含する信号伝送方法。 - 【請求項７】 前記送信するステップは、 前記第１の信号と、前記第１の信号と同一内容の前記第
２の信号とを送信するステップと、 前記第１の信号と、前記第１の信号を反転した内容の前
記第２の信号とを送信するステップと、 を包含し、 前記位相差を調整するステップは、 前記位相差を検知するステップと、 前記位相差を補正するステップと、 を包含し、 前記時間差を調整するステップは、 前記時間差を検知するステップと、 前記時間差を補正するステップと、 を包含する、請求項６に記載の信号伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18304698A JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18304698A JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022677A true JP2000022677A (ja) | 2000-01-21 |
| JP3562964B2 JP3562964B2 (ja) | 2004-09-08 |
Family
ID=16128805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18304698A Expired - Fee Related JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3562964B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000354072A (ja) * | 1999-04-23 | 2000-12-19 | Daimlerchrysler Ag | ２線式線路上の干渉性縦電圧を低減する低減回路を備える回路装置 |
| KR100486261B1 (ko) * | 2002-09-16 | 2005-05-03 | 삼성전자주식회사 | 스큐가 없는 듀얼 레일 버스 드라이버 |
| US6967455B2 (en) | 2001-03-09 | 2005-11-22 | Japan Science And Technology Agency | Robot audiovisual system |
| JP2012104927A (ja) * | 2010-11-08 | 2012-05-31 | Fuji Xerox Co Ltd | 信号伝送回路、スキュー補正方法及び画像読取装置 |
| US9467152B2 (en) | 2014-07-09 | 2016-10-11 | Socionext Inc. | Output circuit |
-
1998
- 1998-06-29 JP JP18304698A patent/JP3562964B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000354072A (ja) * | 1999-04-23 | 2000-12-19 | Daimlerchrysler Ag | ２線式線路上の干渉性縦電圧を低減する低減回路を備える回路装置 |
| US6967455B2 (en) | 2001-03-09 | 2005-11-22 | Japan Science And Technology Agency | Robot audiovisual system |
| KR100486261B1 (ko) * | 2002-09-16 | 2005-05-03 | 삼성전자주식회사 | 스큐가 없는 듀얼 레일 버스 드라이버 |
| JP2012104927A (ja) * | 2010-11-08 | 2012-05-31 | Fuji Xerox Co Ltd | 信号伝送回路、スキュー補正方法及び画像読取装置 |
| US9467152B2 (en) | 2014-07-09 | 2016-10-11 | Socionext Inc. | Output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3562964B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633324B2 (en) | Data output strobe signal generating circuit and semiconductor memory apparatus having the same | |
| US7733143B2 (en) | Duty cycle correction circuit for high-speed clock signals | |
| KR101405702B1 (ko) | 다중 위상 클록 발생 장치 및 방법 | |
| US7249290B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
| US6294937B1 (en) | Method and apparatus for self correcting parallel I/O circuitry | |
| US6525581B1 (en) | Duty correction circuit and a method of correcting a duty | |
| US7368966B2 (en) | Clock generator and clock duty cycle correction method | |
| US6900681B2 (en) | Phase interpolator and receiver for adjusting clock phases into data phases | |
| JP2981860B2 (ja) | 位相遅延補正装置 | |
| US10686435B2 (en) | Asymmetric pulse width comparator circuit and clock phase correction circuit including the same | |
| TW200307397A (en) | Digital DLL apparatus for correcting duty cycle and method thereof | |
| US6680635B2 (en) | Apparatus and method for generating output clock signal having controlled timing | |
| US7112989B2 (en) | Transmission signal correction circuit | |
| US11658645B2 (en) | Duty correction device and method, and semiconductor apparatus using the same | |
| US20030156674A1 (en) | Phase-locked loop (PLL) circuit for selectively correcting clock skew in different modes | |
| CN113315510A (zh) | 时钟生成电路和使用时钟生成电路的半导体装置 | |
| JP2003318705A (ja) | クロック復元回路 | |
| JP3562964B2 (ja) | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 | |
| US9859884B2 (en) | Semiconductor apparatus | |
| KR100377283B1 (ko) | 스큐 억제 조정 기능을 갖는 입력 버퍼 | |
| US10554211B2 (en) | Data receiver circuit | |
| CN111159081B (zh) | 信号接收电路及使用其的半导体装置和半导体系统 | |
| US11423963B2 (en) | Integrated circuit and memory | |
| JP7169781B2 (ja) | 信号処理装置および方法 | |
| US7656203B2 (en) | Receiving circuit and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040601 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |