JP5043869B2 - 非対称な遅延を補正する方法およびシステム - Google Patents
非対称な遅延を補正する方法およびシステム Download PDFInfo
- Publication number
- JP5043869B2 JP5043869B2 JP2008557706A JP2008557706A JP5043869B2 JP 5043869 B2 JP5043869 B2 JP 5043869B2 JP 2008557706 A JP2008557706 A JP 2008557706A JP 2008557706 A JP2008557706 A JP 2008557706A JP 5043869 B2 JP5043869 B2 JP 5043869B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- asymmetric
- data transmission
- asymmetric delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/40—Support for services or applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
Claims (20)
- データ伝送システムのネットワーク構造(24〜34)を介して、前記データ伝送システムの送信加入者(14)と受信加入者(36)との間で、信号(10)に符号化されたデータを伝送する方法であって、信号(10)に符号化された前記データが、定義された構造のデータフレームでビットごとに直列伝送され、信号に符号化された前記データの各ビットが、前記受信加入者(36)においてサンプリングされ、前記信号(10)が、前記ネットワーク構造(24〜34)を介した伝送に基づいて非対称に遅延し、
前記ネットワーク構造(24〜34)の少なくとも1つの箇所で、前記信号(10)の非対称な遅延が検出され、前記受信加入者(36)が信号(10)に符号された前記データのビットをサンプリングする前に、非対称な遅延が少なくとも部分的に補正され、
検出された非対称な遅延を用いて適切な遅延値(τ)が求められ、前記送信加入者(14)における伝送される信号(10)の符号化の後に、および、前記受信加入者(36)における信号(10)の復号化の前に、前記ネットワーク構造(24〜34)の任意の箇所に配置されたプログラム可能な遅延ユニット(52)に求められた遅延値(τ)が供給され、前記非対称な遅延を少なくとも部分的に補正するために、前記遅延ユニット(52)によって、前記ネットワーク構造(24〜34)を介する伝送に基づき比較的大きく遅延していない信号エッジが、前記求められた遅延値(τ)の分だけ遅らされる、前記方法において、
前記遅延値(τ)を求める際に、さらなる別の伝送路での予期される非対称な遅延が考慮されることを特徴とする、方法。 - 前記予期される非対称な遅延が評価されることを特徴とする、請求項1に記載の方法。
- 前記予期される非対称な遅延が、本方法により求められたことを特徴とする、請求項1に記載の方法。
- 前記予期される非対称な遅延の評価のために、予測される遅延が、アクティブ・スター(30)および接続線(34)により評価されることを特徴とする、請求項2に記載の方法。
- 前記信号(10)の非対称な遅延が、データ伝送前の段階で検出され、データ伝送の間に補正されることを特徴とする、請求項1に記載の方法。
- 前記信号(10)の非対称な遅延が、工場渡しで検出され、格納され、補正のために再度呼び出されることを特徴とする、請求項5に記載の方法。
- 前記信号(10)の非対称な遅延が、作動準備が完了したデータ伝送システムによって検出され、格納され、補正のために再度読み出されることを特徴とする、請求項5に記載の方法。
- 非対称な遅延が評価される、またはモデル化される、または測定されることを特徴とする、請求項6または請求項7に記載の方法。
- 前記信号(10)の非対称な遅延が、データ伝送の間に検出され、補正されることを特徴とする、請求項1に記載の方法。
- 前記信号(10)の非対称な遅延の検出および補正が、可能な限り互いに近い時間に、特に直接的に相前後連続して実行されることを特徴とする、請求項9に記載の方法。
- 非対称な遅延が評価される、またはモデル化される、または測定されることを特徴とする、請求項9または請求項10に記載の方法。
- 前記データ伝送システムで使用される伝送プロトコルで規定されている、立ち上がりエッジから立ち下がりエッジへの、または立ち下がりエッジから立ち上がりエッジへの前記信号(10)の偏移の間隔を利用して、非対称な遅延が測定されることを特徴とする、請求項9または請求項10に記載の方法。
- データフレームの、フレーム・スタート・シーケンス(FSS)の立ち上がりエッジ(70)とバイト・スタート・シーケンス(BSS)の立ち下がりエッジ(71)との間の間隔(72)が測定されることを特徴とする、請求項12に記載の方法。
- 前記遅延値(τ)が、確定された非対称な遅延を用いる組み合わせ解析、または計算アルゴリズムによって求められることを特徴とする、請求項1に記載の方法。
- 前記ネットワーク構造(24〜34)を介する伝送に基づき比較的大きく遅延していない信号エッジが、少なくとも1nsの精度で、特に0.5nsまたは0.1nsの精度で遅らされることを特徴とする、請求項1〜請求項14のいずれかに記載の方法。
- データ伝送システムのネットワーク構造(24〜34)内に配置された装置(50)であって、前記データ伝送システムが、複数の加入者(14、36)と、前記加入者(14、36)の間に形成されたネットワーク構造(24〜34)と、前記ネットワーク構造(24〜34)を介して、送信加入者(14)と受信加入者(36)との間で、定義された構造のデータフレームにおいて信号(10)に符号化されたデータをビットごとに直列伝送する手段とを有しており、前記ネットワーク構造(24〜34)を介したデータ伝送が、前記信号(10)の非対称な遅延をもたらし、前記データ伝送システムの前記受信加入者(36)において、信号(10)に符号化された前記データの各ビットをサンプリングするための手段(60)が配置されている、前記装置(50)において:
前記装置(50)は、前記信号(10)の前記非対称な遅延を検出し、前記検出された非対称な遅延を用いて適切な遅延値(τ)を求め、前記遅延値(τ)を求める際に、更なる別の伝送路での予期される非対称な遅延を考慮する手段と、前記非対称な遅延を少なくとも部分的に補正するために、前記ネットワーク構造(24〜34)を介する伝送に基づき比較的大きく遅延していない信号エッジを前記求められた遅延値(τ)の分だけ遅らせるプログラム可能な遅延ユニット(52)と、を有することを特徴とする、装置(50)。 - 前記装置(50)は、前記データ伝送システムの加入者(36)内に配置されることを特徴とする、請求項16に記載の装置(50)。
- 前記装置(50)は、データ伝送システムの受信加入者(36)の通信制御部(38)内に配置されることを特徴とする、請求項17に記載の装置(50)。
- 前記装置(50)は、前記受信加入者(36)の送受信ユニット(46)内に配置されることを特徴とする、請求項17に記載の装置(50)。
- 前記装置(50)は、前記データ伝送システムのアクティブ・スター(26、30;30’)内に配置されることを特徴とする、請求項16に記載の装置(50)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006011059.5 | 2006-03-08 | ||
DE102006011059A DE102006011059A1 (de) | 2006-03-08 | 2006-03-08 | Verfahren und System zum Übertragen von in einem Signal codierten Daten |
PCT/EP2007/051264 WO2007101767A1 (de) | 2006-03-08 | 2007-02-09 | Verfahren und system zur kompensation asymmetrischer verzögerungen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009529270A JP2009529270A (ja) | 2009-08-13 |
JP5043869B2 true JP5043869B2 (ja) | 2012-10-10 |
Family
ID=38002221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008557706A Expired - Fee Related JP5043869B2 (ja) | 2006-03-08 | 2007-02-09 | 非対称な遅延を補正する方法およびシステム |
Country Status (8)
Country | Link |
---|---|
US (1) | US8331390B2 (ja) |
EP (1) | EP1994700B1 (ja) |
JP (1) | JP5043869B2 (ja) |
KR (1) | KR101037273B1 (ja) |
CN (1) | CN101395876A (ja) |
DE (1) | DE102006011059A1 (ja) |
RU (1) | RU2008139558A (ja) |
WO (1) | WO2007101767A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006011059A1 (de) | 2006-03-08 | 2007-09-13 | Robert Bosch Gmbh | Verfahren und System zum Übertragen von in einem Signal codierten Daten |
DE102008057629B4 (de) | 2008-11-10 | 2021-09-09 | Robert Bosch Gmbh | Hochfrequenzdifferenzverstärker und Transceiverschaltung |
DE102008057619B4 (de) * | 2008-11-10 | 2021-08-26 | Robert Bosch Gmbh | Schaltungsanordnung zum Verstärken eines Digitalsignals und Transceiverschaltung für ein Bussystem |
DE102009001397A1 (de) * | 2009-03-09 | 2010-09-16 | Robert Bosch Gmbh | Verfahren sowie Vorrichtung zur Diagnose eines Kommunikationssystems hinsichtlich asymmetrischer Verzögerung |
US8654797B2 (en) * | 2009-04-08 | 2014-02-18 | Toyota Jidosha Kabushiki Kaisha | Data relay device and data relay method used in the device |
JP5907499B2 (ja) * | 2011-05-11 | 2016-04-26 | 矢崎総業株式会社 | 中継装置およびコネクタ |
DE102012200997A1 (de) * | 2011-08-29 | 2013-02-28 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Prüfung der korrekten Funktion einer seriellen Datenübertragung |
EP2573631B1 (en) * | 2011-09-23 | 2015-10-21 | Honeywell spol s.r.o. | Controller that estimates delayed manipulated variables |
KR101272610B1 (ko) | 2011-11-11 | 2013-06-07 | 재단법인대구경북과학기술원 | 타임 트리거 통신 네트워크를 사용하는 제어 시스템에서의 네트워크 전송 지연 최소화 장치 및 방법 |
US8762611B2 (en) * | 2012-02-15 | 2014-06-24 | Infineon Technologies Ag | System comprising a bus, and method to transmit data over a bus system |
EP2677692B1 (en) * | 2012-06-18 | 2019-07-24 | Renesas Electronics Europe Limited | Communication controller |
JP5700091B2 (ja) | 2012-12-19 | 2015-04-15 | 横河電機株式会社 | マンチェスターコード受信回路 |
DE102013218075A1 (de) * | 2013-07-04 | 2015-01-08 | Robert Bosch Gmbh | Vorrichtung und Messverfahren zur Ermittlung der internen Verzögerungszeit einer CAN-Busanschlusseinheit |
US9813175B2 (en) | 2013-08-22 | 2017-11-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for detecting timing references affected by a change in path delay asymmetry between nodes in a communication network |
CN106911324A (zh) * | 2015-12-23 | 2017-06-30 | 华大半导体有限公司 | 一种高频标签的ppm解码方法 |
US20190158127A1 (en) * | 2017-11-23 | 2019-05-23 | M31 Technology Corporation | Encoding and decoding architecture for high-speed data communication system and related physical layer circuit, transmitter and receiver and communication system thereof |
US20230060218A1 (en) * | 2020-02-11 | 2023-03-02 | Ciphersip Systems Ltd. | High bandwidth can-derivative communication |
DE102021207188A1 (de) * | 2021-07-08 | 2023-01-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Empfangsmodul und Verfahren zum Empfangen von differentiellen Signalen in einem seriellen Bussystem |
CN115987438A (zh) * | 2022-12-19 | 2023-04-18 | 电子科技大学 | 一种预测非对称时延的ptp精确时间同步方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4168469A (en) * | 1977-10-04 | 1979-09-18 | Ncr Corporation | Digital data communication adapter |
EP0309849A1 (de) * | 1987-09-28 | 1989-04-05 | Siemens Aktiengesellschaft | Anordnung zur Entzerrung der Impulsbreiten eines Digitalsignals |
GB9009739D0 (en) * | 1990-05-01 | 1990-06-20 | Disys Inc | Transponder system |
JP3106011B2 (ja) * | 1992-06-16 | 2000-11-06 | 株式会社リコー | 2値化パルス生成方法及びその装置 |
JPH0612790A (ja) * | 1992-06-26 | 1994-01-21 | Matsushita Electric Ind Co Ltd | データ検出装置 |
EP0668591B1 (en) * | 1994-02-18 | 1999-10-20 | STMicroelectronics S.r.l. | Read timing method and circuit for nonvolatile memories |
US5631591A (en) * | 1995-05-30 | 1997-05-20 | National Semiconductor Corporation | Method and apparatus for synchronizing timing signals of two integrated circuit chips |
US6118829A (en) * | 1997-10-01 | 2000-09-12 | Integration Associates, Inc. | Apparatus and method for automatic mode selection in a communications receiver |
JPH11122229A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | リタイミング回路およびリタイミング方法 |
JP2004514330A (ja) * | 2000-11-13 | 2004-05-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 非対称過渡信号の検出及び補正 |
US6586964B1 (en) * | 2001-12-10 | 2003-07-01 | Xilinx, Inc. | Differential termination with calibration for differential signaling |
EP1335520B1 (en) | 2002-02-11 | 2018-05-30 | Semiconductor Components Industries, LLC | Multiplex bus system with duty cycle correction |
US7231538B2 (en) * | 2003-11-06 | 2007-06-12 | Mentor Graphics (Holdings) Ltd. | Synchronized communication between integrated circuit chips |
DE102005060903A1 (de) | 2005-04-27 | 2006-11-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Dekodieren eines Signals |
DE102005037263A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Decodieren eines Signals |
DE102006011059A1 (de) | 2006-03-08 | 2007-09-13 | Robert Bosch Gmbh | Verfahren und System zum Übertragen von in einem Signal codierten Daten |
-
2006
- 2006-03-08 DE DE102006011059A patent/DE102006011059A1/de not_active Withdrawn
-
2007
- 2007-02-09 EP EP07704480A patent/EP1994700B1/de not_active Not-in-force
- 2007-02-09 CN CNA2007800079702A patent/CN101395876A/zh active Pending
- 2007-02-09 KR KR1020087021751A patent/KR101037273B1/ko not_active IP Right Cessation
- 2007-02-09 JP JP2008557706A patent/JP5043869B2/ja not_active Expired - Fee Related
- 2007-02-09 US US12/281,880 patent/US8331390B2/en not_active Expired - Fee Related
- 2007-02-09 WO PCT/EP2007/051264 patent/WO2007101767A1/de active Application Filing
- 2007-02-09 RU RU2008139558/09A patent/RU2008139558A/ru not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
RU2008139558A (ru) | 2010-04-20 |
EP1994700A1 (de) | 2008-11-26 |
US20100008456A1 (en) | 2010-01-14 |
KR20080100444A (ko) | 2008-11-18 |
JP2009529270A (ja) | 2009-08-13 |
KR101037273B1 (ko) | 2011-05-26 |
CN101395876A (zh) | 2009-03-25 |
US8331390B2 (en) | 2012-12-11 |
DE102006011059A1 (de) | 2007-09-13 |
WO2007101767A1 (de) | 2007-09-13 |
EP1994700B1 (de) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043869B2 (ja) | 非対称な遅延を補正する方法およびシステム | |
JP4873663B2 (ja) | 信号を復号するための方法と装置 | |
JP4740318B2 (ja) | 信号の復号化方法及び装置 | |
US10084617B2 (en) | User station for a bus system and method for improving the transmission quality in a bus system | |
TWI566546B (zh) | 用於檢查串聯式資料傳輸的修正過之功能的方法與裝置 | |
US11038508B2 (en) | Controller area network (CAN), CAN device and method therefor | |
JP2009529289A (ja) | 高速双方向信号伝送の非対称制御 | |
JP6204587B2 (ja) | Canバス接続ユニットの内部遅延時間を定めるための装置、および測定方法 | |
US20110026572A1 (en) | Baud rate error detection circuit and baud rate error detection method | |
US7358771B1 (en) | System including a single ended switching topology for high-speed bidirectional signaling | |
US9323605B2 (en) | Measured value transmitting device | |
US11755524B2 (en) | Controller area network apparatus | |
JP6834721B2 (ja) | 通信装置 | |
US11444802B2 (en) | Field bus system with a switchable slew rate | |
WO2019234414A1 (en) | A serial communication system | |
CN113342728A (zh) | 可去时钟线高速并行总线同步逻辑设计 | |
WO2008118714A2 (en) | Circuits, methods and systems for loss-of-signal detection and equalization | |
JP7120156B2 (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |