JP3106011B2

JP3106011B2 - ２値化パルス生成方法及びその装置

Info

Publication number: JP3106011B2
Application number: JP04218892A
Authority: JP
Inventors: 育夫青木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-06-16
Filing date: 1992-08-18
Publication date: 2000-11-06
Anticipated expiration: 2015-11-06
Also published as: JPH0668601A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスクドライブ装
置や光磁気ディスクドライブ装置の信号再生時に利用さ
れる２値化パルス生成方法及びその装置に関する。

【０００２】

【従来の技術】光ディスクドライブ装置や光磁気ディス
クドライブ装置において、高密度記録に適した記録方式
としてマークエッジ記録方式がある。これは、図１５に
示すように、１つのマークに２変調ビットを記録するこ
とにより記録密度を向上させる記録方式であり、記録デ
ータ（ａ）のパターンとしては、変調コードをＮＲＺＩ
（Ｎon Ｒeturn to Ｚero Ｉnverse）コードデータ
（ｂ）に変換して情報記録媒体（以下、ディスクと呼
ぶ）に記録する。また、データ再生時には、ディスクか
ら得られる再生信号（ｄ）のＮＲＺＩコードデータ
（ｂ）の立上り及び立下りエッジに相当する２つのエッ
ジ位置を検出することにより再生信号（ｄ）の２値化を
行い、２値化パルス（ｅ）を生成している。

【０００３】このような２値化方式の第一の従来例を図
１６及び図１７に示す。なお、図１６中に示す信号
（ｄ），（ｅ）は、図１７（ｄ），（ｅ）の各信号に相
当するものとする。この場合、図１６に示す２値化回路
１を用い、ディスクから得られる再生信号（ｄ）のレベ
ルと、予め設定された閾値Ｔｈとをコンパレータ（Ｃ
Ｐ）２で比較し、このコンパレータ２の出力信号からエ
ッジパルス検出器（ＥＤ）３によってＮＲＺＩコードデ
ータ（ａ）の立上り及び立下りエッジに相当する２つの
エッジ位置を検出することにより、２値化パルス（ｅ）
を生成するようにしている。

【０００４】また、その第二の従来例を図１８に示す。
これは、同図に示す２値化回路４を用い、ディスクから
得られる再生信号を２階微分回路５で２階微分し、その
出力信号のレベルをコンパレータ（ＣＰ）６でグランド
レベルと比較することにより、ＮＲＺＩコードデータの
立上り及び立下りエッジに相当する２つのエッジ位置を
検出し、２値化パルスを生成するようにしたものであ
る。

【０００５】さらに、その第三の従来例として、特開平
２−１３７１２８号公報に開示された再生信号処理装置
なるものがある。これは、ディスクからの再生信号を２
階微分し、この２階微分された信号のゼロクロスを２値
化回路のゼロクロスコンパレータにより検出して２値化
を行うようにしたものである。

【０００６】

【発明が解決しようとする課題】しかしながら、マーク
エッジ記録方式によりディスクにデータを記録すると、
ディスクの熱伝導などによる影響で、図１９（ｂ）に示
すように、実際のライトパルス（記録パルス）とは異な
った長さの記録マークとなり、しかも、記録マーク形状
に不整が生じる。この現象は、光磁気ディスクのような
熱伝導率が高い情報記録媒体ほど顕著となり、その結
果、従来の２値化方式では、ＮＲＺＩコードデータの立
上り、立下りエッジに相当する２つのエッジ位置の検出
が正しく行えず、データ再生エラーが発生する。ここ
で、例えば、図１７（ｂ）に示すように、全てのライト
パルスを故意に短くしてデータを記録するというライト
パルス前補正を行うことで、記録マークの長さをある程
度は制御でき、理想のマーク長に近づけられるが、マー
ク形状の不整を抑えることは極めて困難である。

【０００７】具体的には、図１７の図示例によると、記
録マーク（ｃ）の前縁に形状の不整が生じているため、
本来の位置Ｐ₀ より後方位置Ｐ₁ にエッジ位置を検出
し、エッジ位置の検出ずれＰａが生じている。この場
合、特に記録マーク（ｃ）の前縁はＬＤ（半導体レー
ザ）光の照射が開始されて間もなくのため、ディスクの
記録層への熱伝導が遅く、記録マーク形状に不整が生じ
る結果となり、データ再生エラーが発生することにな
る。

【０００８】また、使用するディスクの種類や特性の違
い、さらには、ドライブ装置内の温度変化に対して、記
録マーク形状の不整の発生の仕方が異なるため、これら
の要因により、ＮＲＺＩコードデータの立上り及び立下
りエッジに相当する２つのエッジ位置の検出ずれが一層
大きくなってしまう。

【０００９】

【課題を解決するための手段】請求項１記載の発明で
は、ＮＲＺＩコードデータが記録マークとして記録され
た情報記録媒体の再生信号から２値化手段により前記Ｎ
ＲＺＩコードデータの立上り及び立下りエッジに相当す
る２つのエッジ位置を検出して２値化パルスを生成する
２値化パルス生成装置において、前記２値化手段により
生成された前記２値化パルスを遅延させる複数の異なる
遅延量に設定されたタップを有する遅延手段と、制御手
段の指令にしたがって前記遅延手段の前記各タップの中
から１つの遅延量のタップを選択する選択手段と、この
選択手段により選択された前記タップの遅延量で前記２
値化パルスを遅延した遅延パルスと前記２値化パルスと
の論理和を算出する論理和演算手段とを備え、この論理
和演算手段の演算結果となる出力パルスを前記情報記録
媒体に記録された前記ＮＲＺＩコードデータの再生パル
スとする２値化パルス補正手段を設けた。

【００１０】請求項２記載の発明では、請求項１記載の
発明において、情報記録媒体の種類や特性の違いに応じ
て遅延量の最適設定値を予め前記情報記録媒体の指定領
域に記憶させ、この指定領域に記憶された遅延量の最適
設定値にしたがって選択手段により遅延手段の最適な遅
延量のタップを選択させる制御手段とした。

【００１１】請求項３記載の発明では、請求項１記載の
発明において、選択手段による遅延手段の最適な遅延量
のタップの選択をドライブ装置の電源立上げ時又はアイ
ドル状態時に実行させる制御手段とした。

【００１２】請求項４記載の発明では、請求項１記載の
発明において、ドライブ装置内に温度検知手段を配設
し、前記ドライブ装置内の温度に対する遅延量の最適設
定値を予め前記ドライブ装置内のメモリ領域又は情報記
録媒体の指定領域に記憶させ、前記温度検知手段の出力
データに対する前記メモリ領域又は前記指定領域に記憶
された遅延量の最適設定値にしたがって選択手段により
遅延手段の最適な遅延量のタップを選択させる制御手段
とした。

【００１３】請求項５記載の発明では、請求項１記載の
発明において、ドライブ装置内に温度検知手段を配設
し、前記ドライブ装置内の温度に対する遅延量の最適設
定値を予め前記ドライブ装置内のメモリ領域又は情報記
録媒体の指定領域に記憶させるとともに、前記情報記録
媒体の種類や特性の違いに応じて遅延量の最適設定値を
予め前記情報記録媒体の指定領域に記憶させ、前記温度
検知手段の出力データに対する前記メモリ領域又は前記
指定領域に記憶された遅延量の最適設定値と、前記情報
記録媒体の種類や特性の違いに応じて前記指定領域に記
憶された遅延量の最適設定値とにしたがって選択手段に
より遅延手段の最適な遅延量のタップを選択させる制御
手段とした。

【００１４】請求項６記載の発明では、ＮＲＺＩコード
データが記録マークとして記録された情報記録媒体から
の再生信号をコンパレータにより２値化用スライスレベ
ル近傍の２値化基準電圧レベルと比較して２値化基準パ
ルスを生成し、この２値化基準パルスを遅延手段により
所定時間だけ遅延させて遅延パルスを生成し、この遅延
パルスをフィードバックして前記２値化基準電圧レベル
に重畳させることにより２値化用スライスパルスを生成
し、この２値化用スライスパルスと前記再生信号とを前
記コンパレータで比較することにより２値化パルスを生
成するようにした。

【００１５】請求項７記載の発明では、ＮＲＺＩコード
データが記録マークとして記録された情報記録媒体から
の再生信号が一方の入力端に入力されるとともに他方の
入力端に前記再生信号の２値化用スライスレベル近傍の
２値化基準電圧が第１抵抗器を介して印加されたコンパ
レータを設け、このコンパレータの出力端に接続されて
その出力パルスを前記ＮＲＺＩコードデータの立上り・
立下り区間の最短周期内に設定された遅延量で遅延する
遅延手段を設け、この遅延手段の出力端を前記コンパレ
ータの他方の入力端にフィードバック接続する第２抵抗
器を設けた。

【００１６】請求項８記載の発明では、ＮＲＺＩコード
データが記録マークとして記録された情報記録媒体から
の再生信号が一方の入力端に入力されるとともに他方の
入力端に前記再生信号の２値化用スライスレベル近傍の
２値化基準電圧が第１抵抗器を介して印加されたコンパ
レータを設け、このコンパレータの出力端に接続されて
その出力パルスを前記ＮＲＺＩコードデータの立上り・
立下り区間の最短周期内に設定された所定の遅延量で遅
延する遅延手段を設け、この遅延手段の出力端を前記コ
ンパレータの他方の入力端にフィードバック接続する抵
抗値の可変自在な第２抵抗器を設け、制御手段の指令に
したがって前記第２抵抗器を所定の抵抗値に可変設定す
る抵抗値設定手段を設けた。

【００１７】請求項９記載の発明では、請求項８記載の
発明において、異なる抵抗値の複数の抵抗器を有する第
２抵抗器とし、制御手段の指令にしたがって前記第２抵
抗器の各抵抗器の中から１つの抵抗値の抵抗器を選択設
定する抵抗値設定手段とした。

【００１８】請求項１０記載の発明では、請求項７，８
又は９記載の発明において、遅延手段と第２抵抗器との
間に所定の基準電圧値にプルアップされたオープンコレ
クタ型のバッファを設けた。

【００１９】請求項１１記載の発明では、請求項７，８
又は９記載の発明において、遅延手段の出力レベルに応
じて所定の基準電圧値を第２抵抗器を介してコンパレー
タの他方の入力端にフィードバックするアナログスイッ
チを設けた。

【００２０】請求項１２記載の発明では、請求項８又は
９記載の発明において、情報記録媒体の種類や特性の違
いに応じて第２抵抗器の最適抵抗値を予め前記情報記録
媒体の指定領域に記憶させ、この指定領域に記憶された
最適抵抗値にしたがって抵抗値設定手段により前記第２
抵抗器の最適な抵抗値を設定させる制御手段とした。

【００２１】請求項１３記載の発明では、請求項８又は
９記載の発明において、抵抗値設定手段による第２抵抗
器の最適な抵抗値の設定をドライブ装置の電源立上げ時
又はアイドル状態時に実行させる制御手段とした。

【００２２】

【作用】請求項１記載の発明においては、遅延手段の複
数の異なる遅延量に設定されたタップの中から、記録マ
ーク形状の不整によるエッジ位置の検出ずれに相当する
時間分の遅延量のタップを制御手段の指令にしたがって
選択手段によって選択させることにより、様々な記録マ
ーク形状の不整に適応してエッジ位置の検出ずれの補正
を行い得るものとなる。

【００２３】請求項２記載の発明においては、予め情報
記録媒体の指定領域に記憶されている情報記録媒体の種
類や特性の違いに対応する遅延量の最適設定値にしたが
って遅延手段の最適な遅延量のタップを選択手段により
選択させるように制御手段で制御することにより、あら
ゆる種類の情報記録媒体に適応して記録マーク形状の不
整によるエッジ位置の検出ずれの補正を行い得るものと
なる。

【００２４】請求項３記載の発明においては、選択手段
による遅延手段の最適な遅延量のタップの選択を制御手
段によりドライブ装置の電源立上げ時又はアイドル状態
時に実行させるように制御しているため、ドライブ装置
の他の諸動作を妨げることなく記録マーク形状の不整に
よるエッジ位置の検出ずれの補正を行い得るものとな
る。

【００２５】請求項４記載の発明においては、温度検知
手段によってドライブ装置内部の温度を検知させ、ドラ
イブ装置内のメモリ領域又は情報記録媒体の指定領域に
記憶されている実際のドライブ装置内部の温度に対する
遅延量の最適設定値にしたがって遅延手段の最適な遅延
量のタップを選択手段により選択させるように制御手段
で制御することにより、ドライブ装置内部の温度変化に
伴って記録マーク形状の不整量が変化しても、ドライブ
装置内部の様々な温度に適応して記録マーク形状の不整
によるエッジ位置の検出ずれの補正を行い得るものとな
る。

【００２６】請求項５記載の発明においては、請求項３
記載の発明と請求項６記載の発明とを組合わせた構成と
することにより、使用する情報記録媒体の種類や特性の
違いのみならず、ドライブ装置内部の温度変化にも適応
して記録マーク形状の不整によるエッジ位置の検出ずれ
の補正を行い得るものとなる。

【００２７】請求項６及び７記載の発明においては、再
生信号と２値化基準電圧レベルとをコンパレータで比較
して得られる２値化基準パルスを遅延手段によりＮＲＺ
Ｉコードデータの立上り・立下り区間の最短周期内に設
定された遅延量で遅延して遅延パルスを生成し、この遅
延パルスをフィードバックして２値化基準電圧レベルに
重畳した２値化用スライスパルスを生成することで、Ｎ
ＲＺＩコードデータの立上りエッジ位置検出時と立下り
エッジ位置検出時とで再生信号を２値化するための２値
化用スライスレベルを変えることが可能となり、これに
より、記録マーク形状の不整によるエッジ位置の検出ず
れを補正した２値化パルスを生成し得るものとなる。

【００２８】請求項８記載の発明においては、記録マー
ク形状の不整によるエッジ位置の検出ずれ量に応じて第
２抵抗器の最適な抵抗値を制御手段の指令にしたがって
抵抗値設定手段によって可変設定させることにより、様
々な記録マーク形状の不整に適応してエッジ位置の検出
ずれを補正した２値化パルスを生成し得るものとなる。

【００２９】請求項９記載の発明においては、第２抵抗
器の複数の抵抗器の中から記録マーク形状の不整による
エッジ位置の検出ずれ量に応じた抵抗値の抵抗器を制御
手段の指令にしたがって抵抗値設定手段によって選択設
定させることにより、様々な記録マーク形状の不整に適
応してエッジ位置の検出ずれを補正した２値化パルスを
生成し得るものとなる。

【００３０】請求項１０記載の発明においては、所定の
基準電圧値にプルアップされたバッファの出力を第２抵
抗器を介してコンパレータと第１抵抗器との接続中点に
フィードバックすることにより、たとえ回路系の電源電
圧が変動してコンパレータの出力レベルが変動しても２
値化用スライスレベルはコンパレータの出力レベルとは
無関係に設定されるため、回路系の電源電圧の変動の影
響を受けることなく記録マーク形状の不整によるエッジ
位置の検出ずれを補正した２値化パルスを確実に生成し
得るものとなる。

【００３１】請求項１１記載の発明においては、遅延手
段の出力レベルに応じてアナログスイッチを適宜オンさ
せて所定の基準電圧値を第２抵抗器を介してコンパレー
タと第１抵抗器との接続中点にフィードバックすること
により、たとえ回路系の電源電圧が変動してコンパレー
タの出力レベルが変動しても２値化用スライスレベルは
コンパレータの出力レベルとは無関係に設定されるた
め、回路系の電源電圧の変動の影響を受けることなく記
録マーク形状の不整によるエッジ位置の検出ずれを補正
した２値化パルスを確実に生成し得るものとなる。

【００３２】請求項１２記載の発明においては、予め情
報記録媒体の指定領域に記憶されている情報記録媒体の
種類や特性の違いに対応する第２抵抗器の最適抵抗値に
したがって第２抵抗器の最適な抵抗値を抵抗値設定手段
で設定させるように制御手段で制御することにより、あ
らゆる種類の情報記録媒体に適応して記録マーク形状の
不整によるエッジ位置の検出ずれを補正した２値化パル
スを生成し得るものとなる。

【００３３】請求項１３記載の発明においては、抵抗値
設定手段による第２抵抗器の最適な抵抗値の設定をドラ
イブ装置の電源立上げ時又はアイドル状態時に実行させ
るように制御手段で制御することにより、ドライブ装置
の他の諸動作を妨げることなく記録マーク形状の不整に
よるエッジ位置の検出ずれを補正した２値化パルスを生
成し得るものとなる。

【００３４】

【実施例】本発明の基礎となる一例を図１及び図２に基
づいて説明する。なお、図１中に示す信号（ｃ）〜
（ｆ）は、図２（ｃ）〜（ｆ）の各信号に相当するもの
とする。まず、マークエッジ記録方式によりＮＲＺＩコ
ードデータ（ａ）が記録マーク（ｂ）として記録されて
いる図示しないディスク（情報記録媒体）の再生信号
（ｃ）から前記ＮＲＺＩコードデータ（ａ）の立上り及
び立下りエッジに相当する２つのエッジ位置を検出する
ことにより２値化パルス（ｄ）を生成する２値化回路
（２値化手段）１が設けられている。但し、この２値化
回路１は、図１６に示した第一の従来例と同様な構成と
されている。ここに、本実施例は、この２値化回路１の
後段に２値化パルス補正手段７を設け、この２値化パル
ス補正手段７により前記２値化パルス（ｄ）のパルス幅
を所定時間だけ長くした補正パルスを生成し、この補正
パルスを前記ディスクに記録された前記ＮＲＺＩコード
データ（ａ）の再生パルスＰexとして用いるようにした
ものである。

【００３５】図１は本一例の概略回路構成を示すもの
で、前記２値化回路１の後段に設けられた前記２値化パ
ルス補正手段７は、前記２値化回路１の出力を入力とす
る遅延手段としての遅延素子（ＤＬ）８と、この遅延素
子８の出力と前記２値化回路１の出力とを入力とする論
理和演算手段としてのＯＲゲート９とにより構成されて
いる。

【００３６】このような構成において、まず、図２
（ａ）〜（ｄ）に示すように、マークエッジ記録方式に
よりＮＲＺＩコードデータ（ａ）が記録マーク（ｂ）と
して記録されたディスクからの再生信号（ｃ）は、従来
の２値化方式と同様にして２値化回路１により所定の閾
値Ｔｈと比較され、ＮＲＺＩコードデータ（ａ）の立上
り及び立下りエッジに相当する２つのエッジ位置が検出
されて２値化パルス（ｄ）が生成される。この時、実際
の記録マーク（ｂ）はその前縁に形状の不整が生じ、本
来の位置Ｐ₀ より後方位置Ｐ₁ にエッジ位置を検出して
エッジ位置の検出ずれＰａが生じている。このため、Ｎ
ＲＺＩコードデータ（ａ）が記録された記録パルスの、
ある時間のパルスのパルス幅をＬ₁ 、その次のパルスの
パルス幅をＬ₃ 、これらのパルス間隔をＬ₂ とすると、
２値化パルス（ｄ）は、実際のＮＲＺＩコードデータ
（ａ）の記録パルスに対して、パルス幅Ｌ₁ ，Ｌ₃ より
小さいパルス幅Ｌ₁ ′，Ｌ₃ ′で、パルス間隔Ｌ₂ より
大きいパルス間隔Ｌ₂ ′となる。

【００３７】このようにして２値化回路１で生成された
２値化パルス（ｄ）は遅延素子８に入力され、この遅延
素子８により２値化パルス（ｄ）を所定時間だけ遅延さ
せた遅延パルス（ｅ）が生成される。そして、この遅延
パルス（ｅ）と２値化パルス（ｄ）とがＯＲゲート９に
入力されて論理和が演算されて合成される。その結果、
２値化パルス（ｄ）を所定時間だけ長くした補正パルス
がＯＲゲート９の出力パルス（ｆ）として得られること
になる。ここで、遅延素子８の遅延量をマークエッジ記
録の際に発生する記録マーク形状の不整によるエッジ位
置の検出ずれＰａに相当する時間分に予め設定しておけ
ば、ＮＲＺＩコードデータ（ａ）の記録パルスのパルス
幅及びパルス間隔と同じパルス幅Ｌ₁ ，Ｌ₃ 、及びパル
ス間隔Ｌ₂ をもつ補正パルスがＯＲゲート９の出力パル
ス（ｆ）として得られることになる。そこで、この出力
パルス（ｆ）をディスクに記録されたＮＲＺＩコードデ
ータ（ａ）の再生パルスＰexとして用いることにより、
マークエッジ記録の際に発生する記録マーク形状の不整
によるエッジ位置の検出ずれＰａを補正することが可能
となる。

【００３８】上述したように、本一例では、２値化回路
１により生成された２値化パルス（ｄ）を遅延素子８と
ＯＲゲート９とよりなる２値化パルス補正手段７により
記録マーク形状の不整によるエッジ位置の検出ずれＰａ
に相当する時間分だけ長くした補正パルスを生成するこ
とにより、記録マーク形状の不整によるエッジ位置の検
出ずれＰａの補正を簡単な回路構成によって実現し得る
ものとなる。これにより、データ再生エラーを生じない
良好な再生パルスＰexを得ることが可能となる。

【００３９】続いて、請求項１ないし３記載の発明の一
実施例を図３及び図４に基づいて説明する。なお、図１
及び図２において説明した部分と同一部分は同一符号で
示し、説明も省略する。本実施例は、図１に示した一例
の遅延量固定の遅延素子８に代えて、図３に示すよう
に、２値化パルス（ｄ）を遅延させるｎ個の異なる遅延
量に設定されたタップＴ₁ 〜Ｔｎを有する遅延素子（Ｄ
Ｌ）１０と、ＣＰＵ（制御手段）１１の指令にしたがっ
て前記遅延素子１０の前記各タップＴ₁ 〜Ｔｎの中から
１つの遅延量のタップＴを選択するセレクタ（選択手
段）１２とを、２値化回路１とＯＲゲート９の一方の入
力端との間に設けたものである。そして、前記遅延素子
１０とＣＰＵ１１とセレクタ１２とＯＲゲート９とによ
り２値化パルス補正手段１３が形成されている。ここ
に、ディスクの種類や特性の違いに対応する遅延量の最
適設定値は、予め使用するディスク毎に、その指定エリ
ア（指定領域）、例えば、ＳＦＰ（Ｓtandard Ｆormate
d Ｐart ）エリアに記録されているものとする。また、
ＣＰＵ１１には、ドライブ装置の電源立上げ時やアイド
ル状態時に、使用するディスクから遅延量の最適設定値
をリードさせ、この最適設定値にしたがって遅延素子８
の最適な遅延量のタップＴを選択させるようにセレクタ
１２を制御するアルゴリズムが用意されている。

【００４０】このような構成において、まず、２値化回
路１によって生成された２値化パルス（ｄ）は、遅延素
子１０に入力され、ＣＰＵ１１のセレクト指令にしたが
ってセレクタ１２により遅延素子１０の最適な遅延量の
タップＴが選択される。この時のセレクタ１２を制御す
るＣＰＵ１１のアルゴリズムを図４のフローチャートに
示す。即ち、ドライブ装置の電源立上げ時やアイドル状
態時に、使用するディスクの指定エリアにドライブ装置
の光ヘッドがシークされ、ディスクの指定エリアに記録
された遅延量の最適設定値が光ヘッドによりリードされ
てそのリードデータがＣＰＵ１１に取込まれ、このリー
ドデータに応じた遅延素子１０の遅延量のタップＴを選
択させるセレクト指令をセレクタ１２に送るようになっ
ている。

【００４１】そして、このＣＰＵ１１の指令を受けたセ
レクタ１２では、使用するディスクの種類や特性の違い
に対応した遅延素子１０の遅延量のタップＴが選択さ
れ、この選択されたタップＴの遅延量で遅延された遅延
パルス（ｅ）と２値化パルス（ｄ）とがＯＲゲート９に
入力され、ＯＲゲート９で図１に示した一例と同様にし
て論理和が演算されて合成される。これにより、使用す
るディスクの種類や特性の違いに適応して記録マーク形
状の不整によるエッジ位置の検出ずれを補正することが
可能となる。しかも、セレクタ１２による遅延素子１０
の最適な遅延量のタップＴの選択をドライブ装置の電源
立上げ時又はアイドル状態時に実行させるようにＣＰＵ
１１によって制御しているため、ドライブ装置の他の諸
動作を妨げることなく記録マーク形状の不整によるエッ
ジ位置の検出ずれを補正することが可能となる。

【００４２】上述したように、本実施例では、ドライブ
装置の電源立上げ時又はアイドル状態時に、ディスクの
種類や特性の違いに対応する遅延量の最適設定値にした
がって遅延素子１０の遅延量のタップＴをセレクタ１２
によって選択させるようにＣＰＵ１１で制御しているた
め、ドライブ装置の他の諸動作を妨げることなく、あら
ゆる種類のディスクに適応して記録マーク形状の不整に
よるエッジ位置の検出ずれの補正を行い得るものとな
る。これにより、ジッタの少ない良好な再生パルスＰex
を得ることが可能となり、データ再生エラーが生じない
ことになる。

【００４３】また、請求項４記載の発明の一実施例を図
５に基づいて説明する。なお、図３において説明した部
分と同一部分は同一符号で示し、説明も省略する。本実
施例は、図３に示した前記実施例の構成に加えて、ドラ
イブ装置内に、その内部の温度を検知する図示しない温
度センサ（温度検知手段）を取付けたものである。ま
た、ドライブ装置の内部の温度に対する記録マーク形状
の不整によるエッジ位置の検出ずれに相当する時間分の
遅延量の最適設定値は、予めドライブ装置のコントロー
ラ内のメモリエリア（メモリ領域）、又は、使用するデ
ィスクの指定エリア（指定領域）に記録されている。さ
らに、ＣＰＵ１１には、前記温度センサの出力データ、
即ち、ドライブ装置の内部温度に対する遅延量の最適設
定値にしたがって遅延素子１０の最適な遅延量のタップ
Ｔを選択させるようにセレクタ１２を制御するアルゴリ
ズムが用意されている。

【００４４】このような構成によれば、温度センサの出
力データに基づいて実際のドライブ装置内部の温度に対
する遅延量の最適設定値にしたがって遅延素子１０の最
適な遅延量のタップＴが選択されることになる。これに
より、ドライブ装置内部の温度変化に伴って記録マーク
形状の不整量が変化しても、ドライブ装置内部の様々な
温度に適応して記録マーク形状の不整によるエッジ位置
の検出ずれの補正を行い得るものとなる。その結果、ジ
ッタの少ない良好な再生パルスＰexを得ることが可能と
なり、データ再生エラーが生じないことになる。

【００４５】続いて、請求項５記載の発明の一実施例を
図６に基づいて説明する。なお、図３及び図５において
説明した部分と同一部分は同一符号で示し、説明も省略
する。本実施例は図３に示した前記実施例と図５に示し
た前記実施例とを組合わせて構成したものである。即
ち、図６に示すように、ドライブ装置内には、温度セン
サ（図示せず）が取付けられている。また、ドライブ装
置内部の温度に対する記録マーク形状の不整によるエッ
ジ位置の検出ずれに相当する時間分の遅延量の最適設定
値は、予めドライブ装置のコントローラ内のメモリエリ
ア、又は、使用するディスクの指定エリアに記録される
とともに、使用するディスクの種類や特性の違いに対応
する遅延量の最適設定値は、予めディスクの指定エリア
に記憶されている。また、ＣＰＵ１１には、前記温度セ
ンサの出力データに対する遅延量の最適設定値と、ディ
スクの種類や特性の違いに対応する遅延量の最適設定値
とにしたがって遅延素子１０の最適な遅延量のタップＴ
を選択させるようにセレクタ１２を制御するアルゴリズ
ムが用意されている。

【００４６】このような構成によれば、温度センサの出
力データ（ドライブ装置の内部温度）に対する遅延量の
最適設定値と、ディスクの種類や特性の違いに対応する
遅延量の最適設定値との２つのデータにしたがってセレ
クタ１２により遅延素子１０の最適な遅延量のタップＴ
が選択されることになる。これにより、使用するディス
クの種類や特性の違いに依存するエッジ位置の検出ずれ
のみならず、ドライブ装置内部の温度変化に対するエッ
ジ位置の検出ずれにも適応して２値化パルス（ｄ）の補
正を行い得るものとなる。その結果、一層ジッタの少な
い良好な再生パルスＰexを得ることが可能となり、デー
タ再生エラーが生じないことになる。

【００４７】次に、請求項６及び７記載の発明の一実施
例を図７ないし図１０に基づいて説明する。なお、図７
中に示す信号（ｅ１），（ｅ２），（ｆ）は、図８
（ｅ），（ｆ）の各信号に相当するものとする。図７は
本実施例の２値化パルス生成装置１４の概略回路構成を
示すもので、図８中に示すＮＲＺＩコードデータ（ｂ）
が記録マーク（ｄ）として記録されたディスクからの再
生信号（ｅ１）が一方の入力端１５ａに入力されるとと
もに、他方の入力端１５ｂに前記再生信号（ｅ１）の２
値化用スライスレベル近傍の２値化基準電圧Ｖｓが第１
抵抗器Ｒ１を介して印加されたコンパレータ１５が設け
られている。このコンパレータ１５の出力端には、この
コンパレータ１５の出力パルスを所定の遅延量で遅延す
る遅延手段としての遅延素子（ＤＬ）１６が接続されて
おり、この遅延素子１６の出力端は、第２抵抗器Ｒ２を
介して前記コンパレータ１５の他方の入力端１５ｂにフ
ィードバック接続されている。

【００４８】ここで、前記第１抵抗器Ｒ１と前記第２抵
抗器Ｒ２との関係を、Ｒ１≪Ｒ２となるように設定し、
コンパレータ１５の出力が“Ｌ”レベルの時を０Ｖ，
“Ｈ”レベルの時をＶH とする。この時、コンパレータ
１５の入力端１５ｂのレベル、即ち、２値化用スライス
レベルＶthは、Ｖth₁ ＝Ｖｓ・Ｒ２／（Ｒ１＋Ｒ２） …（１）Ｖth₂ ＝（ＶH −Ｖｓ）・Ｒ１／（Ｒ１＋Ｒ２）＋Ｖｓ …（２）となる。ただし、（１）式のＶth₁ はコンパレータ１５
の出力が“Ｌ”レベルの時の２値化用スライスレベルＶ
thの値、（２）式のＶth₂ は“Ｈ”レベルの時の２値化
用スライスレベルＶthの値を示すものとする。

【００４９】また、前記遅延素子１６の遅延量は、前記
ＮＲＺＩコードデータ（ｂ）の立上り−立下り区間の最
短周期内に設定されている。例えば、変調コードとし
て、（１，７）ＲＬＬを使用した時には、そのＮＲＺＩ
コードデータ（ｂ）の立上り−立下り区間の最短周期は
チャネルビットの｀１０１´、即ち、２チャネルビット
長に相当するので、前記遅延素子１６の遅延量は２チャ
ネルビット長以下に設定すればよい。ただし、実際に
は、前記コンパレータ１５のプロパゲーションディレイ
があるため、十分に余裕をもたせて１チャネルビット長
以下に設定する。さらに、前記第１，２抵抗器Ｒ１，Ｒ
２の抵抗値は、（１），（２）式に基づいて算出・設定
する。

【００５０】このような構成において、図７の遅延素子
１６を無くした場合を考えると、図９に示すように、記
録マーク形状の不整により再生信号（ｅ１）のＮＲＺＩ
コードデータ（ｂ）の立上り及び立下りエッジに相当す
る２つのエッジ位置の検出が不安定となり、コンパレー
タ１５が誤動作してデータ再生エラーを発生する恐れが
ある。そこで、本実施例では、図１０に示すように、遅
延素子１６により再生信号（ｅ１）のＮＲＺＩコードデ
ータ（ｂ）の立上りエッジ位置検出時と立下りエッジ位
置検出時とで２値化用スライスレベルＶthを変えるよう
にコンパレータ１５の出力パルスを遅延素子１６により
遅延して２値化用スライスパルス（ｅ２）を生成する。

【００５１】具体的には、図７及び図８に示すように、
まず、コンパレータ１５の入力端１５ａにディスクから
の再生信号（ｅ１）が入力され、コンパレータ１５の入
力端１５ｂに第１抵抗器Ｒ１を負荷として２値化用スラ
イスレベル近傍の２値化基準電圧Ｖｓレベルが入力され
ると、コンパレータ１５では再生信号（ｅ１）と２値化
基準電圧Ｖｓレベルとを比較して２値化基準パルスが生
成される。この２値化基準パルスは遅延素子１６により
所定時間だけ遅延されて遅延パルスとなる。そして、こ
の遅延パルスは第２抵抗器Ｒ２を介してコンパレータ１
５の入力端１５ｂにフィードバックされて２値化基準電
圧Ｖｓレベルに重畳され、２値化用スライスパルス（ｅ
２）が生成される。ここで、遅延素子１６の遅延量は１
チャネルビット長以下に設定され、しかも、第１，２抵
抗器Ｒ１，Ｒ２はマーク形状の検出ずれ量に応じて設定
されているため、２値化用スライスパルス（ｅ２）は、
再生信号（ｅ１）のＮＲＺＩコードデータ（ｂ）の立上
りエッジ位置検出時と立下りエッジ位置検出時とで異な
る２つの２値化用スライスレベルＶth₁ ，Ｖth₂ を有す
るものとなる。その結果、再生信号（ｅ１）がコンパレ
ータ１５により２値化用スライスレベルＶth₁ ，Ｖth₂
でスライスされて、記録マーク形状の不整によるエッジ
位置の検出ずれを補正した２値化パルス（ｆ）が生成さ
れる。これにより、データ再生エラーを生じない良好な
再生パルスを得ることが可能となる。

【００５２】続いて、請求項１０記載の発明の一実施例
を図１１に基づいて説明する。なお、図７ないし図１０
において説明した部分と同一部分は同一符号で示し、説
明も省略する。本実施例の２値化パルス生成装置１７
は、図１１に示すように、図７に示した前記実施例の構
成に加え、遅延素子１６と第２抵抗器Ｒ２との間に所定
の基準電圧値Ｖref にプルアップされたオープンコレク
タ型のバッファ（ＢＵＦ）１８を設けたものである。

【００５３】このような構成によれば、たとえ２値化パ
ルス生成装置１７の回路系の電源電圧の変動によりコン
パレータ１５の出力レベルＶH が変動しても、再生信号
（ｅ１）の２値化用スライスレベルＶthは、Ｖth₁ ＝Ｖｓ・Ｒ２／（Ｒ１＋Ｒ２） …（３）Ｖth₂ ＝（Ｖref −Ｖｓ）・Ｒ１／（Ｒ１＋Ｒ２）＋Ｖｓ …（４）となる。ただし、（３）式のＶth₁ はコンパレータ１５
の出力が“Ｌ”レベルの時の２値化用スライスレベルＶ
thの値、（４）式のＶth₂ は“Ｈ”レベルの時の２値化
用スライスレベルＶthの値を示すものとする。これらの
（３），（４）式に示すように、再生信号（ｅ１）の２
値化用スライスレベルＶth₂ は、コンパレータ１５の出
力レベルＶH とは無関係に設定されるため、回路系の電
源電圧の変動の影響を受けることなく正確に２値化用ス
ライスレベルＶth₁ ，Ｖth₂ を設定でき、マーク形状の
不整によるエッジ位置の検出ずれを補正した２値化パル
ス（ｆ）を確実に生成し得るものとなる。

【００５４】また、請求項１１記載の発明の一実施例を
図１２に基づいて説明する。なお、図７ないし図１０に
おいて説明した部分と同一部分は同一符号で示し、説明
も省略する。本実施例の２値化パルス生成装置１９は、
図１２に示すように、図７に示した前記実施例の構成に
加え、遅延素子１６の出力レベルに応じて所定の基準電
圧値Ｖref を第２抵抗器Ｒ２を介してコンパレータ１５
の入力端１５ｂにフィードバックするアナログスイッチ
ＳＷを設けたものである。

【００５５】このような構成によれば、遅延素子１６の
出力レベルに応じてアナログスイッチＳＷを適宜オンさ
せ、このアナログスイッチＳＷがオン状態の時のみ基準
電圧値Ｖref を第２抵抗器Ｒ２を介してコンパレータ１
５の入力端１５ｂにフィードバックさせることにより、
図１１に示した前記実施例と同様に、２値化パルス生成
装置１９の回路系の電源電圧の変動の影響を受けること
なく正確に２値化用スライスレベルＶth₁ ，Ｖth₂ を設
定でき、マーク形状の不整によるエッジ位置の検出ずれ
を補正した２値化パルス（ｆ）を確実に生成し得るもの
となる。

【００５６】続いて、請求項８，９，１０，１２及び１
３記載の発明の一実施例を図１３及び図１４に基づいて
説明する。なお、図１１において説明した部分と同一部
分は同一符号で示し、説明も省略する。本実施例の２値
化パルス生成装置２０は、図１１に示した前記実施例の
抵抗値固定の第２抵抗器Ｒ２に代えて、図１３に示すよ
うに、遅延素子１６による遅延パルスをコンパレータ１
５の入力端１５ｂにフィードバックする抵抗値の可変自
在な第２抵抗器Ｒ２′と、この第２抵抗器Ｒ２′をＣＰ
Ｕ（制御手段）２１の指令にしたがって可変設定する抵
抗値設定手段とを設けたものである。即ち、異なる抵抗
値に設定されたｎ個の抵抗器Ｒ₁ 〜Ｒｎを有する第２抵
抗器Ｒ２′と、この第２抵抗器Ｒ２′の前記各抵抗器Ｒ
₁ 〜Ｒｎ中から前記ＣＰＵ２１の指令にしたがって１つ
抵抗値の抵抗器Ｒを選択設定する抵抗値設定手段として
のマルチプレクサ（ＡＭＵＸ）２２とが、前記コンパレ
ータ１５の入力端１５ｂとバッファ１８の出力端との間
に設けられている。ここに、ディスクの種類や特性の違
いに応じて前記第２抵抗器Ｒ２′の最適抵抗値は、予め
使用するディスク毎にその指定エリアに記憶されてい
る。また、ＣＰＵ２１には、ドライブ装置の電源立上げ
時やアイドル状態時に、使用するディスクから第２抵抗
器Ｒ２′の最適抵抗値をリードさせ、この最適抵抗値に
したがって第２抵抗器Ｒ２′の最適な抵抗器Ｒを選択さ
せるようにマルチプレクサ２２を制御するアルゴリズム
が用意されている。

【００５７】このような構成において、遅延素子１６に
より遅延された遅延パルスは、バッファ１８と、ＣＰＵ
２１の指令にしたがってマルチプレクサ２２により選択
された第２抵抗器Ｒ２′の最適な抵抗値の抵抗器Ｒとを
介してコンパレータ１５の入力端１５ｂにフィードバッ
クされる。この時のマルチプレクサ２２を制御するＣＰ
Ｕ２１のアルゴリズムを図１４のフローチャートに示
す。即ち、ドライブ装置の電源立上げ時やアイドル状態
時に、使用したディスクの指定エリアに記録された最適
抵抗値（補正値情報）がリードされてそのリードデータ
がＣＰＵ２１に取込まれ、このリードデータに応じた第
２抵抗器Ｒ２′の抵抗値が算出され、この算出された抵
抗値の抵抗器Ｒを選択させるセレクト指令がマルチプレ
クサ２２に送られる。ＣＰＵ２１のセレクト指令を受け
たマルチプレクサ２２では、使用したディスクの種類や
特性の違いに適応した第２抵抗器Ｒ２′の抵抗器Ｒが選
択される。

【００５８】そして、この選択された抵抗器Ｒを介して
バッファ１８から出力された遅延パルスがコンパレータ
１５の入力端１５ｂにフィードバックされ、２値化基準
電圧Ｖｓレベルに重畳されて２値化用スライスパルス
（ｅ２）が生成される。この２値化用スライスパルス
（ｅ２）は、使用したディスクに最適な２つの２値化用
スライスレベルＶth₁ ，Ｖth₂ を有しているため、この
２値化用スライスレベルＶth₁ ，Ｖth₂ で再生信号（ｅ
１）がスライスされて２値化パルス（ｆ）が生成され
る。

【００５９】このように、使用するディスク毎に２値化
パルス（ｆ）を生成するための最適な２値化用スライス
レベルＶth₁ ，Ｖth₂ を設定できるため、使用するディ
スクの種類や特性の違いに適応して記録マーク形状の不
整によるエッジ位置の検出ずれを補正することが可能と
なる。しかも、マルチプレクサ２２による第２抵抗器Ｒ
２′の最適な抵抗値の抵抗器Ｒの選択をドライブ装置の
電源立上げ時又はアイドル状態時に実行させるようにＣ
ＰＵ２１によって制御しているため、ドライブ装置の他
の諸動作を妨げることなく記録マーク形状の不整による
エッジ位置の検出ずれを補正した２値化パルス（ｆ）を
確実に生成し得るものとなる。その結果、ジッタの少な
い良好な再生パルスを得ることが可能となり、データ再
生エラーがなくなる。また、本実施例は図１１に示した
２値化パルス生成装置１７に適用したが、図１２に示し
た２値化パルス生成装置１９に適用しても同様に実施可
能である。

【００６０】なお、図７ないし図１４に示した前記各実
施例では遅延手段として遅延素子１６を用いて説明した
が、この遅延素子１６の代わりにコンデンサを用いてコ
ンパレータ１５の出力を遅延させることも同様に実施可
能である。

【００６１】以上に説明したように、本発明の前記各実
施例において、使用するディスクの熱伝導率が低いこと
を主要因として、記録マーク形状の不整によりエッジ位
置の検出ずれが生じるような時には、そのまま前記各実
施例を採用することによりエッジ位置の検出ずれを補正
することが可能である。一方、使用するディスクの熱伝
導率が高いことを主要因として、記録マーク形状の長さ
も大きく変化してしまうような時には、図１７（ｂ）に
示す従来例で述べた記録時のライトパルス前補正と前記
各実施例との併用により、エッジ位置の検出ずれを補正
し得るものとなる。

【００６２】したがって、前記各実施例を採用すること
により、マークエッジ記録方式によりデータが記録され
ているディスクからの再生信号を２値化する際に、ＮＲ
ＺＩコードデータの立上り及び立下りエッジ位置の検出
ずれを最適に補正した２値化パルスを生成することが可
能となる。その結果、ジッタの少ない良好な再生パルス
を得ることが可能となり、データ再生エラーをなくし得
るものとなる。

【００６３】

【発明の効果】本発明は上述したように構成したので、
請求項１記載の発明によれば、遅延手段の複数の異なる
遅延量に設定されたタップの中から、記録マーク形状の
不整によるエッジ位置の検出ずれに相当する時間分の遅
延量のタップを制御手段の指令にしたがって選択手段に
よって選択させることにより、様々な記録マーク形状の
不整によるエッジ位置の検出ずれに適応した補正を行う
ことができるものである。

【００６４】この際、請求項２記載の発明によれば、予
め情報記録媒体の指定領域に記憶されている情報記録媒
体の種類や特性の違いに対応する遅延量の最適設定値に
したがって遅延手段の最適な遅延量のタップを選択手段
により選択させるように制御手段で制御することによ
り、あらゆる種類の情報記録媒体に適応して記録マーク
形状の不整によるエッジ位置の検出ずれを補正すること
ができものである。

【００６５】また、請求項３記載の発明によれば、選択
手段による遅延手段の最適な遅延量のタップの選択を制
御手段によりドライブ装置の電源立上げ時又はアイドル
状態時に実行させるように制御しているため、ドライブ
装置の他の諸動作を妨げることなく記録マーク形状の不
整によるエッジ位置の検出ずれを補正することができる
ものである。

【００６６】さらに、請求項４記載の発明によれば、温
度検知手段によってドライブ装置内部の温度を検知さ
せ、ドライブ装置内のメモリ領域又は情報記録媒体の指
定領域に記憶されている実際のドライブ装置内部の温度
に対する遅延量の最適設定値にしたがって遅延手段の最
適な遅延量のタップを選択手段により選択させるように
制御手段で制御することにより、ドライブ装置内部の温
度変化に伴って記録マーク形状の不整量が変化しても、
ドライブ装置内部の様々な温度に適応して記録マーク形
状の不整によるエッジ位置の検出ずれを補正することが
できるものである。

【００６７】請求項５記載の発明によれば、請求項３記
載の発明と請求項４記載の発明とを組合わせることで、
使用する情報記録媒体の種類や特性の違いのみならず、
ドライブ装置内部の温度変化にも適応して記録マーク形
状の不整によるエッジ位置の検出ずれを補正することが
でき、これにより、一層ジッタの少ない良好な再生パル
スを得ることができ、データ再生エラーをなくすること
ができるものである。

【００６８】一方、請求項６及び７記載の発明によれ
ば、再生信号と２値化基準電圧レベルとをコンパレータ
で比較して得られる２値化基準パルスを遅延手段により
ＮＲＺＩコードデータの立上り・立下り区間の最短周期
内に設定された遅延量で遅延して遅延パルスを生成し、
この遅延パルスをフィードバックして２値化基準電圧レ
ベルに重畳した２値化用スライスパルスを生成すること
で、ＮＲＺＩコードデータの立上りエッジ位置検出時と
立下りエッジ位置検出時とで再生信号を２値化するため
の２値化用スライスレベルを変えることにより、記録マ
ーク形状の不整によるエッジ位置の検出ずれを補正した
２値化パルスを生成することができ、これにより、デー
タ再生エラーを生じない良好な再生パルスを得ることが
できるものである。

【００６９】この際、請求項８記載の発明によれば、記
録マーク形状の不整によるエッジ位置の検出ずれ量に応
じて第２抵抗器の最適な抵抗値を制御手段の指令にした
がって抵抗値設定手段によって可変設定させることによ
り、様々な記録マーク形状の不整に応じてエッジ位置の
検出ずれを補正した２値化パルスを生成することができ
るものである。

【００７０】具体的には、請求項９記載の発明によれ
ば、異なる抵抗値の複数の抵抗器の中から記録マーク形
状の不整によるエッジ位置の検出ずれ量に応じた抵抗値
の抵抗器を制御手段の指令にしたがって抵抗値設定手段
によって選択設定させることにより、様々な記録マーク
形状の不整に応じてエッジ位置の検出ずれを補正した２
値化パルスを生成することができるものである。

【００７１】また、請求項１０記載の発明によれば、所
定の基準電圧値にプルアップされたバッファの出力を第
２抵抗器を介してコンパレータと第１抵抗器との接続中
点にフィードバックすることにより、たとえ回路系の電
源電圧が変動してコンパレータの出力レベルが変動して
も２値化用スライスレベルはコンパレータの出力レベル
とは無関係に設定されるため、回路系の電源電圧の変動
の影響を受けることなく記録マーク形状の不整によるエ
ッジ位置の検出ずれを補正した２値化パルスを確実に生
成することができるものである。

【００７２】さらに、請求項１１記載の発明によれば、
遅延手段の出力レベルに応じてアナログスイッチを適宜
オンさせて所定の基準電圧値を第２抵抗器を介してコン
パレータと第１抵抗器との接続中点にフィードバックす
ることにより、たとえ回路系の電源電圧が変動してコン
パレータの出力レベルが変動しても２値化用スライスレ
ベルはコンパレータの出力レベルとは無関係に設定され
るため、回路系の電源電圧の変動の影響を受けることな
く記録マーク形状の不整によるエッジ位置の検出ずれを
補正した２値化パルスを確実に生成することができるも
のである。

【００７３】請求項１２記載の発明によれば、予め情報
記録媒体の指定領域に記憶されている情報記録媒体の種
類や特性の違いに対応する第２抵抗器の最適抵抗値にし
たがって第２抵抗器の最適な抵抗値を抵抗値設定手段で
設定させるように制御手段で制御することにより、あら
ゆる種類の情報記録媒体に適応して記録マーク形状の不
整によるエッジ位置の検出ずれを補正した２値化パルス
を生成することができ、これにより、ジッタの少ない良
好な再生パルスを得ることができ、データ再生エラーを
なくすることができるものである。

【００７４】また、請求項１３記載の発明によれば、抵
抗値設定手段による第２抵抗器の最適な抵抗値の設定を
ドライブ装置の電源立上げ時又はアイドル状態時に実行
させるように制御手段で制御することにより、ドライブ
装置の他の諸動作を妨げることなく記録マーク形状の不
整によるエッジ位置の検出ずれを補正した２値化パルス
を確実に生成することができるものである。

【図面の簡単な説明】

【図１】本発明の基礎となる一例を示すブロック回路図
である。

【図２】その各部の信号を示す波形図である。

【図３】請求項１ないし３記載の発明の一実施例を示す
ブロック回路図である。

【図４】そのＣＰＵの制御アルゴリズムを示すフローチ
ャートである。

【図５】請求項４記載の発明の一実施例を示すブロック
回路図である。

【図６】請求項５記載の発明の一実施例を示すブロック
回路図である。

【図７】請求項６及び７記載の発明の一実施例を示すブ
ロック回路図である。

【図８】その各部の信号を示す波形図である。

【図９】図７において遅延素子が無い場合の２値化処理
を示す波形図である。

【図１０】図７の２値化処理を拡大して示す波形図であ
る。

【図１１】請求項１０記載の発明の一実施例を示すブロ
ック回路図である。

【図１２】請求項１１記載の発明の一実施例を示すブロ
ック回路図である。

【図１３】請求項８，９，１０，１１，１２及び１３記
載の発明の一実施例を示すブロック回路図である。

【図１４】そのＣＰＵの制御アルゴリズムを示すフロー
チャートである。

【図１５】従来の理想的な２値化処理を示す波形図であ
る。

【図１６】第一の従来例を示すブロック回路図である。

【図１７】その各部の信号を示す波形図である。

【図１８】第二の従来例を示すブロック回路図である。

【図１９】マーク形状の不整を示す波形図である。

【符号の説明】

１２値化手段９論理和演算手段１０遅延手段１１制御手段１２選択手段１３２値化パルス補正手段１５コンパレータ１６遅延手段１８バッファ２１制御手段２２抵抗値設定手段Ｒ１第１抵抗器Ｒ２第２抵抗器Ｒ２′ 第２抵抗器Ｒ₁ 〜Ｒｎ抵抗器ＳＷアナログスイッチＴ₁ 〜Ｔｎタップ

Claims

(57)【特許請求の範囲】

【請求項１】ＮＲＺＩコードデータが記録マークとし
て記録された情報記録媒体の再生信号から２値化手段に
より前記ＮＲＺＩコードデータの立上り及び立下りエッ
ジに相当する２つのエッジ位置を検出して２値化パルス
を生成する２値化パルス生成装置において、前記２値化
手段により生成された前記２値化パルスを遅延させる複
数の異なる遅延量に設定されたタップを有する遅延手段
と、制御手段の指令にしたがって前記遅延手段の前記各
タップの中から１つの遅延量のタップを選択する選択手
段と、この選択手段により選択された前記タップの遅延
量で前記２値化パルスを遅延した遅延パルスと前記２値
化パルスとの論理和を算出する論理和演算手段とを備
え、この論理和演算手段の演算結果となる出力パルスを
前記情報記録媒体に記録された前記ＮＲＺＩコードデー
タの再生パルスとする２値化パルス補正手段を設けたこ
とを特徴とする２値化パルス生成装置。
【請求項２】情報記録媒体の種類や特性の違いに応じ
て遅延量の最適設定値を予め前記情報記録媒体の指定領
域に記憶させ、この指定領域に記憶された遅延量の最適
設定値にしたがって選択手段により遅延手段の最適な遅
延量のタップを選択させる制御手段としたことを特徴と
する請求項１記載の２値化パルス生成装置。
【請求項３】選択手段による遅延手段の最適な遅延量
のタップの選択をドライブ装置の電源立上げ時又はアイ
ドル状態時に実行させる制御手段としたことを特徴とす
る請求項１記載の２値化パルス生成装置。
【請求項４】ドライブ装置内に温度検知手段を配設
し、前記ドライブ装置内の温度に対する遅延量の最適設
定値を予め前記ドライブ装置内のメモリ領域又は情報記
録媒体の指定領域に記憶させ、前記温度検知手段の出力
データに対する前記メモリ領域又は前記指定領域に記憶
された遅延量の最適設定値にしたがって選択手段により
遅延手段の最適な遅延量のタップを選択させる制御手段
としたことを特徴とする請求項１記載の２値化パルス生
成装置。
【請求項５】ドライブ装置内に温度検知手段を配設
し、前記ドライブ装置内の温度に対する遅延量の最適設
定値を予め前記ドライブ装置内のメモリ領域又は情報記
録媒体の指定領域に記憶させるとともに、前記情報記録
媒体の種類や特性の違いに応じて遅延量の最適設定値を
予め前記情報記録媒体の指定領域に記憶させ、前記温度
検知手段の出力データに対する前記メモリ領域又は前記
指定領域に記憶された遅延量の最適設定値と、前記情報
記録媒体の種類や特性の違いに応じて前記指定領域に記
憶された遅延量の最適設定値とにしたがって選択手段に
より遅延手段の最適な遅延量のタップを選択させる制御
手段としたことを特徴とする請求項１記載の２値化パル
ス生成装置。
【請求項６】ＮＲＺＩコードデータが記録マークとし
て記録された情報記録媒体からの再生信号をコンパレー
タにより２値化用スライスレベル近傍の２値化基準電圧
レベルと比較して２値化基準パルスを生成し、この２値
化基準パルスを遅延手段により所定時間だけ遅延させて
遅延パルスを生成し、この遅延パルスをフィードバック
して前記２値化基準電圧レベルに重畳させることにより
２値化用スライスパルスを生成し、この２値化用スライ
スパルスと前記再生信号とを前記コンパレータで比較す
ることにより２値化パルスを生成するようにしたことを
特徴とする２値化パルス生成方法。
【請求項７】ＮＲＺＩコードデータが記録マークとし
て記録された情報記録媒体からの再生信号が一方の入力
端に入力されるとともに他方の入力端に前記再生信号の
２値化用スライスレベル近傍の２値化基準電圧が第１抵
抗器を介して印加されたコンパレータを設け、このコン
パレータの出力端に接続されてその出力パルスを前記Ｎ
ＲＺＩコードデータの立上り・立下り区間の最短周期内
に設定された遅延量で遅延する遅延手段を設け、この遅
延手段の出力端を前記コンパレータの他方の入力端にフ
ィードバック接続する第２抵抗器を設けたことを特徴と
する２値化パルス生成装置。
【請求項８】ＮＲＺＩコードデータが記録マークとし
て記録された情報記録媒体からの再生信号が一方の入力
端に入力されるとともに他方の入力端に前記再生信号の
２値化用スライスレベル近傍の２値化基準電圧が第１抵
抗器を介して印加されたコンパレータを設け、このコン
パレータの出力端に接続されてその出力パルスを前記Ｎ
ＲＺＩコードデータの立上り・立下り区間の最短周期内
に設定された所定の遅延量で遅延する遅延手段を設け、
この遅延手段の出力端を前記コンパレータの他方の入力
端にフィードバック接続する抵抗値の可変自在な第２抵
抗器を設け、制御手段の指令にしたがって前記第２抵抗
器を所定の抵抗値に可変設定する抵抗値設定手段を設け
たことを特徴とする２値化パルス生成装置。
【請求項９】異なる抵抗値の複数の抵抗器を有する第
２抵抗器とし、制御手段の指令にしたがって前記第２抵
抗器の各抵抗器の中から１つの抵抗値の抵抗器を選択設
定する抵抗値設定手段としたことを特徴とする請求項８
記載の２値化パルス生成装置。
【請求項１０】遅延手段と第２抵抗器との間に所定の
基準電圧値にプルアップされたオープンコレクタ型のバ
ッファを設けたことを特徴とする請求項７，８又は９記
載の２値化パルス生成装置。
【請求項１１】遅延手段の出力レベルに応じて所定の
基準電圧値を第２抵抗器を介してコンパレータの他方の
入力端にフィードバックするアナログスイッチを設けた
ことを特徴とする請求項請求項７，８又は９記載の２値
化パルス生成装置。
【請求項１２】情報記録媒体の種類や特性の違いに応
じて第２抵抗器の最適抵抗値を予め前記情報記録媒体の
指定領域に記憶させ、この指定領域に記憶された最適抵
抗値にしたがって抵抗値設定手段により前記第２抵抗器
の最適な抵抗値を設定させる制御手段としたことを特徴
とする請求項８又は９記載の２値化パルス生成装置。
【請求項１３】抵抗値設定手段による第２抵抗器の最
適な抵抗値の設定をドライブ装置の電源立上げ時又はア
イドル状態時に実行させる制御手段としたことを特徴と
する請求項８又は９記載の２値化パルス生成装置。