JPH01170250A - データ誤り訂正方法 - Google Patents

データ誤り訂正方法

Info

Publication number
JPH01170250A
JPH01170250A JP62327298A JP32729887A JPH01170250A JP H01170250 A JPH01170250 A JP H01170250A JP 62327298 A JP62327298 A JP 62327298A JP 32729887 A JP32729887 A JP 32729887A JP H01170250 A JPH01170250 A JP H01170250A
Authority
JP
Japan
Prior art keywords
data
state
sampled
received
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62327298A
Other languages
English (en)
Inventor
Toshinori Inui
乾 俊憲
Toraichi Shirakawa
白川 登良一
Yasuhiro Matsuda
松田 泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information Technology Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Communication Systems Inc filed Critical Hitachi Ltd
Priority to JP62327298A priority Critical patent/JPH01170250A/ja
Publication of JPH01170250A publication Critical patent/JPH01170250A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、受信されるデータにスパイク状ノイズが含ま
れている場合であっても、そのノイズに影響されること
なくデータを確実に受信可としたデータ誤り訂正方法に
関するものである。
〔従来の技術〕
一般にデータ伝送においては、受信側にデータが伝送さ
れるまでの間にデータに各種ノイズが混入されることか
ら、受信側でデータを受信するに際してはそれらノイズ
に影響されることなくデータを確実に受信することが必
要となっている。第4図は調歩同期式でデータが伝送寄
れる場合での従来方式に係るデータ受信回路の構成を示
したものである。これによる場合、データ先頭に付加さ
れているスタートビットがスタートビット検出回路lに
よって検出されればサンプリングタイミング回路2には
サンプリング開始が指示され、この指示にもとづきサン
プリングタイミング回路2で発生されたサンプリング要
求信号によって後続のデータはビット単位に1回サンプ
リングされ、サンプリングされたデータはシフトレジス
タ5を介し受信データとして得られるようになっている
例えばスタートビットとストップビットとの間に8ビツ
トのデータ、が挿入されている場合、サンプリングタイ
ミング回路2ではクロック発生回路4からのクロックを
所定に分周することで、それらデータ各々の中央部を1
回のみサンプリングすべく8個のサンプリング要求信号
を発生するようになっているものである。このサンプリ
ング要求信号にもとづきサンプリング回路3ではデータ
各々の中央部でのデータ状態がクロックに同期してサン
プリングされサンプリングされたデータ状態はシフトレ
ジスタ5を介し受信データとして得られているわけであ
る。その後、スタートビット検出回路1はストップビッ
トが検出されるべき時点で、サンプリングタイミング回
路2からのリセット信号によってリセットされているも
のである。なお、非同期データ伝送方式としての調歩同
期方式についての文献としては、「データ伝送の基礎知
識」(新版1社団法人電気通信協会編集・発行)の頁2
3〜32に亘る記載のものが挙げられる。
〔発明が解決しようとする問題点〕
しかしながら、従来方式ではスパイク状ノイズの混入に
よる局部的なデータ状態の破壊については考慮されてい
なく、したがって、破壊状態にある間にサンプリングさ
れたとすれば、そのデータは誤ったものとして得られる
ことになる。
本発明の目的は、データにスパイク状ノイズが含まれる
場合であっても、そのノイズに影響されることなくデー
タをビット単位に確実に受信し得るデータ誤り訂正方法
を供するにある。
(問題点を解決するための手段) 上記目的は、ビット単位にデータが受信される度にその
データの状態を複数回に亘ってサンプリングし、サンプ
リングされた複数の状態データ中に゛1′状態のものと
b′状態のものとが如何程の割合で含まれているかによ
って、そのデータの状態を判定することで達成される。
〔作用) ビット単位に受信されるデータを複数回に亘ってサンプ
リングした場合、サンプリングされたそれら状態データ
は通常同一状態データとして得られるが、もしもそのデ
ータにスパイク状ノイズが含まれている場合には、極一
部の状態データは他の状態データとはデータ状態を異に
して得られる虞れがあるというものである。即ち、多数
決論理で以てふくすうの状態データを判定する場合は、
データにスパイク状ノイズが含まれていてもそのデータ
の状態を正しく判定し得、ノイズによる誤りを訂正し得
るものである。
〔実施例〕
以下、本発明を第1図から第3図により説明する。
先ず本発明の概要について第1図により説明すれば、非
同期式直列データ形式(本例では調歩同期式)としての
原受信データを構成するビット単位のデータD0〜DA
各々とパリティピットに対してはその中央部付近のデー
タ状態が8回に亘って連続的にサンプリングされ、その
データの状態はサンプリングされた8個の状態データの
多数決によって決定されるものとなっている。変換デー
タはその多数決結果としてのデータを示しているわけで
ある。図示のようにデータD0のみについての処理が示
されているが、他のデータD1〜D6およびパリティビ
ットについても同様に処理されているものである。
なお、中央部付近のデータ状態だけがサンプリングされ
ているのは、これは、ジッタや波形歪みが発生してもそ
れらによる影響を受けることなく確実にデータ状態を判
定するために他ならない。
さて、本発明に係るデータ受信回路について第2図によ
り説明すれば以下のようである。
即ち、データ受信に伴いスタートビット検出回路21で
スタートビットが検出された場合、スタートビット検出
回路21からの指示にもとづきサンプリングタイミング
回路22からは、後続のデータ(パリティピットを含む
)をビット単位に8回サンプリングすべくサンプリング
要求信号が出力されるようになっている。8連続ナンプ
リング回路23ではそのサンプリング要求信号にもとづ
きり1コック発生回路24からのクロックに同期してデ
ータ各々の中央部付近を8回に亘って連続的にサンプリ
ングするようになっているものである。データ各々につ
い°ζ順次得られる8個のサンプリングデータ(状態デ
ータ)はサンプリングレジスタ26に所定順に格納され
たうえアドレスとして8→lビツト変換テ一ブル格納R
OM27に入力されることによって、1ビツトの変換デ
ータ(多数決結果としてのデータ状態)に変換されると
ころとなるものである。
第3図は8→1ビツト変換テーブルを示すが、これから
も判るように、nt ≧16(nl:サンプリングデー
タが゛1′状態である個数、no;サンプリングデータ
がb′状態である個数)の場合はデータ状態は1′と判
定され、n、<noの場合にはデータ状態はb゛とされ
るようになっている。このようにして順次得られる変換
データはシフトレジスタ25にシフト格納され、ノイズ
の影響が除去された受信データとして得られるものであ
る。
したがって、例えばビット周期約9.1msとして、!
ビットを16分割した場合1サンプル幅は0.57m5
に相当するが、連続した8個のサンプリングデータの各
データにおいて、′1゛状態からb′状態への誤りはサ
ンプリングデータ3個まで、b′状態から゛1゛状態へ
のデータ誤りは4個まで許容されていることになる。即
ち、スパイク状ノイズ等によるデータ破壊範囲はデータ
状態が1゛の場合には最大1.7111sまで、また、
b゛の場合には最大2.3 msまで許容されることに
なり、その範囲内では受信データは誤り訂正され得るこ
とになるわけである。
〔発明の効果〕
以上説明したように本発明によれば、伝送途中でスパイ
ク状ノイズが混入される場合であっても、そのノイズに
影響されることなくデータをビット単位に確実に受信し
得るといった効果がある。
【図面の簡単な説明】
第1図は、本発明に係る処理の概要を説明するための図
、第2図は、本発明に係るデータ受信回路の一例での構
成を示す図、第3図は、本発明に係る8→lビツト変換
テーブルを示す図、第4図は、従来技術に係るデータ受
信回路の構成を示す図である。 2I・・・スタートビット検出回路、22・・・サンプ
リングタイミング回路、23・・・8連続サンプリング
回路、24・・・クロック発生回路、25・・・シフト
レジスタ、26・・・サンプリングデータダ、27・・
・8→1ビツト変換テ一ブル格納ROM。 代理人 弁理士  秋 本 正 実 業 1 −34: 洛 3 テ 下イ文3ピット7ドレ人 嘉4図 く

Claims (1)

    【特許請求の範囲】
  1. 1、シリアル状態で受信されるデータをビット単位に誤
    り訂正するデータ誤り訂正方法であって、ビット単位に
    データが受信される度に該データの状態を複数回に亘っ
    てサンプリング抽出し、抽出された複数の状態データの
    “1”、“0”各々の状態数の大小関係より受信された
    データの状態を判定することを特徴とするデータ誤り訂
    正方法。
JP62327298A 1987-12-25 1987-12-25 データ誤り訂正方法 Pending JPH01170250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327298A JPH01170250A (ja) 1987-12-25 1987-12-25 データ誤り訂正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327298A JPH01170250A (ja) 1987-12-25 1987-12-25 データ誤り訂正方法

Publications (1)

Publication Number Publication Date
JPH01170250A true JPH01170250A (ja) 1989-07-05

Family

ID=18197568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327298A Pending JPH01170250A (ja) 1987-12-25 1987-12-25 データ誤り訂正方法

Country Status (1)

Country Link
JP (1) JPH01170250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129349A1 (ja) * 2005-05-31 2006-12-07 Fujitsu Limited データ受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129349A1 (ja) * 2005-05-31 2006-12-07 Fujitsu Limited データ受信装置

Similar Documents

Publication Publication Date Title
JPH01170250A (ja) データ誤り訂正方法
US5367543A (en) Circuit for detecting synchronizing signal in frame synchronization data transmission
KR980700654A (ko) 채널 신호를 정보 신호로 디코딩하는 장치 및 그 장치가 제공된 재생 장치(Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus)
JPS5820051A (ja) 論理レベル判定回路
JP2856939B2 (ja) データ受信方法
JP3416860B2 (ja) フレーム同期通信方法
JPS59223095A (ja) リモコン受信装置
JPH0323715Y2 (ja)
JPS6386641A (ja) 調歩同期デ−タ信号の入力レベル判定回路
JP2863068B2 (ja) データ伝送方法
JPS58220546A (ja) デイジタルデ−タ伝送方式
JPH0259660B2 (ja)
JPH0124386B2 (ja)
JP2969868B2 (ja) 定間隔短固定長データ伝送方式
JPS58182352A (ja) デジタルデ−タ受信回路
JPH11195963A (ja) デジタルフィルタ回路
JPH0425741B2 (ja)
JPS60132434A (ja) Cmi符号列の同期信号検出回路
JPH06132938A (ja) フレーム変換エラー補正回路
JPS6260328A (ja) 誤り訂正装置
JPH02195744A (ja) 符号誤り検出方式
JPH05260443A (ja) Muse信号受信装置のコントロール信号検出回路
JPS61284188A (ja) リ−プフイ−ルド信号判定回路
JPS60213130A (ja) 符号誤り訂正回路
JPS63142402A (ja) 逐次比較型a/d変換器からのデ−タ受信方法