JPH02195744A - 符号誤り検出方式 - Google Patents

符号誤り検出方式

Info

Publication number
JPH02195744A
JPH02195744A JP1014083A JP1408389A JPH02195744A JP H02195744 A JPH02195744 A JP H02195744A JP 1014083 A JP1014083 A JP 1014083A JP 1408389 A JP1408389 A JP 1408389A JP H02195744 A JPH02195744 A JP H02195744A
Authority
JP
Japan
Prior art keywords
bit
control
field
frame
information field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1014083A
Other languages
English (en)
Inventor
Masahiro Mochizuki
望月 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1014083A priority Critical patent/JPH02195744A/ja
Publication of JPH02195744A publication Critical patent/JPH02195744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野コ この発明はハイレベルデータリンク制御手順(以下HD
LCという)を使用したデータ伝送方式において発生す
るバースト誤シを検出するための符号誤シ検出方式に関
する。
〔従来の技術〕
HDLCにおける伝送単位であるフレームのフォー−7
ツ)lEZ図に示す。フレームのフォーマットは、ro
llllloJのフレーム同期パターンからなるフラグ
F、8ビットのアドレスフィールドA、8ビットのコン
トロールフィールドC,Nビット(Nは8ビツトの正整
数倍)の情報フィールドI、および16ビツトのフレー
ム検定シーケンスFC8から構成されている。
また、HDLCでは、フレーム検定シーケンスFC8の
誤シ検出符号によって誤シ検定を行っている。この誤シ
検出符号では16ビツト未満のバースト誤りは確実に検
出できるが、16ビツト以上のバースト誤りに対しては
見逃しが発生する。
従来HDLCでは、フラグFのビットパターンr011
11110J  をユニークとするため、すなわチ、こ
のビットパターンと同一のビットパターンがフレーム内
に出現しないようにするため、送信側では情報フィール
ド!内の連続した5個のrlJの後にrOJを挿入する
挿入制御を行ない、受信側では挿入した「0」を除去す
る除去制御を行なっている。このため、ビット誤り(1
ビット誤り)が発生して上述の「0」の挿入および除去
の制御に対して影響を与えると、受信したフレームのデ
ータが1ビット短かくまたは長くなる。このことを第3
図および第4図を参照して説明する。
第3図はビット誤)Kよシ送信したビット列が1ビット
短かくなる例を示す。原ビット列BOは「1」が5個以
上連続していないので、挿入制御によってrOJは挿入
されずに送信される(第3図(−) 、 (b) )。
しかし、伝送路で誤9が発生し、×で示した位置のrO
Jが「1」に反転して受信側に至る(第3図(c) 、
 (d) )と、受信ビット列B2に「1」が5個連続
する部分が発生してしまうため、ビン)boのrOJは
除去制御によって除去されてしまう(5g3図(d) 
j (・))。したがって、除去側後ビット列B3は、
原ビット列BOに比較して1ビット短かくなってしまう
(第3図(e) 、 (f) )。なお、第3図(a)
および(f)に示す原ビット列BOは同一である。
第4図はビット誤りにより、送信したビット列が1ビッ
ト長くなる例を示す。原ビット列BOは「1」が5個以
上連続しているので、挿入制御によってピッ)blの「
0」が挿入されて送信される(第4図(−) 、 (b
) ’)。しかし、伝送路で誤りが発生し、×で示しな
位置のrlJがrOJに反転して受信側に至る(第4図
(C) 、 (d) )と、受信ビット列B2にはrl
Jが5個連続した部分が発生しないため、挿入制御で挿
入されたビットb1の「o」は、除去制御によって除去
されず残ってしまう(第4図(e))。したがって、除
去制御後ピット列B3は、原ビット列BOに比較して1
ビット長くなってしまう(第4図(6) 、 (f) 
’)。なお、第4図(、)および(f)に示す原ビット
列BOは同一である。
上述した第3図および第4図のようにビット誤りが発生
して、受信データが1ビット短かくまたは長くなった場
合、これは誤シ検出動作から見るとバースト誤りとなる
ため、前述したように16ビツト以上のバースト誤シに
対する見逃しが発生する可能性がある。このような見逃
し誤シを防止する念め、一般に受信データサイズの検定
を行なっている。
〔発明が解決しようとする課題〕
上述したように、受信データが1ビット短かくなる場合
および受信データが1ビット長くなる場合があるが、も
し1つのフレーム内で前者と後者とが同じ回数発生する
と、受信データサイズには変化が生じない光め、受信デ
ータサイズの検定ではバースト誤シを見逃してしまうと
いう問題が6つな。
〔課題を解決するための手段〕
この発明の符号誤)検出方式は、送信側では挿入制御が
行われる前に情報フィールドの所定ビット位置Kr0J
を挿入して挿入制御を抑止し、受信側では除去制御が行
われた場合にバースト誤りが発生したと判断する。
〔作用〕
伝送路でビット誤9が発生してバースト誤りが生じると
、受信側では除去制御が行われる。
〔実施例〕
次にこの発明について図面を参照して説明する。
第1図(&)はこの発明の符号誤り検出方式の一実施例
におけるフレームのフォーマットでアリ、第2図と同一
符号は同一部分を示す。第1図Φ)は情報フィールドl
のフィールド構成図である。情報フィールドIは8ビツ
ト×nバイト(nは正整数)=Nビットで構成されてい
る。
送信側ではフラグFのビットパターンr0111111
0Jをユニークとするため、次のようにフレームが構成
される。すなわち情報フィールド!では、検定ビットに
として「0」が、各バイトの第1ビツトおよび第5ピツ
トに挿入される(第1図03))。1+、7ドvxフイ
ールドAn、HDLCKよってピット長が8ピツトに規
定されているので、検定ピッ)Kは挿入できない。した
がって、アドレスフィールドAとしてはrlJが5個連
続しないものが指定される。また、送信する7レームが
!フレーム(情報転送形式)の場合、コントロールフィ
ールドCの第1ビツトは「0」であり、第5ビツトのボ
ールピント(pビット)は「0」に指定される。上述し
たように送信側では、アドレスフィールドA1コントロ
ールフィールドC1および情報フィールド■の各フィー
ルドにおいてrlJが5個連続しないようにフレームが
構成されて送信される。
受信側では伝送路を介してフレームを受信すると、HD
LCに従ってフレーム検定シーケンスFC8が正しいこ
とが確認されるとともに、アドレスフィールドA1コン
トロールフィールドC1および情報フィールドIのビッ
ト列において「1」が5個連続しないこと、すなわちr
OJの除去が行われないことが確認される。しかし、こ
こで伝送路のビット誤りが発生して「1」が5個以上連
続した場合はrOJの除去が行われることによってバー
スト誤シの発生が検出されるので、受信されたフレーム
は廃棄される。
なお、この実施例では検定ビットを挿入するフレームに
ついて説明したが、従来のフレー台、すなわち検定ビッ
トを挿入しないフレームとこの発明のフレームとを混在
してデータ伝送を行うことも可能であり、この場合HD
LCには変更を生じない。
〔発明の効果〕
以上説明したようにこの発明によれば、送信側では挿入
制御が行われる前に情報フィールドの所定ビット位置に
rOJを挿入して挿入制御を抑止し、受信側では除去制
御が行われるか否かを監視することにより、バースト誤
シを検出している。
したがって、従来受信データサイズが変化しない之めに
受信データサイズ検定で検出できず見逃していたバース
ト誤シを検出することができる。
【図面の簡単な説明】
第1図(a)はこの発明の符号11検出方式の一実施例
におけるフレーム構成図、第1図(b)は同実施例にお
ける情報フィールド!のフィールド構成図、第2図は従
来例におけるフレーム構成図、第3図は従来例において
伝送路の符号mbによってビット列が1ビット短かくな
る場合を示すビット列状態図、第4図は従来例において
伝送路の符号誤シによってビット列が1ビット長くなる
場合を示すビット列状態図である。 F・・・・7ラグ、A・Φ・・アドレスフィールド、C
・・・・コントロールフィールド、I・・・・情報フィ
ールド、Fe2・・・・フレーム検定シーケンス、K・
・・・検定ビット。 第3図 (a)  盾’−e−/)−列

Claims (1)

  1. 【特許請求の範囲】 送信側ではフレームの情報フィールドの「1」が連続す
    る所定ビットパターンの直後に「0」を挿入する挿入制
    御が行われ、受信側では前記情報フィールドに挿入され
    た「0」を除去する除去制御が行われるデータ伝送方式
    の符号誤り検出方式であつて、 前記送信側では前記挿入制御が行われる前に前記情報フ
    ィールドの所定ビット位置に「0」を挿入して前記挿入
    制御を抑止し、受信側では前記除去制御が行われた場合
    にバースト誤りが発生したと判断することを特徴とする
    符号誤り検出方式。
JP1014083A 1989-01-25 1989-01-25 符号誤り検出方式 Pending JPH02195744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1014083A JPH02195744A (ja) 1989-01-25 1989-01-25 符号誤り検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1014083A JPH02195744A (ja) 1989-01-25 1989-01-25 符号誤り検出方式

Publications (1)

Publication Number Publication Date
JPH02195744A true JPH02195744A (ja) 1990-08-02

Family

ID=11851213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1014083A Pending JPH02195744A (ja) 1989-01-25 1989-01-25 符号誤り検出方式

Country Status (1)

Country Link
JP (1) JPH02195744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463263A2 (en) * 1998-02-25 2004-09-29 Matsushita Electric Industrial Co., Ltd. Data communication frame generating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463263A2 (en) * 1998-02-25 2004-09-29 Matsushita Electric Industrial Co., Ltd. Data communication frame generating method
EP1463263A3 (en) * 1998-02-25 2005-06-15 Matsushita Electric Industrial Co., Ltd. Data communication frame generating method

Similar Documents

Publication Publication Date Title
KR100430657B1 (ko) 신호 처리 장치
JPH03157872A (ja) Datテープのデータ・グループを組み立てるための方法
EP0419805A2 (en) Parallel architecture for high speed flag detection and packet identification
JPH0214690A (ja) ビデオ信号の誤り訂正方式および装置
JPH06101207B2 (ja) 誤り検出及び誤り訂正方法
JPH02195744A (ja) 符号誤り検出方式
US5768286A (en) Method and apparatus for testing the reading reliability of CD-ROM player
JPS61262333A (ja) デジタル情報信号の同期方法および同期装置
US20120017007A1 (en) Robustness improvement for bandwidth communication system
EP0069382A1 (en) Loop type data highway system
JPS5996516A (ja) エラ−訂正符号化方法
JP2000156705A (ja) データ処理装置とその制御方法
JP3754998B2 (ja) 情報処理装置
JP3649766B2 (ja) テレテキストデータアイテムの受信方法
KR100754905B1 (ko) 리드-솔로몬 디코더를 위한 데이터를 준비하기 위한 장치및 방법
JPS62200939A (ja) 見逃し誤り率改善方式
JPS61133080A (ja) デイジタル信号処理装置
JP3282425B2 (ja) ディジタル信号記録装置
JPH01223844A (ja) データ伝送方法
JP2561791B2 (ja) Fm多重放送受信機
JP3311463B2 (ja) 誤り訂正装置
JPH0259660B2 (ja)
JP2967703B2 (ja) 同期検出回路
JPS60246065A (ja) 同期信号検出回路
JPH0537516A (ja) データ伝送システムの誤同期防止方法