JPS61284188A - リ−プフイ−ルド信号判定回路 - Google Patents

リ−プフイ−ルド信号判定回路

Info

Publication number
JPS61284188A
JPS61284188A JP60125938A JP12593885A JPS61284188A JP S61284188 A JPS61284188 A JP S61284188A JP 60125938 A JP60125938 A JP 60125938A JP 12593885 A JP12593885 A JP 12593885A JP S61284188 A JPS61284188 A JP S61284188A
Authority
JP
Japan
Prior art keywords
signal
leap
circuit
field signal
leap field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60125938A
Other languages
English (en)
Inventor
Motoyoshi Shibano
元良 柴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP60125938A priority Critical patent/JPS61284188A/ja
Publication of JPS61284188A publication Critical patent/JPS61284188A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Television Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、MUSE方式のサウンドデコーダー内に設置
されるリープフィールド信号判定回路に関するものであ
る。
従来の技術 現在、放送衛星などを利用する新テレビジョン放送サー
ビスの一環としてMUSE方式が計画されている。
このMUSE方式は、従来画像信号と周波数分割多重方
式で送信していたアナログ音声信号を、ディジタル化し
たのち画像信号と時分割多重方式で送信するものである
すなわち、送信側では、アナログ信号をパルスコード変
調によってディジタル化したのち、16分の1程度に時
間軸圧縮し、これを各映像フィールド藺の垂直ブランキ
ング期間内にバースト状に送信し、一方受信側では、時
間軸圧縮されたバースト状のディジタル信号を時間軸伸
張して連続的な音声信号に戻したのちアナログ信号に変
換するものである。
さらに、MUSE方式では、画像信号はFM変調波とし
て送出され、時間軸圧縮されたディジタル音声信号は、
画像信号のFM変調に使用される搬送波(RFキャリア
)を差動4相位相変調したものとして送出される。この
ため、連続した2ビツトの音声データ対を差動変調した
データ対をシンボルと称し、このシンボルという概念を
用いてMUSE方式の伝送フォーマットを規定している
すなわち、MUSE方式の伝送フォーマットは、第4図
に示すように、ライン番号と伝送サンプル番号で規定さ
れ、各ラインは画像信号の1水平走査期間に該当し、各
伝送サンプルは1個のシンボルから成る。
44ライン目から始まり576ライン目で終わる画像情
報の第1のフィールドと、605ライン目から始まり最
大の11.25ライン目を経て次の5ライン目で終わる
画像情報の第2のフィールドの間に存在する垂直ブラン
キング期間内に、37ライン分の音声情報が送出される
。また、画像情報の第2のフィールドと次の第1のフィ
ールドの間に存在する垂直ブランキング期間内に38ラ
イン分の音声情報が送出される。各音声情報領域の1ラ
インには、480個の伝送サンプルが割当てられる。
画像情報の第1.第2のフィールドは、画像信号と関連
の制御信号で構成され、音声情報領域は音声信号と関連
の制御信号で構成される。
音声情報領域の大きさが交互に37ライン分と38ライ
ン分となるのは、映像信号をも含めた全信号系の同期を
図るためである。同じく同期の観点から、各音声情報領
域の伝送フォーマットには、15フイールドに1回の割
合で周期的に出現するリープフィールドとその間に14
回連続して出現する非リープフィールドの2種類が存在
する。
非リープフィールドとリープフィールドの伝送フォーマ
ントは、第5図と第6図に示すように、最終ライン(4
3番目と60404番目伝送フォーマットだけが異なる
だけで、他の全てのラインについては全く同一である。
すなわち、非リープフィールドちリープフィールドも、
最終ラインを除く各ラインは、伝送サンプル番号1から
18までのガード信号期間G1と、伝送サンプル番号1
9の導入シンボル信号(RIS信号)期間と、伝送サン
プル番号20から475までの音声信号期間と、伝送サ
ンプル番号476から480までのガード信号期間G2
から構成される。
各フィールドの最終ラインに挿入されるR信号のシンボ
ル列は、後続のフィールドが非リープフィールドである
かリープフィールドであるかに応じて、それぞれ、0連
続のデータ、又は1連続のデータに対応するものが送出
される。前述のように、リープフィールドは15フイー
ルドに1回の割合で周期的に出現するので、14番目の
非リープフィールドのR信号期間に、1連続のデータに
対応する16個のシンボル列が送出され、そ゛れ以外の
非リープフィールドとリープフィールドのR信号期間で
は、0連続のデータに対応するシンボル列が送出される
以下、後続のフィールドがリープフィールドであか否か
を示す1又はO連続データに対応するR信号列を本明細
書中では、「リープフィールド信号」と称する。
以上説明した伝送フォーマットは、フィールド周波数が
60/1.001Hzの場合のものである。フィールド
周波数が60H2の場合には、リープフィールド信号の
送出個数が非リープフィールドで32シンボル、リープ
フィールドで36シンボルであり、その他の点はフィー
ルド周波数が60/1.001の場合と同様である。
上記MUSE方式のサウンドデコーダーとして、第7図
に示す構成のものが本発明者により発明され、本出願人
により特許出願されている。
このサウンドデコーダーの入力端子INに供給された4
相位相変調音声情報は、4相位相復調回路1において復
調され、圧縮音声情報のシンボル(p、q)列に変換さ
れる。音声シンボル列時間軸伸張回路2は、圧縮音声情
報のシンボル列のうち圧縮音声信号のシンボル列だけを
抽出し、これを時間軸伸張する。時間軸伸張された音声
情報のシンボル(P、 Q)列は、差動復調回路3で音
声信号の並列データビット対(DI、D2)に変換され
、並列/直列変換回路4で直列データDとなる。この直
列データDは、B5−llPCMデコーダー5において
、アナログ音声信号に変換され、出力端子OUTから出
力される。
一方、4相位相復調回路1から出力された制御情報中の
リープフィールド信号は、リープフィールド信号判定回
路6に供給される。タイミング制御回路7は、このリー
プフィールド信号判定回路6による検出結果と、図示し
ない画像情報系統から供給される各種の同期情報に基づ
いてこのサウンドデコーダー内の各回路にタイミング情
報を供給する。
発明が解決しようとする問題点 第7図に示した構成のサウンドデコーダーは、従来時間
軸伸張の前に行うものとしていた差動復調を時間軸伸張
の後で行うことにより、差動復調回路の動作速度をほぼ
16分の1に低下させ、これに伴う差動復調回路の低廉
化を図っている。
同時に、第7図のサウンドデコーダーは、制御信号につ
いては時間軸伸張を行うことなく圧縮状態で処理する構
成により、時間軸伸張に要するメモリ容量を逓減し、時
間軸伸張回路の低廉化を図っている。
上記差動復調回路と時間軸伸張回路の低廉化を追及した
第7図の構成のサウンドデコーダーにおいては、リープ
フィールド判定回路に負担かがかるという問題がある。
すなわち、リープフィールド判定回路は、音声信号系に
比較してほぼ16倍もの高速動作によりリープフィール
ド信号を判定しなければならないことになる。
発明の構成 問題点を解決するための手段 上記問題点を解決する本発明のリープフィールド信号判
定回路は、4相位相復調された圧縮音声情報のシンボル
を復調して並列データビット対を出力する復調回路と、
この並列データビット対の各ビットについてリープフィ
ールド信号の出現期間にわたってデータの1又は0の総
数を計数する1対の計数回路と、これら計数回路の計数
値がいずれも所定値を越えたか否かに対応するリープフ
ィールド信号の判定結果を出力する論理手段とを備えて
いる。
すなわち、本発明のリープフィールド信号判定回路は、
シンボルを完全な直列データ列に復元せずに、並列/直
列変換の直前において、並列データビット対の各ビット
についてデータ1の総数が所定値を越えたかどうかを判
定することにより、完全な直列データに対する処理速度
の半分の速度(音声信号系よりもほぼ8倍の処理速度)
でリープフィールド信号を検出し、処理の低速化に伴う
検出回路の低廉化を達成するように構成されている。
以下本発明の作用を実施例と共に詳細に説明する。
実施例 第1図は、本発明の一実施例のリープフィールド信号判
定回路の構成を示す回路図である。
このリープフィールド信号判定回路は、差動復調回路1
1.カウンタ12a、12b、初期値設定器13.RS
フリップ・フロップ141、ラッチ15.17及びセレ
クタ16を備えている。
このリープフィールド信号判定回路は、第7図のサウン
ドデコーダー内のリープフィールド信号判定回路6に該
当する。
すなわち、このリープフィールド信号判定回路の入力端
子INには、前段の4相位相復調回路1で位相復調され
た時間術圧縮状態のシンボル(p。
q)が供給されると共に、入力端子11.I2・・・I
7にはタイミング制御回路7からのタイミング信号が供
給され、リープフィールド出力の判定結果が出力端子O
UTからタイミング制御回路7に供給される。
差動復調回路11は、第2図に示すように、modul
o 4の減算回路と、lシンボル周期分の遅延回路から
構成されている。新たなシンボルSfi(p、q)と、
遅延回路で1シンボル周期分遅延された直前のシンボル
Sn −+ (]” r  q”)とがa+odulo
 4の減算回路で減算され、もともとの直列データビッ
トが隣接2ビツトずつ並列に組合わさた並列データビッ
ト対 da  (dt 、dt )に復元される。
される。
新たなシンボルsn  (p、q)と、直前のシンボッ
L/a11−1  (p’、q’)と、データ対d7(
dt、dt)の関係は、第3図の表に示すものとなる。
並列データビット対 d−(dt 、dt )は、並列
/直列変換回路によって完全な直列データに復元される
ことなく、第1図のカウンタ12a。
12bのそれぞれの制御入力端子ENPに供給される。
カウンタ12a、12bの他方の制御入力端子ENTに
は、タイミング制御回路7から入力端子I3を経てリー
プフィールド信号の出現期間内だけハイに立上がるタイ
ミング信号が供給される。
また、カウンタ12a、12bのクロック信号入力端子
CK端子には、タイミング制御回路7から入力端子■1
を経てシンボル周期で立上がるクロック信号が供給され
る。カウンタ12a、12bは、 再制御入力端子EN
PとENTが共にハイの状態にある場合だけ、クロック
信号入力端子CKに供給されるクロック信号の立上がり
回数を計数する。
この計数が開始されるリープフィールド信号の出現直前
に、タイミング制御回路7から入力端子■2を経てカウ
ンタ12a、12bのロード指令入力端子L oadに
供給される制御信号によって初期値設定器13の初期値
がカウンタ12a、12bにロードされる。
カウンタ12a、12bは設定された初期値とクロック
信号の立上がり回数の和から成るカウント値が所定値を
越えると、出力端子RCからオバーフロー信号を出力す
る。このオバーフロー信号は、リープフィールド信号判
定結果としてRSフリップ・フロップ14のセット入力
端子Sに供給され、RSフリップ・フロップ14をセッ
トする。
なお、このRSSフリツブフロップ14のリセット入力
端子Rには、カウンタ12に対するロード指令信号と共
通の制御信号がリセット信号として供給され、フリップ
・フロップ14はリープフィールド信号の出現直前に予
めリセットされている。
RSフリンブ・フロップ14の非反転出力端子Qの出力
は、リープフィールド信号の出現期間終了直後に、タイ
ミング制御回路7から制御入力端子■4を経て供給され
る制御信号の立上がりでラッチ回路15に保持される。
ランチ回路15に保持されたリープフィールド信号判定
結果は、セレクタ16の一方の入力端子Aに供給される
セレクタ16の他方の入力端子Bには、タイミング制御
回路7から入力端子I5を経て、コントロールビット#
19が供給される。このコントロールビット#19は、
1又は0連続データのリープフィールド信号と同様に、
次のフィールドかリープフィールドであるか否かを示す
1ビツトの制御信号である。
セレクタ16の選択指令入力端子Sには、入力端子IN
を経て上記コントロールビット#19に対する誤り検出
結果が供給される。セレクタ16は、コントロールビッ
ト#19に誤りが検出されない場合には、入力端子Bの
コントロールビット#19を選択して後段のラッチ回路
17に供給する。一方、セレクタ16は、コントロール
ビット#19に誤りが検出された場合には、入力端子A
のリープフィールド信号判定結果を選択して後段のラッ
チ回路17に供給する。
リープフィールド信号判定結果は、タイミング制御回路
7から制御入力端子17を介して供給されるタイミング
信号の立上がりでラッチ回路17に保持され、出力端子
OUTを経てタイミング制御回路7に供給される。
リープフィールド信号がO連続データに対応する信号で
ある場合には、カウンタ12a、12bのカウント値は
変化せずオバーフローも生じないので、ローのリープフ
ィールド信号判定結果が出力される。
実際には、伝送路途中のC/Nの劣化などに伴い多少の
符号誤りが生ずるので、(オバーフロー値)−(初期値
)は、リープフィールド信号の連続個数よりも1乃至2
程度少ない値に設定される。
以上0、カウント値にょろリープフィールドの判定結果
をコントロールビット#9と組合せて最終判定結果とす
る構成を例示したが、カウント値による判定結果を単独
で最終判定結果とすることもできる。
また、他の適宜な判定結果、例えば先行の所定数のフィ
ールドが非リープフィールド−であるとの判定結果など
、と組合せるための中間判定結果としてもよい。
また、後続のフィールドがリープフィールドである場合
に1連続データのリープフィールド信号が出現する構成
を説明したが、このような場合に0連続のリープフィー
ルド信号が出現するように伝送フォーマットが変更され
たときには、差動復調回路とカウンタ間にインバータを
付加したり、カウンタの論理を逆転させればよい。
また、後続のフィールドかリープフィールドであるか否
かに応じて1とOの交番データからリープフィールド信
号が出現するように伝送フォーマットが変更された場合
には、差動復調回路から出力されたビットdl、、d2
のうちのO側をインバータで反転してからカウンタに供
給するか、0側のデータを受けるカウンタの論理を逆転
させればよい。
発明の効果 以上詳細に説明したように、本発明のリープフィールド
信号判定回路は、時間軸圧縮されたシンボルを完全な直
列データ列に復元することなく、並列/直列変換の直前
において、並列データビット対の各ビットについてリー
プフィールド信号に割当てられたビットの総数が所定値
を越えたかどうかを判定することにより、完全な直列デ
ータに対する処理速度の半分の速度でリープフィールド
を検出する構成であるから、検出回路の動作速度が半減
し、この判定回路を安価に構成できるという効果が奏さ
れる。
【図面の簡単な説明】
第1図は本発明の一実施例のリープフィールド信号判定
回路の構成を示す回路図、第2図は第1図の差動復調回
路11の構成を示す回路図、第3図は差動復調前のシン
ボルと並列データビット対の関係を示す概念図、第4図
乃至第6図はMUSE方式の伝送フォーマント図、第7
図は本発明のリープフィールド信号判定回路が設置され
るMUSE方式サウンドデコーダーの構成を示す機能ブ
ロック図である。 11・・差動復調回路、12a、12b・・カウンタ、
14・・RSフリップ・フロップ、15゜17・・ラッ
チ回路、16・・セレクタ。

Claims (1)

  1. 【特許請求の範囲】 MUSE方式のサウンドデコーダ内−でリープフィール
    ド信号を判定するリープフィールド信号判定回路におい
    て、 4相位相復調された圧縮音声情報のシンボルを復調して
    並列データビット対を出力する復調回路と、 この並列データビット対の各ビットについて、リープフ
    ィールド信号の出現期間にわたってリープフィールド信
    号に割当てられた1又は0の総数を計数する1対の計数
    回路と、 これら計数回路の計数値がいずれもが所定値を越えたか
    否かに対応するリープフィールド信号の判定結果を出力
    する論理手段とを備えたことを特徴とするリープフィー
    ルド信号検出回路。
JP60125938A 1985-06-10 1985-06-10 リ−プフイ−ルド信号判定回路 Pending JPS61284188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60125938A JPS61284188A (ja) 1985-06-10 1985-06-10 リ−プフイ−ルド信号判定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60125938A JPS61284188A (ja) 1985-06-10 1985-06-10 リ−プフイ−ルド信号判定回路

Publications (1)

Publication Number Publication Date
JPS61284188A true JPS61284188A (ja) 1986-12-15

Family

ID=14922678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60125938A Pending JPS61284188A (ja) 1985-06-10 1985-06-10 リ−プフイ−ルド信号判定回路

Country Status (1)

Country Link
JP (1) JPS61284188A (ja)

Similar Documents

Publication Publication Date Title
US5553103A (en) Circuit including a subtractor, an adder, and first and second clocked registers connected in series
EP0088771A4 (en) ZERO-CROSS-INTERPOLATOR FOR REDUCING ISOCHRONOUS DISTORTION IN A DIGITAL FREQUENCY REVERSE MODULE.
US4686676A (en) Apparatus and method for determining true data in a digital data stream from distorted data
JPH0575653A (ja) デイジタル通信システム
US4361896A (en) Binary detecting and threshold circuit
JPS61284188A (ja) リ−プフイ−ルド信号判定回路
JPS61269547A (ja) デ−タ信号復調装置
EP0643511A1 (en) Synchronization circuit for subcarrier signal
US6996201B2 (en) Data receiving system robust against jitter of clock
EP0448045A1 (en) System for suppressing spread of error generated in differential coding
JPS61284189A (ja) リ−プフイ−ルド信号判定回路
US4868853A (en) Demodulation circuit for digital modulated signal
JP3308765B2 (ja) ビット同期回路
US5781064A (en) Digital filtering system for filtering digital outputs of a four level FSK demodulator
KR100212065B1 (ko) 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로
EP0656707A2 (en) Synchronous adder for multicarrier receiver
JP4180967B2 (ja) 信号復調装置
JP3423004B2 (ja) インタフェース回路
JPS5922466A (ja) バイ・フエ−ズ・デジタル変調信号の復調方法
JP2576682B2 (ja) 制御符号判定回路
EP0856992A2 (en) Data reproduction apparatus for character multiplexing video signal
JPS62168442A (ja) デ−タ誤り制御装置
JPH09312641A (ja) シンボル同期回路
JPH01170250A (ja) データ誤り訂正方法
JPH0799871B2 (ja) Muse方式の音声復調装置