JPH08274765A

JPH08274765A - データ検出装置

Info

Publication number: JPH08274765A
Application number: JP7267932A
Authority: JP
Inventors: Atsushi Hayamizu; 淳速水
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1995-01-31
Filing date: 1995-09-21
Publication date: 1996-10-18

Abstract

(57)【要約】【目的】波形等化信号から抽出するビットクロックを
比較的に簡単な構成でしかも小回路規模で検出出力する
データ検出装置を提供する。【構成】記録データａの伝送路出力を波形等化した波
形等化信号をＡ／Ｄ変換器６を介し、ビタビ復号器７で
復号化することによりデータ信号を再生するデータ伝送
装置に用いられ、Ａ／Ｄ変換、復号化に要するクロック
を波形等化信号ｂ´から検出出力するデータ検出装置Ａ
であって、ｒｅｆ＋あるいはｒｅｆ−を越えた時に波形
等化信号ｂ´に対するビット同期クロックの符号反転が
発生したことを認識しこれに基づいたクロックを比較器
８，９、ＳＲ型ＦＦ１０、位相同期回路１１を介してシ
フト回路１２から、Ａ／Ｄ変換器６，復号器７へ供給す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号伝
送装置、あるいはディジタル信号の記録再生装置におい
て用いられ、送信あるいは記録したデータを再生するた
めに用いるデータ検出装置であり、特に３値（１，０，
−１）以上でデータ検出を行ういわゆるパーシャルレス
ポンス（ＰＲ：Partial Response）方式でデータの伝送
を行うデータ検出装置に関するものである。

【０００２】

【従来の技術】パーシャルレスポンス方式によって３値
以上でデータ検出を行う場合、ビット同期クロックの再
生を行うためのデータ位相抽出は３値以上の波形のまま
では困難であり、クロック再生系では例えば特開平３−
１６６８３９号公報に記載のように、２値（１，０）等
化を行うことが行われている。

【０００３】しかし、スクランブルドＮＲＺ（Ｓ−ＮＲ
Ｚ：Scrambled NRZ)のように記録信号に直流付近の周波
数成分を含んだ信号では、例えばディジタルＶＴＲを構
成するロータリトランスのように直流付近の周波数の伝
送ができない伝送系を用いる場合、２値等化の為の積分
等化処理のみでは直流付近の周波数成分の再生が不十分
で、ビット同期クロック再生を行うための十分な再生信
号が得られず、量子化帰還等化処理などの直流再生を取
らざるを得ない。加えて、積分等化処理のための特定周
波数成分の強調によって波形等化信号のＳ／Ｎ（信号対
雑音比）が低下する等の問題がある。

【０００４】これに対し、特開平６−１７７７７１号公
報に記載のように、前置波形等化出力を微分し、ビット
同期クロック再生を行おうという方式が提案されてい
る。

【０００５】

【発明が解決しようとする課題】ところで、上述の特開
平６−１７７７７１号公報に記載のデータ再生装置には
ビット同期クロック再生を行う検出回路として、符号間
干渉がないように等化された再生信号を微分するための
トランスバーサルフィルタが必要であるから、この検出
回路の回路規模が大となる。また、このトランスバーサ
ルフィルタに用いられる遅延素子はデータ伝送周波数が
高速になるに従い、遅延時間の設定が難しい等の問題が
ある。

【０００６】そこで、本発明は、上記したデータ再生装
置が有する問題点である、符号間干渉がないように等化
された再生信号からビット同期クロックを再生するのに
際して、その検出回路の回路規模が大となる点に着目し
てなされたものであり、この検出回路の回路構成を簡単
にして回路規模を小としても再生された信号のＳ／Ｎの
劣化が少なく、好適にビット同期クロック再生が行える
データ検出装置を提供することを目的とするものであ
る。

【０００７】

【課題を解決するための手段】上記した課題を解決する
ために、本発明は下記（１）〜（３）の構成になるデー
タ検出装置を提供する。（１）符号化されたデータ信号（記録データａ（図３
（Ａ）に図示））の伝送路出力信号を波形等化し（た波
形等化信号ｂ´（図３（Ｂ）に図示）を所望の特性とな
るよう演算子（１＋Ｄ）５にてさらに波形等化し、Ａ／
Ｄ変換器６を介し、ビタビ復号器７で）復号化すること
によりデータ信号を再生する（例えばディジタルＶＴＲ
等の）データ伝送装置に用いられ、（Ａ／Ｄ変換をはじ
めとする）少なくとも復号化に要する（シフト回路１２
から出力するビットクロックである）ビット同期クロッ
クを波形等化信号ｂ´から検出出力するデータ検出装置
Ａであって、前記波形等化信号ｂ´の基準レベル（基準
電位ｒｅｆ０）から正負両方向に所定離間した設定レベ
ル（正方向のリファレンス電圧ｒｅｆ＋，負方向のリフ
ァレンス電圧ｒｅｆ−）を設定し、これら設定レベルを
越えた時に前記波形等化信号ｂ´に対するビット同期ク
ロックの符号反転（正→負に極性反転あるいは、負→正
に極性反転）が発生したことを認識し、前記ビット同期
クロックを検出出力する（比較器８，９、ＳＲ型ＦＦ１
０から構成される）同期クロック検出手段を備えたこと
を特徴とするデータ検出装置。

【０００８】（２）前記波形等化信号の基準レベルか
ら正負両方向に所定離間して設定される設定レベル（正
方向のリファレンス電圧ｒｅｆ＋，負方向のリファレン
ス電圧ｒｅｆ−）は、前記波形等化信号ｂ´の波高値に
応じて設定される（基準電圧発生回路Ｃを有する）こと
を特徴とする上記（１）記載のデータ検出装置。

【０００９】（３）前記波形等化信号の基準レベルか
ら正負両方向に所定離間して設定される設定レベル（正
方向のリファレンス電圧ｒｅｆ＋，負方向のリファレン
ス電圧ｒｅｆ−）は、（前記波形等化信号ｂ´をＡ／Ｄ
変換して得た）前記波形等化信号ｂ´のデータ点に同期
した前記ビット同期クロックによって離散値に変換され
た値を基にして設定されることを特徴とする上記（１）
記載のデータ検出装置。

【００１０】

【作用】本発明によれば、複雑な回路を用いることなく
高信頼性のビット同期クロックを検出することができる
ので、３値（１，０，−１）をはじめとする多値再生波
のデータ検出、さらには直流付近まで周波数成分を持っ
た入力信号（記録データａ）を、直流付近の周波数伝送
が行えない伝送系で信号伝送した場合においても良好な
データ検出が行える。また、本発明によれば、ビット同
期クロック再生のためのレベル比較動作を理想的なレベ
ルで行う事が可能であり、非常に好適なビット同期クロ
ックが再生でき、また、再生信号の誤り率の低減につな
げることができる。

【００１１】

【発明の実施の態様】以下、添付図面を参照して本発明
の一実施例を説明する。図１，図７は本発明のデータ検
出装置の第１，第２実施例構成図、図２は一般のデータ
検出装置の構成図、図３は図１に示す本発明のデータ検
出装置の動作を説明するための動作波形図、図４は図２
に示す一般のデータ検出装置の動作を説明するための動
作波形図、図５は比較器にリファレンス電圧ｒｅｆ＋，
ｒｅｆ−を供給する基準電位発生回路構成例図、図６は
図５に示す基準電位発生回路の動作を説明するための動
作波形図、図８は図７に示す基準レベル制御回路の構成
図、図９は図７に示す基準レベル制御回の動作を説明す
るための動作波形図である。

【００１２】図１，図２中、１は記録アンプ、２は記録
再生系、３は前置アンプ、４はＰＲ（１，−１）の波形
等化器、５は入力信号を１ビット周期Ｔb 遅延する遅延
素子Ｄを持つ遅延演算子（１＋Ｄ）、６はＡ／Ｄ変換
器、７はビタビ復号器、８，９は比較器、１０はＳＲ型
フリップフロップ、１１は位相同期回路、１２はシフト
回路、１３，１４は波形等化器、１５は２値化回路であ
る。Ａは本発明のデータ検出装置、Ｂは一般のデータ検
出装置。

【００１３】まず、一般のデータ検出装置Ｂの構成及び
その動作を説明した後、本発明のデータ検出装置Ａの構
成及びその動作を説明する。以下の説明ではデータの検
出に３値検出のパーシャルレスポンスクラス４（ＰＲ
４：Partial Response Class 4，孤立波を３値（１，
０，−１）となるよう伝送路特性を定める波形等化）を
用いた磁気テープ記録再生系について説明するが、もち
ろん他の多値検出、データ伝送系にも本発明は有効であ
ることは言うまでもない。

【００１４】（一般のデータ検出装置Ｂの構成）一般の
データ検出装置Ｂは、図２に示すように、一般的なＰＲ
４のデータ検出装置の構成を備えている。

【００１５】（一般のデータ検出装置Ｂの動作）図示せ
ぬ符号化装置によって符号化された記録データ（図４
（Ａ）に図示）ａは記録アンプ１に供給され、ここで所
定量増幅された後、記録再生系２に出力される。記録再
生系２は、例えばディジタルＶＴＲの記録再生系では、
ロータリトランス、記録ヘッド、再生ヘッド、磁気テー
プ媒体から構成される（いずれも図示せず）。記録アン
プ１によって所定量の増幅の後出力された記録データは
ロータリトランスを介し、記録ヘッドに供給されテープ
媒体に記録される。一方、テープ媒体に記録されたデー
タは再生ヘッドによって検出され、ロータリトランスを
介して記録再生系２から前置アンプ３に再生信号として
出力される。

【００１６】記録再生系２から出力される再生信号出力
は前置アンプ３によって所定のレベルに増幅された後、
波形等化器１３で波形等化を行い、伝送路歪が除去され
た波形等化信号が波形等化器１３から出力される。波形
等化器１３から出力された波形等化信号は２系統に分か
れる。

【００１７】一方は波形等化器１４で多値等化され、Ａ
／Ｄ変換器６のデータとして入力され、ここでＡ／Ｄ変
換された後、ビタビ復号器７に供給されここでビタビ復
号したデータがここから検出出力される。他方は２値化
回路１５によって積分等化され（積分等化された波形デ
ータは図４（Ｃ）に実線で図示）、基準電位ｒｅｆ０に
基づいて２値変換（２値化データは図４（Ｃ）に破線で
図示）されることにより、記録データ（図４（Ａ）に図
示）ａと同様の２値化データｄが出力される（図４
（Ｄ）に図示）。２値化回路１５から出力する２値化デ
ータｄは位相同期回路（ＰＬＬ回路）１１で位相同期が
かけられ、波形等化器１４から出力する多値等化信号と
同期したクロック再生が行われる。この後、シフト回路
１２で多値等化信号をＡ／Ｄ変換するための最良ポイン
トに同期するように、このクロックを時間シフトする。
時間シフトしたクロックはＡ／Ｄ変換器６のクロック、
さらに後続のビタビ復号器７等データ検出のための基準
クロックとして用いられる。

【００１８】こうして、一般のデータ検出装置Ｂは、符
号間干渉がないように波形等化された再生信号からビッ
ト同期クロックを再生している。

【００１９】ところで、２値化回路１５における前記し
た積分等化処理が不十分な場合、図４（Ｃ）に破線で示
す２値化データのように、基準電位ｒｅｆ０との十分な
レベル差が無く、このレベル差が一段と小であると、２
値変換は正しく行えない恐れがある。また、過度の積分
はノイズの増加を招くので好ましくない。さらに記録デ
ータが直流付近の周波数成分を多く含む場合、ここでの
積分によって低域強調が行われるために、この状況がよ
り悪化したり、信号に低域成分のうねりを生じる等、正
常な２値データが得られなくなることが予想される。

【００２０】そこで、本発明のデータ検出装置Ａは、こ
うした記録データの周波数成分が直流付近まで多く含ん
でいる場合であっても２値化における不安定なレベルコ
ンパレート動作を解消し、直流付近の周波数成分を抑圧
した３値等化波形を基にして信号の２値化を行うため
に、前述のような不都合を生じること無く正常な２値信
号を得ることを目的とする。これによれば、積分処理を
全く行わないために、ノイズの増加を生じること無く、
良好な２値化データｄを検出することが可能となる。

【００２１】（本発明のデータ検出装置Ａの構成）本発
明のデータ検出装置Ａは、図１に示す構成のものであ
り、前述した図２に示したデータ検出装置Ｂの構成中、
波形等化器１３を波形等化器４に、波形等化器１４を遅
延演算子（１＋Ｄ）５に、２値化回路１５を比較器８，
９、ＳＲ型フリップフロップ（ＳＲ型ＦＦ）１０にそれ
ぞれ置き換えた構成に等しいものである。また、必要に
応じて、波形等化器４を波形等化器１３に、遅延演算子
（１＋Ｄ）５を波形等化器１４に置き換えなくても良
く、２値化回路１５を比較器８，９、ＳＲ型ＦＦ１０に
置き換えただけの構成でも良い。前述したものと同一構
成部分には同一符号を付しその説明を省略する。

【００２２】（本発明のデータ検出装置Ａの動作）符号
化された記録データ（図３（Ａ）に図示）ａは記録アン
プ１、記録再生系２を介して、前置アンプ３に再生信号
として出力される。波形等化器４は前置アンプ３から出
力される再生信号を、符号間干渉の無いパーシャルレス
ポンス１，−１（孤立記録波に対して１，−１の出力が
出るよう等化。ＰＲ（１，−１）と略記）に波形等化す
る。この波形等化器４はトランスバーサル等化器等によ
って構成できる。

【００２３】データ検出装置Ａは、直流付近まで周波数
成分を含んでいるような記録データａに対しても、直流
付近の周波数成分を抑圧した波形等化器４から出力する
３値等化波形を基にして、比較器８，９、ＳＲ型ＦＦ１
０にてこの３値等化波形データの２値等化を行うため
に、前述のような不都合を生じること無く正常な２値化
データを得ることができる。また、２値化においては積
分処理を行わないため雑音の増加を生じること無く良好
なデータ検出が行える。

【００２４】再生データ検出はＰＲ４で行うが、波形等
化器４で歪除去された波形等化信号は２分岐出力され
る。一方は、（１＋Ｄ）５に供給され、３値（１，０，
−１）であるＰＲ４を満足する波形等化処理がなされ
る。この処理は１ビット長の遅延素子と加算器（いずれ
も図示せず）によって簡単に行うことができる。即ち、
（１＋Ｄ）５は波形等化器４から出力する波形等化信号
とこの波形等化信号を１ビット周期Ｔb 遅延した波形等
化信号とを加算して得た波形等化信号をＡ／Ｄ変換器６
へ出力する。この出力はＡ／Ｄ変換器６のデータ入力Ｄ
にデータとして入力され、ここでＡ／Ｄ変換された後、
ビタビ復号器７に供給されここでビタビ復号したデータ
が検出出力される。

【００２５】波形等化信号ｂ´の他方は比較器８，９に
入力される。比較器８は波形等化信号ｂ´の基準電位ｒ
ｅｆ０に対する正方向のリファレンス電圧ｒｅｆ＋より
大きいレベルを検出し、ハイレベル（Ｈレベル）の出力
をする（図３（Ｃ）に示す信号ｆ）。比較器９では波形
等化信号ｂ´の基準電位ｒｅｆ０に対する負方向のリフ
ァレンス電圧ｒｅｆ−より大きい入力信号を検出し、ハ
イレベルの出力をする（図３（Ｄ）に示す信号ｇ）。比
較器８の出力信号ｆはＳＲ型ＦＦ１０のセット入力Ｓに
加えられ、比較器９の出力信号ｇはＳＲ型ＦＦ１０のリ
セット入力（ただしここでは負論理とする）に加えられ
る。

【００２６】ＳＲ型ＦＦ１０は比較器８でリファレンス
電圧ｒｅｆ＋より大きい信号に対してハイレベルにセッ
トされ、比較器９でリファレンス電圧ｒｅｆ−より小さ
い入力がきたときロウレベル（Ｌレベル）にリセットさ
れる。こうして、ＳＲ型ＦＦ１０は常時安定した２値化
データｄ´（図３（Ｅ）に図示のＨ＝１，Ｌ＝０）を出
力することができる。

【００２７】上記したリファレンス電圧ｒｅｆ＋、ｒｅ
ｆ−は固定値とする事もできるが、波形等化信号ｂ´の
レベルが変動する場合は、図５に示すように、波形等化
信号ｂ´の振幅変動に応じてそのレベルが可変するリフ
ァレンス電圧ｒｅｆ＋、ｒｅｆ−を基準電圧発生回路Ｃ
から生成出力することは可能である。

【００２８】（基準電圧発生回路Ｃの構成及び動作）基
準電圧発生回路Ｃは、図５に示すように、波形等化信号
ｂ´は基準電位ｒｅｆ０に対して半波整流器２０ａ，２
０ｂで半波整流される。この後、積分器２１ａ，２１ｂ
によって低周波成分を取り出し、波形等化信号ｂ´の波
高値を求める。この後、係数器２２ａ，２２ｂによって
予め定めた最適なリファレンス電圧をｒｅｆ＋，ｒｅｆ
−として、前述した比較器８，９に出力する。この時の
動作を図６に示す。本図のように波形データｂ´に変動
があった場合でも良好なレベルによって比較動作が行
え、波形データｂ´の変動に追従する良好な２値波形で
あるリファレンス電圧ｒｅｆ＋，ｒｅｆ−が得られる。

【００２９】このように、本発明のデータ検出装置Ａに
基準電圧発生回路Ｃを組み合わせることによって、波形
等化信号ｂ´がレベル変動した場合であっても、ビット
同期クロックを検出するための基準レベル（リファレン
ス電圧ｒｅｆ＋，ｒｅｆ−）を波形等化信号ｂ´の波高
値によって自動設定することが可能である。

【００３０】ところで、上記したデータ検出装置Ａに基
準電圧発生回路Ｃを組み合わせたものは、波形等化信号
ｂ´がレベル変動していても、その変動幅が本来予想し
ている範囲内にあるものには極めて有効に作用する。し
かし、例えば波形等化器４における波形等化が不十分で
あることにより、波形等化信号ｂ´のレベル変動幅が本
来予想している範囲を越えた場合には、基準レベル（リ
ファレンス電圧ｒｅｆ＋，ｒｅｆ−）を最適なものに自
動設定することができないということが新たに判明し
た。また、波形等化器４における波形等化が不十分でな
くとも、波形等化信号ｂ´の出力頻度が少ない場合に
は、基準電圧発生回路Ｃにおけるその波高値のホールド
が難しい等の課題も判明した。

【００３１】そこで、こうした課題を良好に解決したの
が、下記する本発明のデータ検出装置Ｄ、基準レベル制
御回路１７である。以下、図７〜図９を用いて本発明の
データ検出装置Ｄ及び基準レベル制御回路１７を説明す
る。

【００３２】（本発明のデータ検出装置Ｄの構成）本発
明のデータ検出装置Ｄは、図７に示す構成のものであ
り、前述した図１に示したデータ検出装置Ａの構成中、
比較器８，９、ＳＲ型ＦＦ１０を破線で囲んだ構成を２
値化回路１６と置き換え、また、２値化回路１６の入力
側とＡ／Ｄ変換器６の出力側との間に基準レベル制御回
路１７を新たに介挿した構成に等しいものである。前述
したものと同一構成部分には同一符号を付しその説明を
省略する。

【００３３】（本発明のデータ検出装置Ｄの動作）ここ
では、ビット同期クロック再生を２値（１，０）等化、
データ再生系を３値（１，０，−１）等化する例につい
てのべる。前述したものと同一の構成（記録アンプ１、
記録再生系２、前置アンプ３、波形等化器４、（１＋
Ｄ）５、Ａ／Ｄ変換器６、ビタビ復号器７、比較器８，
９、ＳＲ型ＦＦ１０、位相同期回路１１、シフト回路１
２）の各動作は、データ検出装置Ａで既に説明したの
で、ここでの説明は省略する。

【００３４】ここでは、Ａ／Ｄ変換器６は、（１＋Ｄ）
５から供給される波形等化信号をＡ／Ｄ変換して得たデ
ィジタル波形等化信号（出力データ）をビタビ復号器７
及び基準レベル制御回路１７へ出力する。基準レベル制
御回路１７は、レベル変動なく安定して供給される出力
データに基づいて基準レベル（リファレンス電圧ｒｅｆ
＋、ｒｅｆ−）を生成し、これを２値化回路１６を構成
する比較器８，９へ出力する。

【００３５】ところで、Ａ／Ｄ変換器６の出力データ
は、図９に示すように、波形レベル（横軸）に対する生
起回数（縦軸）として表すことができる。この結果、Ａ
／Ｄ変換器６の出力データは正規分布に近い分布特性を
備えていると言える。よって、基準電位ｒｅｆ０は、正
方向（＋１方向）の生起回数が最も多いレベルの１／２
をｒｅｆ＋、負方向（−１方向）の生起回数が最も多い
レベルの１／２をｒｅｆ−とすれば良い。Ａ／Ｄ変換器
６の出力データは、波形等化器４における波形等化が不
十分である状態、波形等化信号ｂ´の出力頻度が少ない
場合であっても、常時、正規分布に近い特性を備えてい
るから、こうした場合にも、安定した基準レベル（基準
電位ｒｅｆ０、リファレンス電圧ｒｅｆ＋、ｒｅｆ−）
を生成出力することが可能である。

【００３６】上記した基準レベル制御回路１７は、図８
に示すように、メモリ１６ａ、加算器１６ｂ、レベル更
新回路１６ｃから構成される。

【００３７】上記した構成の基準レベル制御回路１７の
動作は次の通りである。Ａ／Ｄ変換器６の出力データ
は、離散値に変換したレベル毎に分けられたメモリ１６
ａに入力され、ここでメモリされる（例えばＲＡＭを用
いて、所定の数に等分したレベルの値をアドレスとし、
生起回数をデータとする）。この分割レベル数は、図９
に示す生起可能な波形レベルの範囲（同図中破線ａａ〜
破線ｂｂ）を例えば１７等分とする。

【００３８】加算器１６ｂは、所定数に等分（例えば１
７等分）された各レベル範囲に該当するレベルが検出さ
れた場合、各レベル範囲に対応するデータ（生起回数）
に＋１加算する加算信号をメモリ１６ａへ出力する。こ
うして、加算された結果が同図に示す離散値（−１，
０，＋１にそれぞれピーク）を持つ生起回数となる。

【００３９】レベル更新回路１６ｃは、メモリ１６ａの
メモリ内容から正、負方向の生起回数が最大のレベルを
判断し、基準レベルｒｅｆ＋、ｒｅｆ−をアナログ変換
して出力する。基準レベルは初期状態において、予めあ
る値（略出力レベルの１／２）にセットしてある。ま
た、メモリオーバフローが起きないよう一定時間間隔毎
にメモリ１６ａの内容をリセットしても良い。基準レベ
ルの更新動作はビット同期クロックのように高速で行う
必要はないため、例えばシステムコントロールマイコン
等で行う事も可能である。このような構成で行えば、波
形の出力頻度のかたよりがあった場合でも演算が可能で
あり、好適な基準レベルの設定が可能である。

【００４０】

【発明の効果】以上説明したように、本発明のデータ検
出装置によれば、直流付近まで周波数成分を含む符号化
されたデータ信号に対しても、比較的に簡単な構成でし
かも回路規模が小であるビット同期クロック検出手段に
よって、このデータ信号から確実に同期クロックをＳ／
Ｎ良く検出できるので、この同期クロックを用いてこの
符号化されたデータ信号を確実に安定して復号化を行え
るので、特に、伝送系においてレベル変動が発生しても
これを充分クリアした良好なデータ信号の再生を行うこ
とができる。また、本発明のデータ検出装置によれば、
同期クロック再生に必要な２値化の基準レベルを常時正
確に設定でき、この結果好適なデータ再生を行うことが
でき、誤りの少ないデータ再生を行うことができる。

【図面の簡単な説明】

【図１】本発明のデータ検出装置の第１実施例構成図で
ある。

【図２】一般のデータ検出装置の構成図である。

【図３】図１に示す本発明のデータ検出装置の動作を説
明するための動作波形図である。

【図４】図２に示す一般のデータ検出装置の動作を説明
するための動作波形図である。

【図５】比較器にリファレンス電圧ｒｅｆ＋，ｒｅｆ−
を供給する基準電位発生回路構成例図である。

【図６】図５に示す基準電位発生回路の動作を説明する
ための動作波形図である。

【図７】本発明のデータ検出装置の第１実施例構成図で
ある。

【図８】図７に示す基準レベル制御回路の構成図であ
る。

【図９】図７に示す基準レベル制御回の動作を説明する
ための動作波形図である。

【符号の説明】

６Ａ／Ｄ変換器７ビタビ復号器８，９比較器１０ＳＲ型フリップフロップ１１位相同期回路１２シフト回路Ａデータ検出装置ａ記録データ（データ信号）ｂ，ｂ´ 波形等化信号Ｃ基準電圧発生回路ｒｅｆ０基準電位（基準レベル）ｒｅｆ＋正方向のリファレンス電圧ｒｅｆ− 負方向のリファレンス電圧

Claims

【特許請求の範囲】

【請求項１】符号化されたデータ信号の伝送路出力信号
を波形等化し、復号化することにより前記データ信号を
再生するデータ伝送装置に用いられ、少なくとも復号化
に要するビット同期クロックを波形等化信号から検出出
力するデータ検出装置であって、前記波形等化信号の基準レベルから正負両方向に所定離
間した設定レベルを設定し、これら設定レベルを越えた
時に前記波形等化信号に対する前記ビット同期クロック
の符号反転が発生したことを認識し、前記ビット同期ク
ロックを検出出力する同期クロック検出手段を備えたこ
とを特徴とするデータ検出装置。
【請求項２】前記波形等化信号の基準レベルから正負両
方向に所定離間して設定される設定レベルは、前記波形
等化信号の波高値に応じて設定されることを特徴とする
請求項１記載のデータ検出装置。
【請求項３】前記波形等化信号の基準レベルから正負両
方向に所定離間して設定される設定レベルは、前記波形
等化信号のデータ点に同期した前記ビット同期クロック
によって離散値に変換された値を基にして設定されるこ
とを特徴とする請求項１記載のデータ検出装置。