JP3976497B2 - 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 - Google Patents
識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 Download PDFInfo
- Publication number
- JP3976497B2 JP3976497B2 JP2000369135A JP2000369135A JP3976497B2 JP 3976497 B2 JP3976497 B2 JP 3976497B2 JP 2000369135 A JP2000369135 A JP 2000369135A JP 2000369135 A JP2000369135 A JP 2000369135A JP 3976497 B2 JP3976497 B2 JP 3976497B2
- Authority
- JP
- Japan
- Prior art keywords
- identification
- level
- voltage
- circuit
- mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y02B60/31—
Landscapes
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、識別レベル自動制御回路及び方法、識別位相自動制御回路及び方法並びに光受信器に関し、特に、入力される信号に応じて自動的に識別レベルあるいは識別タイミングを制御することが可能な、識別レベル自動制御回路及び方法、識別位相自動制御回路及び方法並びに光受信器に関する。
【０００２】
【従来の技術】
高速、長距離光伝送において、伝送される光信号は光ファイバの特性（帯域制限、非線形効果）により波形ひずみを生じる。しかも、伝送用光ファイバに印加される擾乱が時間的に変動するのに伴い、波形ひずみの状態も変化する。このため、この光信号を受信する際の識別レベルは、その最適位置が常に変化している。しかしながら、現在の光受信器では、識別レベルがある一点に固定されているため様々な条件に対して、最適な識別レベルに設定されているとは言い難い。そのためエラーに対するマージンが低く伝送距離が制限されるなどの欠点がある。
【０００３】
このような問題意識に基づき、従来から識別レベルあるいは識別位相の制御方式が提案されている。
【０００４】
例えば、特開平０８−２６５３７５号公報には、識別レベル、識別位相の制御方式が開示されている。このうち、識別レベルの制御では、データ入力が供給され、互いに異なる識別レベルを有する３つの識別器の出力信号のうち、レベルが隣接する２つの出力信号が比較される。比較の結果、不一致であれば、該当する識別レベルとは逆の方向、すなわち、例えばレベルがより大きい方で不一致が発生した場合には、３つの識別レベルを、それらの間隔は固定したままレベルを下降させる方向に移動させる。また、同公報に記載されている識別位相の制御では、データ入力が供給され、互いに異なる識別タイミングを有する３つの識別器の出力信号のうち、タイミングが隣接する２つの出力信号が比較される。比較の結果、不一致であれば、該当する識別タイミングとは逆の方向、すなわち、例えば識別タイミングが位相のより進んでいる方で不一致が発生した場合には、３つの識別タイミングを、それらの間隔は固定したままタイミングを遅延させる方向に移動させる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術においては、下記のような問題点があった。
【０００６】
すなわち、上記の特開平８−２６５３７５号公報に記載された識別レベルあるいは識別位相制御方式においては、制御に用いている３つの識別レベルあるいは識別タイミング全体を平行にシフトさせてはいるものの、各々の間隔は固定されている。このため、到来する信号のハイレベル、ロウレベルの差が小さくなったときに、制御系が不安定になるおそれがある。すなわち、３つの識別レベルのうち、大きい側を最適調整すると、小さい側の識別レベルが信号のロウレベルを下回り、中間の識別レベルによる識別器出力との比較の結果が不一致になる。ここで、小さい側の識別レベルを最適調整すると、今度は大きい側の識別レベルが最適値からはずれることとなる。このため、制御系全体として安定状態に到達せず、発振すら懸念されることとなる。
【０００７】
本発明は、上記の課題を解決して、安定に識別レベルあるいは識別位相を設定することが可能な、識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の識別レベル自動制御回路は、入力データ信号が供給され互いに異なる識別レベルを有する複数の識別回路と、前記互いに異なる識別レベルのうち大小順が隣り合う２つの識別レベルに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、前記一致判定信号が一致を示すよう、前記互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別電圧制御回路とを備えている。さらに、前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、前記識別電圧制御回路は、前記ハイレベルと前記中央レベルとの第１の一致判定信号と、前記ロウレベルと前記中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する回路と、前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する回路とを備え、前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、前記識別電圧制御回路は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。または、前記識別電圧制御回路は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。
【０００９】
このように、本願発明の識別レベル自動制御回路は、互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整し、第１の識別レベルに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路（または漸減させる放電回路）と、第１の識別レベルより小さな第２の識別レベルに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路（または漸増させる充電回路）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えていることを特徴としている。これにより、エラーが発生した場合は、速やかに識別レベルの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別レベルの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別レベルの位置がどちらにも早く移動してしまって、ふらふらと安定性を欠くことを防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別レベルを最適位置に設定することを可能としている。
【００１０】
あるいは、本発明の識別レベル自動制御回路は、入力データ信号と所定の識別レベルとの大小を比較して得られる識別出力を生成する識別回路と、前記識別出力を構成する符号系列の誤りを検出して誤りを訂正する誤り訂正回路と、前記誤り訂正回路からの誤り訂正後の入力データ信号と訂正ビットを基に、該入力データ信号のロウレベルをハイレベルと誤って識別した場合には、前記識別レベルを増加させ、該入力データ信号のハイレベルをロウレベルと誤って識別した場合には、前記識別レベルを減少させる識別電圧制御回路とを備えている。
【００１１】
このように、本願発明の識別レベル自動制御回路は、入力データ信号のロウレベルをハイレベルと誤って識別した場合には、識別レベルを増加させ、入力データ信号のハイレベルをロウレベルと誤って識別した場合には、識別レベルを減少させることを特徴としている。
【００１２】
また、本発明の識別位相自動制御回路は、入力データ信号から抽出されたクロック信号が供給され互いに異なる識別タイミングを有する複数の識別回路と、前記互いに異なる識別タイミングのうち遅延量の大小順が隣り合う２つの識別タイミングに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、前記一致判定信号が一致を示すよう、前記互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別タイミング制御回路とを備えている。さらに、前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、前記識別タイミング制御回路は、前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する回路と、前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する回路とを備え、前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、前記識別タイミング制御回路は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。または、前記識別タイミング制御回路は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。
【００１３】
このように、本願発明の識別位相自動制御回路は、互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整、識別タイミング制御回路が、第１の識別タイミングに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路（または漸減させる放電回路）と、第１の識別タイミングより遅れている第２の識別タイミングに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路（または漸増させる充電回路）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えていることを特徴としている。これにより、エラーが発生した場合は、速やかに識別タイミングの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別タイミングの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別タイミングの位置がどちらにも早く移動してしまって、ふらふらと安定性を欠くことを防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別タイミングを最適位置に設定することを可能としている。
【００１４】
また、本発明の識別レベル制御方法は、入力データ信号と、互いに異なる複数の識別レベルの各々との大小を個別に比較する識別工程と、前記互いに異なる識別レベルの各々隣り合う２つに対応する前記識別工程での比較結果を比較し、一致、不一致を判定する比較工程と、該比較工程での前記判定の結果に基づき、前記識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する識別電圧調整工程とを含んでいる。さらに、前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、前記識別電圧調整工程は、前記ハイレベルと中央レベルとの第１の一致判定信号と、前記ロウレベルと中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する工程と、前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する工程とを含み、前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、前記識別電圧調整工程は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。または、前記識別電圧制御工程は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。
【００１５】
このように、本願発明の識別レベル制御方法は、互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整し、識別電圧調整工程は、第１の識別レベルに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程（または漸減させる放電工程）と、第１の識別レベルより小さな第２の識別レベルに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程（または漸増させる充電工程）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいることを特徴としている。これにより、エラーが発生した場合は、速やかに識別レベルの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別レベルの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別レベルの位置がどちらにも早く移動してしまい、ふらふらと安定性を欠くことを、防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別レベルを最適位置に設定することを可能としている。
【００１６】
あるいは、本発明の識別レベル制御方法は、入力データ信号と所定の識別レベルとの大小を比較して得られる識別出力を生成する識別工程と、前記識別出力を構成する符号系列の誤りを検出して誤りを訂正する誤り訂正工程と、誤り訂正回路からの誤り訂正後の入力データ信号と訂正ビットを基に、該入力データ信号のロウレベルをハイレベルと誤って識別した場合には、前記識別レベルを増加させ、該入力データ信号のハイレベルをロウレベルと誤って識別した場合には、前記識別レベルを減少させる識別レベル変更工程とを含んでいる。
【００１７】
このように、本願発明の識別レベル制御方法は、入力データ信号のロウレベルをハイレベルと誤って識別した場合には、識別レベルを増加させ、入力データ信号のハイレベルをロウレベルと誤って識別した場合には、識別レベルを減少させることを特徴としている。
【００１８】
また、本発明の識別位相制御方法は、入力データ信号と所定の識別レベルとの大小を互いに異なる複数の識別タイミングで比較して得られる複数の識別出力を生成する識別工程と、前記複数の識別タイミングの２つに対応する前記識別工程での識別出力を比較し、一致、不一致を判定する比較工程と、該比較工程での前記判定の結果に基づき、前記識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する識別タイミング調整工程とを含んでいる。さらに、前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、前記識別タイミング調整工程は、前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する工程と、前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する工程とを備え、前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、前記識別タイミング調整工程は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。または、前記識別タイミング調整工程は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。
【００１９】
このように、本願発明の識別位相制御方法は、互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整し、識別タイミング調整工程が、第１の識別タイミングに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程（または漸減させる放電工程）と、第１の識別レベルより遅れている第２の識別タイミングに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程（または漸増させる充電工程）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいることを特徴としている。これにより、エラーが発生した場合は、速やかに識別タイミングの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別タイミングの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別タイミングの位置がどちらにも早く移動してしまい、ふらふらと安定性を欠くことを、防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別タイミングを最適位置に設定することを可能としている。
【００２０】
また、本発明の光受信器は、入力された光信号を電気信号に変換する光検出器と、前記電気信号が入力される、上記に記載された識別レベル自動制御回路と、前記電気信号に含まれるクロック信号を抽出して出力し、前記識別レベル自動制御回路に供給するクロック抽出回路とを備えている。
【００２１】
本発明の光受信器は、上記に記載したそれぞれの特徴を持つ識別レベル自動制御回路を備えていることを特徴としている。
【００３８】
【発明の実施の形態】
本発明の識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器の構成及びその動作を図１乃至図２２を用いて説明する。
【００３９】
図１は、本発明の第１の実施例である自動識別レベル制御回路の構成を表す図である。図１において、自動識別レベル制御回路は、結合コンデンサ１００と、３値識別回路１０１と、レベル変動検出回路１０２と、識別電圧制御回路１０３と、低域通過フィルタ１０４を含んで構成されている。ここで、３値識別回路１０１は、リミッタアンプ１０５〜１０７とフリップフロップ１０８〜１１０から構成されている。また、レベル変動検出回路１０２は、排他的論理和回路１１１、１１２で構成されている。
【００４０】
ここで、結合コンデンサ１００は、データ信号入力の直流分をカットし、信号成分のみ通過させる。３値識別回路１０１は、データ入力信号１のＨレベル近傍と中央レベル近傍とＬレベル近傍に各々識別点を有し、Ｈレベルでの識別結果Ｑ１、中央レベルでの識別結果Ｑ２、Ｌレベルでの識別結果Ｑ３を出力する。レベル変動検出回路１０２は、３値識別回路１０１のＨレベルの識別結果Ｑ１と中央レベルでの識別結果Ｑ２、および中央付近識別出力Ｑ２とＬレベルの識別出力Ｑ３を比較して、Ｈレベルの低下または、Ｌレベルの上昇を検出してＨレベル低下パルスとＬレベル上昇パルスを出力する。Ｈレベル低下パルスを受けた時にはリミッタアンプ１０５〜１０７の各非反転端子バイアス電圧を同時に上昇させ、Ｌレベル上昇パルスを受けたときにはリミッタアンプ１０５〜１０７の各非反転端子バイアス電圧を同時に降下させるような識別電圧制御信号を出力する。Ｈレベル低下パルスまたはＬレベル上昇パルスを受けたとき、リミッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に下げてＶＴＨＨとＶＴＨとの間隔を狭め、Ｈレベル低下パルスまたはＬレベル上昇パルスがなくなったときには、識別電圧ＶＴＨＬを緩やかに上げて、ＶＴＨＨとＶＴＨとの間隔をゆっくり広げるよう制御する識別電圧幅制御信号１を出力する。識別電圧制御回路１０３は、Ｈレベル低下パルスまたはＬレベル上昇パルスを受けたとき、リミッタアンプ１０７の識別電圧ＶＴＨＬを瞬時に上げてＶＴＨとＶＴＨＬとの間隔を狭め、Ｈレベル低下パルスまたはＬレベル上昇パルスがなくなったときには、識別電圧ＶＴＨＬを緩やかに下げて、ＶＴＨとＶＴＨＬとの間隔をゆっくり広げるよう制御する識別電圧幅制御信号２を出力する。このとき、ＶＴＨＨとＶＴＨの間隔とＶＴＨＬとＶＴＨの間隔は等しくてもよいし、等しくなくともよい。低域通過フィルタ１０４は、リミッタアンプ１０５〜１０７の反転端子と識別電圧制御回路１０３の識別電圧制御信号の間に接続され、信号成分を除去する。
【００４１】
ここで、３値識別回路１０１は、リミッタアンプ１０５、リミッタアンプ１０６、リミッタアンプ１０７、フリップフロップ１０８、フリップフロップ１０９、フリップフロップ１１０とを含んで構成されている。
【００４２】
リミッタアンプ１０５は、コンデンサ１００の出力が非反転入力端子に入力され、識別電圧ＶＴＨＨとの比較を行う。リミッタアンプ１０６は、同じくコンデンサ１００の出力が非反転入力端子に入力され、識別電圧ＶＴＨとの比較を行う。リミッタアンプ１０７は、同じくコンデンサ２の出力が非反転入力端子に入力され、識別電圧ＶＴＨＬとの比較を行う。フリップフロップ１０８のデータ入力端子（Ｄ）には、リミッタアンプ１０５の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。フリップフロップ１０９のデータ入力端子には、リミッタアンプ１０６の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。フリップフロップ１１０のデータ入力端子には、リミッタアンプ１０７の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。
【００４３】
また、レベル変動検出回路１０２は、排他的論理和回路１１１と排他的論理和回路１１２から構成される。排他的論理和回路１１１は、その２つの入力端子に、フリップフロップ１０８とフリップフロップ１０９の出力信号が各々供給され、両者の一致不一致を検出する。排他的論理和回路１１２は、その２つの入力端子に、フリップフロップ１０９とフリップフロップ１１０の出力信号が各々供給され、両者の一致不一致を検出する。
【００４４】
図９に示すように、識別電圧制御回路１０３は、バッファ９０１、充電回路９０３、バッファ９０２、放電回路９０４、加算器９０５、バッファ９０６、ＯＲ回路９０７、充放電回路９０８、バッファ９０９、及びバッファ９１０を含んで構成される。
【００４５】
バッファ９０１は、排他的論理和回路１１１からのＨレベル低下パルスを受ける。充電回路９０３は、Ｈレベル低下パルスを受ける度に出力電圧が増加する。バッファ９０２は、排他的論理和回路２からのＬレベル上昇パルスを受ける。放電回路９０４は、Ｌレベル上昇パルスの数が増えると出力電圧が減少する。加算器９０５は、充電回路９０３と放電回路９０４の電圧を加算する。バッファ９０６は、加算器９０５からの出力電圧を受けて識別電圧制御信号として出力する。ＯＲ回路９０７は、バッファ９０１とバッファ９０２の出力の論理和を生成する。充放電回路９０８は、ＯＲ回路９０７からの入力があると瞬時に充電し、ＯＲ回路９０７からの入力がなくなると緩やかに放電する回路を有し、出力としてＯＲ回路９０７からの入力があると瞬時に電圧が下がり、ＯＲ回路９０７からの入力がなくなると緩やかに電圧が上がる出力Ｖ１と、ＯＲ回路９０７からの入力があると瞬時に電圧が上がり、ＯＲ回路９０７からの入力がなくなると緩やかに電圧が下がる出力Ｖ２を有する。バッファ９０９は、充放電回路９０８の出力Ｖ１を受けて識別電圧幅制御信号１を出力する。バッファ９１０は、充放電回路９０８の出力Ｖ２を受けて識別電圧幅制御信号２を出力する。識別電圧制御信号と識別電圧幅制御信号１の間隔、及び識別電圧制御信号と識別電圧幅制御信号２の間隔は等しくてもよいし、等しくなくともよい。なお、バッファ９０１、９０２、９０９、９１０は、ノイズの回り込みなどのおそれが無ければ省略してもよい。低域通過フィルタ１０４として、本実施例では、抵抗ＲとコンデンサＣを含んだ周知の構成を用いたが、これに限られない。
【００４６】
次に、図１、図７、図９を用いて、識別レベル自動制御回路の動作の説明をする。
【００４７】
図１において、データ入力信号１は結合コンデンサ１００を介して３値識別回路１０１へ供給される。
【００４８】
正常な場合、識別電圧ＶＴＨＨ、識別電圧ＶＴＨ、識別電圧ＶＴＨＬとデータ入力信号１は、図７−１のような関係にある。すなわち、データのＨレベルは識別電圧ＶＴＨＨの上方にあり、データのＬレベルは識別電圧ＶＴＨＬの下方にある。このとき、図１のリミッタアンプ１０５から１０７の出力は全てＨレベルとなり、図７−４のようにフリップフロップ１０８〜１１０の出力Ｑ１〜Ｑ３も全てＨレベルとなって、排他的論理和回路１１１および排他的論理和回路１１２の出力はともにＬレベルとなる。
【００４９】
同様に、データのＬレベルが識別電圧ＶＴＨＬの下方にある場合は、図１のリミッタアンプ１０５から１０７の出力は全てＬレベルとなり、図７−４のように図１のフリップフロップ１０８〜１１０の出力Ｑ１〜Ｑ３も全てＬレベルとなって、排他的論理和回路１１１および排他的論理和回路１１２の出力はともにＬレベルとなる。
【００５０】
ここで、図７−２のようにデータ入力信号１のＨレベルが低下して、識別電圧ＶＴＨＨと識別電圧ＶＴＨとの間に移動した場合、図１のリミッタアンプ１０５の出力はＬレベル、リミッタアンプ１０６と１０７の出力はＨレベルとなる。図７−４のようにフリップフロップ１０８の出力Ｑ１はＬレベル、フリップフロップ１０９と１１０の出力Ｑ２とＱ３はＨレベルとなって、排他的論理和回路１１１の出力はＨレベル、排他的論理和回路１１２の出力はＬレベルとなる。
【００５１】
逆に、図７−３のようにデータ入力信号１のＬレベルが上昇して、識別電圧ＶＴＨと識別電圧ＶＴＨＬとの間にある場合、図１のリミッタアンプ１０５と１０６の出力はＬレベル、リミッタアンプ１０７の出力はＨレベルとなる。図７−４のようにフリップフロップ１０８と１０９の出力Ｑ１とＱ２はＬレベル、フリップフロップ１１０の出力Ｑ３はＨレベルとなって、排他的論理和回路１１１の出力はＬレベル、排他的論理和回路１１２の出力はＨレベルとなる。
【００５２】
次に、識別電圧制御回路１０３の動作について図９を用いて説明する。レベル変動検出回路１０２からのＨレベル低下パルスは、まずバッファ９０１に供給される。バッファ９０１は、周りの回路等からのノイズの回り込み等を防ぐ目的で挿入されている。充電回路９０３は、一種の積分回路であり、Ｈレベル低下パルスを受ける度に出力電圧が増加し、Ｈレベル低下パルスがなくなれば電圧は減少する。
【００５３】
Ｌレベル上昇パルスを受けるバッファ９０２も、バッファ９０１と同様にノイズの回り込み等を防ぐ目的で挿入されている。放電回路９０４も、一種の積分回路であり、Ｌレベル上昇パルスを受ける度に出力電圧が減少し、Ｈレベル低下パルスがなくなれば電圧は増加する。
【００５４】
充電回路９０３と放電回路９０４の出力を加算し、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも多ければ、識別電圧制御信号は増加し、逆にＨレベル低下パルスの数がＬレベル上昇パルスの数よりも少なければ、識別電圧制御信号は減少する。すなわちＨレベル低下パルスの数がＬレベル上昇パルスの数よりも多ければ、図７−２のＶＴＨＨとＶＴＨとＶＴＨＬとは下方にシフトし、図７−１のような正常な配置になるよう制御される。一方、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも少なければ、図７−３のＶＴＨＨとＶＴＨとＶＴＨＬとは上方にシフトし、図７−１のような正常な配置になるよう制御される。
【００５５】
図７−２において、ＶＴＨＨとＶＴＨとＶＴＨＬが下方にシフトすると、データ入力信号の振幅が小さくなっている場合、ＶＴＨＬがＬレベルよりも下がってしまう可能性があり、この場合、図７−１のような正常な配置にするためにはＶＴＨＨとＶＴＨとＶＴＨＬ間隔を狭めなければならない。
【００５６】
この場合の動作について図９を用いて説明する。
Ｈレベル低下パルスとＬレベル上昇パルスの論理和をＯＲ回路９０７で生成する。充放電回路９０８は、いずれかのパルスを受信すれば瞬時に充電し、パルスが無くなれば緩やかに放電する（あるいはこの逆）ように動作する、一種のピーク値検出回路である。出力としてパルスを受信すれば瞬時に電圧が下がり、パルスが無くなれば緩やかに電圧が上がる出力Ｖ１と、パルスを受信すれば瞬時に電圧が上がりパルスが無くなれば緩やかに電圧が下がる出力Ｖ２を有している。Ｈレベル低下パルスとＬレベル上昇パルスいずれかのパルスを受信すればＨレベル低下パルスとＬレベル上昇パルス出力Ｖ１はバッファ９０９を介して識別電圧幅制御信号１としてリミッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に下げるように制御する。
【００５７】
Ｈレベル低下パルスとＬレベル上昇パルスのいずれかのパルスを受信すればＨレベル低下パルスとＬレベル上昇パルス出力Ｖ２はバッファ９１０を介して識別電圧幅制御信号２としてリミッタアンプ１０７の識別電圧ＶＴＨＬを瞬時に上げるように制御する。
【００５８】
これにより、Ｈレベル低下パルスとＬレベル上昇パルスいずれかのパルスを受信した場合、識別電圧ＶＴＨＨと識別電圧ＶＴＨとの間隔および識別電圧ＶＴＨと識別電圧ＶＴＨＬとの間隔を狭めることができる。従って、データ入力信号の振幅が小さくなっている場合でも、ＶＴＨＨとＶＴＨとＶＴＨＬを図７−１のような正常な配置にすることができる。
【００５９】
バッファ９０６、９０９、９１０は、ノイズの回り込みを防ぐために挿入されていて一種の電圧フォロアとして働く。これらのバッファは、ノイズの回り込みが無ければ省略することができる。
【００６０】
（実施例２）
図２に本発明の第２の実施例による識別レベル自動制御回路２の構成を示す。３値識別回路２０１とレベル変動検出回路２０２は図１の識別レベル自動制御回路１と同じ構成を有する。図１との相違は識別電圧制御信号と、識別電圧幅制御信号１と識別電圧幅制御信号２が全てリミッタアンプ２０５〜２０７の反転端子に加えられている点にある。すなわち、識別電圧制御信号はそのままリミッタアンプ２０６に加えられ、識別電圧幅制御信号１は識別電圧制御信号と加算されてリミッタアンプ２０５に加えられる。また、識別電圧幅制御信号２は識別電圧制御信号と加算されてリミッタアンプ２０７に加えられる。従って、動作原理は識別レベル自動制御回路と同じになる。しかしながら、識別電圧制御信号がリミッタアンプ２０５〜２０７の反転端子に加えられることになるので、制御方向が図１の識別電圧制御信号と反対になる。そのため図２の識別電圧制御回路２０３は、図９の識別電圧制御回路２０３の充電回路９０３と放電回路９０４が入れ替わった構成を有している。すなわち、Ｈレベル低下パルスを受信すると放電回路１により識別電圧制御信号は、識別電圧ＶＴＨＨと識別電圧ＶＴＨと識別電圧ＶＴＨＬを下げる方向に制御し、Ｌレベル上昇パルスを受信すると充電回路９０３により識別電圧制御信号は、識別電圧ＶＴＨＨと識別電圧ＶＴＨと識別電圧ＶＴＨＬを上げる方向に制御する。
識別電圧幅制御信号１及び２は図９に構成を示した識別電圧制御回路１０３におけるものと同じであるが、これら識別電圧制御信号と加算された電圧がリミッタアンプ２０５及び２０６の基準電圧として各々加えられる。
【００６１】
また、リミッタアンプ２０５〜２０７の非反転端子には、識別電圧ＶＴＨ近傍の電圧ＶＢがバイアス電圧として与えられている。このとき、識別電圧ＶＴＨＨと識別電圧ＶＴＨの間隔と識別電圧ＶＴＨＬと識別電圧ＶＴＨの間隔は等しくてもよいし、等しくなくともよい。
【００６２】
（実施例３）
図３に、本発明の第３の実施例による識別レベル自動制御回路３の構成を示す。この回路では、図１のレベル変動検出回路１０２の代わりに、レベル変動検出回路３０２を用いている。レベル変動検出回路３０２では、排他的論理和回路３１１の出力であるＨレベル低下パルスのパルス幅を引き伸ばすパルス幅引き伸ばし回路３１３と排他的論理和回路３１２の出力であるＬレベル上昇パルスのパルス幅を引き伸ばすパルス幅引き伸ばし回路３１４を備えていることが特徴である。パルス幅引き伸ばし回路３１３と３１４としては周知のモノマルチバイブレータ回路を利用している。このようにパルスをひき伸ばすことにより、後段に接続される識別電圧制御回路３０３に動作の遅い回路を使用することができ、回路を簡易かつ安価に構成できるという効果がある。
【００６３】
（実施例４）
図４に、本発明の第４の実施例による識別レベル自動制御回路４の構成を示す。本実施例では、３値識別回路４０１とレベル変動検出回路４０２は、図１の識別レベル自動制御回路１で用いたものと同じであるので説明を省略する。ここでは、識別電圧制御回路４０３について図１３を用いて説明する。
【００６４】
図１３に示すように、識別電圧制御回路４０３に入力されるＨレベル低下パルスは、バッファ１３０１を介して放電回路１３０３に入力される。放電回路１３０３は、入力されるパルス数の増加に応じて出力電圧が減少する特性を持つ。放電回路１３０３の出力は、バッファ１３０５を介してＨレベルの識別電圧制御信号として出力される。また、Ｌレベル上昇パルスはバッファ１３０２を介して充電回路１３０４に入力される。充電回路１３０４は、入力されるパルス数の増加に応じて出力電圧が増加する特性を持ち、その出力は、バッファ１３０６を介してＬレベルの識別電圧制御信号として出力される。
【００６５】
Ｈレベルの識別電圧制御信号は、図４のリミッタアンプ４０５の反転端子に接続された識別電圧源に加えられ、データ入力信号のＨレベルが低下すると識別電圧ＶＴＨＨを下げるように制御する。一方、Ｌレベルの識別電圧制御信号は図４のリミッタアンプ４０７の反転端子に接続された識別電圧源に加えられ、データ入力信号のＬレベルが上昇すると識別電圧ＶＴＨＬを上げるように制御する。また、識別電圧ＶＴＨは、分圧器４０４によりＨレベルの識別電圧制御信号とＬレベルの識別電圧制御信号の中間の電圧に設定される。本実施例では、抵抗Ｒ１と抵抗Ｒ２により、簡易に分圧器４０４を実現している。抵抗Ｒ１と抵抗Ｒ２を等しい値にすれば、Ｈレベルの識別電圧制御信号とＬレベルの識別電圧制御信号のちょうど中間の電圧になるが、Ｒ１とＲ２の比率を変化させ、他のレベルに設定することも可能である。
【００６６】
（実施例５）
図５に本発明の第５の実施例による識別位相自動制御回路の構成を示す。上記では、識別レベル自動制御回路につき説明してきたが、識別レベル自動制御回路と同様な考え方で、識別位相についても自動調整が可能である。これを図５を用いて説明する。識別位相自動制御回路１は、３値識別回路５０１、レベル変動検出回路５０２、識別位相制御回路５０３、可変遅延回路５１３〜５１５から構成されている。
【００６７】
３値識別回路５０１は、リミッタアンプ５０５〜５０７とフリップフロップ５０８〜５１０から構成される。３値識別回路５０１は、識別レベル自動制御回路１の３値識別回路１０１とほぼ同じ構成であるが、リミッタアンプ５０５〜５０７の各反転端子に識別電圧ＶＴＨが共通に与えられている点が異なっている。
また、フリップフロップ５０８〜５１０の各クロック端子Ｃに加えられるクロック位相が可変遅延回路５１３〜５１５により調整されたものである点でも異なっている。フリップフロップ５０８に加えられるクロックとフリップフロップ５０９に加えられるクロックの位相差と、フリップフロップ５０９に加えられるクロックとフリップフロップ５１０に加えられるクロックの位相差は等しくてもよいし、等しくなくともよい。
【００６８】
次に、この識別位相自動制御回路の動作について、図８を用いて説明する。
【００６９】
識別位相が正常である場合、識別位置ＴＬ、識別位置ＴＴＨ、識別位置ＴＲとデータ入力信号１は、図８−１のように、データの立ち上がりが、時間軸（図８−１の横軸）上識別位置ＴＬの左側にあり、かつデータの立ち下がりが、時間軸上識別位置ＴＲの右側にある。このとき、図８−４のようにフリップフロップ５０８〜５１０の出力Ｑ４〜Ｑ６は全てＨレベルまたはＬレベルとなり、排他的論理和回路５１１、５１２の出力は、ともにＬレベルとなる。
【００７０】
これに対し、図８−２のようにデータ入力信号１が時間軸上右側に（すなわち、ＴＬ、ＴＴＨ、ＴＲの各識別位置に対して遅れる方向に）シフトしてクロスポイントが、識別位置ＴＬと識別位置ＴＴＨとの間にある場合、図５のフリップフロップ５０８の出力はＬレベル、フリップフロップ５０９と５１０の出力はＨレベルとなるか、または、フリップフロップ５０８の出力はＨレベル、フリップフロップ５０９と５１０の出力はＬレベルとなる。図８−４のように、フリップフロップ５０８の出力Ｑ４はＬレベル、フリップフロップ５０９と５１０の出力Ｑ５とＱ６はＨレベル、または、フリップフロップ５０８の出力Ｑ４はＨレベル、フリップフロップ５０９と５１０の出力Ｑ５とＱ６はＬレベルとなって、排他的論理和回路５１１の出力はＨレベル、排他的論理和回路５１２の出力はＬレベルとなる。
【００７１】
逆に、図８−３のようにデータ入力信号１が時間軸上左側に（すなわち、ＴＬ、ＴＴＨ、ＴＲの各識別位置に対して進んだ方向に）シフトしてクロスポイントが、識別位置ＴＴＨと識別位置ＴＲとの間にあるときは、図５のフリップフロップ５０８と５０９の出力はＨレベル、フリップフロップ５１０の出力はＬレベルとなるか、または、フリップフロップ５０８と５０９の出力はＬレベル、フリップフロップ５１０の出力はＨレベルとなる。図８−４のように、フリップフロップ５０８と５０９の出力Ｑ４とＱ５はＨレベル、フリップフロップ５１０の出力Ｑ６はＬレベル、または、フリップフロップ５０８と５０９の出力Ｑ５とＱ６はＬレベル、フリップフロップ５１０の出力Ｑ６はＨレベルとなって、排他的論理和回路５１１の出力はＬレベル、排他的論理和回路５１２の出力はＨレベルとなる。
【００７２】
次に、識別位相制御回路５０３の動作について図１４を用いて説明する。レベル変動検出回路５０２からの右シフトパルスをバッファ１４０１で受ける。バッファ１４０１は、周りの回路等からのノイズの回り込み等を防ぐ目的で挿入されている。放電回路１４０３は、一種の積分回路であり、右シフトパルスを受ける度に出力電圧が減少し、右シフトパルスがなくなれば電圧は増加する。
【００７３】
左シフトパルスを受けるバッファ１４０２もバッファ１４０１と同様にノイズの回り込み等を防ぐ目的で挿入されている。充電回路１４０４も、一種の積分回路であり、左シフトパルスを受ける度に出力電圧が増加し、左シフトパルスが無くなれば電圧は減少する。
【００７４】
充電回路１４０４と放電回路１４０３の出力を加算し、右シフトパルスの数が左シフトパルスの数よりも多ければ、識別位相制御信号は減少し、逆に右シフトパルスの数が左シフトパルスの数よりも少なければ、識別電圧制御信号は増加する。すなわち右シフトパルスの数が左シフトパルスの数よりも多ければ、図８−２のＴＬとＴＴＨとＴＲは右にシフトし、図８−１のような正常な配置になるよう制御される。一方、右シフトパルスの数が左シフトパルスの数よりも少なければ、図８−３のＴＬとＴＴＨとＴＲとは左にシフトし、図８−１のような正常な配置になるよう制御される。
【００７５】
図８−２において、ＴＬとＴＴＨとＴＲが右にシフトすると、データ入力信号のデューティが小さくなっている場合、ＴＲがクロスポイントよりも右側に出てしまう可能性があり、この場合、図８−１のような正常な配置にするためにはＴＬとＴＴＨとＴＲの間隔を狭めなければならない。
【００７６】
この場合の動作について図１４を用いて説明する。
【００７７】
右シフトパルスと左シフトパルスの論理和をＯＲ回路１４０７で生成する。充放電回路１４０８は、いずれかのパルスを受信すれば瞬時に放電し、パルスがなくなれば緩やかに充電する(あるいはこの逆)ように動作する一種のピーク値検出回路である。出力としてパルスを受信すれば瞬時に電圧が下がり、パルスが無くなれば緩やかに電圧が増加する出力Ｖ１と、パルスを受信すれば瞬時に電圧が増加し、パルスがなくなれば緩やかに電圧が減少する出力Ｖ２を有している。右シフトパルスと左シフトパルスいずれかのパルスを受信すれば充放電回路１４０８の出力Ｖ１はバッファ１４０９を介して識別位相幅制御信号１としてフリップフロップ５０８の識別位置ＴＬを瞬時に右にシフトさせるように制御すると同時に、充放電回路１４０８の出力Ｖ２はバッファ１４１０を介して識別位相幅制御信号１としてフリップフロップ５１０の識別位置ＴＲを瞬時に左にシフトするように制御する。
【００７８】
これにより、右シフトパルスと左シフトパルスいずれかのパルスを受信した場合、識別位置ＴＬと識別位置ＴＴＨと識別位置ＴＲとの間隔を狭めることができる。このようにして、データ入力信号の振幅が小さくなっている場合でも、ＴＬとＴＴＨとＴＲを図８−１のような正常な配置にすることができる。このとき、識別位置ＴＬと識別位置ＴＴＨの間隔と、識別位置ＴＲと識別位置ＴＴＨの間隔は等しくてもよいし、等しくなくともよい。
【００７９】
バッファ１４０６、１４０９、１４１０は、ノイズの回り込みを防ぐために挿入されていて一種の電圧フォロアとして働く。ノイズの回り込みがなければ、これらのバッファは省略することができる。
【００８０】
図１７は可変遅延回路５１３〜５１５の構成例である。リミッタとして働く差動増幅回路の電流Ｉを制御することで遅延量を制御している。電流Ｉが増加すれば遅延量は減り、クロックは左にシフトし、電流Ｉが減少すれば遅延量は増加し、クロックは右にシフトする。
【００８１】
（実施例６）
図６に、本発明の第６の実施例による識別位相自動制御回路２の構成を示す。３値識別回路６０１とレベル変動検出回路６０２は、図５の識別位相自動制御回路１で用いているものと同じ構成であるので説明を省略し、ここでは識別位相制御回路６０３について図１６を用いて説明する。
【００８２】
識別位相制御回路６０３に入力される右シフトパルスはバッファ１６０１を介して放電回路１６０３に入力される。放電回路１６０３は、入力されるパルス数が増加すれば出力電圧が減少し、パルス数が減少すれば出力電圧が増加する特性を持つ。放電回路１６０３の出力は、バッファ１６０５を介して識別位相右シフト制御信号として出力される。また、左シフトパルスはバッファ１６０２を介して充電回路１６０４に入力される。充電回路１６０４は入力されるパルス数が増加すれば出力電圧が増加し、パルス数が減少すれば出力電圧が減少する特性を持つ。その出力は、バッファ１６０６を介して識別位相左シフト制御信号として出力される。
【００８３】
識別位相右シフト制御信号は、図６の可変遅延回路６１５に加えられ、データ入力信号が右にシフトするとクロックＣＬＫを遅らせるように可変遅延回路６１５を制御する。同様に、識別位相左シフト制御信号は、図６の可変遅延回路６１３に加えられ、データ入力信号が左にシフトするとクロックＣＬＫを進めるように可変遅延回路６１３を制御する。
【００８４】
分圧器６１６の出力は、識別位相右シフト制御信号と識別位相左シフト制御信号の中間の電圧に設定され、可変遅延回路６１３の遅延量と可変遅延回路６１５の遅延量の中間にくるよう可変遅延回路６１４を制御する。本実施例では、分圧器６１６を抵抗Ｒ１と抵抗Ｒ２により簡易に実現している。抵抗Ｒ１と抵抗Ｒ２を等しい値にすれば、可変遅延回路１の遅延量と可変遅延回路３の遅延量のちょうど中間の遅延量となるが、分圧比はこれに固定されるものではない。
【００８５】
（実施例７）
図１１に本発明の第７の実施例による識別電圧制御回路の構成を示す。図１１の識別電圧制御回路３は識別電圧制御回路１の変形例である。
【００８６】
識別電圧制御回路３は、アップダウンカウンタ１１０１〜１１０３、それらに接続されるＤ／Ａ変換器１１０４〜１１０６、バッファ１１０７〜１１０９、タイマ１１１０、ＯＲ回路１１１１で構成される。
【００８７】
次に、識別電圧制御回路３の動作について説明する。Ｈレベル低下パルスを受信するごとにアップダウンカウンタ１１０１はカウントアップする。一方、Ｌレベル上昇パルスを受信するごとにアップダウンカウンタ１１０１はカウントダウンする。アップダウンカウンタ１１０１の出力は、Ｄ／Ａ変換器１１０４によりアナログの識別電圧制御信号に変換される。
【００８８】
従って、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも多いときは識別電圧制御信号は電圧が上昇し、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも少ないときは識別電圧制御信号の電圧が下降する。
アップダウンカウンタ１１０２のＤＯＷＮ端子には、Ｈレベル低下パルスとＬレベル上昇パルスの論理和が入力される。このため、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれかが識別電圧制御回路３に到来するたびにカウントダウンし、識別電圧幅制御信号１が減少する。同様に、アップダウンカウンタ１１０３のＵＰ端子には、Ｈレベル低下パルスとＬレベル上昇パルスの論理和が入力され、上記両パルスのいずれかを受信するたびにカウントアップし、識別電圧幅制御信号２が増加していく。
【００８９】
タイマ１１１０は、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれも無いときに、アップダウンカウンタ１１０２をカウントアップさせ、識別電圧幅制御信号１の電圧を上昇させる。また、タイマー１１１０は、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれも無いときに、アップダウンカウンタ１１０３をカウントダウンさせ識別電圧幅制御信号２の電圧を減少させる。
タイマ１１１０の周期は、クロックＣＬＫに対して十分に広く設定されており、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれかを受信したときは、瞬時にＶＴＨＨとＶＴＨとＶＴＨＬの間隔を狭め、Ｈレベル低下パルス及び、Ｌレベル上昇パルスのいずれも受信しないときは、ゆっくりとＶＴＨＨとＶＴＨとＶＴＨＬの間隔を広げることができる。
【００９０】
図１２の識別電圧制御回路４は、識別レベル自動制御回路２に使用する場合の構成を表す。この構成では、制御の方向が識別レベル自動制御回路１と反対になるため、Ｈレベル低下パルスをアップダウンカウンタ１のＤＯＷＮ端子に、Ｌレベル上昇パルスをアップダウンカウンタ１のＵＰ端子に接続している。
【００９１】
図１５は、識別位相制御回路２の構成を示す。識別位相制御回路２の構成は、図１２の識別電圧制御回路４と同じである。この回路においては、右シフトパルスをアップダウンカウンタ１５０１のＤＯＷＮ端子に、左シフトパルスをアップダウンカウンタ１５０１のＵＰ端子に接続している。
【００９２】
（実施例８）
図１８に、本発明の第８の実施例による、識別レベル自動制御回路を示す。本実施例では、自動識別レベル調整に誤り訂正回路を用いている。
【００９３】
図１８の識別レベル自動制御回路は、リミッタアンプ１８０１、誤り訂正回路１８０２、ＡＮＤ回路１８０３、フリップフロップ１８０４、アップダウンカウンタ１８０５、Ｄ／Ａ変換器１８０６、バッファ１８０７、とを含んで構成されている。
【００９４】
ここで、リミッタアンプ１８０１は、データ入力信号１のＨレベルまたはＬレベルを、識別電圧ＶＴＨと比較している。誤り訂正回路１８０２は、データの誤りを検出し、誤りがある場合訂正ビット”１”を出力する誤り検出回路１８１０と排他的論理和回路１８１１から構成されている。ＡＮＤ回路１８０３は、ＣＬＫと誤り検出回路の出力信号の論理積を生成する。Ｄ／Ａ変換器１８０６は、アップダウンカウンタの出力信号をアナログ電圧信号に変換する。
【００９５】
次に、識別レベル自動制御回路５の動作について説明する。データ入力信号はリミッタアンプ１８０１の非反転端子に入力され、識別電圧ＶＴＨと比較され、データがＨレベルかＬレベルかが判定される。その結果得られる識別出力はフリップフロップ１８０８でＣＬＫのタイミングで読み込まれる。フリップフロップ１８０８の出力は、誤り検出回路１８１０に入力され、符号系列中の誤りの有無がチェックされる。ここで誤りが検出されると、誤り検出回路１８１０は、訂正ビット“１”を出力する。訂正ビットとフリップフロップ１８０８の出力の排他的論理和をとることにより誤ったデータを正しいデータに復元することができる。
【００９６】
ここで、訂正ビットにより訂正された結果が１であれば、０を１に訂正したことになり、訂正ビットにより訂正された結果が０であれば、１を０に訂正したことになる。すなわち、訂正された結果を見ることにより、１のデータが誤ったのか０のデータが誤ったかがわかる。
【００９７】
フリップフロップ１８０４は、訂正ビットが１の時のデータを読み込み、データが１であれば０の誤りパルスとしてアップダウンカウンタ１８０５のＵＰ端子に入力され、カウントアップさせる。もし、訂正ビットが１の時のデータを読み込みデータが０であれば１の誤りパルスとしてアップダウンカウンタ１８０５のＤＯＷＮ端子に入力されカウントダウンさせる。アップダウンカウンタ１８０５の出力はＤ／Ａ変換器１８０６によりアナログ電圧信号に変換されリミッタアンプ１８０１の反転端子に識別電圧として与えられている。０の誤りパルスがでた場合は、アップダウンカウンタ１８０５はカウントアップされ、識別電圧制御信号は識別電圧ＶＴＨを増大するように制御し、１の誤りパルスがでた場合はアップダウンカウンタ１８０５はカウントダウンされ、識別電圧制御信号は識別電圧ＶＴＨを減少するように制御する。これにより識別電圧ＶＴＨを最適位置に調整することができる。
【００９８】
（実施例９）
図１９に、本発明の第９の実施例による、識別レベル自動制御回路を用いた光受信回路の構成例である。
【００９９】
この光受信回路は、光信号を電気信号に変換する光電変換素子１９０１と、変換された電気信号を増幅するアンプ１９０２と、結合コンデンサ１９０３と、クロック抽出回路１９０４と、識別レベル自動制御回路１９０５と、識別器１９０６を含んで構成されている。
【０１００】
アンプ１９０２の出力は、結合コンデンサ１９０３を介してクロック抽出回路１９０４、識別レベル自動制御回路１９０５及び識別器１９０６に供給される。クロック抽出回路１９０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路１９０５と識別器１９０６に供給する。識別器１９０６は、識別レベル自動制御回路１９０５により最適に調整された識別電圧ＶＴＨでデータ入力信号を識別する。クロック抽出回路１９０４には、周知のＰＬＬ回路を使用している。また識別レベル自動制御回路１９０５としては、識別レベル自動制御回路１〜４のいずれを使用してもよい。
【０１０１】
（実施例１０）
図２０は、本発明の識別レベル自動制御回路と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１０２】
図２０の光受信回路は、光信号を電気信号に変換する光電変換素子２００１、変換された信号を増幅するアンプ２００２、結合コンデンサ２００３、クロック抽出回路２００４、識別レベル自動制御回路２００５、識別位相自動制御回路２００６、及び識別器２００７を含んで構成されている。
【０１０３】
アンプ２００２の出力は、結合コンデンサ２００３を介してクロック抽出回路２００４、識別レベル自動制御回路２００５、及び識別器２００７に供給される。クロック抽出回路２００４は、データ入力信号からクロック成分を抽出し、識別レベル自動制御回路２００５と識別器２００７に供給する。
クロック抽出回路２００４の出力は、識別位相自動制御回路２００６により識別位相が最適化され、識別器２００７と識別レベル自動制御回路２００５に供給される。識別器２００７は、識別レベル自動制御回路２００５により最適に調整された識別電圧ＶＴＨと識別位相自動制御回路２００６により最適に調整された識別位相でデータ入力信号を識別する。
【０１０４】
クロック抽出回路２００４には、公知のＰＬＬ回路を使用している。また識別レベル自動制御回路２００５としては、上記の識別レベル自動制御回路１〜４のいずれを使用してもよい。また、識別位相自動制御回路２００６としては、識別位相自動制御回路１，２のいずれを使用してもよい。
【０１０５】
（実施例１１）
図２１は、本発明の識別レベル自動制御回路５を用いた光受信回路の構成例である。
【０１０６】
図２１の光受信回路は、光信号を電気信号に変換する光電変換素子２１０１、変換された信号を増幅するアンプ２１０２、結合コンデンサ２１０３、クロック抽出回路２１０４、識別レベル自動制御回路５から構成されている。
アンプ２１０２の出力は、結合コンデンサ２１０３を介してクロック抽出回路２１０４と識別レベル自動制御回路５に供給される。クロック抽出回路２１０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路５に供給する。なお、クロック抽出回路２１０４には、周知のＰＬＬ回路を使用している。
【０１０７】
（実施例１２）
図２２は、本発明の識別レベル自動制御回路５と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１０８】
図２２の光受信回路は、光信号を電気信号に変換する光電変換素子２２０１、変換された信号を増幅するアンプ２２０２、結合コンデンサ２２０３、クロック抽出回路２２０４、識別レベル自動制御回路５、識別位相自動制御回路２２０５を含んで構成されている。
【０１０９】
アンプ２２０２の出力は、結合コンデンサ２２０３を介してクロック抽出回路２２０４と識別レベル自動制御回路５に供給される。クロック抽出回路２２０４はデータ入力信号からクロック成分を抽出する。抽出されたクロックは、識別位相自動制御回路２２０５でデータ信号に対する識別位置が最適化され、識別レベル自動制御回路５に供給される。なお、ここでもクロック抽出回路２２０４としては、周知のＰＬＬ回路を使用している。
【０１１０】
以上の実施例では、識別レベル制御回路と主信号の識別回路とを別々の回路で構成していた。これに対し、以下の実施例では、識別レベル制御回路のなかのＤ−ＦＦを用いて主信号の識別を行っている。このような回路構成を用いることにより、主信号の識別回路を別に用意する必要がなくなり、さらに、ＬＳＩ内部の素子のばらつきにより、識別レベル自動制御回路で出力される最適識別レベルと、主信号を識別する識別回路における最適識別レベルにずれが生じることを防ぐことができる。
【０１１１】
（実施例１３）
図２３に、本発明の第１３の実施例による、識別レベル自動制御回路を用いた光受信回路の構成を示す。本実施例の光受信回路は、光信号を電気信号に変換する光電変換素子２３０１と、変換された電気信号を増幅するアンプ２３０２と、結合コンデンサ２３０３と、クロック抽出回路２３０４と、識別レベル自動制御回路２３０５と、を含んで構成される。
【０１１２】
アンプ２３０２の出力は、結合コンデンサ２３０３を介してクロック抽出回路２３０４及び識別レベル自動制御回路２３０５に供給される。クロック抽出回路２３０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路２３０５に供給する。識別レベル自動制御回路２３０５の３値識別回路の複数個あるフリップフロップは各々識別回路として動作するので、本実施例では識別レベル自動制御回路２３０５の３値識別回路の中の複数個あるフリップフロップのうち最適な識別電圧ＶＴＨを与えられる１個のフリップフロップを主信号の識別回路として使用している。クロック抽出回路２３０４には、周知のＰＬＬ回路を使用している。また識別レベル自動制御回路２３０５としては、識別レベル自動制御回路１〜４のいずれを使用してもよい。
【０１１３】
（実施例１４）
図２４は、本発明の識別レベル自動制御回路と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１１４】
図２４の光受信回路は、光信号を電気信号に変換する光電変換素子２４０１、変換された信号を増幅するアンプ２４０２、結合コンデンサ２４０３、クロック抽出回路２４０４、識別レベル自動制御回路２４０５、及び識別位相自動制御回路２４０６を含んで構成されている。
【０１１５】
アンプ２４０２の出力は、結合コンデンサ２４０３を介してクロック抽出回路２４０４、識別レベル自動制御回路２４０５に供給される。クロック抽出回路２４０４は、データ入力信号からクロック成分を抽出し、識別レベル自動制御回路２４０５に供給する。
【０１１６】
クロック抽出回路２４０４の出力は、識別位相自動制御回路２４０６により識別位相が最適化され、識別レベル自動制御回路２４０５に供給される。識別レベル自動制御回路２４０５の３値識別回路の中の複数個あるフリップフロップは各々識別回路として動作するので、本実施例では識別レベル自動制御回路２３０５の３値識別回路の複数個あるフリップフロップのうち最適な識別電圧ＶＴＨを与えられる１個のフリップフロップを主信号の識別回路として使用している。識別レベル自動制御回路２４０５は最適に調整された識別電圧ＶＴＨと識別位相自動制御回路２４０６により最適に調整された識別位相でデータ入力信号を識別する。
【０１１７】
クロック抽出回路２４０４には、公知のＰＬＬ回路を使用している。また識別レベル自動制御回路２４０５としては、上記の識別レベル自動制御回路１〜４のいずれを使用してもよい。また、識別位相自動制御回路２４０６としては、識別位相自動制御回路１，２のいずれを使用してもよい。
【０１１８】
以上の実施例１３及び１４では、識別レベル自動制御回路の中に複数個あるフリップフロップの中の１個を主信号の識別回路として使用している。これにより、ＬＳＩ内部の素子のばらつきにより、識別レベル自動制御回路で出力される最適識別レベルと、主信号を識別する識別回路における最適識別レベルにずれが生じることを防ぐことができる。また、主信号を識別する識別回路を省略することにより小型化や消費電力の低減が可能となる。
【０１１９】
【発明の効果】
以上説明したように、本発明においては、データ入力信号のＨレベルの変動とＬレベルの変動を、複数個、例えば３個の識別レベルを用いて監視し、レベルの変動があれば実際に誤りが発生する前に検出して、識別レベルＶＴＨを最適値に自動制御している。その際、各識別レベルの絶対値のみならず間隔も制御しているため、入力信号の振幅が変動した場合でも確実に最適な識別レベルを探索することができ、識別レベルの安定な設定が可能になる。識別位相の設定についても同様である。
【０１２０】
また、本発明の他の構成においては、受信信号を構成する符号系列の誤りを検出し、その結果に基づき識別レベルを調整している。このため、識別レベルの調整を、受信信号の誤りの低減に直ちに反映させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例による識別レベル自動制御回路１の構成を表す図である。
【図２】本発明の実施例による識別レベル自動制御回路２の構成を表す図である。
【図３】本発明の実施例による識別レベル自動制御回路３の構成を表す図である。
【図４】本発明の実施例による識別レベル自動制御回路４の構成を表す図である。
【図５】本発明の実施例による識別位相自動制御回路１の構成を表す図である。
【図６】本発明の実施例による識別位相自動制御回路２の構成を表す図である。
【図７】本発明の実施例の動作を説明するための図である。
【図８】本発明の実施例の動作を説明するための図である。
【図９】本発明の実施例における識別電圧制御回路１の構成を表す図である。
【図１０】本発明の実施例における識別電圧制御回路２の構成を表す図である。
【図１１】本発明の実施例における識別電圧制御回路３の構成を表す図である。
【図１２】本発明の実施例における識別電圧制御回路４の構成を表す図である。
【図１３】本発明の実施例における識別電圧制御回路５の構成を表す図である。
【図１４】本発明の実施例における識別位相制御回路１の構成を表す図である。
【図１５】本発明の実施例における識別位相制御回路２の構成を表す図である。
【図１６】本発明の実施例における識別位相制御回路３の構成を表す図である。
【図１７】本発明の実施例で用いる可変遅延回路の構成例を表す図である。
【図１８】本発明の実施例による識別レベル自動制御回路５の構成を表す図である。
【図１９】本発明の実施例による光受信回路の構成を表す図である。
【図２０】本発明の実施例による光受信回路の構成を表す図である。
【図２１】本発明の実施例による光受信回路の構成を表す図である。
【図２２】本発明の実施例による光受信回路の構成を表す図である。
【図２３】本発明の実施例による光受信回路の構成を表す図である。
【図２４】本発明の実施例による光受信回路の構成を表す図である。
【符号の説明】
１００、２００、１９０３、２００３、２１０３、２２０３、２３０３、２４０３：結合コンデンサ
１０１、２０１、３０１、４０１、５０１、６０１：３値識別回路
１０２、２０２、３０２、４０２、５０２、６０２：レベル変動検出回路
１０３、２０３、３０３、４０３、：識別電圧制御回路
１０４、３０４：低域通過フィルタ
４０４、６１６：分圧器
１０５、１０６、１０７、２０５、２０６、２０７、４０５、４０６、４０７、５０５、５０６、５０７、１８０１：リミッタアンプ
１０８、１０９、１１０、２０８、２０９、２１０、５０８、５０９、５１０、１８０４、１８０８：フリップフロップ
１１１、１１２、２１１、２１２、５１１、５１２、１８１１：排他的論理和回路
５０３、６０３：識別位相制御回路
５１３、５１４、５１５、６１３、６１４、６１５：可変遅延回路
９０１、９０２、９０６、９０９、９１０、１１０７、１１０８、１１０９、１３０１、１３０２、１３０５、１３０６、１４０１、１４０２、１４０６、１４０９、１４１０、１６０１、１６０２、１６０５、１６０６、１８０７：バッファ
９０３、１３０４、１４０４、１６０４：充電回路
９０４、１３０３、１４０３、１６０３：放電回路
９０５、１４０５：加算器
９０７、１４０７：ＯＲ回路
９０８、１４０８：充放電回路
１１０１、１１０２、１１０３、１５０１、１５０２、１５０３、１８０５：アップダウンカウンタ
１１０４、１１０５、１１０６、１８０６：Ｄ／Ａ変換器
１１１０：タイマ
１８０２：誤り訂正回路
１８０３：ＡＮＤ回路
１８１０：誤り検出回路
１９０１、２００１、２１０１、２２０１、２３０１、２４０１：光電変換素子
１９０２、２００２、２１０２、２２０２、２３０２、２４０２：アンプ
１９０４、２００４、２１０４、２２０４、２３０４、２４０４：クロック抽出回路
１９０５、２００５、２３０５、２４０５：識別レベル自動制御回路
１９０６、２００７：識別器
２００６、２２０５、２４０６：識別位相自動制御回路
【発明の属する技術分野】
本発明は、識別レベル自動制御回路及び方法、識別位相自動制御回路及び方法並びに光受信器に関し、特に、入力される信号に応じて自動的に識別レベルあるいは識別タイミングを制御することが可能な、識別レベル自動制御回路及び方法、識別位相自動制御回路及び方法並びに光受信器に関する。
【０００２】
【従来の技術】
高速、長距離光伝送において、伝送される光信号は光ファイバの特性（帯域制限、非線形効果）により波形ひずみを生じる。しかも、伝送用光ファイバに印加される擾乱が時間的に変動するのに伴い、波形ひずみの状態も変化する。このため、この光信号を受信する際の識別レベルは、その最適位置が常に変化している。しかしながら、現在の光受信器では、識別レベルがある一点に固定されているため様々な条件に対して、最適な識別レベルに設定されているとは言い難い。そのためエラーに対するマージンが低く伝送距離が制限されるなどの欠点がある。
【０００３】
このような問題意識に基づき、従来から識別レベルあるいは識別位相の制御方式が提案されている。
【０００４】
例えば、特開平０８−２６５３７５号公報には、識別レベル、識別位相の制御方式が開示されている。このうち、識別レベルの制御では、データ入力が供給され、互いに異なる識別レベルを有する３つの識別器の出力信号のうち、レベルが隣接する２つの出力信号が比較される。比較の結果、不一致であれば、該当する識別レベルとは逆の方向、すなわち、例えばレベルがより大きい方で不一致が発生した場合には、３つの識別レベルを、それらの間隔は固定したままレベルを下降させる方向に移動させる。また、同公報に記載されている識別位相の制御では、データ入力が供給され、互いに異なる識別タイミングを有する３つの識別器の出力信号のうち、タイミングが隣接する２つの出力信号が比較される。比較の結果、不一致であれば、該当する識別タイミングとは逆の方向、すなわち、例えば識別タイミングが位相のより進んでいる方で不一致が発生した場合には、３つの識別タイミングを、それらの間隔は固定したままタイミングを遅延させる方向に移動させる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術においては、下記のような問題点があった。
【０００６】
すなわち、上記の特開平８−２６５３７５号公報に記載された識別レベルあるいは識別位相制御方式においては、制御に用いている３つの識別レベルあるいは識別タイミング全体を平行にシフトさせてはいるものの、各々の間隔は固定されている。このため、到来する信号のハイレベル、ロウレベルの差が小さくなったときに、制御系が不安定になるおそれがある。すなわち、３つの識別レベルのうち、大きい側を最適調整すると、小さい側の識別レベルが信号のロウレベルを下回り、中間の識別レベルによる識別器出力との比較の結果が不一致になる。ここで、小さい側の識別レベルを最適調整すると、今度は大きい側の識別レベルが最適値からはずれることとなる。このため、制御系全体として安定状態に到達せず、発振すら懸念されることとなる。
【０００７】
本発明は、上記の課題を解決して、安定に識別レベルあるいは識別位相を設定することが可能な、識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の識別レベル自動制御回路は、入力データ信号が供給され互いに異なる識別レベルを有する複数の識別回路と、前記互いに異なる識別レベルのうち大小順が隣り合う２つの識別レベルに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、前記一致判定信号が一致を示すよう、前記互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別電圧制御回路とを備えている。さらに、前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、前記識別電圧制御回路は、前記ハイレベルと前記中央レベルとの第１の一致判定信号と、前記ロウレベルと前記中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する回路と、前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する回路とを備え、前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、前記識別電圧制御回路は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。または、前記識別電圧制御回路は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。
【０００９】
このように、本願発明の識別レベル自動制御回路は、互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整し、第１の識別レベルに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路（または漸減させる放電回路）と、第１の識別レベルより小さな第２の識別レベルに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路（または漸増させる充電回路）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えていることを特徴としている。これにより、エラーが発生した場合は、速やかに識別レベルの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別レベルの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別レベルの位置がどちらにも早く移動してしまって、ふらふらと安定性を欠くことを防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別レベルを最適位置に設定することを可能としている。
【００１０】
あるいは、本発明の識別レベル自動制御回路は、入力データ信号と所定の識別レベルとの大小を比較して得られる識別出力を生成する識別回路と、前記識別出力を構成する符号系列の誤りを検出して誤りを訂正する誤り訂正回路と、前記誤り訂正回路からの誤り訂正後の入力データ信号と訂正ビットを基に、該入力データ信号のロウレベルをハイレベルと誤って識別した場合には、前記識別レベルを増加させ、該入力データ信号のハイレベルをロウレベルと誤って識別した場合には、前記識別レベルを減少させる識別電圧制御回路とを備えている。
【００１１】
このように、本願発明の識別レベル自動制御回路は、入力データ信号のロウレベルをハイレベルと誤って識別した場合には、識別レベルを増加させ、入力データ信号のハイレベルをロウレベルと誤って識別した場合には、識別レベルを減少させることを特徴としている。
【００１２】
また、本発明の識別位相自動制御回路は、入力データ信号から抽出されたクロック信号が供給され互いに異なる識別タイミングを有する複数の識別回路と、前記互いに異なる識別タイミングのうち遅延量の大小順が隣り合う２つの識別タイミングに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、前記一致判定信号が一致を示すよう、前記互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別タイミング制御回路とを備えている。さらに、前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、前記識別タイミング制御回路は、前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する回路と、前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する回路とを備え、前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、前記識別タイミング制御回路は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。または、前記識別タイミング制御回路は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えている。
【００１３】
このように、本願発明の識別位相自動制御回路は、互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整、識別タイミング制御回路が、第１の識別タイミングに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路（または漸減させる放電回路）と、第１の識別タイミングより遅れている第２の識別タイミングに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路（または漸増させる充電回路）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路とを備えていることを特徴としている。これにより、エラーが発生した場合は、速やかに識別タイミングの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別タイミングの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別タイミングの位置がどちらにも早く移動してしまって、ふらふらと安定性を欠くことを防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別タイミングを最適位置に設定することを可能としている。
【００１４】
また、本発明の識別レベル制御方法は、入力データ信号と、互いに異なる複数の識別レベルの各々との大小を個別に比較する識別工程と、前記互いに異なる識別レベルの各々隣り合う２つに対応する前記識別工程での比較結果を比較し、一致、不一致を判定する比較工程と、該比較工程での前記判定の結果に基づき、前記識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する識別電圧調整工程とを含んでいる。さらに、前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、前記識別電圧調整工程は、前記ハイレベルと中央レベルとの第１の一致判定信号と、前記ロウレベルと中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する工程と、前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する工程とを含み、前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、前記識別電圧調整工程は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。または、前記識別電圧制御工程は、第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。
【００１５】
このように、本願発明の識別レベル制御方法は、互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整し、識別電圧調整工程は、第１の識別レベルに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程（または漸減させる放電工程）と、第１の識別レベルより小さな第２の識別レベルに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程（または漸増させる充電工程）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいることを特徴としている。これにより、エラーが発生した場合は、速やかに識別レベルの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別レベルの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別レベルの位置がどちらにも早く移動してしまい、ふらふらと安定性を欠くことを、防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別レベルを最適位置に設定することを可能としている。
【００１６】
あるいは、本発明の識別レベル制御方法は、入力データ信号と所定の識別レベルとの大小を比較して得られる識別出力を生成する識別工程と、前記識別出力を構成する符号系列の誤りを検出して誤りを訂正する誤り訂正工程と、誤り訂正回路からの誤り訂正後の入力データ信号と訂正ビットを基に、該入力データ信号のロウレベルをハイレベルと誤って識別した場合には、前記識別レベルを増加させ、該入力データ信号のハイレベルをロウレベルと誤って識別した場合には、前記識別レベルを減少させる識別レベル変更工程とを含んでいる。
【００１７】
このように、本願発明の識別レベル制御方法は、入力データ信号のロウレベルをハイレベルと誤って識別した場合には、識別レベルを増加させ、入力データ信号のハイレベルをロウレベルと誤って識別した場合には、識別レベルを減少させることを特徴としている。
【００１８】
また、本発明の識別位相制御方法は、入力データ信号と所定の識別レベルとの大小を互いに異なる複数の識別タイミングで比較して得られる複数の識別出力を生成する識別工程と、前記複数の識別タイミングの２つに対応する前記識別工程での識別出力を比較し、一致、不一致を判定する比較工程と、該比較工程での前記判定の結果に基づき、前記識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する識別タイミング調整工程とを含んでいる。さらに、前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、前記識別タイミング調整工程は、前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する工程と、前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する工程とを備え、前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、前記識別タイミング調整工程は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。または、前記識別タイミング調整工程は、第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいる。
【００１９】
このように、本願発明の識別位相制御方法は、互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整し、識別タイミング調整工程が、第１の識別タイミングに対応する第１の一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程（または漸減させる放電工程）と、第１の識別レベルより遅れている第２の識別タイミングに対応する第２の一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程（または漸増させる充電工程）と、第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程とを含んでいることを特徴としている。これにより、エラーが発生した場合は、速やかに識別タイミングの間隔を縮めることで、エラーが発生しない位置へすばやく移動させることを可能としており、一方、エラーが発生していない場合は、緩やかに識別タイミングの間隔を広げることで、最適な位置へ緩やかに移動させているため、識別タイミングの位置がどちらにも早く移動してしまい、ふらふらと安定性を欠くことを、防ぐことを可能としている。よって、アイ開口部の内縁を安定的に検出しながら識別タイミングを最適位置に設定することを可能としている。
【００２０】
また、本発明の光受信器は、入力された光信号を電気信号に変換する光検出器と、前記電気信号が入力される、上記に記載された識別レベル自動制御回路と、前記電気信号に含まれるクロック信号を抽出して出力し、前記識別レベル自動制御回路に供給するクロック抽出回路とを備えている。
【００２１】
本発明の光受信器は、上記に記載したそれぞれの特徴を持つ識別レベル自動制御回路を備えていることを特徴としている。
【００３８】
【発明の実施の形態】
本発明の識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器の構成及びその動作を図１乃至図２２を用いて説明する。
【００３９】
図１は、本発明の第１の実施例である自動識別レベル制御回路の構成を表す図である。図１において、自動識別レベル制御回路は、結合コンデンサ１００と、３値識別回路１０１と、レベル変動検出回路１０２と、識別電圧制御回路１０３と、低域通過フィルタ１０４を含んで構成されている。ここで、３値識別回路１０１は、リミッタアンプ１０５〜１０７とフリップフロップ１０８〜１１０から構成されている。また、レベル変動検出回路１０２は、排他的論理和回路１１１、１１２で構成されている。
【００４０】
ここで、結合コンデンサ１００は、データ信号入力の直流分をカットし、信号成分のみ通過させる。３値識別回路１０１は、データ入力信号１のＨレベル近傍と中央レベル近傍とＬレベル近傍に各々識別点を有し、Ｈレベルでの識別結果Ｑ１、中央レベルでの識別結果Ｑ２、Ｌレベルでの識別結果Ｑ３を出力する。レベル変動検出回路１０２は、３値識別回路１０１のＨレベルの識別結果Ｑ１と中央レベルでの識別結果Ｑ２、および中央付近識別出力Ｑ２とＬレベルの識別出力Ｑ３を比較して、Ｈレベルの低下または、Ｌレベルの上昇を検出してＨレベル低下パルスとＬレベル上昇パルスを出力する。Ｈレベル低下パルスを受けた時にはリミッタアンプ１０５〜１０７の各非反転端子バイアス電圧を同時に上昇させ、Ｌレベル上昇パルスを受けたときにはリミッタアンプ１０５〜１０７の各非反転端子バイアス電圧を同時に降下させるような識別電圧制御信号を出力する。Ｈレベル低下パルスまたはＬレベル上昇パルスを受けたとき、リミッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に下げてＶＴＨＨとＶＴＨとの間隔を狭め、Ｈレベル低下パルスまたはＬレベル上昇パルスがなくなったときには、識別電圧ＶＴＨＬを緩やかに上げて、ＶＴＨＨとＶＴＨとの間隔をゆっくり広げるよう制御する識別電圧幅制御信号１を出力する。識別電圧制御回路１０３は、Ｈレベル低下パルスまたはＬレベル上昇パルスを受けたとき、リミッタアンプ１０７の識別電圧ＶＴＨＬを瞬時に上げてＶＴＨとＶＴＨＬとの間隔を狭め、Ｈレベル低下パルスまたはＬレベル上昇パルスがなくなったときには、識別電圧ＶＴＨＬを緩やかに下げて、ＶＴＨとＶＴＨＬとの間隔をゆっくり広げるよう制御する識別電圧幅制御信号２を出力する。このとき、ＶＴＨＨとＶＴＨの間隔とＶＴＨＬとＶＴＨの間隔は等しくてもよいし、等しくなくともよい。低域通過フィルタ１０４は、リミッタアンプ１０５〜１０７の反転端子と識別電圧制御回路１０３の識別電圧制御信号の間に接続され、信号成分を除去する。
【００４１】
ここで、３値識別回路１０１は、リミッタアンプ１０５、リミッタアンプ１０６、リミッタアンプ１０７、フリップフロップ１０８、フリップフロップ１０９、フリップフロップ１１０とを含んで構成されている。
【００４２】
リミッタアンプ１０５は、コンデンサ１００の出力が非反転入力端子に入力され、識別電圧ＶＴＨＨとの比較を行う。リミッタアンプ１０６は、同じくコンデンサ１００の出力が非反転入力端子に入力され、識別電圧ＶＴＨとの比較を行う。リミッタアンプ１０７は、同じくコンデンサ２の出力が非反転入力端子に入力され、識別電圧ＶＴＨＬとの比較を行う。フリップフロップ１０８のデータ入力端子（Ｄ）には、リミッタアンプ１０５の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。フリップフロップ１０９のデータ入力端子には、リミッタアンプ１０６の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。フリップフロップ１１０のデータ入力端子には、リミッタアンプ１０７の出力信号が供給され、クロック信号(ＣＬＫ)に同期したデータを出力する。
【００４３】
また、レベル変動検出回路１０２は、排他的論理和回路１１１と排他的論理和回路１１２から構成される。排他的論理和回路１１１は、その２つの入力端子に、フリップフロップ１０８とフリップフロップ１０９の出力信号が各々供給され、両者の一致不一致を検出する。排他的論理和回路１１２は、その２つの入力端子に、フリップフロップ１０９とフリップフロップ１１０の出力信号が各々供給され、両者の一致不一致を検出する。
【００４４】
図９に示すように、識別電圧制御回路１０３は、バッファ９０１、充電回路９０３、バッファ９０２、放電回路９０４、加算器９０５、バッファ９０６、ＯＲ回路９０７、充放電回路９０８、バッファ９０９、及びバッファ９１０を含んで構成される。
【００４５】
バッファ９０１は、排他的論理和回路１１１からのＨレベル低下パルスを受ける。充電回路９０３は、Ｈレベル低下パルスを受ける度に出力電圧が増加する。バッファ９０２は、排他的論理和回路２からのＬレベル上昇パルスを受ける。放電回路９０４は、Ｌレベル上昇パルスの数が増えると出力電圧が減少する。加算器９０５は、充電回路９０３と放電回路９０４の電圧を加算する。バッファ９０６は、加算器９０５からの出力電圧を受けて識別電圧制御信号として出力する。ＯＲ回路９０７は、バッファ９０１とバッファ９０２の出力の論理和を生成する。充放電回路９０８は、ＯＲ回路９０７からの入力があると瞬時に充電し、ＯＲ回路９０７からの入力がなくなると緩やかに放電する回路を有し、出力としてＯＲ回路９０７からの入力があると瞬時に電圧が下がり、ＯＲ回路９０７からの入力がなくなると緩やかに電圧が上がる出力Ｖ１と、ＯＲ回路９０７からの入力があると瞬時に電圧が上がり、ＯＲ回路９０７からの入力がなくなると緩やかに電圧が下がる出力Ｖ２を有する。バッファ９０９は、充放電回路９０８の出力Ｖ１を受けて識別電圧幅制御信号１を出力する。バッファ９１０は、充放電回路９０８の出力Ｖ２を受けて識別電圧幅制御信号２を出力する。識別電圧制御信号と識別電圧幅制御信号１の間隔、及び識別電圧制御信号と識別電圧幅制御信号２の間隔は等しくてもよいし、等しくなくともよい。なお、バッファ９０１、９０２、９０９、９１０は、ノイズの回り込みなどのおそれが無ければ省略してもよい。低域通過フィルタ１０４として、本実施例では、抵抗ＲとコンデンサＣを含んだ周知の構成を用いたが、これに限られない。
【００４６】
次に、図１、図７、図９を用いて、識別レベル自動制御回路の動作の説明をする。
【００４７】
図１において、データ入力信号１は結合コンデンサ１００を介して３値識別回路１０１へ供給される。
【００４８】
正常な場合、識別電圧ＶＴＨＨ、識別電圧ＶＴＨ、識別電圧ＶＴＨＬとデータ入力信号１は、図７−１のような関係にある。すなわち、データのＨレベルは識別電圧ＶＴＨＨの上方にあり、データのＬレベルは識別電圧ＶＴＨＬの下方にある。このとき、図１のリミッタアンプ１０５から１０７の出力は全てＨレベルとなり、図７−４のようにフリップフロップ１０８〜１１０の出力Ｑ１〜Ｑ３も全てＨレベルとなって、排他的論理和回路１１１および排他的論理和回路１１２の出力はともにＬレベルとなる。
【００４９】
同様に、データのＬレベルが識別電圧ＶＴＨＬの下方にある場合は、図１のリミッタアンプ１０５から１０７の出力は全てＬレベルとなり、図７−４のように図１のフリップフロップ１０８〜１１０の出力Ｑ１〜Ｑ３も全てＬレベルとなって、排他的論理和回路１１１および排他的論理和回路１１２の出力はともにＬレベルとなる。
【００５０】
ここで、図７−２のようにデータ入力信号１のＨレベルが低下して、識別電圧ＶＴＨＨと識別電圧ＶＴＨとの間に移動した場合、図１のリミッタアンプ１０５の出力はＬレベル、リミッタアンプ１０６と１０７の出力はＨレベルとなる。図７−４のようにフリップフロップ１０８の出力Ｑ１はＬレベル、フリップフロップ１０９と１１０の出力Ｑ２とＱ３はＨレベルとなって、排他的論理和回路１１１の出力はＨレベル、排他的論理和回路１１２の出力はＬレベルとなる。
【００５１】
逆に、図７−３のようにデータ入力信号１のＬレベルが上昇して、識別電圧ＶＴＨと識別電圧ＶＴＨＬとの間にある場合、図１のリミッタアンプ１０５と１０６の出力はＬレベル、リミッタアンプ１０７の出力はＨレベルとなる。図７−４のようにフリップフロップ１０８と１０９の出力Ｑ１とＱ２はＬレベル、フリップフロップ１１０の出力Ｑ３はＨレベルとなって、排他的論理和回路１１１の出力はＬレベル、排他的論理和回路１１２の出力はＨレベルとなる。
【００５２】
次に、識別電圧制御回路１０３の動作について図９を用いて説明する。レベル変動検出回路１０２からのＨレベル低下パルスは、まずバッファ９０１に供給される。バッファ９０１は、周りの回路等からのノイズの回り込み等を防ぐ目的で挿入されている。充電回路９０３は、一種の積分回路であり、Ｈレベル低下パルスを受ける度に出力電圧が増加し、Ｈレベル低下パルスがなくなれば電圧は減少する。
【００５３】
Ｌレベル上昇パルスを受けるバッファ９０２も、バッファ９０１と同様にノイズの回り込み等を防ぐ目的で挿入されている。放電回路９０４も、一種の積分回路であり、Ｌレベル上昇パルスを受ける度に出力電圧が減少し、Ｈレベル低下パルスがなくなれば電圧は増加する。
【００５４】
充電回路９０３と放電回路９０４の出力を加算し、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも多ければ、識別電圧制御信号は増加し、逆にＨレベル低下パルスの数がＬレベル上昇パルスの数よりも少なければ、識別電圧制御信号は減少する。すなわちＨレベル低下パルスの数がＬレベル上昇パルスの数よりも多ければ、図７−２のＶＴＨＨとＶＴＨとＶＴＨＬとは下方にシフトし、図７−１のような正常な配置になるよう制御される。一方、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも少なければ、図７−３のＶＴＨＨとＶＴＨとＶＴＨＬとは上方にシフトし、図７−１のような正常な配置になるよう制御される。
【００５５】
図７−２において、ＶＴＨＨとＶＴＨとＶＴＨＬが下方にシフトすると、データ入力信号の振幅が小さくなっている場合、ＶＴＨＬがＬレベルよりも下がってしまう可能性があり、この場合、図７−１のような正常な配置にするためにはＶＴＨＨとＶＴＨとＶＴＨＬ間隔を狭めなければならない。
【００５６】
この場合の動作について図９を用いて説明する。
Ｈレベル低下パルスとＬレベル上昇パルスの論理和をＯＲ回路９０７で生成する。充放電回路９０８は、いずれかのパルスを受信すれば瞬時に充電し、パルスが無くなれば緩やかに放電する（あるいはこの逆）ように動作する、一種のピーク値検出回路である。出力としてパルスを受信すれば瞬時に電圧が下がり、パルスが無くなれば緩やかに電圧が上がる出力Ｖ１と、パルスを受信すれば瞬時に電圧が上がりパルスが無くなれば緩やかに電圧が下がる出力Ｖ２を有している。Ｈレベル低下パルスとＬレベル上昇パルスいずれかのパルスを受信すればＨレベル低下パルスとＬレベル上昇パルス出力Ｖ１はバッファ９０９を介して識別電圧幅制御信号１としてリミッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に下げるように制御する。
【００５７】
Ｈレベル低下パルスとＬレベル上昇パルスのいずれかのパルスを受信すればＨレベル低下パルスとＬレベル上昇パルス出力Ｖ２はバッファ９１０を介して識別電圧幅制御信号２としてリミッタアンプ１０７の識別電圧ＶＴＨＬを瞬時に上げるように制御する。
【００５８】
これにより、Ｈレベル低下パルスとＬレベル上昇パルスいずれかのパルスを受信した場合、識別電圧ＶＴＨＨと識別電圧ＶＴＨとの間隔および識別電圧ＶＴＨと識別電圧ＶＴＨＬとの間隔を狭めることができる。従って、データ入力信号の振幅が小さくなっている場合でも、ＶＴＨＨとＶＴＨとＶＴＨＬを図７−１のような正常な配置にすることができる。
【００５９】
バッファ９０６、９０９、９１０は、ノイズの回り込みを防ぐために挿入されていて一種の電圧フォロアとして働く。これらのバッファは、ノイズの回り込みが無ければ省略することができる。
【００６０】
（実施例２）
図２に本発明の第２の実施例による識別レベル自動制御回路２の構成を示す。３値識別回路２０１とレベル変動検出回路２０２は図１の識別レベル自動制御回路１と同じ構成を有する。図１との相違は識別電圧制御信号と、識別電圧幅制御信号１と識別電圧幅制御信号２が全てリミッタアンプ２０５〜２０７の反転端子に加えられている点にある。すなわち、識別電圧制御信号はそのままリミッタアンプ２０６に加えられ、識別電圧幅制御信号１は識別電圧制御信号と加算されてリミッタアンプ２０５に加えられる。また、識別電圧幅制御信号２は識別電圧制御信号と加算されてリミッタアンプ２０７に加えられる。従って、動作原理は識別レベル自動制御回路と同じになる。しかしながら、識別電圧制御信号がリミッタアンプ２０５〜２０７の反転端子に加えられることになるので、制御方向が図１の識別電圧制御信号と反対になる。そのため図２の識別電圧制御回路２０３は、図９の識別電圧制御回路２０３の充電回路９０３と放電回路９０４が入れ替わった構成を有している。すなわち、Ｈレベル低下パルスを受信すると放電回路１により識別電圧制御信号は、識別電圧ＶＴＨＨと識別電圧ＶＴＨと識別電圧ＶＴＨＬを下げる方向に制御し、Ｌレベル上昇パルスを受信すると充電回路９０３により識別電圧制御信号は、識別電圧ＶＴＨＨと識別電圧ＶＴＨと識別電圧ＶＴＨＬを上げる方向に制御する。
識別電圧幅制御信号１及び２は図９に構成を示した識別電圧制御回路１０３におけるものと同じであるが、これら識別電圧制御信号と加算された電圧がリミッタアンプ２０５及び２０６の基準電圧として各々加えられる。
【００６１】
また、リミッタアンプ２０５〜２０７の非反転端子には、識別電圧ＶＴＨ近傍の電圧ＶＢがバイアス電圧として与えられている。このとき、識別電圧ＶＴＨＨと識別電圧ＶＴＨの間隔と識別電圧ＶＴＨＬと識別電圧ＶＴＨの間隔は等しくてもよいし、等しくなくともよい。
【００６２】
（実施例３）
図３に、本発明の第３の実施例による識別レベル自動制御回路３の構成を示す。この回路では、図１のレベル変動検出回路１０２の代わりに、レベル変動検出回路３０２を用いている。レベル変動検出回路３０２では、排他的論理和回路３１１の出力であるＨレベル低下パルスのパルス幅を引き伸ばすパルス幅引き伸ばし回路３１３と排他的論理和回路３１２の出力であるＬレベル上昇パルスのパルス幅を引き伸ばすパルス幅引き伸ばし回路３１４を備えていることが特徴である。パルス幅引き伸ばし回路３１３と３１４としては周知のモノマルチバイブレータ回路を利用している。このようにパルスをひき伸ばすことにより、後段に接続される識別電圧制御回路３０３に動作の遅い回路を使用することができ、回路を簡易かつ安価に構成できるという効果がある。
【００６３】
（実施例４）
図４に、本発明の第４の実施例による識別レベル自動制御回路４の構成を示す。本実施例では、３値識別回路４０１とレベル変動検出回路４０２は、図１の識別レベル自動制御回路１で用いたものと同じであるので説明を省略する。ここでは、識別電圧制御回路４０３について図１３を用いて説明する。
【００６４】
図１３に示すように、識別電圧制御回路４０３に入力されるＨレベル低下パルスは、バッファ１３０１を介して放電回路１３０３に入力される。放電回路１３０３は、入力されるパルス数の増加に応じて出力電圧が減少する特性を持つ。放電回路１３０３の出力は、バッファ１３０５を介してＨレベルの識別電圧制御信号として出力される。また、Ｌレベル上昇パルスはバッファ１３０２を介して充電回路１３０４に入力される。充電回路１３０４は、入力されるパルス数の増加に応じて出力電圧が増加する特性を持ち、その出力は、バッファ１３０６を介してＬレベルの識別電圧制御信号として出力される。
【００６５】
Ｈレベルの識別電圧制御信号は、図４のリミッタアンプ４０５の反転端子に接続された識別電圧源に加えられ、データ入力信号のＨレベルが低下すると識別電圧ＶＴＨＨを下げるように制御する。一方、Ｌレベルの識別電圧制御信号は図４のリミッタアンプ４０７の反転端子に接続された識別電圧源に加えられ、データ入力信号のＬレベルが上昇すると識別電圧ＶＴＨＬを上げるように制御する。また、識別電圧ＶＴＨは、分圧器４０４によりＨレベルの識別電圧制御信号とＬレベルの識別電圧制御信号の中間の電圧に設定される。本実施例では、抵抗Ｒ１と抵抗Ｒ２により、簡易に分圧器４０４を実現している。抵抗Ｒ１と抵抗Ｒ２を等しい値にすれば、Ｈレベルの識別電圧制御信号とＬレベルの識別電圧制御信号のちょうど中間の電圧になるが、Ｒ１とＲ２の比率を変化させ、他のレベルに設定することも可能である。
【００６６】
（実施例５）
図５に本発明の第５の実施例による識別位相自動制御回路の構成を示す。上記では、識別レベル自動制御回路につき説明してきたが、識別レベル自動制御回路と同様な考え方で、識別位相についても自動調整が可能である。これを図５を用いて説明する。識別位相自動制御回路１は、３値識別回路５０１、レベル変動検出回路５０２、識別位相制御回路５０３、可変遅延回路５１３〜５１５から構成されている。
【００６７】
３値識別回路５０１は、リミッタアンプ５０５〜５０７とフリップフロップ５０８〜５１０から構成される。３値識別回路５０１は、識別レベル自動制御回路１の３値識別回路１０１とほぼ同じ構成であるが、リミッタアンプ５０５〜５０７の各反転端子に識別電圧ＶＴＨが共通に与えられている点が異なっている。
また、フリップフロップ５０８〜５１０の各クロック端子Ｃに加えられるクロック位相が可変遅延回路５１３〜５１５により調整されたものである点でも異なっている。フリップフロップ５０８に加えられるクロックとフリップフロップ５０９に加えられるクロックの位相差と、フリップフロップ５０９に加えられるクロックとフリップフロップ５１０に加えられるクロックの位相差は等しくてもよいし、等しくなくともよい。
【００６８】
次に、この識別位相自動制御回路の動作について、図８を用いて説明する。
【００６９】
識別位相が正常である場合、識別位置ＴＬ、識別位置ＴＴＨ、識別位置ＴＲとデータ入力信号１は、図８−１のように、データの立ち上がりが、時間軸（図８−１の横軸）上識別位置ＴＬの左側にあり、かつデータの立ち下がりが、時間軸上識別位置ＴＲの右側にある。このとき、図８−４のようにフリップフロップ５０８〜５１０の出力Ｑ４〜Ｑ６は全てＨレベルまたはＬレベルとなり、排他的論理和回路５１１、５１２の出力は、ともにＬレベルとなる。
【００７０】
これに対し、図８−２のようにデータ入力信号１が時間軸上右側に（すなわち、ＴＬ、ＴＴＨ、ＴＲの各識別位置に対して遅れる方向に）シフトしてクロスポイントが、識別位置ＴＬと識別位置ＴＴＨとの間にある場合、図５のフリップフロップ５０８の出力はＬレベル、フリップフロップ５０９と５１０の出力はＨレベルとなるか、または、フリップフロップ５０８の出力はＨレベル、フリップフロップ５０９と５１０の出力はＬレベルとなる。図８−４のように、フリップフロップ５０８の出力Ｑ４はＬレベル、フリップフロップ５０９と５１０の出力Ｑ５とＱ６はＨレベル、または、フリップフロップ５０８の出力Ｑ４はＨレベル、フリップフロップ５０９と５１０の出力Ｑ５とＱ６はＬレベルとなって、排他的論理和回路５１１の出力はＨレベル、排他的論理和回路５１２の出力はＬレベルとなる。
【００７１】
逆に、図８−３のようにデータ入力信号１が時間軸上左側に（すなわち、ＴＬ、ＴＴＨ、ＴＲの各識別位置に対して進んだ方向に）シフトしてクロスポイントが、識別位置ＴＴＨと識別位置ＴＲとの間にあるときは、図５のフリップフロップ５０８と５０９の出力はＨレベル、フリップフロップ５１０の出力はＬレベルとなるか、または、フリップフロップ５０８と５０９の出力はＬレベル、フリップフロップ５１０の出力はＨレベルとなる。図８−４のように、フリップフロップ５０８と５０９の出力Ｑ４とＱ５はＨレベル、フリップフロップ５１０の出力Ｑ６はＬレベル、または、フリップフロップ５０８と５０９の出力Ｑ５とＱ６はＬレベル、フリップフロップ５１０の出力Ｑ６はＨレベルとなって、排他的論理和回路５１１の出力はＬレベル、排他的論理和回路５１２の出力はＨレベルとなる。
【００７２】
次に、識別位相制御回路５０３の動作について図１４を用いて説明する。レベル変動検出回路５０２からの右シフトパルスをバッファ１４０１で受ける。バッファ１４０１は、周りの回路等からのノイズの回り込み等を防ぐ目的で挿入されている。放電回路１４０３は、一種の積分回路であり、右シフトパルスを受ける度に出力電圧が減少し、右シフトパルスがなくなれば電圧は増加する。
【００７３】
左シフトパルスを受けるバッファ１４０２もバッファ１４０１と同様にノイズの回り込み等を防ぐ目的で挿入されている。充電回路１４０４も、一種の積分回路であり、左シフトパルスを受ける度に出力電圧が増加し、左シフトパルスが無くなれば電圧は減少する。
【００７４】
充電回路１４０４と放電回路１４０３の出力を加算し、右シフトパルスの数が左シフトパルスの数よりも多ければ、識別位相制御信号は減少し、逆に右シフトパルスの数が左シフトパルスの数よりも少なければ、識別電圧制御信号は増加する。すなわち右シフトパルスの数が左シフトパルスの数よりも多ければ、図８−２のＴＬとＴＴＨとＴＲは右にシフトし、図８−１のような正常な配置になるよう制御される。一方、右シフトパルスの数が左シフトパルスの数よりも少なければ、図８−３のＴＬとＴＴＨとＴＲとは左にシフトし、図８−１のような正常な配置になるよう制御される。
【００７５】
図８−２において、ＴＬとＴＴＨとＴＲが右にシフトすると、データ入力信号のデューティが小さくなっている場合、ＴＲがクロスポイントよりも右側に出てしまう可能性があり、この場合、図８−１のような正常な配置にするためにはＴＬとＴＴＨとＴＲの間隔を狭めなければならない。
【００７６】
この場合の動作について図１４を用いて説明する。
【００７７】
右シフトパルスと左シフトパルスの論理和をＯＲ回路１４０７で生成する。充放電回路１４０８は、いずれかのパルスを受信すれば瞬時に放電し、パルスがなくなれば緩やかに充電する(あるいはこの逆)ように動作する一種のピーク値検出回路である。出力としてパルスを受信すれば瞬時に電圧が下がり、パルスが無くなれば緩やかに電圧が増加する出力Ｖ１と、パルスを受信すれば瞬時に電圧が増加し、パルスがなくなれば緩やかに電圧が減少する出力Ｖ２を有している。右シフトパルスと左シフトパルスいずれかのパルスを受信すれば充放電回路１４０８の出力Ｖ１はバッファ１４０９を介して識別位相幅制御信号１としてフリップフロップ５０８の識別位置ＴＬを瞬時に右にシフトさせるように制御すると同時に、充放電回路１４０８の出力Ｖ２はバッファ１４１０を介して識別位相幅制御信号１としてフリップフロップ５１０の識別位置ＴＲを瞬時に左にシフトするように制御する。
【００７８】
これにより、右シフトパルスと左シフトパルスいずれかのパルスを受信した場合、識別位置ＴＬと識別位置ＴＴＨと識別位置ＴＲとの間隔を狭めることができる。このようにして、データ入力信号の振幅が小さくなっている場合でも、ＴＬとＴＴＨとＴＲを図８−１のような正常な配置にすることができる。このとき、識別位置ＴＬと識別位置ＴＴＨの間隔と、識別位置ＴＲと識別位置ＴＴＨの間隔は等しくてもよいし、等しくなくともよい。
【００７９】
バッファ１４０６、１４０９、１４１０は、ノイズの回り込みを防ぐために挿入されていて一種の電圧フォロアとして働く。ノイズの回り込みがなければ、これらのバッファは省略することができる。
【００８０】
図１７は可変遅延回路５１３〜５１５の構成例である。リミッタとして働く差動増幅回路の電流Ｉを制御することで遅延量を制御している。電流Ｉが増加すれば遅延量は減り、クロックは左にシフトし、電流Ｉが減少すれば遅延量は増加し、クロックは右にシフトする。
【００８１】
（実施例６）
図６に、本発明の第６の実施例による識別位相自動制御回路２の構成を示す。３値識別回路６０１とレベル変動検出回路６０２は、図５の識別位相自動制御回路１で用いているものと同じ構成であるので説明を省略し、ここでは識別位相制御回路６０３について図１６を用いて説明する。
【００８２】
識別位相制御回路６０３に入力される右シフトパルスはバッファ１６０１を介して放電回路１６０３に入力される。放電回路１６０３は、入力されるパルス数が増加すれば出力電圧が減少し、パルス数が減少すれば出力電圧が増加する特性を持つ。放電回路１６０３の出力は、バッファ１６０５を介して識別位相右シフト制御信号として出力される。また、左シフトパルスはバッファ１６０２を介して充電回路１６０４に入力される。充電回路１６０４は入力されるパルス数が増加すれば出力電圧が増加し、パルス数が減少すれば出力電圧が減少する特性を持つ。その出力は、バッファ１６０６を介して識別位相左シフト制御信号として出力される。
【００８３】
識別位相右シフト制御信号は、図６の可変遅延回路６１５に加えられ、データ入力信号が右にシフトするとクロックＣＬＫを遅らせるように可変遅延回路６１５を制御する。同様に、識別位相左シフト制御信号は、図６の可変遅延回路６１３に加えられ、データ入力信号が左にシフトするとクロックＣＬＫを進めるように可変遅延回路６１３を制御する。
【００８４】
分圧器６１６の出力は、識別位相右シフト制御信号と識別位相左シフト制御信号の中間の電圧に設定され、可変遅延回路６１３の遅延量と可変遅延回路６１５の遅延量の中間にくるよう可変遅延回路６１４を制御する。本実施例では、分圧器６１６を抵抗Ｒ１と抵抗Ｒ２により簡易に実現している。抵抗Ｒ１と抵抗Ｒ２を等しい値にすれば、可変遅延回路１の遅延量と可変遅延回路３の遅延量のちょうど中間の遅延量となるが、分圧比はこれに固定されるものではない。
【００８５】
（実施例７）
図１１に本発明の第７の実施例による識別電圧制御回路の構成を示す。図１１の識別電圧制御回路３は識別電圧制御回路１の変形例である。
【００８６】
識別電圧制御回路３は、アップダウンカウンタ１１０１〜１１０３、それらに接続されるＤ／Ａ変換器１１０４〜１１０６、バッファ１１０７〜１１０９、タイマ１１１０、ＯＲ回路１１１１で構成される。
【００８７】
次に、識別電圧制御回路３の動作について説明する。Ｈレベル低下パルスを受信するごとにアップダウンカウンタ１１０１はカウントアップする。一方、Ｌレベル上昇パルスを受信するごとにアップダウンカウンタ１１０１はカウントダウンする。アップダウンカウンタ１１０１の出力は、Ｄ／Ａ変換器１１０４によりアナログの識別電圧制御信号に変換される。
【００８８】
従って、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも多いときは識別電圧制御信号は電圧が上昇し、Ｈレベル低下パルスの数がＬレベル上昇パルスの数よりも少ないときは識別電圧制御信号の電圧が下降する。
アップダウンカウンタ１１０２のＤＯＷＮ端子には、Ｈレベル低下パルスとＬレベル上昇パルスの論理和が入力される。このため、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれかが識別電圧制御回路３に到来するたびにカウントダウンし、識別電圧幅制御信号１が減少する。同様に、アップダウンカウンタ１１０３のＵＰ端子には、Ｈレベル低下パルスとＬレベル上昇パルスの論理和が入力され、上記両パルスのいずれかを受信するたびにカウントアップし、識別電圧幅制御信号２が増加していく。
【００８９】
タイマ１１１０は、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれも無いときに、アップダウンカウンタ１１０２をカウントアップさせ、識別電圧幅制御信号１の電圧を上昇させる。また、タイマー１１１０は、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれも無いときに、アップダウンカウンタ１１０３をカウントダウンさせ識別電圧幅制御信号２の電圧を減少させる。
タイマ１１１０の周期は、クロックＣＬＫに対して十分に広く設定されており、Ｈレベル低下パルスまたは、Ｌレベル上昇パルスのいずれかを受信したときは、瞬時にＶＴＨＨとＶＴＨとＶＴＨＬの間隔を狭め、Ｈレベル低下パルス及び、Ｌレベル上昇パルスのいずれも受信しないときは、ゆっくりとＶＴＨＨとＶＴＨとＶＴＨＬの間隔を広げることができる。
【００９０】
図１２の識別電圧制御回路４は、識別レベル自動制御回路２に使用する場合の構成を表す。この構成では、制御の方向が識別レベル自動制御回路１と反対になるため、Ｈレベル低下パルスをアップダウンカウンタ１のＤＯＷＮ端子に、Ｌレベル上昇パルスをアップダウンカウンタ１のＵＰ端子に接続している。
【００９１】
図１５は、識別位相制御回路２の構成を示す。識別位相制御回路２の構成は、図１２の識別電圧制御回路４と同じである。この回路においては、右シフトパルスをアップダウンカウンタ１５０１のＤＯＷＮ端子に、左シフトパルスをアップダウンカウンタ１５０１のＵＰ端子に接続している。
【００９２】
（実施例８）
図１８に、本発明の第８の実施例による、識別レベル自動制御回路を示す。本実施例では、自動識別レベル調整に誤り訂正回路を用いている。
【００９３】
図１８の識別レベル自動制御回路は、リミッタアンプ１８０１、誤り訂正回路１８０２、ＡＮＤ回路１８０３、フリップフロップ１８０４、アップダウンカウンタ１８０５、Ｄ／Ａ変換器１８０６、バッファ１８０７、とを含んで構成されている。
【００９４】
ここで、リミッタアンプ１８０１は、データ入力信号１のＨレベルまたはＬレベルを、識別電圧ＶＴＨと比較している。誤り訂正回路１８０２は、データの誤りを検出し、誤りがある場合訂正ビット”１”を出力する誤り検出回路１８１０と排他的論理和回路１８１１から構成されている。ＡＮＤ回路１８０３は、ＣＬＫと誤り検出回路の出力信号の論理積を生成する。Ｄ／Ａ変換器１８０６は、アップダウンカウンタの出力信号をアナログ電圧信号に変換する。
【００９５】
次に、識別レベル自動制御回路５の動作について説明する。データ入力信号はリミッタアンプ１８０１の非反転端子に入力され、識別電圧ＶＴＨと比較され、データがＨレベルかＬレベルかが判定される。その結果得られる識別出力はフリップフロップ１８０８でＣＬＫのタイミングで読み込まれる。フリップフロップ１８０８の出力は、誤り検出回路１８１０に入力され、符号系列中の誤りの有無がチェックされる。ここで誤りが検出されると、誤り検出回路１８１０は、訂正ビット“１”を出力する。訂正ビットとフリップフロップ１８０８の出力の排他的論理和をとることにより誤ったデータを正しいデータに復元することができる。
【００９６】
ここで、訂正ビットにより訂正された結果が１であれば、０を１に訂正したことになり、訂正ビットにより訂正された結果が０であれば、１を０に訂正したことになる。すなわち、訂正された結果を見ることにより、１のデータが誤ったのか０のデータが誤ったかがわかる。
【００９７】
フリップフロップ１８０４は、訂正ビットが１の時のデータを読み込み、データが１であれば０の誤りパルスとしてアップダウンカウンタ１８０５のＵＰ端子に入力され、カウントアップさせる。もし、訂正ビットが１の時のデータを読み込みデータが０であれば１の誤りパルスとしてアップダウンカウンタ１８０５のＤＯＷＮ端子に入力されカウントダウンさせる。アップダウンカウンタ１８０５の出力はＤ／Ａ変換器１８０６によりアナログ電圧信号に変換されリミッタアンプ１８０１の反転端子に識別電圧として与えられている。０の誤りパルスがでた場合は、アップダウンカウンタ１８０５はカウントアップされ、識別電圧制御信号は識別電圧ＶＴＨを増大するように制御し、１の誤りパルスがでた場合はアップダウンカウンタ１８０５はカウントダウンされ、識別電圧制御信号は識別電圧ＶＴＨを減少するように制御する。これにより識別電圧ＶＴＨを最適位置に調整することができる。
【００９８】
（実施例９）
図１９に、本発明の第９の実施例による、識別レベル自動制御回路を用いた光受信回路の構成例である。
【００９９】
この光受信回路は、光信号を電気信号に変換する光電変換素子１９０１と、変換された電気信号を増幅するアンプ１９０２と、結合コンデンサ１９０３と、クロック抽出回路１９０４と、識別レベル自動制御回路１９０５と、識別器１９０６を含んで構成されている。
【０１００】
アンプ１９０２の出力は、結合コンデンサ１９０３を介してクロック抽出回路１９０４、識別レベル自動制御回路１９０５及び識別器１９０６に供給される。クロック抽出回路１９０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路１９０５と識別器１９０６に供給する。識別器１９０６は、識別レベル自動制御回路１９０５により最適に調整された識別電圧ＶＴＨでデータ入力信号を識別する。クロック抽出回路１９０４には、周知のＰＬＬ回路を使用している。また識別レベル自動制御回路１９０５としては、識別レベル自動制御回路１〜４のいずれを使用してもよい。
【０１０１】
（実施例１０）
図２０は、本発明の識別レベル自動制御回路と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１０２】
図２０の光受信回路は、光信号を電気信号に変換する光電変換素子２００１、変換された信号を増幅するアンプ２００２、結合コンデンサ２００３、クロック抽出回路２００４、識別レベル自動制御回路２００５、識別位相自動制御回路２００６、及び識別器２００７を含んで構成されている。
【０１０３】
アンプ２００２の出力は、結合コンデンサ２００３を介してクロック抽出回路２００４、識別レベル自動制御回路２００５、及び識別器２００７に供給される。クロック抽出回路２００４は、データ入力信号からクロック成分を抽出し、識別レベル自動制御回路２００５と識別器２００７に供給する。
クロック抽出回路２００４の出力は、識別位相自動制御回路２００６により識別位相が最適化され、識別器２００７と識別レベル自動制御回路２００５に供給される。識別器２００７は、識別レベル自動制御回路２００５により最適に調整された識別電圧ＶＴＨと識別位相自動制御回路２００６により最適に調整された識別位相でデータ入力信号を識別する。
【０１０４】
クロック抽出回路２００４には、公知のＰＬＬ回路を使用している。また識別レベル自動制御回路２００５としては、上記の識別レベル自動制御回路１〜４のいずれを使用してもよい。また、識別位相自動制御回路２００６としては、識別位相自動制御回路１，２のいずれを使用してもよい。
【０１０５】
（実施例１１）
図２１は、本発明の識別レベル自動制御回路５を用いた光受信回路の構成例である。
【０１０６】
図２１の光受信回路は、光信号を電気信号に変換する光電変換素子２１０１、変換された信号を増幅するアンプ２１０２、結合コンデンサ２１０３、クロック抽出回路２１０４、識別レベル自動制御回路５から構成されている。
アンプ２１０２の出力は、結合コンデンサ２１０３を介してクロック抽出回路２１０４と識別レベル自動制御回路５に供給される。クロック抽出回路２１０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路５に供給する。なお、クロック抽出回路２１０４には、周知のＰＬＬ回路を使用している。
【０１０７】
（実施例１２）
図２２は、本発明の識別レベル自動制御回路５と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１０８】
図２２の光受信回路は、光信号を電気信号に変換する光電変換素子２２０１、変換された信号を増幅するアンプ２２０２、結合コンデンサ２２０３、クロック抽出回路２２０４、識別レベル自動制御回路５、識別位相自動制御回路２２０５を含んで構成されている。
【０１０９】
アンプ２２０２の出力は、結合コンデンサ２２０３を介してクロック抽出回路２２０４と識別レベル自動制御回路５に供給される。クロック抽出回路２２０４はデータ入力信号からクロック成分を抽出する。抽出されたクロックは、識別位相自動制御回路２２０５でデータ信号に対する識別位置が最適化され、識別レベル自動制御回路５に供給される。なお、ここでもクロック抽出回路２２０４としては、周知のＰＬＬ回路を使用している。
【０１１０】
以上の実施例では、識別レベル制御回路と主信号の識別回路とを別々の回路で構成していた。これに対し、以下の実施例では、識別レベル制御回路のなかのＤ−ＦＦを用いて主信号の識別を行っている。このような回路構成を用いることにより、主信号の識別回路を別に用意する必要がなくなり、さらに、ＬＳＩ内部の素子のばらつきにより、識別レベル自動制御回路で出力される最適識別レベルと、主信号を識別する識別回路における最適識別レベルにずれが生じることを防ぐことができる。
【０１１１】
（実施例１３）
図２３に、本発明の第１３の実施例による、識別レベル自動制御回路を用いた光受信回路の構成を示す。本実施例の光受信回路は、光信号を電気信号に変換する光電変換素子２３０１と、変換された電気信号を増幅するアンプ２３０２と、結合コンデンサ２３０３と、クロック抽出回路２３０４と、識別レベル自動制御回路２３０５と、を含んで構成される。
【０１１２】
アンプ２３０２の出力は、結合コンデンサ２３０３を介してクロック抽出回路２３０４及び識別レベル自動制御回路２３０５に供給される。クロック抽出回路２３０４はデータ入力信号からクロック成分を抽出し、識別レベル自動制御回路２３０５に供給する。識別レベル自動制御回路２３０５の３値識別回路の複数個あるフリップフロップは各々識別回路として動作するので、本実施例では識別レベル自動制御回路２３０５の３値識別回路の中の複数個あるフリップフロップのうち最適な識別電圧ＶＴＨを与えられる１個のフリップフロップを主信号の識別回路として使用している。クロック抽出回路２３０４には、周知のＰＬＬ回路を使用している。また識別レベル自動制御回路２３０５としては、識別レベル自動制御回路１〜４のいずれを使用してもよい。
【０１１３】
（実施例１４）
図２４は、本発明の識別レベル自動制御回路と識別位相自動制御回路を用いた光受信回路の構成例である。
【０１１４】
図２４の光受信回路は、光信号を電気信号に変換する光電変換素子２４０１、変換された信号を増幅するアンプ２４０２、結合コンデンサ２４０３、クロック抽出回路２４０４、識別レベル自動制御回路２４０５、及び識別位相自動制御回路２４０６を含んで構成されている。
【０１１５】
アンプ２４０２の出力は、結合コンデンサ２４０３を介してクロック抽出回路２４０４、識別レベル自動制御回路２４０５に供給される。クロック抽出回路２４０４は、データ入力信号からクロック成分を抽出し、識別レベル自動制御回路２４０５に供給する。
【０１１６】
クロック抽出回路２４０４の出力は、識別位相自動制御回路２４０６により識別位相が最適化され、識別レベル自動制御回路２４０５に供給される。識別レベル自動制御回路２４０５の３値識別回路の中の複数個あるフリップフロップは各々識別回路として動作するので、本実施例では識別レベル自動制御回路２３０５の３値識別回路の複数個あるフリップフロップのうち最適な識別電圧ＶＴＨを与えられる１個のフリップフロップを主信号の識別回路として使用している。識別レベル自動制御回路２４０５は最適に調整された識別電圧ＶＴＨと識別位相自動制御回路２４０６により最適に調整された識別位相でデータ入力信号を識別する。
【０１１７】
クロック抽出回路２４０４には、公知のＰＬＬ回路を使用している。また識別レベル自動制御回路２４０５としては、上記の識別レベル自動制御回路１〜４のいずれを使用してもよい。また、識別位相自動制御回路２４０６としては、識別位相自動制御回路１，２のいずれを使用してもよい。
【０１１８】
以上の実施例１３及び１４では、識別レベル自動制御回路の中に複数個あるフリップフロップの中の１個を主信号の識別回路として使用している。これにより、ＬＳＩ内部の素子のばらつきにより、識別レベル自動制御回路で出力される最適識別レベルと、主信号を識別する識別回路における最適識別レベルにずれが生じることを防ぐことができる。また、主信号を識別する識別回路を省略することにより小型化や消費電力の低減が可能となる。
【０１１９】
【発明の効果】
以上説明したように、本発明においては、データ入力信号のＨレベルの変動とＬレベルの変動を、複数個、例えば３個の識別レベルを用いて監視し、レベルの変動があれば実際に誤りが発生する前に検出して、識別レベルＶＴＨを最適値に自動制御している。その際、各識別レベルの絶対値のみならず間隔も制御しているため、入力信号の振幅が変動した場合でも確実に最適な識別レベルを探索することができ、識別レベルの安定な設定が可能になる。識別位相の設定についても同様である。
【０１２０】
また、本発明の他の構成においては、受信信号を構成する符号系列の誤りを検出し、その結果に基づき識別レベルを調整している。このため、識別レベルの調整を、受信信号の誤りの低減に直ちに反映させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例による識別レベル自動制御回路１の構成を表す図である。
【図２】本発明の実施例による識別レベル自動制御回路２の構成を表す図である。
【図３】本発明の実施例による識別レベル自動制御回路３の構成を表す図である。
【図４】本発明の実施例による識別レベル自動制御回路４の構成を表す図である。
【図５】本発明の実施例による識別位相自動制御回路１の構成を表す図である。
【図６】本発明の実施例による識別位相自動制御回路２の構成を表す図である。
【図７】本発明の実施例の動作を説明するための図である。
【図８】本発明の実施例の動作を説明するための図である。
【図９】本発明の実施例における識別電圧制御回路１の構成を表す図である。
【図１０】本発明の実施例における識別電圧制御回路２の構成を表す図である。
【図１１】本発明の実施例における識別電圧制御回路３の構成を表す図である。
【図１２】本発明の実施例における識別電圧制御回路４の構成を表す図である。
【図１３】本発明の実施例における識別電圧制御回路５の構成を表す図である。
【図１４】本発明の実施例における識別位相制御回路１の構成を表す図である。
【図１５】本発明の実施例における識別位相制御回路２の構成を表す図である。
【図１６】本発明の実施例における識別位相制御回路３の構成を表す図である。
【図１７】本発明の実施例で用いる可変遅延回路の構成例を表す図である。
【図１８】本発明の実施例による識別レベル自動制御回路５の構成を表す図である。
【図１９】本発明の実施例による光受信回路の構成を表す図である。
【図２０】本発明の実施例による光受信回路の構成を表す図である。
【図２１】本発明の実施例による光受信回路の構成を表す図である。
【図２２】本発明の実施例による光受信回路の構成を表す図である。
【図２３】本発明の実施例による光受信回路の構成を表す図である。
【図２４】本発明の実施例による光受信回路の構成を表す図である。
【符号の説明】
１００、２００、１９０３、２００３、２１０３、２２０３、２３０３、２４０３：結合コンデンサ
１０１、２０１、３０１、４０１、５０１、６０１：３値識別回路
１０２、２０２、３０２、４０２、５０２、６０２：レベル変動検出回路
１０３、２０３、３０３、４０３、：識別電圧制御回路
１０４、３０４：低域通過フィルタ
４０４、６１６：分圧器
１０５、１０６、１０７、２０５、２０６、２０７、４０５、４０６、４０７、５０５、５０６、５０７、１８０１：リミッタアンプ
１０８、１０９、１１０、２０８、２０９、２１０、５０８、５０９、５１０、１８０４、１８０８：フリップフロップ
１１１、１１２、２１１、２１２、５１１、５１２、１８１１：排他的論理和回路
５０３、６０３：識別位相制御回路
５１３、５１４、５１５、６１３、６１４、６１５：可変遅延回路
９０１、９０２、９０６、９０９、９１０、１１０７、１１０８、１１０９、１３０１、１３０２、１３０５、１３０６、１４０１、１４０２、１４０６、１４０９、１４１０、１６０１、１６０２、１６０５、１６０６、１８０７：バッファ
９０３、１３０４、１４０４、１６０４：充電回路
９０４、１３０３、１４０３、１６０３：放電回路
９０５、１４０５：加算器
９０７、１４０７：ＯＲ回路
９０８、１４０８：充放電回路
１１０１、１１０２、１１０３、１５０１、１５０２、１５０３、１８０５：アップダウンカウンタ
１１０４、１１０５、１１０６、１８０６：Ｄ／Ａ変換器
１１１０：タイマ
１８０２：誤り訂正回路
１８０３：ＡＮＤ回路
１８１０：誤り検出回路
１９０１、２００１、２１０１、２２０１、２３０１、２４０１：光電変換素子
１９０２、２００２、２１０２、２２０２、２３０２、２４０２：アンプ
１９０４、２００４、２１０４、２２０４、２３０４、２４０４：クロック抽出回路
１９０５、２００５、２３０５、２４０５：識別レベル自動制御回路
１９０６、２００７：識別器
２００６、２２０５、２４０６：識別位相自動制御回路
Claims (25)
- 入力データ信号が供給され互いに異なる識別レベルを有する複数の識別回路と、
前記互いに異なる識別レベルのうち大小順が隣り合う２つの識別レベルに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、
前記一致判定信号が一致を示すよう、前記互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別電圧制御回路と
を備え、
前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、
前記識別電圧制御回路は、
前記ハイレベルと前記中央レベルとの第１の一致判定信号と、
前記ロウレベルと前記中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する回路と、
前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する回路と
を備え、
前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、
前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、
前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路と
を備えていることを特徴とする識別レベル自動制御回路。 - 入力データ信号が供給され互いに異なる識別レベルを有する複数の識別回路と、
前記互いに異なる識別レベルのうち大小順が隣り合う２つの識別レベルに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、
前記一致判定信号が一致を示すよう、前記互いに異なる識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別電圧制御回路と
を備え、
前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、
前記識別電圧制御回路は、
前記ハイレベルと前記中央レベルとの第１の一致判定信号と、
前記ロウレベルと前記中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する回路と、
前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する回路と
を備え、
前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、
前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、
前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路と
を備えていることを特徴とする識別レベル自動制御回路。 - 請求項１または請求項２に記載された識別レベル自動制御回路であって、
前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合にカウントアップし、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合にカウントダウンする第１のアップダウンカウンタと、
所定の時間を計時するタイマと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントダウンし、前記タイマの計時に合わせてカウントアップする第２のアップダウンカウンタと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントアップし、前記タイマの計時に合わせてカウントダウンする第３のアップダウンカウンタと
を備えていることを特徴とする識別レベル自動制御回路。 - 請求項１または請求項２に記載された識別レベル自動制御回路であって、
前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合にカウントダウンし、前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合にカウントアップする第１のアップダウンカウンタと、
所定の時間を計時するタイマと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントダウンし、前記タイマの計時に合わせてカウントアップする第２のアップダウンカウンタと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントアップし、前記タイマの計時に合わせてカウントダウンする第３のアップダウンカウンタと
を備えていることを特徴とする識別レベル自動制御回路。 - 請求項１または請求項２に記載された識別レベル自動制御回路であって、
前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、
前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と
を備えていることを特徴とする識別レベル自動制御回路。 - 請求項１または請求項２に記載の識別レベル自動制御回路であって、前記互いに異なる識別レベルの最大及び最小の値を有する識別レベルの平均値を識別レベルとして含むことを特徴とする識別レベル自動制御回路。
- 請求項１乃至請求項６のいずれかの請求項に記載された識別レベル自動制御回路であって、
前記識別レベル自動制御回路は、さらに、
前記複数の排他的論理和回路と前記識別電圧制御回路の間に挿入され、前記一致判定信号を伸長するパルス幅伸長回路を備えていることを特徴とする識別レベル自動制御回路。 - 入力データ信号から抽出されたクロック信号が供給され互いに異なる識別タイミングを有する複数の識別回路と、
前記互いに異なる識別タイミングのうち遅延量の大小順が隣り合う２つの識別タイミングに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、
前記一致判定信号が一致を示すよう、前記互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別タイミング制御回路と
を備え、
前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、
前記識別タイミング制御回路は、
前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、
前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する回路と、
前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する回路とを備え、
前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、
前記識別タイミング制御回路は、
第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、
前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路と
を備えていることを特徴とする識別位相自動制御回路。 - 入力データ信号から抽出されたクロック信号が供給され互いに異なる識別タイミングを有する複数の識別回路と、
前記互いに異なる識別タイミングのうち遅延量の大小順が隣り合う２つの識別タイミングに対応する前記識別回路の出力の一致、不一致に対応する一致判定信号を出力する複数の排他的論理和回路と、
前記一致判定信号が一致を示すよう、前記互いに異なる識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する制御信号を出力する識別タイミング制御回路と
を備え、
前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、
前記識別タイミング制御回路は、
前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、
前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する回路と、
前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する回路とを備え、
前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、
前記識別タイミング制御回路は、
第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電回路と、
前記第１の識別タイミングより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電回路と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電回路と
を備えていることを特徴とする識別位相自動制御回路。 - 請求項８または請求項９に記載された識別位相自動制御回路であって、
前記識別タイミング制御回路は、
第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合にカウントダウンし、前記第１の識別タイミングより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合にカウントアップする第１のアップダウンカウンタと、
所定の時間を計時するタイマと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントダウンし、前記タイマの計時に合わせてカウントアップする第２のアップダウンカウンタと、
前記第１及び第２の一致判定信号の少なくとも一方が不一致を示している場合にカウントアップし、前記タイマの計時に合わせてカウントダウンする第３のアップダウンカウンタと
を備えていることを特徴とする識別位相自動制御回路。 - 請求項８または請求項９に記載された識別位相自動制御回路であって、前記互いに異なる識別タイミングのうち遅延量が最大及び最小の値を有する識別タイミングの平均値を識別タイミングとして含むことを特徴とする識別位相自動制御回路。
- 請求項８乃至請求項１１のいずれかの請求項に記載された識別位相自動制御回路であって、
前記識別位相自動制御回路は、さらに、
前記複数の排他的論理和回路と前記識別タイミング制御回路の間に挿入され、前記一致判定信号を伸長するパルス幅伸長回路を備えていることを特徴とする識別位相自動制御回路。 - 入力データ信号と、互いに異なる複数の識別レベルの各々との大小を個別に比較する識別工程と、
前記互いに異なる識別レベルの各々隣り合う２つに対応する前記識別工程での比較結果を比較し、一致、不一致を判定する比較工程と、
該比較工程での前記判定の結果に基づき、前記識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する識別電圧調整工程と
を含み、
前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、
前記識別電圧調整工程は、
前記ハイレベルと中央レベルとの第１の一致判定信号と、
前記ロウレベルと中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する工程と、
前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する工程と
を含み、
前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、
前記識別電圧調整工程は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、
前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程と
を含んでいることを特徴とする識別レベル制御方法。 - 入力データ信号と、互いに異なる複数の識別レベルの各々との大小を個別に比較する識別工程と、
前記互いに異なる識別レベルの各々隣り合う２つに対応する前記識別工程での比較結果を比較し、一致、不一致を判定する比較工程と、
該比較工程での前記判定の結果に基づき、前記識別レベルを同じ方向にシフトして調整すると共にその間隔を調整する識別電圧調整工程と
を含み、
前記互いに異なる識別レベルは、ハイレベル、中央レベル、ロウレベルの３つの識別レベルを有しており、
前記識別電圧制御工程は、
前記ハイレベルと前記中央レベルとの第１の一致判定信号と、
前記ロウレベルと前記中央レベルとの第２の一致判定信号とを比較して、各識別レベルをシフトする識別電圧制御信号を出力する工程と、
前記第１の一致判定信号と前記第２の一致判定信号との論理和に基づいて、各識別レベルの間隔を制御する識別電圧幅制御信号を出力する工程と
を含み、
前記識別電圧制御信号により前記３つの識別レベルを同じ方向にシフトして調整すると共に、前記識別電圧幅制御信号により前記３つの識別レベルの間隔を調整し、
前記識別電圧制御工程は、
第１の前記識別レベルに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、
前記第１の識別レベルより小さな第２の前記識別レベルに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程と
を含んでいることを特徴とする識別レベル制御方法。 - 請求項１３または請求項１４に記載された識別レベル制御方法であって、
前記識別電圧調整工程は、
前記複数の識別レベルのうち、最大及び最小の値を有するものを独立して調整する両端識別レベル調整工程と、
前記最大及び最小の値を有する識別レベルを所定の比率に分割した値に、残りの識別レベルの値を設定する中間識別レベル設定工程と
を含んでいることを特徴とする識別レベル制御方法。 - 請求項１３乃至請求項１５のいずれかの請求項に記載された識別レベル制御方法であって、
前記識別レベル制御方法は、さらに、
前記比較工程で一致の結果が得られている間は、前記識別レベルのうち最大及び最小の値を有するものの差を徐々に拡大する間隔拡大工程を含んでいることを特徴とする識別レベル制御方法。 - 入力データ信号と所定の識別レベルとの大小を互いに異なる複数の識別タイミングで比較して得られる複数の識別出力を生成する識別工程と、
前記複数の識別タイミングの２つに対応する前記識別工程での識別出力を比較し、一致、不一致を判定する比較工程と、
該比較工程での前記判定の結果に基づき、前記識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する識別タイミング調整工程と
を含み、
前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、
前記識別タイミング調整工程は、
前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、
前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する工程と、
前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する工程と
を備え、
前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、
前記識別タイミング調整工程は、
第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、
前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程と
を含んでいることを特徴とする識別位相制御方法。 - 入力データ信号と所定の識別レベルとの大小を互いに異なる複数の識別タイミングで比較して得られる複数の識別出力を生成する識別工程と、
前記複数の識別タイミングの２つに対応する前記識別工程での識別出力を比較し、一致、不一致を判定する比較工程と、
該比較工程での前記判定の結果に基づき、前記識別タイミングを同じ方向にシフトして調整すると共にその間隔を調整する識別タイミング調整工程と
を含み、
前記互いに異なる識別位置は、識別位置左（ＴＬ）、識別位置中央（ＴＴＨ）、識別位置右（ＴＲ）の３つの識別位置を有しており、
前記識別タイミング調整工程は、
前記識別位置ＴＬと前記識別位置ＴＴＨとの第３の一致判定信号と、
前記識別位置ＴＲと前記識別位置ＴＴＨとの第４の一致判定信号を比較して、識別位置をシフトする識別位相制御信号を出力する工程と、
前記第３の一致判定信号と前記第４の一致判定信号との論理和に基づいて、識別位置の間隔を制御する識別位相幅制御信号を出力する工程と
を備え、
前記識別位相制御信号により前記３つの識別位置を同じ方向にシフトして調整すると共に、前記識別位相幅制御信号により前記３つの識別位置の間隔を調整し、
前記識別タイミング調整工程は、
第１の前記識別タイミングに対応する第１の前記一致判定信号が不一致を示している場合に出力電圧を漸減させる放電工程と、
前記第１の識別レベルより遅れている第２の前記識別タイミングに対応する第２の前記一致判定信号が不一致を示している場合に出力電圧を漸増させる充電工程と、
前記第１もしくは第２の一致判定信号の少なくとも一方が不一致を示している場合に速やかに電圧が減少し、双方が一致を示している場合に緩やかに電圧が上昇する第１の出力と、少なくとも一方が不一致を示している場合に速やかに電圧が増加し、双方が一致を示しているときは緩やかに電圧が減少する第２の出力の少なくとも一方を有する充放電工程と
を含んでいることを特徴とする識別位相制御方法。 - 請求項１７または請求項１８に記載された識別位相制御方法であって、
前記識別タイミング調整工程は、
前記複数の識別タイミングのうち、最大及び最小の遅延量を有するものを独立して調整する両端識別タイミング調整工程と、
前記最大及び最小の遅延量を有する識別タイミングを所定の比率に分割した値に、残りの識別タイミングの値を設定する中間識別タイミング設定工程と
を含んでいることを特徴とする識別位相制御方法。 - 請求項１７または請求項１８に記載された識別位相制御方法であって、
前記識別位相制御方法は、さらに、
前記比較工程で一致の結果が得られている間は、前記識別タイミングのうち最大及び最小の遅延量を有するもの遅延量の差を徐々に拡大する間隔拡大工程を含んでいることを特徴とする識別位相制御方法。 - 入力された光信号を電気信号に変換する光検出器と、
前記電気信号が入力される、請求項１乃至請求項７のいずれかの請求項に記載された識別レベル自動制御回路と、
前記電気信号に含まれるクロック信号を抽出して出力し、前記識別レベル自動制御回路に供給するクロック抽出回路と
を備えていることを特徴とする光受信器。 - 請求項２１記載の光受信器であって、
前記光受信器は、さらに、
前記電気信号が入力され、前記複数の識別レベルのうち中央近傍の値を有する識別レベルで、前記クロック信号のタイミングで識別する識別器と、
を備えていることを特徴とする光受信器。 - 請求項２１又は請求項２２のいずれかに記載された光受信器であって、
前記光受信器は、さらに、
前記光検出器と前記識別器の間に挿入されたコンデンサを備えていることを特徴とする光受信器。 - 請求項２１乃至請求項２３のいずれかの請求項に記載の光受信器であって、
前記光受信器は、さらに、
請求項１乃至請求項７のいずれかの請求項に記載された識別レベル自動制御回路と、
請求項８乃至請求項１２のいずれかの請求項に記載された識別位相自動制御回路と
を備え、
前記識別位相自動制御回路へは前記電気信号から抽出されたクロック信号が入力され、前記複数の識別タイミングのうち中央近傍の遅延量を有するものが、前記識別レベル自動制御回路に供給され、前記複数の識別レベルのうち中央近傍の値を有するものが、前記識別位相自動制御回路に供給されることを特徴とする光受信器。 - 請求項２１乃至請求項２４のいずれかの請求項に記載された光受信器であって、
前記複数の識別回路のうち、中央近傍の値の識別レベルを有する識別回路の出力を出力信号として用いることを特徴とする光受信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369135A JP3976497B2 (ja) | 1999-12-15 | 2000-12-04 | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35568799 | 1999-12-15 | ||
| JP2000255183 | 2000-08-25 | ||
| JP11-355687 | 2000-08-25 | ||
| JP2000-255183 | 2000-08-25 | ||
| JP2000369135A JP3976497B2 (ja) | 1999-12-15 | 2000-12-04 | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141956A JP2002141956A (ja) | 2002-05-17 |
| JP3976497B2 true JP3976497B2 (ja) | 2007-09-19 |
Family
ID=27341515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369135A Expired - Fee Related JP3976497B2 (ja) | 1999-12-15 | 2000-12-04 | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3976497B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129349A1 (ja) * | 2005-05-31 | 2006-12-07 | Fujitsu Limited | データ受信装置 |
| JP5232128B2 (ja) * | 2009-01-05 | 2013-07-10 | 株式会社東芝 | 光受信回路及び光結合装置 |
| JP5351080B2 (ja) * | 2010-03-05 | 2013-11-27 | 株式会社日立情報通信エンジニアリング | 受信装置 |
| JP6167258B2 (ja) * | 2012-02-02 | 2017-07-19 | 鈴木 利康 | 同期ラッチング機能を持つ多値論理回路と多値ハザード除去回路 |
| DE102013214870A1 (de) * | 2013-07-30 | 2015-02-05 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung derFehlerrobustheit einer Teilnehmerstation eines Bussystems |
| US10171172B2 (en) | 2016-05-27 | 2019-01-01 | Sumitomo Electric Device Innovations, Inc. | Optical transmitter operable for pulse-amplitude modulation signal |
-
2000
- 2000-12-04 JP JP2000369135A patent/JP3976497B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141956A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494984B1 (en) | Phase detector for phase-locked loop clock recovery system | |
| US6331792B1 (en) | Circuit and method for unlimited range frequency acquisition | |
| US5822104A (en) | Digital optical receiving apparatus | |
| WO1999055000A2 (en) | Differential receiver using a delay lock loop to compensate skew | |
| JPH0591098A (ja) | クロツク信号回復装置 | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| JP3976497B2 (ja) | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 | |
| US20020070765A1 (en) | Data slicer circuit | |
| US4575684A (en) | Differential phase shift keying receiver | |
| US10432203B2 (en) | Signal recovery circuit, optical module, and signal recovery method | |
| EP0942553A2 (en) | Oversampling type clock recovery circuit with power consumption reduced | |
| US6420962B1 (en) | Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system | |
| US6417700B1 (en) | Voltage level detection circuit and voltage level detection method | |
| JP3109587B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| CA2358790C (en) | Out-of-sync detector, receiver and optical receiver | |
| US6704382B1 (en) | Self-sweeping autolock PLL | |
| CN103873027A (zh) | 时钟相移检测器和检测时钟相移的方法 | |
| JP3926368B2 (ja) | 位相誤同期検出回路 | |
| US7245682B2 (en) | Determining an optimal sampling clock | |
| EP0829983A2 (en) | Clock extraction circuit from NRZ data | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| US20050017758A1 (en) | Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector | |
| US6597296B2 (en) | Center phase verifying circuit and center phase verifying method | |
| US7313211B2 (en) | Method and apparatus for phase detection | |
| US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050405 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050428 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |