JP2002141956A - 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 - Google Patents

Abstract

(57)【要約】 【課題】 安定に最適な識別レベルあるいは識別位相に
設定することが可能な識別レベル自動制御回路及び方
法、識別位相自動制御回路及び方法並びに光受信器を提
供する。 【解決手段】 本発明の自動識別レベル制御回路は、結
合コンデンサ１００、３値識別回路１０１、レベル変動
検出回路１０２、識別電圧制御回路１０３、低域通過フ
ィルタ１０４を含んで構成されている。ここで、３値識
別回路１０１は、リミッタアンプ１０５〜１０７とフリ
ップフロップ１０８〜１１０から構成されている。ま
た、レベル変動検出回路１０２は、排他的論理和回路１
１１、１１２で構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、識別レベル自動制
御回路及び方法、識別位相自動制御回路及び方法並びに
光受信器に関し、特に、入力される信号に応じて自動的
に識別レベルあるいは識別タイミングを制御することが
可能な、識別レベル自動制御回路及び方法、識別位相自
動制御回路及び方法並びに光受信器に関する。

【０００２】

【従来の技術】高速、長距離光伝送において、伝送され
る光信号は光ファイバの特性（帯域制限、非線形効果）
により波形ひずみを生じる。しかも、伝送用光ファイバ
に印加される擾乱が時間的に変動するのに伴い、波形ひ
ずみの状態も変化する。このため、この光信号を受信す
る際の識別レベルは、その最適位置が常に変化してい
る。しかしながら、現在の光受信器では、識別レベルが
ある一点に固定されているため様々な条件に対して、最
適な識別レベルに設定されているとは言い難い。そのた
めエラーに対するマージンが低く伝送距離が制限される
などの欠点がある。

【０００３】このような問題意識に基づき、従来から識
別レベルあるいは識別位相の制御方式が提案されてい
る。

【０００４】例えば、特開平０８−２６５３７５号公報
には、識別レベル、識別位相の制御方式が開示されてい
る。このうち、識別レベルの制御では、データ入力が供
給され、互いに異なる識別レベルを有する３つの識別器
の出力信号のうち、レベルが隣接する２つの出力信号が
比較される。比較の結果、不一致であれば、該当する識
別レベルとは逆の方向、すなわち、例えばレベルがより
大きい方で不一致が発生した場合には、３つの識別レベ
ルを、それらの間隔は固定したままレベルを下降させる
方向に移動させる。また、同公報に記載されている識別
位相の制御では、データ入力が供給され、互いに異なる
識別タイミングを有する３つの識別器の出力信号のう
ち、タイミングが隣接する２つの出力信号が比較され
る。比較の結果、不一致であれば、該当する識別タイミ
ングとは逆の方向、すなわち、例えば識別タイミングが
位相のより進んでいる方で不一致が発生した場合には、
３つの識別タイミングを、それらの間隔は固定したまま
タイミングを遅延させる方向に移動させる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
従来技術においては、下記のような問題点があった。

【０００６】すなわち、上記の特開平８−２６５３７５
号公報に記載された識別レベルあるいは識別位相制御方
式においては、制御に用いている３つの識別レベルある
いは識別タイミング全体を平行にシフトさせてはいるも
のの、各々の間隔は固定されている。このため、到来す
る信号のハイレベル、ロウレベルの差が小さくなったと
きに、制御系が不安定になるおそれがある。すなわち、
３つの識別レベルのうち、大きい側を最適調整すると、
小さい側の識別レベルが信号のロウレベルを下回り、中
間の識別レベルによる識別器出力との比較の結果が不一
致になる。ここで、小さい側の識別レベルを最適調整す
ると、今度は大きい側の識別レベルが最適値からはずれ
ることとなる。このため、制御系全体として安定状態に
到達せず、発振すら懸念されることとなる。

【０００７】本発明は、上記の課題を解決して、安定に
識別レベルあるいは識別位相を設定することが可能な、
識別レベル自動制御回路及び制御方法、識別位相自動制
御回路及び制御方法、並びに光受信器を提供することを
目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の識別レベル自動制御回路は、入力データ信
号が供給され互いに異なる識別レベルを有する複数の識
別回路と、前記互いに異なる識別レベルのうち大小順が
隣り合う２つの識別レベルに対応する前記識別回路の出
力の一致、不一致に対応する一致判定信号を出力する複
数の排他的論理和回路と、前記一致判定信号が一致を示
すよう、前記互いに異なる識別レベルの各々の絶対値及
びその間隔を調整する制御信号を出力する識別電圧制御
回路とを備えている。

【０００９】あるいは、入力データ信号が供給され互い
に異なる識別レベルを有する複数の識別回路と、前記互
いに異なる識別レベルのうち大小順が隣り合う２つの識
別レベルに対応する前記識別回路の出力の一致、不一致
に対応する一致判定信号を出力する複数の排他的論理和
回路と、前記一致判定信号が一致を示すよう、前記入力
データ信号の直流レベルと前記互いに異なる識別レベル
の一との差、及び他の識別レベルの各々を調整する制御
信号を出力する識別電圧制御回路とを備えている。

【００１０】ここで、前記識別電圧制御回路は、第１の
前記識別レベルに対応する第１の前記一致判定信号が不
一致を示している場合に出力電圧を漸増させる充電回路
と、前記第１の識別レベルより小さな第２の前記識別レ
ベルに対応する第２の前記一致判定信号が不一致を示し
ている場合に出力電圧を漸減させる放電回路と、前記第
１もしくは第２の一致判定信号の少なくとも一方が不一
致を示している場合に速やかに電圧が減少し、双方が一
致を示している場合に緩やかに電圧が上昇する第１の出
力と、少なくとも一方が不一致を示している場合に速や
かに電圧が増加し、双方が一致を示しているときは緩や
かに電圧が減少する第２の出力を有する充放電回路とを
備えていてもよい。

【００１１】あるいは、前記識別電圧制御回路は、第１
の前記識別レベルに対応する第１の前記一致判定信号が
不一致を示している場合に出力電圧を漸減させる放電回
路と、前記第１の識別レベルより小さな第２の前記識別
レベルに対応する第２の前記一致判定信号が不一致を示
している場合に出力電圧を漸増させる充電回路と、前記
第１もしくは第２の一致判定信号の少なくとも一方が不
一致を示している場合に速やかに電圧が減少し、双方が
一致を示している場合に緩やかに電圧が上昇する第１の
出力と、少なくとも一方が不一致を示している場合に速
やかに電圧が増加し、双方が一致を示しているときは緩
やかに電圧が減少する第２の出力を有する充放電回路と
を備えていてもよい。

【００１２】あるいはまた、前記識別電圧制御回路は、
第１の前記識別レベルに対応する第１の前記一致判定信
号が不一致を示している場合にカウントアップし、前記
第１の識別レベルより小さな第２の前記識別レベルに対
応する第２の前記一致判定信号が不一致を示している場
合にカウントダウンする第１のアップダウンカウンタ
と、所定の時間を計時するタイマと、前記第１及び第２
の一致判定信号の少なくとも一方が不一致を示している
場合にカウントダウンし、前記タイマの計時に合わせて
カウントアップする第２のアップダウンカウンタと、前
記第１及び第２の一致判定信号の少なくとも一方が不一
致を示している場合にカウントアップし、前記タイマの
計時に合わせてカウントダウンする第３のアップダウン
カウンタとを備えていてもよい。

【００１３】あるいは、前記識別電圧制御回路は、第１
の前記識別レベルに対応する第１の前記一致判定信号が
不一致を示している場合にカウントダウンし、前記第１
の識別レベルより小さな第２の前記識別レベルに対応す
る第２の前記一致判定信号が不一致を示している場合に
カウントアップする第１のアップダウンカウンタと、所
定の時間を計時するタイマと、前記第１及び第２の一致
判定信号の少なくとも一方が不一致を示している場合に
カウントダウンし、前記タイマの計時に合わせてカウン
トアップする第２のアップダウンカウンタと、前記第１
及び第２の一致判定信号の少なくとも一方が不一致を示
している場合にカウントアップし、前記タイマの計時に
合わせてカウントダウンする第３のアップダウンカウン
タとを備えていてもよい。

【００１４】あるいは、前記識別電圧制御回路は、第１
の前記識別レベルに対応する第１の前記一致判定信号が
不一致を示している場合に出力電圧を漸減させる放電回
路と、前記第１の識別レベルより小さな第２の前記識別
レベルに対応する第２の前記一致判定信号が不一致を示
している場合に出力電圧を漸増させる充電回路とを備え
ていてもよい。

【００１５】ここで、前記互いに異なる識別レベルの最
大及び最小の値を有する識別レベルの平均値を識別レベ
ルとして含んでもよい。

【００１６】さらに、前記複数の排他的論理和回路と前
記識別電圧制御回路の間に挿入され、前記一致判定信号
を伸長するパルス幅伸長回路を備えていてもよい。

【００１７】本発明の識別位相自動制御回路は、入力デ
ータ信号が供給され互いに異なる識別タイミングを有す
る複数の識別回路と、前記互いに異なる識別タイミング
のうち遅延量の大小順が隣り合う２つの識別タイミング
に対応する前記識別回路の出力の一致、不一致に対応す
る一致判定信号を出力する複数の排他的論理和回路と、
前記一致判定信号が一致を示すよう、前記互いに異なる
識別タイミングの各々を調整する制御信号を出力する識
別タイミング制御回路とを備えている。

【００１８】ここで、前記識別タイミング制御回路は、
第１の前記識別タイミングに対応する第１の前記一致判
定信号が不一致を示している場合に出力電圧を漸減させ
る放電回路と、前記第１の識別レベルより遅れている第
２の前記識別タイミングに対応する第２の前記一致判定
信号が不一致を示している場合に出力電圧を漸増させる
充電回路と、前記第１もしくは第２の一致判定信号の少
なくとも一方が不一致を示している場合に速やかに電圧
が減少し、双方が一致を示している場合に緩やかに電圧
が上昇する第１の出力と、少なくとも一方が不一致を示
している場合に速やかに電圧が増加し、双方が一致を示
しているときは緩やかに電圧が減少する第２の出力を有
する充放電回路とを備えていてもよい。

【００１９】また、前記識別タイミング制御回路は、第
１の前記識別タイミングに対応する第１の前記一致判定
信号が不一致を示している場合にカウントダウンし、前
記第１の識別タイミングより遅れている第２の前記識別
タイミングに対応する第２の前記一致判定信号が不一致
を示している場合にカウントアップする第１のアップダ
ウンカウンタと、所定の時間を計時するタイマと、前記
第１及び第２の一致判定信号の少なくとも一方が不一致
を示している場合にカウントダウンし、前記タイマの計
時に合わせてカウントアップする第２のアップダウンカ
ウンタと、前記第１及び第２の一致判定信号の少なくと
も一方が不一致を示している場合にカウントアップし、
前記タイマの計時に合わせてカウントダウンする第３の
アップダウンカウンタとを備えていてもよい。

【００２０】さらにまた、前記識別タイミング制御回路
は、第１の前記識別タイミングに対応する第１の前記一
致判定信号が不一致を示している場合に出力電圧を漸減
させる放電回路と、前記第１の識別タイミングより遅れ
ている第２の前記識別タイミングに対応する第２の前記
一致判定信号が不一致を示している場合に出力電圧を漸
増させる充電回路とを備えていてもよい。

【００２１】ここで、前記互いに異なる識別タイミング
のうち遅延量が最大及び最小の値を有する識別タイミン
グの平均値を識別タイミングとして含んでいてもよい。

【００２２】また、前記識別位相自動制御回路は、さら
に、前記複数の排他的論理和回路と前記識別タイミング
制御回路の間に挿入され、前記一致判定信号を伸長する
パルス幅伸長回路を備えていてもよい。

【００２３】本発明の識別レベル制御方法は、入力デー
タ信号と、互いに異なる複数の識別レベルの各々との大
小を個別に比較する識別工程と、前記互いに異なる識別
レベルの２つに対応する前記識別工程での比較結果を比
較し、一致、不一致を判定する比較工程と、該比較工程
での前記判定の結果に基づき、前記識別レベルの絶対値
及びその間隔を調整する識別電圧調整工程とを含んでい
る。

【００２４】ここで、前記識別レベルの数は３であって
もよい。

【００２５】また、前記識別電圧調整工程は、前記複数
の識別レベルの各々を同一のレベルだけシフトする識別
レベル位置調整工程と、前記複数の識別レベル相互の間
隔を調整する識別レベル間隔調整工程とを有していても
よい。

【００２６】また、前記識別電圧調整工程は、前記複数
の識別レベルのうち、最大及び最小の値を有するものを
独立して調整する両端識別レベル調整工程と、前記最大
及び最小の値を有する識別レベルを所定の比率に分割し
た値に、残りの識別レベルの値を設定する中間識別レベ
ル設定工程とを有していてもよい。

【００２７】また、前記識別レベル制御方法は、さら
に、前記比較工程で一致の結果が得られている間は、前
記識別レベルのうち最大及び最小の値を有するものの差
を徐々に拡大する間隔拡大工程を有していてもよい。

【００２８】あるいは、入力されるディジタル信号と所
定の識別レベルとの大小を比較して得られる識別出力を
生成する識別工程と、前記識別出力を構成する符号系列
の誤りを検出する誤り検出工程と、ロウレベルがハイレ
ベルに誤った場合には、前記識別レベルを増加させ、ハ
イレベルがロウレベルに誤った場合には、前記識別レベ
ルを減少させる識別レベル変更工程とを有している。

【００２９】本発明の識別位相制御方法は、入力される
ディジタル信号と所定の識別レベルとの大小を互いに異
なる複数の識別タイミングで比較して得られる複数の識
別出力を生成する識別工程と、前記複数の識別タイミン
グの２つに対応する前記識別工程での識別出力を比較
し、一致、不一致を判定する比較工程と、該比較工程で
の前記判定の結果に基づき、前記識別タイミングを調整
する識別タイミング調整工程と含んでいる。

【００３０】ここで、前記識別タイミング調整工程は、
前記複数の識別タイミングの各々を同一のレベルだけシ
フトする識別タイミング位置調整工程と、前記複数の識
別タイミング相互の間隔を調整する識別タイミング間隔
調整工程とを有していてもよい。

【００３１】また、前記識別タイミング調整工程は、前
記複数の識別タイミングのうち、最大及び最小の遅延量
を有するものを独立して調整する両端識別タイミング調
整工程と、前記最大及び最小の遅延量を有する識別タイ
ミングを所定の比率に分割した値に、残りの識別タイミ
ングの値を設定する中間識別タイミング設定工程とを有
していてもよい。

【００３２】また、前記識別位相制御方法は、さらに、
前記比較工程で一致の結果が得られている間は、前記識
別タイミングのうち最大及び最小の遅延量を有するもの
遅延量の差を徐々に拡大する間隔拡大工程を有していて
もよい。

【００３３】本発明の光受信器は、入力された光信号を
電気信号に変換する光検出器と、前記電気信号が入力さ
れる、上記の識別レベル自動制御回路と、前記電気信号
に含まれるクロック信号を抽出して出力し、前記識別レ
ベル自動制御回路に供給するクロック抽出回路とを備え
ている。

【００３４】さらに、前記電気信号が入力され、前記複
数の識別レベルのうち中央近傍の値を有する識別レベル
で、前記クロック信号のタイミングで識別する識別器と
を備えていてもよい。

【００３５】あるいは、さらに、前記光検出器と前記識
別器の間に挿入されたコンデンサを備えていてもよい。

【００３６】あるいは、さらに、上記の識別位相制御回
路を備え、前記識別位相制御回路へは前記電気信号が入
力され、前記複数の識別タイミングのうち、中央近傍の
遅延量を有するものが前記識別レベル自動制御回路に供
給され、前記複数の識別レベルのうち中央近傍の値を有
するものが、前記識別位相自動制御回路に供給されるよ
うに構成してもよい。

【００３７】ここで、上記の光受信器は、複数の識別回
路のうち、中央近傍の値の識別レベルを有する識別回路
を出力として用いるように構成してもよい。

【００３８】

【発明の実施の形態】本発明の識別レベル自動制御回路
及び制御方法、識別位相自動制御回路及び制御方法、並
びに光受信器の構成及びその動作を図１乃至図２２を用
いて説明する。

【００３９】図１は、本発明の第１の実施例である自動
識別レベル制御回路の構成を表す図である。図１におい
て、自動識別レベル制御回路は、結合コンデンサ１００
と、３値識別回路１０１と、レベル変動検出回路１０２
と、識別電圧制御回路１０３と、低域通過フィルタ１０
４を含んで構成されている。ここで、３値識別回路１０
１は、リミッタアンプ１０５〜１０７とフリップフロッ
プ１０８〜１１０から構成されている。また、レベル変
動検出回路１０２は、排他的論理和回路１１１、１１２
で構成されている。

【００４０】ここで、結合コンデンサ１００は、データ
信号入力の直流分をカットし、信号成分のみ通過させ
る。３値識別回路１０１は、データ入力信号１のＨレベ
ル近傍と中央レベル近傍とＬレベル近傍に各々識別点を
有し、Ｈレベルでの識別結果Ｑ１、中央レベルでの識別
結果Ｑ２、Ｌレベルでの識別結果Ｑ３を出力する。レベ
ル変動検出回路１０２は、３値識別回路１０１のＨレベ
ルの識別結果Ｑ１と中央レベルでの識別結果Ｑ２、およ
び中央付近識別出力Ｑ２とＬレベルの識別出力Ｑ３を比
較して、Ｈレベルの低下または、Ｌレベルの上昇を検出
してＨレベル低下パルスとＬレベル上昇パルスを出力す
る。Ｈレベル低下パルスを受けた時にはリミッタアンプ
１０５〜１０７の各非反転端子バイアス電圧を同時に上
昇させ、Ｌレベル上昇パルスを受けたときにはリミッタ
アンプ１０５〜１０７の各非反転端子バイアス電圧を同
時に降下させるような識別電圧制御信号を出力する。Ｈ
レベル低下パルスまたはＬレベル上昇パルスを受けたと
き、リミッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に
下げてＶＴＨＨとＶＴＨとの間隔を狭め、Ｈレベル低下
パルスまたはＬレベル上昇パルスがなくなったときに
は、識別電圧ＶＴＨＬを緩やかに上げて、ＶＴＨＨとＶ
ＴＨとの間隔をゆっくり広げるよう制御する識別電圧幅
制御信号１を出力する。識別電圧制御回路１０３は、Ｈ
レベル低下パルスまたはＬレベル上昇パルスを受けたと
き、リミッタアンプ１０７の識別電圧ＶＴＨＬを瞬時に
上げてＶＴＨとＶＴＨＬとの間隔を狭め、Ｈレベル低下
パルスまたはＬレベル上昇パルスがなくなったときに
は、識別電圧ＶＴＨＬを緩やかに下げて、ＶＴＨとＶＴ
ＨＬとの間隔をゆっくり広げるよう制御する識別電圧幅
制御信号２を出力する。このとき、ＶＴＨＨとＶＴＨの
間隔とＶＴＨＬとＶＴＨの間隔は等しくてもよいし、等
しくなくともよい。低域通過フィルタ１０４は、リミッ
タアンプ１０５〜１０７の反転端子と識別電圧制御回路
１０３の識別電圧制御信号の間に接続され、信号成分を
除去する。

【００４１】ここで、３値識別回路１０１は、リミッタ
アンプ１０５、リミッタアンプ１０６、リミッタアンプ
１０７、フリップフロップ１０８、フリップフロップ１
０９、フリップフロップ１１０とを含んで構成されてい
る。

【００４２】リミッタアンプ１０５は、コンデンサ１０
０の出力が非反転入力端子に入力され、識別電圧ＶＴＨ
Ｈとの比較を行う。リミッタアンプ１０６は、同じくコ
ンデンサ１００の出力が非反転入力端子に入力され、識
別電圧ＶＴＨとの比較を行う。リミッタアンプ１０７
は、同じくコンデンサ２の出力が非反転入力端子に入力
され、識別電圧ＶＴＨＬとの比較を行う。フリップフロ
ップ１０８のデータ入力端子（Ｄ）には、リミッタアン
プ１０５の出力信号が供給され、クロック信号(ＣＬＫ)
に同期したデータを出力する。フリップフロップ１０９
のデータ入力端子には、リミッタアンプ１０６の出力信
号が供給され、クロック信号(ＣＬＫ)に同期したデータ
を出力する。フリップフロップ１１０のデータ入力端子
には、リミッタアンプ１０７の出力信号が供給され、ク
ロック信号(ＣＬＫ)に同期したデータを出力する。

【００４３】また、レベル変動検出回路１０２は、排他
的論理和回路１１１と排他的論理和回路１１２から構成
される。排他的論理和回路１１１は、その２つの入力端
子に、フリップフロップ１０８とフリップフロップ１０
９の出力信号が各々供給され、両者の一致不一致を検出
する。排他的論理和回路１１２は、その２つの入力端子
に、フリップフロップ１０９とフリップフロップ１１０
の出力信号が各々供給され、両者の一致不一致を検出す
る。

【００４４】図９に示すように、識別電圧制御回路１０
３は、バッファ９０１、充電回路９０３、バッファ９０
２、放電回路９０４、加算器９０５、バッファ９０６、
ＯＲ回路９０７、充放電回路９０８、バッファ９０９、
及びバッファ９１０を含んで構成される。

【００４５】バッファ９０１は、排他的論理和回路１１
１からのＨレベル低下パルスを受ける。充電回路９０３
は、Ｈレベル低下パルスを受ける度に出力電圧が増加す
る。バッファ９０２は、排他的論理和回路２からのＬレ
ベル上昇パルスを受ける。放電回路９０４は、Ｌレベル
上昇パルスの数が増えると出力電圧が減少する。加算器
９０５は、充電回路９０３と放電回路９０４の電圧を加
算する。バッファ９０６は、加算器９０５からの出力電
圧を受けて識別電圧制御信号として出力する。ＯＲ回路
９０７は、バッファ９０１とバッファ９０２の出力の論
理和を生成する。充放電回路９０８は、ＯＲ回路９０７
からの入力があると瞬時に充電し、ＯＲ回路９０７から
の入力がなくなると緩やかに放電する回路を有し、出力
としてＯＲ回路９０７からの入力があると瞬時に電圧が
下がり、ＯＲ回路９０７からの入力がなくなると緩やか
に電圧が上がる出力Ｖ１と、ＯＲ回路９０７からの入力
があると瞬時に電圧が上がり、ＯＲ回路９０７からの入
力がなくなると緩やかに電圧が下がる出力Ｖ２を有す
る。バッファ９０９は、充放電回路９０８の出力Ｖ１を
受けて識別電圧幅制御信号１を出力する。バッファ９１
０は、充放電回路９０８の出力Ｖ２を受けて識別電圧幅
制御信号２を出力する。識別電圧制御信号と識別電圧幅
制御信号１の間隔、及び識別電圧制御信号と識別電圧幅
制御信号２の間隔は等しくてもよいし、等しくなくとも
よい。なお、バッファ９０１、９０２、９０９、９１０
は、ノイズの回り込みなどのおそれが無ければ省略して
もよい。低域通過フィルタ１０４として、本実施例で
は、抵抗ＲとコンデンサＣを含んだ周知の構成を用いた
が、これに限られない。

【００４６】次に、図１、図７、図９を用いて、識別レ
ベル自動制御回路の動作の説明をする。

【００４７】図１において、データ入力信号１は結合コ
ンデンサ１００を介して３値識別回路１０１へ供給され
る。

【００４８】正常な場合、識別電圧ＶＴＨＨ、識別電圧
ＶＴＨ、識別電圧ＶＴＨＬとデータ入力信号１は、図７
−１のような関係にある。すなわち、データのＨレベル
は識別電圧ＶＴＨＨの上方にあり、データのＬレベルは
識別電圧ＶＴＨＬの下方にある。このとき、図１のリミ
ッタアンプ１０５から１０７の出力は全てＨレベルとな
り、図７−４のようにフリップフロップ１０８〜１１０
の出力Ｑ１〜Ｑ３も全てＨレベルとなって、排他的論理
和回路１１１および排他的論理和回路１１２の出力はと
もにＬレベルとなる。

【００４９】同様に、データのＬレベルが識別電圧ＶＴ
ＨＬの下方にある場合は、図１のリミッタアンプ１０５
から１０７の出力は全てＬレベルとなり、図７−４のよ
うに図１のフリップフロップ１０８〜１１０の出力Ｑ１
〜Ｑ３も全てＬレベルとなって、排他的論理和回路１１
１および排他的論理和回路１１２の出力はともにＬレベ
ルとなる。

【００５０】ここで、図７−２のようにデータ入力信号
１のＨレベルが低下して、識別電圧ＶＴＨＨと識別電圧
ＶＴＨとの間に移動した場合、図１のリミッタアンプ１
０５の出力はＬレベル、リミッタアンプ１０６と１０７
の出力はＨレベルとなる。図７−４のようにフリップフ
ロップ１０８の出力Ｑ１はＬレベル、フリップフロップ
１０９と１１０の出力Ｑ２とＱ３はＨレベルとなって、
排他的論理和回路１１１の出力はＨレベル、排他的論理
和回路１１２の出力はＬレベルとなる。

【００５１】逆に、図７−３のようにデータ入力信号１
のＬレベルが上昇して、識別電圧ＶＴＨと識別電圧ＶＴ
ＨＬとの間にある場合、図１のリミッタアンプ１０５と
１０６の出力はＬレベル、リミッタアンプ１０７の出力
はＨレベルとなる。図７−４のようにフリップフロップ
１０８と１０９の出力Ｑ１とＱ２はＬレベル、フリップ
フロップ１１０の出力Ｑ３はＨレベルとなって、排他的
論理和回路１１１の出力はＬレベル、排他的論理和回路
１１２の出力はＨレベルとなる。

【００５２】次に、識別電圧制御回路１０３の動作につ
いて図９を用いて説明する。レベル変動検出回路１０２
からのＨレベル低下パルスは、まずバッファ９０１に供
給される。バッファ９０１は、周りの回路等からのノイ
ズの回り込み等を防ぐ目的で挿入されている。充電回路
９０３は、一種の積分回路であり、Ｈレベル低下パルス
を受ける度に出力電圧が増加し、Ｈレベル低下パルスが
なくなれば電圧は減少する。

【００５３】Ｌレベル上昇パルスを受けるバッファ９０
２も、バッファ９０１と同様にノイズの回り込み等を防
ぐ目的で挿入されている。放電回路９０４も、一種の積
分回路であり、Ｌレベル上昇パルスを受ける度に出力電
圧が減少し、Ｈレベル低下パルスがなくなれば電圧は増
加する。

【００５４】充電回路９０３と放電回路９０４の出力を
加算し、Ｈレベル低下パルスの数がＬレベル上昇パルス
の数よりも多ければ、識別電圧制御信号は増加し、逆に
Ｈレベル低下パルスの数がＬレベル上昇パルスの数より
も少なければ、識別電圧制御信号は減少する。すなわち
Ｈレベル低下パルスの数がＬレベル上昇パルスの数より
も多ければ、図７−２のＶＴＨＨとＶＴＨとＶＴＨＬと
は下方にシフトし、図７−１のような正常な配置になる
よう制御される。一方、Ｈレベル低下パルスの数がＬレ
ベル上昇パルスの数よりも少なければ、図７−３のＶＴ
ＨＨとＶＴＨとＶＴＨＬとは上方にシフトし、図７−１
のような正常な配置になるよう制御される。

【００５５】図７−２において、ＶＴＨＨとＶＴＨとＶ
ＴＨＬが下方にシフトすると、データ入力信号の振幅が
小さくなっている場合、ＶＴＨＬがＬレベルよりも下が
ってしまう可能性があり、この場合、図７−１のような
正常な配置にするためにはＶＴＨＨとＶＴＨとＶＴＨＬ
間隔を狭めなければならない。

【００５６】この場合の動作について図９を用いて説明
する。Ｈレベル低下パルスとＬレベル上昇パルスの論理
和をＯＲ回路９０７で生成する。充放電回路９０８は、
いずれかのパルスを受信すれば瞬時に充電し、パルスが
無くなれば緩やかに放電する（あるいはこの逆）ように
動作する、一種のピーク値検出回路である。出力として
パルスを受信すれば瞬時に電圧が下がり、パルスが無く
なれば緩やかに電圧が上がる出力Ｖ１と、パルスを受信
すれば瞬時に電圧が上がりパルスが無くなれば緩やかに
電圧が下がる出力Ｖ２を有している。Ｈレベル低下パル
スとＬレベル上昇パルスいずれかのパルスを受信すれば
Ｈレベル低下パルスとＬレベル上昇パルス出力Ｖ１はバ
ッファ９０９を介して識別電圧幅制御信号１としてリミ
ッタアンプ１０５の識別電圧ＶＴＨＨを瞬時に下げるよ
うに制御する。

【００５７】Ｈレベル低下パルスとＬレベル上昇パルス
のいずれかのパルスを受信すればＨレベル低下パルスと
Ｌレベル上昇パルス出力Ｖ２はバッファ９１０を介して
識別電圧幅制御信号２としてリミッタアンプ１０７の識
別電圧ＶＴＨＬを瞬時に上げるように制御する。

【００５８】これにより、Ｈレベル低下パルスとＬレベ
ル上昇パルスいずれかのパルスを受信した場合、識別電
圧ＶＴＨＨと識別電圧ＶＴＨとの間隔および識別電圧Ｖ
ＴＨと識別電圧ＶＴＨＬとの間隔を狭めることができ
る。従って、データ入力信号の振幅が小さくなっている
場合でも、ＶＴＨＨとＶＴＨとＶＴＨＬを図７−１のよ
うな正常な配置にすることができる。

【００５９】バッファ９０６、９０９、９１０は、ノイ
ズの回り込みを防ぐために挿入されていて一種の電圧フ
ォロアとして働く。これらのバッファは、ノイズの回り
込みが無ければ省略することができる。

【００６０】（実施例２）図２に本発明の第２の実施例
による識別レベル自動制御回路２の構成を示す。３値識
別回路２０１とレベル変動検出回路２０２は図１の識別
レベル自動制御回路１と同じ構成を有する。図１との相
違は識別電圧制御信号と、識別電圧幅制御信号１と識別
電圧幅制御信号２が全てリミッタアンプ２０５〜２０７
の反転端子に加えられている点にある。すなわち、識別
電圧制御信号はそのままリミッタアンプ２０６に加えら
れ、識別電圧幅制御信号１は識別電圧制御信号と加算さ
れてリミッタアンプ２０５に加えられる。また、識別電
圧幅制御信号２は識別電圧制御信号と加算されてリミッ
タアンプ２０７に加えられる。従って、動作原理は識別
レベル自動制御回路と同じになる。しかしながら、識別
電圧制御信号がリミッタアンプ２０５〜２０７の反転端
子に加えられることになるので、制御方向が図１の識別
電圧制御信号と反対になる。そのため図２の識別電圧制
御回路２０３は、図９の識別電圧制御回路２０３の充電
回路９０３と放電回路９０４が入れ替わった構成を有し
ている。すなわち、Ｈレベル低下パルスを受信すると放
電回路１により識別電圧制御信号は、識別電圧ＶＴＨＨ
と識別電圧ＶＴＨと識別電圧ＶＴＨＬを下げる方向に制
御し、Ｌレベル上昇パルスを受信すると充電回路９０３
により識別電圧制御信号は、識別電圧ＶＴＨＨと識別電
圧ＶＴＨと識別電圧ＶＴＨＬを上げる方向に制御する。
識別電圧幅制御信号１及び２は図９に構成を示した識別
電圧制御回路１０３におけるものと同じであるが、これ
ら識別電圧制御信号と加算された電圧がリミッタアンプ
２０５及び２０６の基準電圧として各々加えられる。

【００６１】また、リミッタアンプ２０５〜２０７の非
反転端子には、識別電圧ＶＴＨ近傍の電圧ＶＢがバイア
ス電圧として与えられている。このとき、識別電圧ＶＴ
ＨＨと識別電圧ＶＴＨの間隔と識別電圧ＶＴＨＬと識別
電圧ＶＴＨの間隔は等しくてもよいし、等しくなくとも
よい。

【００６２】（実施例３）図３に、本発明の第３の実施
例による識別レベル自動制御回路３の構成を示す。この
回路では、図１のレベル変動検出回路１０２の代わり
に、レベル変動検出回路３０２を用いている。レベル変
動検出回路３０２では、排他的論理和回路３１１の出力
であるＨレベル低下パルスのパルス幅を引き伸ばすパル
ス幅引き伸ばし回路３１３と排他的論理和回路３１２の
出力であるＬレベル上昇パルスのパルス幅を引き伸ばす
パルス幅引き伸ばし回路３１４を備えていることが特徴
である。パルス幅引き伸ばし回路３１３と３１４として
は周知のモノマルチバイブレータ回路を利用している。
このようにパルスをひき伸ばすことにより、後段に接続
される識別電圧制御回路３０３に動作の遅い回路を使用
することができ、回路を簡易かつ安価に構成できるとい
う効果がある。

【００６３】（実施例４）図４に、本発明の第４の実施
例による識別レベル自動制御回路４の構成を示す。本実
施例では、３値識別回路４０１とレベル変動検出回路４
０２は、図１の識別レベル自動制御回路１で用いたもの
と同じであるので説明を省略する。ここでは、識別電圧
制御回路４０３について図１３を用いて説明する。

【００６４】図１３に示すように、識別電圧制御回路４
０３に入力されるＨレベル低下パルスは、バッファ１３
０１を介して放電回路１３０３に入力される。放電回路
１３０３は、入力されるパルス数の増加に応じて出力電
圧が減少する特性を持つ。放電回路１３０３の出力は、
バッファ１３０５を介してＨレベルの識別電圧制御信号
として出力される。また、Ｌレベル上昇パルスはバッフ
ァ１３０２を介して充電回路１３０４に入力される。充
電回路１３０４は、入力されるパルス数の増加に応じて
出力電圧が増加する特性を持ち、その出力は、バッファ
１３０６を介してＬレベルの識別電圧制御信号として出
力される。

【００６５】Ｈレベルの識別電圧制御信号は、図４のリ
ミッタアンプ４０５の反転端子に接続された識別電圧源
に加えられ、データ入力信号のＨレベルが低下すると識
別電圧ＶＴＨＨを下げるように制御する。一方、Ｌレベ
ルの識別電圧制御信号は図４のリミッタアンプ４０７の
反転端子に接続された識別電圧源に加えられ、データ入
力信号のＬレベルが上昇すると識別電圧ＶＴＨＬを上げ
るように制御する。また、識別電圧ＶＴＨは、分圧器４
０４によりＨレベルの識別電圧制御信号とＬレベルの識
別電圧制御信号の中間の電圧に設定される。本実施例で
は、抵抗Ｒ１と抵抗Ｒ２により、簡易に分圧器４０４を
実現している。抵抗Ｒ１と抵抗Ｒ２を等しい値にすれ
ば、Ｈレベルの識別電圧制御信号とＬレベルの識別電圧
制御信号のちょうど中間の電圧になるが、Ｒ１とＲ２の
比率を変化させ、他のレベルに設定することも可能であ
る。

【００６６】（実施例５）図５に本発明の第５の実施例
による識別位相自動制御回路の構成を示す。上記では、
識別レベル自動制御回路につき説明してきたが、識別レ
ベル自動制御回路と同様な考え方で、識別位相について
も自動調整が可能である。これを図５を用いて説明す
る。識別位相自動制御回路１は、３値識別回路５０１、
レベル変動検出回路５０２、識別位相制御回路５０３、
可変遅延回路５１３〜５１５から構成されている。

【００６７】３値識別回路５０１は、リミッタアンプ５
０５〜５０７とフリップフロップ５０８〜５１０から構
成される。３値識別回路５０１は、識別レベル自動制御
回路１の３値識別回路１０１とほぼ同じ構成であるが、
リミッタアンプ５０５〜５０７の各反転端子に識別電圧
ＶＴＨが共通に与えられている点が異なっている。ま
た、フリップフロップ５０８〜５１０の各クロック端子
Ｃに加えられるクロック位相が可変遅延回路５１３〜５
１５により調整されたものである点でも異なっている。
フリップフロップ５０８に加えられるクロックとフリッ
プフロップ５０９に加えられるクロックの位相差と、フ
リップフロップ５０９に加えられるクロックとフリップ
フロップ５１０に加えられるクロックの位相差は等しく
てもよいし、等しくなくともよい。

【００６８】次に、この識別位相自動制御回路の動作に
ついて、図８を用いて説明する。

【００６９】識別位相が正常である場合、識別位置Ｔ
Ｌ、識別位置ＴＴＨ、識別位置ＴＲとデータ入力信号１
は、図８−１のように、データの立ち上がりが、時間軸
（図８−１の横軸）上識別位置ＴＬの左側にあり、かつ
データの立ち下がりが、時間軸上識別位置ＴＲの右側に
ある。このとき、図８−４のようにフリップフロップ５
０８〜５１０の出力Ｑ４〜Ｑ６は全てＨレベルまたはＬ
レベルとなり、排他的論理和回路５１１、５１２の出力
は、ともにＬレベルとなる。

【００７０】これに対し、図８−２のようにデータ入力
信号１が時間軸上右側に（すなわち、ＴＬ、ＴＴＨ、Ｔ
Ｒの各識別位置に対して遅れる方向に）シフトしてクロ
スポイントが、識別位置ＴＬと識別位置ＴＴＨとの間に
ある場合、図５のフリップフロップ５０８の出力はＬレ
ベル、フリップフロップ５０９と５１０の出力はＨレベ
ルとなるか、または、フリップフロップ５０８の出力は
Ｈレベル、フリップフロップ５０９と５１０の出力はＬ
レベルとなる。図８−４のように、フリップフロップ５
０８の出力Ｑ４はＬレベル、フリップフロップ５０９と
５１０の出力Ｑ５とＱ６はＨレベル、または、フリップ
フロップ５０８の出力Ｑ４はＨレベル、フリップフロッ
プ５０９と５１０の出力Ｑ５とＱ６はＬレベルとなっ
て、排他的論理和回路５１１の出力はＨレベル、排他的
論理和回路５１２の出力はＬレベルとなる。

【００７１】逆に、図８−３のようにデータ入力信号１
が時間軸上左側に（すなわち、ＴＬ、ＴＴＨ、ＴＲの各
識別位置に対して進んだ方向に）シフトしてクロスポイ
ントが、識別位置ＴＴＨと識別位置ＴＲとの間にあると
きは、図５のフリップフロップ５０８と５０９の出力は
Ｈレベル、フリップフロップ５１０の出力はＬレベルと
なるか、または、フリップフロップ５０８と５０９の出
力はＬレベル、フリップフロップ５１０の出力はＨレベ
ルとなる。図８−４のように、フリップフロップ５０８
と５０９の出力Ｑ４とＱ５はＨレベル、フリップフロッ
プ５１０の出力Ｑ６はＬレベル、または、フリップフロ
ップ５０８と５０９の出力Ｑ５とＱ６はＬレベル、フリ
ップフロップ５１０の出力Ｑ６はＨレベルとなって、排
他的論理和回路５１１の出力はＬレベル、排他的論理和
回路５１２の出力はＨレベルとなる。

【００７２】次に、識別位相制御回路５０３の動作につ
いて図１４を用いて説明する。レベル変動検出回路５０
２からの右シフトパルスをバッファ１４０１で受ける。
バッファ１４０１は、周りの回路等からのノイズの回り
込み等を防ぐ目的で挿入されている。放電回路１４０３
は、一種の積分回路であり、右シフトパルスを受ける度
に出力電圧が減少し、右シフトパルスがなくなれば電圧
は増加する。

【００７３】左シフトパルスを受けるバッファ１４０２
もバッファ１４０１と同様にノイズの回り込み等を防ぐ
目的で挿入されている。充電回路１４０４も、一種の積
分回路であり、左シフトパルスを受ける度に出力電圧が
増加し、左シフトパルスが無くなれば電圧は減少する。

【００７４】充電回路１４０４と放電回路１４０３の出
力を加算し、右シフトパルスの数が左シフトパルスの数
よりも多ければ、識別位相制御信号は減少し、逆に右シ
フトパルスの数が左シフトパルスの数よりも少なけれ
ば、識別電圧制御信号は増加する。すなわち右シフトパ
ルスの数が左シフトパルスの数よりも多ければ、図８−
２のＴＬとＴＴＨとＴＲは右にシフトし、図８−１のよ
うな正常な配置になるよう制御される。一方、右シフト
パルスの数が左シフトパルスの数よりも少なければ、図
８−３のＴＬとＴＴＨとＴＲとは左にシフトし、図８−
１のような正常な配置になるよう制御される。

【００７５】図８−２において、ＴＬとＴＴＨとＴＲが
右にシフトすると、データ入力信号のデューティが小さ
くなっている場合、ＴＲがクロスポイントよりも右側に
出てしまう可能性があり、この場合、図８−１のような
正常な配置にするためにはＴＬとＴＴＨとＴＲの間隔を
狭めなければならない。

【００７６】この場合の動作について図１４を用いて説
明する。

【００７７】右シフトパルスと左シフトパルスの論理和
をＯＲ回路１４０７で生成する。充放電回路１４０８
は、いずれかのパルスを受信すれば瞬時に放電し、パル
スがなくなれば緩やかに充電する(あるいはこの逆)よう
に動作する一種のピーク値検出回路である。出力として
パルスを受信すれば瞬時に電圧が下がり、パルスが無く
なれば緩やかに電圧が増加する出力Ｖ１と、パルスを受
信すれば瞬時に電圧が増加し、パルスがなくなれば緩や
かに電圧が減少する出力Ｖ２を有している。右シフトパ
ルスと左シフトパルスいずれかのパルスを受信すれば充
放電回路１４０８の出力Ｖ１はバッファ１４０９を介し
て識別位相幅制御信号１としてフリップフロップ５０８
の識別位置ＴＬを瞬時に右にシフトさせるように制御す
ると同時に、充放電回路１４０８の出力Ｖ２はバッファ
１４１０を介して識別位相幅制御信号１としてフリップ
フロップ５１０の識別位置ＴＲを瞬時に左にシフトする
ように制御する。

【００７８】これにより、右シフトパルスと左シフトパ
ルスいずれかのパルスを受信した場合、識別位置ＴＬと
識別位置ＴＴＨと識別位置ＴＲとの間隔を狭めることが
できる。このようにして、データ入力信号の振幅が小さ
くなっている場合でも、ＴＬとＴＴＨとＴＲを図８−１
のような正常な配置にすることができる。このとき、識
別位置ＴＬと識別位置ＴＴＨの間隔と、識別位置ＴＲと
識別位置ＴＴＨの間隔は等しくてもよいし、等しくなく
ともよい。

【００７９】バッファ１４０６、１４０９、１４１０
は、ノイズの回り込みを防ぐために挿入されていて一種
の電圧フォロアとして働く。ノイズの回り込みがなけれ
ば、これらのバッファは省略することができる。

【００８０】図１７は可変遅延回路５１３〜５１５の構
成例である。リミッタとして働く差動増幅回路の電流Ｉ
を制御することで遅延量を制御している。電流Ｉが増加
すれば遅延量は減り、クロックは左にシフトし、電流Ｉ
が減少すれば遅延量は増加し、クロックは右にシフトす
る。

【００８１】（実施例６）図６に、本発明の第６の実施
例による識別位相自動制御回路２の構成を示す。３値識
別回路６０１とレベル変動検出回路６０２は、図５の識
別位相自動制御回路１で用いているものと同じ構成であ
るので説明を省略し、ここでは識別位相制御回路６０３
について図１６を用いて説明する。

【００８２】識別位相制御回路６０３に入力される右シ
フトパルスはバッファ１６０１を介して放電回路１６０
３に入力される。放電回路１６０３は、入力されるパル
ス数が増加すれば出力電圧が減少し、パルス数が減少す
れば出力電圧が増加する特性を持つ。放電回路１６０３
の出力は、バッファ１６０５を介して識別位相右シフト
制御信号として出力される。また、左シフトパルスはバ
ッファ１６０２を介して充電回路１６０４に入力され
る。充電回路１６０４は入力されるパルス数が増加すれ
ば出力電圧が増加し、パルス数が減少すれば出力電圧が
減少する特性を持つ。その出力は、バッファ１６０６を
介して識別位相左シフト制御信号として出力される。

【００８３】識別位相右シフト制御信号は、図６の可変
遅延回路６１５に加えられ、データ入力信号が右にシフ
トするとクロックＣＬＫを遅らせるように可変遅延回路
６１５を制御する。同様に、識別位相左シフト制御信号
は、図６の可変遅延回路６１３に加えられ、データ入力
信号が左にシフトするとクロックＣＬＫを進めるように
可変遅延回路６１３を制御する。

【００８４】分圧器６１６の出力は、識別位相右シフト
制御信号と識別位相左シフト制御信号の中間の電圧に設
定され、可変遅延回路６１３の遅延量と可変遅延回路６
１５の遅延量の中間にくるよう可変遅延回路６１４を制
御する。本実施例では、分圧器６１６を抵抗Ｒ１と抵抗
Ｒ２により簡易に実現している。抵抗Ｒ１と抵抗Ｒ２を
等しい値にすれば、可変遅延回路１の遅延量と可変遅延
回路３の遅延量のちょうど中間の遅延量となるが、分圧
比はこれに固定されるものではない。

【００８５】（実施例７）図１１に本発明の第７の実施
例による識別電圧制御回路の構成を示す。図１１の識別
電圧制御回路３は識別電圧制御回路１の変形例である。

【００８６】識別電圧制御回路３は、アップダウンカウ
ンタ１１０１〜１１０３、それらに接続されるＤ／Ａ変
換器１１０４〜１１０６、バッファ１１０７〜１１０
９、タイマ１１１０、ＯＲ回路１１１１で構成される。

【００８７】次に、識別電圧制御回路３の動作について
説明する。Ｈレベル低下パルスを受信するごとにアップ
ダウンカウンタ１１０１はカウントアップする。一方、
Ｌレベル上昇パルスを受信するごとにアップダウンカウ
ンタ１１０１はカウントダウンする。アップダウンカウ
ンタ１１０１の出力は、Ｄ／Ａ変換器１１０４によりア
ナログの識別電圧制御信号に変換される。

【００８８】従って、Ｈレベル低下パルスの数がＬレベ
ル上昇パルスの数よりも多いときは識別電圧制御信号は
電圧が上昇し、Ｈレベル低下パルスの数がＬレベル上昇
パルスの数よりも少ないときは識別電圧制御信号の電圧
が下降する。アップダウンカウンタ１１０２のＤＯＷＮ
端子には、Ｈレベル低下パルスとＬレベル上昇パルスの
論理和が入力される。このため、Ｈレベル低下パルスま
たは、Ｌレベル上昇パルスのいずれかが識別電圧制御回
路３に到来するたびにカウントダウンし、識別電圧幅制
御信号１が減少する。同様に、アップダウンカウンタ１
１０３のＵＰ端子には、Ｈレベル低下パルスとＬレベル
上昇パルスの論理和が入力され、上記両パルスのいずれ
かを受信するたびにカウントアップし、識別電圧幅制御
信号２が増加していく。

【００８９】タイマ１１１０は、Ｈレベル低下パルスま
たは、Ｌレベル上昇パルスのいずれも無いときに、アッ
プダウンカウンタ１１０２をカウントアップさせ、識別
電圧幅制御信号１の電圧を上昇させる。また、タイマー
１１１０は、Ｈレベル低下パルスまたは、Ｌレベル上昇
パルスのいずれも無いときに、アップダウンカウンタ１
１０３をカウントダウンさせ識別電圧幅制御信号２の電
圧を減少させる。タイマ１１１０の周期は、クロックＣ
ＬＫに対して十分に広く設定されており、Ｈレベル低下
パルスまたは、Ｌレベル上昇パルスのいずれかを受信し
たときは、瞬時にＶＴＨＨとＶＴＨとＶＴＨＬの間隔を
狭め、Ｈレベル低下パルス及び、Ｌレベル上昇パルスの
いずれも受信しないときは、ゆっくりとＶＴＨＨとＶＴ
ＨとＶＴＨＬの間隔を広げることができる。

【００９０】図１２の識別電圧制御回路４は、識別レベ
ル自動制御回路２に使用する場合の構成を表す。この構
成では、制御の方向が識別レベル自動制御回路１と反対
になるため、Ｈレベル低下パルスをアップダウンカウン
タ１のＤＯＷＮ端子に、Ｌレベル上昇パルスをアップダ
ウンカウンタ１のＵＰ端子に接続している。

【００９１】図１５は、識別位相制御回路２の構成を示
す。識別位相制御回路２の構成は、図１２の識別電圧制
御回路４と同じである。この回路においては、右シフト
パルスをアップダウンカウンタ１５０１のＤＯＷＮ端子
に、左シフトパルスをアップダウンカウンタ１５０１の
ＵＰ端子に接続している。

【００９２】（実施例８）図１８に、本発明の第８の実
施例による、識別レベル自動制御回路を示す。本実施例
では、自動識別レベル調整に誤り訂正回路を用いてい
る。

【００９３】図１８の識別レベル自動制御回路は、リミ
ッタアンプ１８０１、誤り訂正回路１８０２、ＡＮＤ回
路１８０３、フリップフロップ１８０４、アップダウン
カウンタ１８０５、Ｄ／Ａ変換器１８０６、バッファ１
８０７、とを含んで構成されている。

【００９４】ここで、リミッタアンプ１８０１は、デー
タ入力信号１のＨレベルまたはＬレベルを、識別電圧Ｖ
ＴＨと比較している。誤り訂正回路１８０２は、データ
の誤りを検出し、誤りがある場合訂正ビット”１”を出
力する誤り検出回路１８１０と排他的論理和回路１８１
１から構成されている。ＡＮＤ回路１８０３は、ＣＬＫ
と誤り検出回路の出力信号の論理積を生成する。Ｄ／Ａ
変換器１８０６は、アップダウンカウンタの出力信号を
アナログ電圧信号に変換する。

【００９５】次に、識別レベル自動制御回路５の動作に
ついて説明する。データ入力信号はリミッタアンプ１８
０１の非反転端子に入力され、識別電圧ＶＴＨと比較さ
れ、データがＨレベルかＬレベルかが判定される。その
結果得られる識別出力はフリップフロップ１８０８でＣ
ＬＫのタイミングで読み込まれる。フリップフロップ１
８０８の出力は、誤り検出回路１８１０に入力され、符
号系列中の誤りの有無がチェックされる。ここで誤りが
検出されると、誤り検出回路１８１０は、訂正ビット
“１”を出力する。訂正ビットとフリップフロップ１８
０８の出力の排他的論理和をとることにより誤ったデー
タを正しいデータに復元することができる。

【００９６】ここで、訂正ビットにより訂正された結果
が１であれば、０を１に訂正したことになり、訂正ビッ
トにより訂正された結果が０であれば、１を０に訂正し
たことになる。すなわち、訂正された結果を見ることに
より、１のデータが誤ったのか０のデータが誤ったかが
わかる。

【００９７】フリップフロップ１８０４は、訂正ビット
が１の時のデータを読み込み、データが１であれば０の
誤りパルスとしてアップダウンカウンタ１８０５のＵＰ
端子に入力され、カウントアップさせる。もし、訂正ビ
ットが１の時のデータを読み込みデータが０であれば１
の誤りパルスとしてアップダウンカウンタ１８０５のＤ
ＯＷＮ端子に入力されカウントダウンさせる。アップダ
ウンカウンタ１８０５の出力はＤ／Ａ変換器１８０６に
よりアナログ電圧信号に変換されリミッタアンプ１８０
１の反転端子に識別電圧として与えられている。０の誤
りパルスがでた場合は、アップダウンカウンタ１８０５
はカウントアップされ、識別電圧制御信号は識別電圧Ｖ
ＴＨを増大するように制御し、１の誤りパルスがでた場
合はアップダウンカウンタ１８０５はカウントダウンさ
れ、識別電圧制御信号は識別電圧ＶＴＨを減少するよう
に制御する。これにより識別電圧ＶＴＨを最適位置に調
整することができる。

【００９８】（実施例９）図１９に、本発明の第９の実
施例による、識別レベル自動制御回路を用いた光受信回
路の構成例である。

【００９９】この光受信回路は、光信号を電気信号に変
換する光電変換素子１９０１と、変換された電気信号を
増幅するアンプ１９０２と、結合コンデンサ１９０３
と、クロック抽出回路１９０４と、識別レベル自動制御
回路１９０５と、識別器１９０６を含んで構成されてい
る。

【０１００】アンプ１９０２の出力は、結合コンデンサ
１９０３を介してクロック抽出回路１９０４、識別レベ
ル自動制御回路１９０５及び識別器１９０６に供給され
る。クロック抽出回路１９０４はデータ入力信号からク
ロック成分を抽出し、識別レベル自動制御回路１９０５
と識別器１９０６に供給する。識別器１９０６は、識別
レベル自動制御回路１９０５により最適に調整された識
別電圧ＶＴＨでデータ入力信号を識別する。クロック抽
出回路１９０４には、周知のＰＬＬ回路を使用してい
る。また識別レベル自動制御回路１９０５としては、識
別レベル自動制御回路１〜４のいずれを使用してもよ
い。

【０１０１】（実施例１０）図２０は、本発明の識別レ
ベル自動制御回路と識別位相自動制御回路を用いた光受
信回路の構成例である。

【０１０２】図２０の光受信回路は、光信号を電気信号
に変換する光電変換素子２００１、変換された信号を増
幅するアンプ２００２、結合コンデンサ２００３、クロ
ック抽出回路２００４、識別レベル自動制御回路２００
５、識別位相自動制御回路２００６、及び識別器２００
７を含んで構成されている。

【０１０３】アンプ２００２の出力は、結合コンデンサ
２００３を介してクロック抽出回路２００４、識別レベ
ル自動制御回路２００５、及び識別器２００７に供給さ
れる。クロック抽出回路２００４は、データ入力信号か
らクロック成分を抽出し、識別レベル自動制御回路２０
０５と識別器２００７に供給する。クロック抽出回路２
００４の出力は、識別位相自動制御回路２００６により
識別位相が最適化され、識別器２００７と識別レベル自
動制御回路２００５に供給される。識別器２００７は、
識別レベル自動制御回路２００５により最適に調整され
た識別電圧ＶＴＨと識別位相自動制御回路２００６によ
り最適に調整された識別位相でデータ入力信号を識別す
る。

【０１０４】クロック抽出回路２００４には、公知のＰ
ＬＬ回路を使用している。また識別レベル自動制御回路
２００５としては、上記の識別レベル自動制御回路１〜
４のいずれを使用してもよい。また、識別位相自動制御
回路２００６としては、識別位相自動制御回路１，２の
いずれを使用してもよい。

【０１０５】（実施例１１）図２１は、本発明の識別レ
ベル自動制御回路５を用いた光受信回路の構成例であ
る。

【０１０６】図２１の光受信回路は、光信号を電気信号
に変換する光電変換素子２１０１、変換された信号を増
幅するアンプ２１０２、結合コンデンサ２１０３、クロ
ック抽出回路２１０４、識別レベル自動制御回路５から
構成されている。アンプ２１０２の出力は、結合コンデ
ンサ２１０３を介してクロック抽出回路２１０４と識別
レベル自動制御回路５に供給される。クロック抽出回路
２１０４はデータ入力信号からクロック成分を抽出し、
識別レベル自動制御回路５に供給する。なお、クロック
抽出回路２１０４には、周知のＰＬＬ回路を使用してい
る。

【０１０７】（実施例１２）図２２は、本発明の識別レ
ベル自動制御回路５と識別位相自動制御回路を用いた光
受信回路の構成例である。

【０１０８】図２２の光受信回路は、光信号を電気信号
に変換する光電変換素子２２０１、変換された信号を増
幅するアンプ２２０２、結合コンデンサ２２０３、クロ
ック抽出回路２２０４、識別レベル自動制御回路５、識
別位相自動制御回路２２０５を含んで構成されている。

【０１０９】アンプ２２０２の出力は、結合コンデンサ
２２０３を介してクロック抽出回路２２０４と識別レベ
ル自動制御回路５に供給される。クロック抽出回路２２
０４はデータ入力信号からクロック成分を抽出する。抽
出されたクロックは、識別位相自動制御回路２２０５で
データ信号に対する識別位置が最適化され、識別レベル
自動制御回路５に供給される。なお、ここでもクロック
抽出回路２２０４としては、周知のＰＬＬ回路を使用し
ている。

【０１１０】以上の実施例では、識別レベル制御回路と
主信号の識別回路とを別々の回路で構成していた。これ
に対し、以下の実施例では、識別レベル制御回路のなか
のＤ−ＦＦを用いて主信号の識別を行っている。このよ
うな回路構成を用いることにより、主信号の識別回路を
別に用意する必要がなくなり、さらに、ＬＳＩ内部の素
子のばらつきにより、識別レベル自動制御回路で出力さ
れる最適識別レベルと、主信号を識別する識別回路にお
ける最適識別レベルにずれが生じることを防ぐことがで
きる。

【０１１１】（実施例１３）図２３に、本発明の第１３
の実施例による、識別レベル自動制御回路を用いた光受
信回路の構成を示す。本実施例の光受信回路は、光信号
を電気信号に変換する光電変換素子２３０１と、変換さ
れた電気信号を増幅するアンプ２３０２と、結合コンデ
ンサ２３０３と、クロック抽出回路２３０４と、識別レ
ベル自動制御回路２３０５と、を含んで構成される。

【０１１２】アンプ２３０２の出力は、結合コンデンサ
２３０３を介してクロック抽出回路２３０４及び識別レ
ベル自動制御回路２３０５に供給される。クロック抽出
回路２３０４はデータ入力信号からクロック成分を抽出
し、識別レベル自動制御回路２３０５に供給する。識別
レベル自動制御回路２３０５の３値識別回路の複数個あ
るフリップフロップは各々識別回路として動作するの
で、本実施例では識別レベル自動制御回路２３０５の３
値識別回路の中の複数個あるフリップフロップのうち最
適な識別電圧ＶＴＨを与えられる１個のフリップフロッ
プを主信号の識別回路として使用している。クロック抽
出回路２３０４には、周知のＰＬＬ回路を使用してい
る。また識別レベル自動制御回路２３０５としては、識
別レベル自動制御回路１〜４のいずれを使用してもよ
い。

【０１１３】（実施例１４）図２４は、本発明の識別レ
ベル自動制御回路と識別位相自動制御回路を用いた光受
信回路の構成例である。

【０１１４】図２４の光受信回路は、光信号を電気信号
に変換する光電変換素子２４０１、変換された信号を増
幅するアンプ２４０２、結合コンデンサ２４０３、クロ
ック抽出回路２４０４、識別レベル自動制御回路２４０
５、及び識別位相自動制御回路２４０６を含んで構成さ
れている。

【０１１５】アンプ２４０２の出力は、結合コンデンサ
２４０３を介してクロック抽出回路２４０４、識別レベ
ル自動制御回路２４０５に供給される。クロック抽出回
路２４０４は、データ入力信号からクロック成分を抽出
し、識別レベル自動制御回路２４０５に供給する。

【０１１６】クロック抽出回路２４０４の出力は、識別
位相自動制御回路２４０６により識別位相が最適化さ
れ、識別レベル自動制御回路２４０５に供給される。識
別レベル自動制御回路２４０５の３値識別回路の中の複
数個あるフリップフロップは各々識別回路として動作す
るので、本実施例では識別レベル自動制御回路２３０５
の３値識別回路の複数個あるフリップフロップのうち最
適な識別電圧ＶＴＨを与えられる１個のフリップフロッ
プを主信号の識別回路として使用している。識別レベル
自動制御回路２４０５は最適に調整された識別電圧ＶＴ
Ｈと識別位相自動制御回路２４０６により最適に調整さ
れた識別位相でデータ入力信号を識別する。

【０１１７】クロック抽出回路２４０４には、公知のＰ
ＬＬ回路を使用している。また識別レベル自動制御回路
２４０５としては、上記の識別レベル自動制御回路１〜
４のいずれを使用してもよい。また、識別位相自動制御
回路２４０６としては、識別位相自動制御回路１，２の
いずれを使用してもよい。

【０１１８】以上の実施例１３及び１４では、識別レベ
ル自動制御回路の中に複数個あるフリップフロップの中
の１個を主信号の識別回路として使用している。これに
より、ＬＳＩ内部の素子のばらつきにより、識別レベル
自動制御回路で出力される最適識別レベルと、主信号を
識別する識別回路における最適識別レベルにずれが生じ
ることを防ぐことができる。また、主信号を識別する識
別回路を省略することにより小型化や消費電力の低減が
可能となる。

【０１１９】

【発明の効果】以上説明したように、本発明において
は、データ入力信号のＨレベルの変動とＬレベルの変動
を、複数個、例えば３個の識別レベルを用いて監視し、
レベルの変動があれば実際に誤りが発生する前に検出し
て、識別レベルＶＴＨを最適値に自動制御している。そ
の際、各識別レベルの絶対値のみならず間隔も制御して
いるため、入力信号の振幅が変動した場合でも確実に最
適な識別レベルを探索することができ、識別レベルの安
定な設定が可能になる。識別位相の設定についても同様
である。

【０１２０】また、本発明の他の構成においては、受信
信号を構成する符号系列の誤りを検出し、その結果に基
づき識別レベルを調整している。このため、識別レベル
の調整を、受信信号の誤りの低減に直ちに反映させるこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例による識別レベル自動制御回路
１の構成を表す図である。

【図２】本発明の実施例による識別レベル自動制御回路
２の構成を表す図である。

【図３】本発明の実施例による識別レベル自動制御回路
３の構成を表す図である。

【図４】本発明の実施例による識別レベル自動制御回路
４の構成を表す図である。

【図５】本発明の実施例による識別位相自動制御回路１
の構成を表す図である。

【図６】本発明の実施例による識別位相自動制御回路２
の構成を表す図である。

【図７】本発明の実施例の動作を説明するための図であ
る。

【図８】本発明の実施例の動作を説明するための図であ
る。

【図９】本発明の実施例における識別電圧制御回路１の
構成を表す図である。

【図１０】本発明の実施例における識別電圧制御回路２
の構成を表す図である。

【図１１】本発明の実施例における識別電圧制御回路３
の構成を表す図である。

【図１２】本発明の実施例における識別電圧制御回路４
の構成を表す図である。

【図１３】本発明の実施例における識別電圧制御回路５
の構成を表す図である。

【図１４】本発明の実施例における識別位相制御回路１
の構成を表す図である。

【図１５】本発明の実施例における識別位相制御回路２
の構成を表す図である。

【図１６】本発明の実施例における識別位相制御回路３
の構成を表す図である。

【図１７】本発明の実施例で用いる可変遅延回路の構成
例を表す図である。

【図１８】本発明の実施例による識別レベル自動制御回
路５の構成を表す図である。

【図１９】本発明の実施例による光受信回路の構成を表
す図である。

【図２０】本発明の実施例による光受信回路の構成を表
す図である。

【図２１】本発明の実施例による光受信回路の構成を表
す図である。

【図２２】本発明の実施例による光受信回路の構成を表
す図である。

【図２３】本発明の実施例による光受信回路の構成を表
す図である。

【図２４】本発明の実施例による光受信回路の構成を表
す図である。

【符号の説明】

１００、２００、１９０３、２００３、２１０３、２２
０３、２３０３、２４０３：結合コンデンサ １０１、２０１、３０１、４０１、５０１、６０１：３
値識別回路 １０２、２０２、３０２、４０２、５０２、６０２：レ
ベル変動検出回路 １０３、２０３、３０３、４０３、：識別電圧制御回路 １０４、３０４：低域通過フィルタ ４０４、６１６：分圧器 １０５、１０６、１０７、２０５、２０６、２０７、４
０５、４０６、４０７、５０５、５０６、５０７、１８
０１：リミッタアンプ １０８、１０９、１１０、２０８、２０９、２１０、５
０８、５０９、５１０、１８０４、１８０８：フリップ
フロップ １１１、１１２、２１１、２１２、５１１、５１２、１
８１１：排他的論理和回路 ５０３、６０３：識別位相制御回路 ５１３、５１４、５１５、６１３、６１４、６１５：可
変遅延回路 ９０１、９０２、９０６、９０９、９１０、１１０７、
１１０８、１１０９、１３０１、１３０２、１３０５、
１３０６、１４０１、１４０２、１４０６、１４０９、
１４１０、１６０１、１６０２、１６０５、１６０６、
１８０７：バッファ ９０３、１３０４、１４０４、１６０４：充電回路 ９０４、１３０３、１４０３、１６０３：放電回路 ９０５、１４０５：加算器 ９０７、１４０７：ＯＲ回路 ９０８、１４０８：充放電回路 １１０１、１１０２、１１０３、１５０１、１５０２、
１５０３、１８０５：アップダウンカウンタ １１０４、１１０５、１１０６、１８０６：Ｄ／Ａ変換
器 １１１０：タイマ １８０２：誤り訂正回路 １８０３：ＡＮＤ回路 １８１０：誤り検出回路 １９０１、２００１、２１０１、２２０１、２３０１、
２４０１：光電変換素子 １９０２、２００２、２１０２、２２０２、２３０２、
２４０２：アンプ １９０４、２００４、２１０４、２２０４、２３０４、
２４０４：クロック抽出回路 １９０５、２００５、２３０５、２４０５：識別レベル
自動制御回路 １９０６、２００７：識別器 ２００６、２２０５、２４０６：識別位相自動制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗山 宜巳 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 本間 謙徳 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 田島 勉 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 朔晦 正志 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 河野 俊文 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 小林 紘一 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内 (72)発明者 丹 謙蔵 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 白岩 雅輝 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内 Ｆターム(参考） 5K002 AA03 DA05 5K029 CC04 HH08 LL12

Claims (30)

【特許請求の範囲】
1. 【請求項１】 入力データ信号が供給され互いに異なる
   識別レベルを有する複数の識別回路と、 前記互いに異なる識別レベルのうち大小順が隣り合う２
   つの識別レベルに対応する前記識別回路の出力の一致、
   不一致に対応する一致判定信号を出力する複数の排他的
   論理和回路と、 前記一致判定信号が一致を示すよう、前記互いに異なる
   識別レベルの各々の絶対値及びその間隔を調整する制御
   信号を出力する識別電圧制御回路とを備えていることを
   特徴とする識別レベル自動制御回路。
2. 【請求項２】 入力データ信号が供給され互いに異なる
   識別レベルを有する複数の識別回路と、 前記互いに異なる識別レベルのうち大小順が隣り合う２
   つの識別レベルに対応する前記識別回路の出力の一致、
   不一致に対応する一致判定信号を出力する複数の排他的
   論理和回路と、 前記一致判定信号が一致を示すよう、前記入力データ信
   号の直流レベルと前記互いに異なる識別レベルの一との
   差、及び他の識別レベルの各々を調整する制御信号を出
   力する識別電圧制御回路とを備えていることを特徴とす
   る識別レベル自動制御回路。
3. 【請求項３】 請求項１又は請求項２のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別電圧制御回路は、 第１の前記識別レベルに対応する第１の前記一致判定信
   号が不一致を示している場合に出力電圧を漸増させる充
   電回路と、 前記第１の識別レベルより小さな第２の前記識別レベル
   に対応する第２の前記一致判定信号が不一致を示してい
   る場合に出力電圧を漸減させる放電回路と、 前記第１もしくは第２の一致判定信号の少なくとも一方
   が不一致を示している場合に速やかに電圧が減少し、双
   方が一致を示している場合に緩やかに電圧が上昇する第
   １の出力と、少なくとも一方が不一致を示している場合
   に速やかに電圧が増加し、双方が一致を示しているとき
   は緩やかに電圧が減少する第２の出力を有する充放電回
   路とを備えていることを特徴とする識別レベル自動制御
   回路。
4. 【請求項４】 請求項１又は請求項２のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別電圧制御回路は、 第１の前記識別レベルに対応する第１の前記一致判定信
   号が不一致を示している場合に出力電圧を漸減させる放
   電回路と、 前記第１の識別レベルより小さな第２の前記識別レベル
   に対応する第２の前記一致判定信号が不一致を示してい
   る場合に出力電圧を漸増させる充電回路と、 前記第１もしくは第２の一致判定信号の少なくとも一方
   が不一致を示している場合に速やかに電圧が減少し、双
   方が一致を示している場合に緩やかに電圧が上昇する第
   １の出力と、少なくとも一方が不一致を示している場合
   に速やかに電圧が増加し、双方が一致を示しているとき
   は緩やかに電圧が減少する第２の出力を有する充放電回
   路とを備えていることを特徴とする識別レベル自動制御
   回路。
5. 【請求項５】 請求項１又は請求項２のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別電圧制御回路は、 第１の前記識別レベルに対応する第１の前記一致判定信
   号が不一致を示している場合にカウントアップし、前記
   第１の識別レベルより小さな第２の前記識別レベルに対
   応する第２の前記一致判定信号が不一致を示している場
   合にカウントダウンする第１のアップダウンカウンタ
   と、 所定の時間を計時するタイマと、 前記第１及び第２の一致判定信号の少なくとも一方が不
   一致を示している場合にカウントダウンし、前記タイマ
   の計時に合わせてカウントアップする第２のアップダウ
   ンカウンタと、 前記第１及び第２の一致判定信号の少なくとも一方が不
   一致を示している場合にカウントアップし、前記タイマ
   の計時に合わせてカウントダウンする第３のアップダウ
   ンカウンタとを備えていることを特徴とする識別レベル
   自動制御回路。
6. 【請求項６】 請求項１又は請求項２のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別電圧制御回路は、 第１の前記識別レベルに対応する第１の前記一致判定信
   号が不一致を示している場合にカウントダウンし、前記
   第１の識別レベルより小さな第２の前記識別レベルに対
   応する第２の前記一致判定信号が不一致を示している場
   合にカウントアップする第１のアップダウンカウンタ
   と、 所定の時間を計時するタイマと、 前記第１及び第２の一致判定信号の少なくとも一方が不
   一致を示している場合にカウントダウンし、前記タイマ
   の計時に合わせてカウントアップする第２のアップダウ
   ンカウンタと、 前記第１及び第２の一致判定信号の少なくとも一方が不
   一致を示している場合にカウントアップし、前記タイマ
   の計時に合わせてカウントダウンする第３のアップダウ
   ンカウンタとを備えていることを特徴とする識別レベル
   自動制御回路。
7. 【請求項７】 請求項１又は請求項２のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別電圧制御回路は、 第１の前記識別レベルに対応する第１の前記一致判定信
   号が不一致を示している場合に出力電圧を漸減させる放
   電回路と、 前記第１の識別レベルより小さな第２の前記識別レベル
   に対応する第２の前記一致判定信号が不一致を示してい
   る場合に出力電圧を漸増させる充電回路と、 を備えていることを特徴とする識別レベル自動制御回
   路。
8. 【請求項８】 請求項１記載の識別レベル自動制御回路
   であって、前記互いに異なる識別レベルの最大及び最小
   の値を有する識別レベルの平均値を識別レベルとして含
   むことを特徴とする識別レベル自動制御回路。
9. 【請求項９】 請求項１乃至請求項８のいずれかの請求
   項に記載された識別レベル自動制御回路であって、 前記識別レベル自動制御回路は、さらに、 前記複数の排他的論理和回路と前記識別電圧制御回路の
   間に挿入され、前記一致判定信号を伸長するパルス幅伸
   長回路を備えていることを特徴とする識別レベル自動制
   御回路。
10. 【請求項１０】 入力データ信号が供給され互いに異な
    る識別タイミングを有する複数の識別回路と、 前記互いに異なる識別タイミングのうち遅延量の大小順
    が隣り合う２つの識別タイミングに対応する前記識別回
    路の出力の一致、不一致に対応する一致判定信号を出力
    する複数の排他的論理和回路と、 前記一致判定信号が一致を示すよう、前記互いに異なる
    識別タイミングの各々を調整する制御信号を出力する識
    別タイミング制御回路とを備えていることを特徴とする
    識別位相自動制御回路。
11. 【請求項１１】 請求項１０記載の識別位相自動制御回
    路であって、 前記識別タイミング制御回路は、 第１の前記識別タイミングに対応する第１の前記一致判
    定信号が不一致を示している場合に出力電圧を漸減させ
    る放電回路と、 前記第１の識別レベルより遅れている第２の前記識別タ
    イミングに対応する第２の前記一致判定信号が不一致を
    示している場合に出力電圧を漸増させる充電回路と、 前記第１もしくは第２の一致判定信号の少なくとも一方
    が不一致を示している場合に速やかに電圧が減少し、双
    方が一致を示している場合に緩やかに電圧が上昇する第
    １の出力と、少なくとも一方が不一致を示している場合
    に速やかに電圧が増加し、双方が一致を示しているとき
    は緩やかに電圧が減少する第２の出力を有する充放電回
    路とを備えていることを特徴とする識別位相自動制御回
    路。
12. 【請求項１２】 請求項１０記載の識別位相自動制御回
    路であって、 前記識別タイミング制御回路は、 第１の前記識別タイミングに対応する第１の前記一致判
    定信号が不一致を示している場合にカウントダウンし、
    前記第１の識別タイミングより遅れている第２の前記識
    別タイミングに対応する第２の前記一致判定信号が不一
    致を示している場合にカウントアップする第１のアップ
    ダウンカウンタと、 所定の時間を計時するタイマと、 前記第１及び第２の一致判定信号の少なくとも一方が不
    一致を示している場合にカウントダウンし、前記タイマ
    の計時に合わせてカウントアップする第２のアップダウ
    ンカウンタと、 前記第１及び第２の一致判定信号の少なくとも一方が不
    一致を示している場合にカウントアップし、前記タイマ
    の計時に合わせてカウントダウンする第３のアップダウ
    ンカウンタとを備えていることを特徴とする識別位相自
    動制御回路。
13. 【請求項１３】 請求項１０記載の識別位相自動制御回
    路であって、 前記識別タイミング制御回路は、 第１の前記識別タイミングに対応する第１の前記一致判
    定信号が不一致を示している場合に出力電圧を漸減させ
    る放電回路と、 前記第１の識別タイミングより遅れている第２の前記識
    別タイミングに対応する第２の前記一致判定信号が不一
    致を示している場合に出力電圧を漸増させる充電回路
    と、 を備えていることを特徴とする識別位相自動制御回路。
14. 【請求項１４】 請求項１０記載の識別位相自動制御回
    路であって、前記互いに異なる識別タイミングのうち遅
    延量が最大及び最小の値を有する識別タイミングの平均
    値を識別タイミングとして含むことを特徴とする識別位
    相自動制御回路。
15. 【請求項１５】 請求項１０乃至請求項１４のいずれか
    の請求項に記載された識別位相自動制御回路であって、 前記識別位相自動制御回路は、さらに、 前記複数の排他的論理和回路と前記識別タイミング制御
    回路の間に挿入され、前記一致判定信号を伸長するパル
    ス幅伸長回路を備えていることを特徴とする識別位相自
    動制御回路。
16. 【請求項１６】 入力データ信号と、互いに異なる複数
    の識別レベルの各々との大小を個別に比較する識別工程
    と、 前記互いに異なる識別レベルの２つに対応する前記識別
    工程での比較結果を比較し、一致、不一致を判定する比
    較工程と、 該比較工程での前記判定の結果に基づき、前記識別レベ
    ルの絶対値及びその間隔を調整する識別電圧調整工程と
    を含んでいることを特徴とする識別レベル制御方法。
17. 【請求項１７】 請求項１６記載の識別レベル制御方法
    であって、 前記識別レベルの数が３であることを特徴とする識別レ
    ベル制御方法。
18. 【請求項１８】 請求項１７記載の識別レベル制御方法
    であって、 前記識別電圧調整工程は、 前記複数の識別レベルの各々を同一のレベルだけシフト
    する識別レベル位置調整工程と、 前記複数の識別レベル相互の間隔を調整する識別レベル
    間隔調整工程とを有することを特徴とする識別レベル制
    御方法。
19. 【請求項１９】 請求項１７記載の識別レベル制御方法
    であって、 前記識別電圧調整工程は、 前記複数の識別レベルのうち、最大及び最小の値を有す
    るものを独立して調整する両端識別レベル調整工程と、 前記最大及び最小の値を有する識別レベルを所定の比率
    に分割した値に、残りの識別レベルの値を設定する中間
    識別レベル設定工程とを有することを特徴とする識別レ
    ベル制御方法。
20. 【請求項２０】 請求項１６記載の識別レベル制御方法
    であって、 前記識別レベル制御方法は、さらに、 前記比較工程で一致の結果が得られている間は、前記識
    別レベルのうち最大及び最小の値を有するものの差を徐
    々に拡大する間隔拡大工程を有することを特徴とする識
    別レベル制御方法。
21. 【請求項２１】 入力されるディジタル信号と所定の識
    別レベルとの大小を比較して得られる識別出力を生成す
    る識別工程と、 前記識別出力を構成する符号系列の誤りを検出する誤り
    検出工程と、 ロウレベルがハイレベルに誤った場合には、前記識別レ
    ベルを増加させ、ハイレベルがロウレベルに誤った場合
    には、前記識別レベルを減少させる識別レベル変更工程
    とを有していることを特徴とする識別レベル制御方法。
22. 【請求項２２】 入力されるディジタル信号と所定の識
    別レベルとの大小を互いに異なる複数の識別タイミング
    で比較して得られる複数の識別出力を生成する識別工程
    と、 前記複数の識別タイミングの２つに対応する前記識別工
    程での識別出力を比較し、一致、不一致を判定する比較
    工程と、 該比較工程での前記判定の結果に基づき、前記識別タイ
    ミングを調整する識別タイミング調整工程とを含んでい
    ることを特徴とする識別位相制御方法。
23. 【請求項２３】 請求項２２記載の識別位相制御方法で
    あって、 前記識別タイミング調整工程は、 前記複数の識別タイミングの各々を同一のレベルだけシ
    フトする識別タイミング位置調整工程と、 前記複数の識別タイミング相互の間隔を調整する識別タ
    イミング間隔調整工程と を有することを特徴とする識別位相制御方法。
24. 【請求項２４】 請求項２２記載の識別位相制御方法で
    あって、 前記識別タイミング調整工程は、 前記複数の識別タイミングのうち、最大及び最小の遅延
    量を有するものを独立して調整する両端識別タイミング
    調整工程と、 前記最大及び最小の遅延量を有する識別タイミングを所
    定の比率に分割した値に、残りの識別タイミングの値を
    設定する中間識別タイミング設定工程とを有することを
    特徴とする識別位相制御方法。
25. 【請求項２５】 請求項２２記載の識別位相制御方法で
    あって、 前記識別位相制御方法は、さらに、 前記比較工程で一致の結果が得られている間は、前記識
    別タイミングのうち最大及び最小の遅延量を有するもの
    遅延量の差を徐々に拡大する間隔拡大工程を有すること
    を特徴とする識別位相制御方法。
26. 【請求項２６】 入力された光信号を電気信号に変換す
    る光検出器と、 前記電気信号が入力される、請求項１乃至請求項９のい
    ずれかの請求項に記載された識別レベル自動制御回路
    と、 前記電気信号に含まれるクロック信号を抽出して出力
    し、前記識別レベル自動制御回路に供給するクロック抽
    出回路とを備えていることを特徴とする光受信器。
27. 【請求項２７】 請求項２６記載の光受信器であって、 前記光受信器は、さらに、 前記電気信号が入力され、前記複数の識別レベルのうち
    中央近傍の値を有する識別レベルで、前記クロック信号
    のタイミングで識別する識別器と、 を備えていることを特徴とする光受信器。
28. 【請求項２８】 請求項２６又は請求項２７のいずれか
    に記載された光受信器であって、 前記光受信器は、さらに、 前記光検出器と前記識別器の間に挿入されたコンデンサ
    を備えていることを特徴とする光受信器。
29. 【請求項２９】 請求項２６記載の光受信器であって、 前記光受信器は、さらに、 請求項１０乃至請求項１５のいずれかの請求項に記載さ
    れた識別位相制御回路を備え、 前記識別位相制御回路へは前記電気信号が入力され、前
    記複数の識別タイミングのうち、中央近傍の遅延量を有
    するものが前記識別レベル自動制御回路に供給され、前
    記複数の識別レベルのうち中央近傍の値を有するもの
    が、前記識別位相自動制御回路に供給されることを特徴
    とする光受信器。
30. 【請求項３０】 請求項２６又は請求項２９のいずれか
    の請求項に記載された光受信器であって、 前記複数の識別回路のうち、中央近傍の値の識別レベル
    を有する識別回路の出力を出力信号として用いることを
    特徴とする光受信器。