JP4445682B2 - 制御・監視信号伝送システム - Google Patents
制御・監視信号伝送システム Download PDFInfo
- Publication number
- JP4445682B2 JP4445682B2 JP2001067034A JP2001067034A JP4445682B2 JP 4445682 B2 JP4445682 B2 JP 4445682B2 JP 2001067034 A JP2001067034 A JP 2001067034A JP 2001067034 A JP2001067034 A JP 2001067034A JP 4445682 B2 JP4445682 B2 JP 4445682B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- control
- unit
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 title claims description 228
- 230000008054 signal transmission Effects 0.000 title claims description 55
- 239000000284 extract Substances 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 39
- 238000001514 detection method Methods 0.000 description 17
- 238000000605 extraction Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000013075 data extraction Methods 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C13/00—Arrangements for influencing the relationship between signals at input and output, e.g. differentiating, delaying
- G08C13/02—Arrangements for influencing the relationship between signals at input and output, e.g. differentiating, delaying to yield a signal which is a function of two or more signals, e.g. sum or product
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
- G08C19/025—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage using fixed values of magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、制御・監視信号伝送システムに関し、特に、制御部からの並列な制御信号を直列信号に変換して伝送して離れた位置にある機器の被制御部側で直・並列変換して機器を駆動し、機器の状態を検出するセンサ部の監視信号を並・直列変換して制御部側に伝送して直・並列変換を行って制御部へ供給し、クロック信号に前記制御信号を重畳し、更にこれらに前記監視信号をも重畳する制御・監視信号伝送システムに関する。
【0002】
【従来の技術】
シーケンスコントローラ、プログラマブルコントローラ、コンピュータなどの制御部から制御信号を送信して離れた位置にある多数の被制御機器(例えば、モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等)を駆動制御するとともに各機器の状態を検出するセンサ部(リードスイッチ、マイクロスイッチ、押釦スイッチなどのオン、オフの状態)からの監視信号を伝送して制御部に供給することは広く自動制御の技術分野において用いられている。
【0003】
そのような技術において、制御部と被制御部の間および、制御部とセンサ部の相互の接続のために従来は電源線、制御信号線、アース線等の複数の線を用いて配線したため、近年の被制御装置の小型化に伴って機器の高密度な配置を行う上で配線作業が困難になり、配線スペースが少なくなり、コストがかかるという問題があった。
【0004】
この問題を解決するための方式として、「信号の直並列変換方式」(特願昭62−229978号)および「並列のセンサ信号の直列伝送システム」(特願昭62−247245号)の2つの発明がある。これらの方式によれば、電源を含むクロック信号の線路に、各クロック対応に1つ(1ビット)の制御信号(またはセンサ信号)を重畳することができるので、制御装置と被制御装置の間の伝送システムや、制御装置とセンサ装置の間の伝送システムの配線が少ない線路により実現することができた。
【0005】
更に、「制御・監視信号伝送方式」(特願平1−140826号)の発明によれば、親局に入力ユニットと出力ユニットを接続し、親局から電源に重畳したクロック信号を共通のデータ信号線に出力することにより制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を、簡易な構成で実現することができた。即ち、少ない線路により構成することができ配線のコストが安価となり、ユニットの接続配置を簡単にすることができ、各ユニットに対するアドレスの割り付けを任意に行うことができ、従って、ユニットの追加、削除を必要な位置で自由に行うことができた。
【0006】
【発明が解決しようとする課題】
上記した従来の構成によれば、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができた。しかし、制御部から被制御部への信号(以下、制御信号)とセンサ部から制御部への信号(以下、監視信号)とが、共通のデータ信号線に出力されるため、これらを同時に伝送することはできなかった。即ち、制御信号と監視信号とは、相互に排他的にしか伝送することができず、同時に双方向に伝送することはできなかった。従って、共通のデータ信号線における伝送の時間として、制御信号を伝送する期間と監視信号を伝送する期間とを別々に設ける必要があった。
【0007】
本発明は、クロック信号に制御信号及び監視信号を重畳し、当該制御信号を所定のデューティ比の2値信号とし、当該監視信号を電流信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【0008】
また、本発明は、クロック信号に多重化した制御信号及び監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【0009】
更に、本発明は、クロック信号に、所定のデューティ比の2値信号及び電圧信号からなる第1及び第2の制御信号を重畳し、電流信号からなる監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【0010】
更に、本発明は、クロック信号に、所定のデューティ比の2値信号及び電圧信号からなる第1及び第2の制御信号を重畳し、電流信号及び周波数信号からなる第1及び第2の監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の制御・監視信号伝送システムは、共通の構成として、制御部と、各々が被制御部及び被制御部を監視するセンサ部を含む複数の被制御装置とからなり、複数の被制御装置に共通のデータ信号線を介して制御部からの制御信号を被制御部に伝送しかつセンサ部からの監視信号を制御部に伝送する。そして、制御部及びデータ信号線に接続される親局と、複数の被制御装置に対応して設けられデータ信号線及び対応する被制御装置に接続される複数の子局とを備える。
【0012】
本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの1周期毎に、制御部から入力される制御データ信号の各データの値に応じて、所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流2値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【0013】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への制御信号を所定のデューティ比の2値(電源電圧のレベルとこれ以外のレベル)信号とするとともに、センサ部から制御部への監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出する。これにより、クロック信号に、制御信号及び監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の2倍に高速化することができる。
【0014】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの1周期毎に、制御部から入力される第1制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更し、制御部から入力される第2制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、第1及び第2制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより第1制御データ信号の各データの値を抽出し、又は、電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより第2制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流2値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【0015】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への第1の制御信号を所定のデューティ比の2値(電源電圧のレベルとこれ以外のレベル)信号とし、第2の制御信号を第1の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、センサ部から制御部への監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出する。これにより、クロック信号に、第1及び第2の制御信号及び監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、多重化(2重化)した制御信号と(多重化しない)監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の3倍に高速化することができる。
【0016】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの1周期毎に、制御部から入力される第1制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更し、制御部から入力される第2制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、第1及び第2制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された第1監視データ信号を当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出し、データ信号線を伝送される直列のパルス状電圧信号に重畳された周波数信号からなる第2監視データ信号を検出することにより、直列の第1及び第2監視データ信号の各データの値を抽出して、これらを監視信号に変換し、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより第1制御データ信号の各データの値を抽出し、又は、電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより第2制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流2値レベルからなる第1監視データ信号又は周波数信号からなる第2監視データ信号を形成し、これらを第1又は第2監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【0017】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への第1の制御信号を所定のデューティ比の2値(電源電圧のレベルとこれ以外のレベル)信号とし、第2の制御信号を第1の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、センサ部から制御部への第1の監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出するとともに、第2の監視信号を他の信号と異なる周波数(及び振幅)の信号とする。これにより、クロック信号に、第1及び第2の制御信号及び第1及び第2の監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、多重化(2重化)した制御信号及び多重化(2重化)した監視信号を共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。即ち、制御信号及び監視信号を完全2重化することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の4倍に高速化することができる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
図1、図3及び図4は本発明の基本構成図であり、図2は本発明の信号伝送説明図である。特に、図1は本発明の制御・監視信号伝送システムの構成を示し、図3はその親局の構成を示し、図4はその子局の構成を示す。
【0019】
制御・監視信号伝送システムは、図1に示すように、制御部10と、各々が被制御部16及び被制御部16を監視するセンサ部17を含む複数の被制御装置12とからなる。制御部10は、例えばシーケンスコントローラ、プログラマブルコントローラ、コンピュータ等からなる。被制御部16とセンサ部17とを被制御装置12という。被制御部16は、被制御装置12を構成する種々の部品、例えば、アクチュエータ、(ステッピング)モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。センサ部17は、対応する被制御部16に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ等からなり、オン、オフの状態(2値信号)を出力する。
【0020】
制御・監視信号伝送システムは、複数の被制御装置12に共通のデータ信号線を介して、制御部10の出力ユニット102からの制御信号を被制御部16に伝送し、かつ、センサ部17からの監視信号(センサ信号)を制御部10の入力ユニット101に伝送する。図1に示すように、制御部10に入出力される制御信号及び監視信号は、複数ビットのパラレル(並列)信号である。一方、データ信号線の上を伝送される制御信号及び監視信号は、シリアル(直列)信号である。親局(主局)13が、制御信号についての並列/直列変換を行い、監視信号についての直列/並列変換を行う。データ信号線は、第1及び第2のデータ信号線D+及びD−からなる。第1のデータ信号線D+は、後述するように、電源電圧Vxの供給、クロック信号CKの供給、及び、制御信号及び監視信号の双方向の同時の伝送に用いられる。第2のデータ信号線D−は、親局13及び複数の子局11に共通の(信号用の)グランドレベルとされる。
【0021】
なお、この例においては、複数の子局11(の子局電源部20)の各々への電源電圧Vxの供給のための電力線Pを備える。電力線Pは第1及び第2の電力線P24及びP0 からなる。後述するように、第1及び第2の電力線P24は、各々、電源電圧Vx(=24V)及び複数の子局11に共通の(電源用の)グランドレベル(=0V)を供給する。このために、第1及び第2の電力線P24及びP0 は、その一端(又は両端)でローカル電源21に接続される。電力線Pの構成は、例えば特願平1−140826号に示すような構成とすればよい。ローカル電源21の電力容量は、複数の子局11の数に応じて変更可能とされ、複数の子局11の各々が十分に動作しうるものとされる。ローカル電源21は親局13内に設けてもよい。
【0022】
このような信号伝送のために、図1に示すように、制御・監視信号伝送システムは、親局13と、複数の子局11とを備える。親局13は、制御部10及びデータ信号線に接続される。複数の子局11は、複数の被制御装置12に対応して設けられ、任意の位置でデータ信号線に接続され、また、対応する被制御装置12に接続される。複数の子局11は、各々、子局出力部14と子局入力部15とを備える。子局出力部14と子局入力部15を子局11という。子局出力部14及び子局入力部15は、各々、被制御部16及びセンサ部17に対応する。図1に示すように、子局入力部15及び子局出力部14に入出力される制御信号及び監視信号は、複数ビットのパラレル(並列)信号である。子局出力部14が制御信号についての直列/並列変換を行い、子局入力部15が監視信号についての並列/直列変換を行う。
【0023】
親局13は、図3に示すように、タイミング発生手段132と、親局出力部135と、親局入力部139とを備える。図3には親局入力部139及び親局出力部135は1個だけ示すが、親局入力部139は複数個即ちn個(n≧1)設けることができ、親局出力部135も同様に複数個即ちm個(m≧1)設けることができる。なお、これに対応して、子局出力部14はm個、子局入力部15はn個設けるようにしてもよい。
【0024】
親局13は、発振器(OSC)131、タイミング発生手段132、親局アドレス設定手段133を備える。タイミング発生手段132は、発振器131の出力する発振出力に基づいて、所定の周期のクロックCKに同期した所定のタイミング信号を発生する。即ち、タイミング発生手段132は発生したクロックCKに電源電圧VX を重畳する。このために、タイミング発生手段132は予め定められた一定のレベルの電源電圧Vxを発生するための電源手段(図示せず)を備える。例えば、図2のアドレス0に一部点線で示すように、デューティ比50%で、クロックCKの1周期の前半が擬似的なグランドレベル(0+)とされ、後半が電源電圧VX のレベルとされる。この電源電圧を含むクロックCKは、原則的には、端子13aに出力され、第1データ信号線D+に供給される。一方、地気レベル(GND)の信号は、端子13bから、第2データ信号線D−に出力される。
【0025】
タイミング発生手段132の出力する電源電圧を含むクロックCKは、実際には、親局出力部135に入力される。親局出力部135は、制御データ信号発生手段136、ラインドライバ137を備える。出力データ部134は、制御部10から入力される並列の制御データ信号を保持し、これを直列のデータ列に変換して出力する。制御データ信号発生手段136は、出力データ部134からの直列のデータ列の各データの値を電源電圧を含むクロックCKに重畳する。図示とは異なるが、出力データ部134は親局出力部135に含まれると考えてよい。制御データ信号発生手段136の出力は、出力回路であるラインドライバ137を介して、第1のデータ信号線D+の上に出力される。
【0026】
図2に示すように、親局出力部135は、タイミング信号の制御下で、クロックCKの1周期毎に、制御部10から入力される制御データ信号の各データの値に応じて、所定の電源電圧Vxのレベル以外のレベルの期間とこれに続く電源電圧Vxのレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。電源電圧Vxのレベル以外のレベルは、例えば擬似的なグランドレベル0+である。例えば、0+=2Vである。
【0027】
即ち、図2において、親局出力部135は、例えば、制御データ信号のデータの値が「0」の場合には、当該クロックの前の3/4周期を擬似的なグランドレベル0+とし、当該クロックの後の1/4周期を電源電圧Vxのレベルとする。また、「1」の場合には、当該クロックの前の1/4周期を擬似的なグランドレベル0+とし、当該クロックの後の3/4周期を電源電圧Vxのレベルとする。即ち、制御データ信号のデータの値に応じて、クロックのデューティ比が変更される。これにより、並列の制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。従って、例えば制御データ信号のデータの値が「0011」の場合、制御データ信号発生手段136の出力は、図2のようになる(後述する監視データ信号を除いたものとなる)。なお、アドレスは、クロックCKの1周期毎に割り当てられる。
【0028】
一方、第1のデータ信号線D+の上の信号は、親局入力部139に取り込まれる。親局入力部139は、監視信号検出手段1311、監視データ抽出手段1310を備える。監視信号検出手段1311は、第1のデータ信号線D+の上の信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視データ抽出手段1310は、この検出出力を、タイミング発生手段132からの電源電圧を含むクロックCKに同期させて(波形整形して)出力する。入力データ部138は、検出された監視データ信号からなる直列のデータ列を、並列の監視データ信号に変換して出力する。図示とは異なるが、入力データ部138は親局入力部139に含まれると考えてよい。
【0029】
図2に示すように、親局入力部139は、タイミング信号の制御下で、クロックCKの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧Vxとの競合により生じる電流信号Iisの有無として電源電圧Vxのレベルの立ち上がり時に検出する。これにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部10に入力する。従って、例えば監視データ信号のデータの値が「0101」の場合、監視信号検出手段1311の出力(検出電流)は、図2のようになる。
【0030】
以上のように、複数の子局11に分配されるべき制御信号を1個の親局13からシリアル信号(直列のパルス状電圧信号)としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられる。即ち、子局11に送信(分配)すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全ての制御データ信号のデータの各々に、1個のアドレスが割り当てられる。子局11は、直列のパルス状電圧信号からクロックCKを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた(1又は複数の)アドレスの場合に、その時点の直列のパルス状電圧信号のデータの値を、制御信号として取り込む。なお、親局13にも、エンド信号形成のために、最終アドレスが割り当てられる。
【0031】
アドレスのカウントのための最初及び最後を決定するために、各々、スタート信号及びエンド信号が形成される。親局13は、タイミング発生手段132により、直列のパルス状電圧信号の出力に先立って、スタート信号を形成して第1のデータ信号線D+に出力する。スタート信号は、電源電圧Vxのレベルであって、制御信号と識別可能なようにクロックCKの1周期より長い信号とされる。また、親局アドレス設定手段133は、当該親局13に割り当てられたアドレスを保持する。親局13は、直列のパルス状電圧信号から抽出したクロックCKをカウントして予め自己に割り当てられたアドレスを抽出し、その時点でエンド信号を第1のデータ信号線D+に出力する。エンド信号は、電圧Vx/2のレベルであって、クロックCKの1周期より長くスタート信号より短い信号とされる。
【0032】
子局出力部14は、図4に示すように、電源電圧発生手段(CV)140、ラインレシーバ141、制御データ信号抽出手段142、子局アドレス設定手段143、アドレス抽出手段144、出力データ部145を備える。
【0033】
なお、子局出力部14の電源電圧発生手段140と、後述する子局入力部15の電源電圧発生手段(CV)150とで、子局電源部20を構成する。子局電源部20は、電源電圧発生手段140及び150とを一体に設けてもよい。また、電源電圧発生手段140と子局出力部14及び電源電圧発生手段150と子局入力部15の実際の接続については、図8及び図10に示す。
【0034】
電源電圧発生手段(CV)140は、図5に示すように、DC(直流)−DCコンバータであり、当該子局出力部14を構成する回路を電気的に駆動するための一定レベルの電源電圧Vccを、電力線から発生する。即ち、主として、電源線P24の電源電圧Vxを図5に示す周知の手段により平滑し安定化することにより、安定化した電源電圧Vcc(5V)及びラインレシーバ141への出力(12V)を得る。当該子局出力部14のラインレシーバ141への出力は、トランスTにより絶縁分離され、電源電圧Vxの変動(ノイズ)の影響を受けないようにされる。また、電源電圧発生手段140は、対応する被制御装置12の被制御部16を電気的に駆動するための電源電圧Vccをも、直列パルス状電圧信号から発生する。即ち、図示しないが、電源電圧発生手段140が被制御部16にその電源を供給する。
【0035】
なお、実際は、図示しないが、電源電圧発生手段140は、当該子局出力部14に付随する少消費電力の回路(例えば、LED表示回路)を電気的に駆動するための電源電圧Vccを、直列のパルス状電圧信号から発生する。即ち、主として、第1のデータ信号線D+上の直列のパルス状電圧信号の後半の電源電圧Vxを周知の手段により平滑し安定化することにより、安定化した電源電圧Vccを得る。
【0036】
入力回路であるラインレシーバ141は、第1のデータ信号線D+の上を伝送される信号を取り込んで制御データ信号抽出手段142に出力する。制御データ信号抽出手段142は、当該信号から制御データ信号を抽出して、アドレス抽出手段144及び出力データ部145に出力する。子局アドレス設定手段143は、当該子局出力部14に割り当てられた自局アドレスを保持する。アドレス抽出手段144は、子局アドレス設定手段143に保持された自局アドレスと一致するアドレスを抽出し、出力データ部145に出力する。出力データ部145は、アドレス抽出手段144からアドレスが入力されると、第1のデータ信号線D+の上を伝送される(直列)信号の中で当該時点で保持している1又は複数のデータの値を、並列の信号として対応する被制御部16に出力する。即ち、出力データ部145は、制御信号についての直列/並列変換を行う。
【0037】
図2に示すように、子局出力部14は、タイミング信号の制御下で、クロックCKの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベル(擬似的なグランドレベル0+)の期間とこれに続く電源電圧Vxのレベルの期間とのデューティ比を識別する。これにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部16に供給する。例えば、当該クロックCKの前の3/4周期が擬似的なグランドレベル0+の場合には、元の制御データ信号のデータの値として「0」が、1/4が擬似的なグランドレベル0+の場合には、元の制御データ信号のデータの値として「1」が、各々、抽出される。従って、例えば直列のパルス状電圧信号が図2のような場合、制御データ信号のデータの値「0011」が抽出される。そして、子局出力部14は、当該各データの値の中の当該子局11に対応するデータを対応する被制御部16に供給する。
【0038】
一方、子局入力部15は、図4に示すように、電源電圧発生手段(CV)150、ラインレシーバ151、制御データ信号抽出手段152、子局アドレス設定手段153、アドレス抽出手段154、入力データ部155、監視データ信号発生手段156、ラインドライバ157を備える。
【0039】
電源電圧発生手段150乃至アドレス抽出手段154は、図4からも判るように、電源電圧発生手段140乃至アドレス抽出手段144とほぼ同一の構成であり、ほぼ同一の動作をする。電源電圧発生手段150は、当該子局入力部15を構成する回路を電気的に駆動し、対応する被制御装置12のセンサ部17を電気的に駆動する電源電圧Vccを電力線P24から発生する。また、図示しないが、電源電圧発生手段150は、当該子局入力部15に付随する少消費電力の回路(例えば、LED表示回路)を電気的に駆動するための電源電圧Vccを、第1のデータ信号線D+上の直列のパルス状電圧信号から発生する。
【0040】
入力データ部155は、対応するセンサ部17から入力された1又は複数の(ビットの)データの値からなる監視信号を保持する。入力データ部155は、アドレス抽出手段154からアドレスが入力されると、保持している1又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段156に出力する。即ち、入力データ部155は、監視信号についての並列/直列変換を行う。監視データ信号発生手段156は、監視信号のデータの値に応じて、監視データ信号を出力する。監視データ信号発生手段156の出力する監視データ信号は、出力回路であるラインドライバ157により、第1のデータ信号線D+の上に出力される。従って、監視データ信号は、その時点で、第1のデータ信号線D+の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局11に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号のデータの値に、同一アドレスの監視信号のデータの値が重畳される。
【0041】
図2に示すように、子局入力部15は、タイミング信号の制御下で、対応するセンサ部17の値に応じて、電源電圧と異なる2値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。例えば、監視データ信号のデータの値が「1」の場合には、当該クロックCKの1周期において所定の位置に、監視データ信号が形成されて重畳され、「0」の場合には監視データ信号が形成されず重畳されていない。従って、例えば監視データ信号のデータの値が「0101」の場合、ラインドライバ157による監視データ信号の重畳の結果、前述のように、監視信号検出手段1311の出力(検出電流)は、図2のようになる。
【0042】
以下、図6乃至図11により、この例の具体的な構成及び動作について、制御部10からの制御信号の出力から制御部10への監視信号の入力までを、順を追って説明する。図6は親局13の一例の構成図である。図7は図6の親局13における波形図である。図8は子局出力部14の一例の構成図である。図9は図8の子局出力部14における波形図である。図10は子局入力部15の一例の構成図である。図11は図10の子局入力部15における波形図である。また、この例における双方向伝送の波形は図2に示すものになる。
【0043】
最初に、親局出力部135について説明する。図6及び図7において、タイミング発生手段132が、スタート信号ST、所定の数のクロックCK、エンド信号ENDを出力する。スタート信号STは、例えば制御部10からの所定のコマンド(図示せず)の入力に従って、出力される(ロウレベルとされる)。なお、同様に、制御部10からの所定の他のコマンド(図示せず)の入力により、タイミング発生手段132が停止される。スタート信号STは、クロックCKとの区別のために、その出力の期間が5t0とされる。t0はクロックCKの1周期の時間である。クロックCKは、発振器131からの発振出力を分周して、所定の周期に形成する。クロックCKは、出力Dckに示すように、スタート信号STに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数(アドレスの数)だけ出力される。このために、タイミング発生手段132はカウント手段(図示せず)を備える。即ち、カウント手段はスタート信号STの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックCKの出力は停止される。エンド信号ENDは、所定の数(アドレスの数)のクロックCKを検出して、その後これに連続して、出力される。このために、タイミング発生手段132は比較手段を備える(図示せず)。即ち、比較手段は、カウント手段のカウント出力とアドレス設定手段133に設定されたアドレスとを比較し、両者が一致した場合に所定の期間、エンド信号ENDを出力する。エンド信号ENDは、クロックCKとの区別のために、その出力の期間が1.5t0とされる。エンド信号ENDにより、カウント手段はリセットされる。また、エンド信号ENDの終了に同期して、再度、スタート信号STが出力され、同一の動作が繰り返される。1回の伝送周期(1個のスタート信号STからその直後のエンド信号ENDまで)において伝送されるデータ数に対応した数値がアドレスの最大値であり、親局13のアドレスである。1個のデータが、1クロックに対応する。
【0044】
例えばアドレス(即ち、前述の制御信号のデータの数)が0〜31番地までとすると、32ビットのパラレルデータである制御信号OUT0〜OUT31が、出力ユニット102から出力データ部134に入力される。この場合、出力データ部134は、32ビットのシフトレジスタからなり、スタート信号STの立ち下がりを契機として、クロックCKに同期して制御信号OUT0〜OUT31をシフトし、この順に出力Dopsとして出力する。なお、アドレスは0〜63、127、255、・・・であってもよい。制御信号OUT0〜OUT31の入力は、例えばスタート信号STに同期して切り換えられる(更新される)。最大のアドレス(31番地)がアドレス設定手段133に設定される。これにより、制御信号の31番地のデータの処理の終了に合わせて、エンド信号ENDが信号線Pckに出力される。なお、アドレス設定手段133は、図6に示すように、重み付けられたスイッチを左から5桁分だけ閉じることにより、ハイレベル信号「111110」が形成され、31番地が設定される(他においても同様である)。
【0045】
出力Dopsは、制御信号OUT0〜OUT31のデータ値に応じて、1クロック毎に、ハイレベル(又は「1」)又はロウレベル(又は「0」)とされる。これにより、例えば、「0011・・・」のように出力される。出力Dopsは、制御データ信号発生手段136に入力される。スタート信号ST、エンド信号ENDも制御データ信号発生手段136に入力される。
【0046】
タイミング発生手段132は、発振器131の発振出力を分周することにより、クロックCKの周波数f0の4倍の周波数(4f0)のクロック4CKを形成する。データパルス信号発生手段136は、クロック4CKをカウンタ(図示せず)によりカウントし、制御信号OUT0〜OUT31の値(信号Dops)が「1」の場合、第1データ信号線D+上には、最初の1個のクロック4CKの周期のみ擬似グランドレベル0+を出力し、残りの3個のクロック4CKの周期にはハイレベルVxを出力する。逆に、「0」の場合、最初の3個のクロック4CKの周期には擬似グランドレベル0+を出力し、残りの1個のクロック4CKの周期のみハイレベルVxを出力する。これにより、データパルス信号発生手段136は、クロックCKを制御信号OUT0〜OUT31に基づいて(PWM)変調する。
【0047】
データパルス信号発生手段136の出力は、2値(レベルVxと0+)の信号であり、1本の信号線Pckに出力される。信号線Pckに出力された信号は、比較器CMPを介して、ラインドライバ137に入力され、データ信号線D+(及びD−)に出力される。ラインドライバ137は、コンプリメンタリ接続されたトランジスタTR1及びTR2により構成され、低インピーダンスな駆動を可能とする。トランジスタTR1のエミッタには、監視信号検出手段1311であるフォトカプラPCが接続される。比較器CMPは出力Pckを反転し、ラインドライバ137は信号(出力Pckの反転信号)のレベル変換及び反転を行う。ラインドライバ137は、その出力の振幅が2V〜24Vに制限され、信号線Pckと相似の信号を出力する。従って、第1のデータ信号線D+上の信号も、2値(レベルVxと0+)の信号である。なお、第2のデータ信号線D−の電位は0V(グランドレベル0−)である。また、第1のデータ信号線D+上に、スタート信号STは電源電位Vxのレベルの信号として出力され、エンド信号ENDは擬似グランドレベル0+の信号として出力される。
【0048】
次に、子局出力部14について説明する。図8及び図9において、第1データ信号線D+上の信号は、主としてラインレシーバ141に入力される。電源電圧発生手段140は、前述のように、電源Vcc(5V)及びラインレシーバ141への出力12Vを生成する。
【0049】
ラインレシーバ141は、データ信号線に接続されて直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、電流制限回路の状態に応じて直列のパルス状電圧信号を検出して出力するフォトカプラPC1等とからなる。電流制限回路はトランジスタTR1及びTR2等からなる。ツェナーダイオードZD1及びZD2の降伏電圧は、各々、12V(PC1、TR1及びTR2への供給電源値)及び16V(24Vと12Vとのほぼ中間の値)である。電源電圧発生手段140に接続されるダイオードDは電源電圧発生手段140からの電圧を整流し、ツェナーダイオードZD1は(12Vの)直流電圧を作る。ツェナーダイオードZD2は、パルス状電圧信号の16V以上を検出する。
【0050】
ラインレシーバ141を、従来のようにフォトカプラPC1等のみでなく、電力線から形成した電源電圧を供給する電源電圧発生手段140及び前記電流制限回路を付加した構成とすることにより、データ信号線D+及びD−上を流れる電流(レシーバ電流)を小さくすることができる。即ち、フォトカプラPC1を駆動するためにトランジスタTR1及びTR2において消費する定電流を、電源電圧発生手段140から得ている。この定電流は、電力線とはトランスにより分離されているので、ノイズの影響を受けない。従って、第1のデータ信号線D+に結合できる子局11の数(ファンアウト)を増加することができる。また、前記電流制限回路を図示のように定電流回路として構成すると共に、第1のデータ信号線D+とトランジスタTR1のベースとの間にツェナーダイオード及び高抵抗を接続することにより、前記電流制限回路での電流消費を極めて小さくしかつ安定化している。
【0051】
クロックCKが重畳された制御信号out0〜out31(直列のパルス状電圧信号)を考えると、フォトカプラPC1は、第1データ信号線D+上の信号が16V以上の場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号d0である。即ち、復調された制御信号のデータの値である。これは、位相変調されたクロックCKを含むと考えてよい。ラインレシーバ141の出力に基づいて形成された信号d0等が、プリセット加算カウンタ1432及びシフトレジスタ144に入力される。信号d0の波形は、図9に示すように、制御信号out0〜out31に基づいて(PWM)変調されたクロックCKの波形となる。なお、CVから電源Vccが供給されているので、信号d0のハイレベル信号の値は5Vである。
【0052】
これに先だって、スタート信号STが同様に信号d0のハイレベルとして検出されて、オンディレイタイマTonに入力される。当該遅延は3t0とされる。即ち、出力stの立ち上がりを3t0だけ遅延させ、立ち下がりは元の信号STに同期させる。従って、エンド信号ENDやクロックCKについては、ハイレベルの時間が短いので、出力stは現われない。出力stは、微分回路∂に入力され、出力Stの立ち上がりで微分信号がプリセット加算カウンタ1432及びシフトレジスタ(SR)144に入力され、そのリセット信号Rとして用いられる。これらには、信号d0(従って、抽出されたクロックCK)も入力される。
【0053】
スタート信号STの検出はシュミット回路(図示せず)により行う。即ち、スタート信号ST(クロック周期の5倍の長さの信号)の反転信号が入力されると、比較器(2.5Vと入力電圧を比較、図示せず)から検出出力が発生し、その出力を用いて抵抗RとコンデンサCの時定数回路において時間を識別し、所定時間以上継続するとシュミット回路から出力が発生して、カウンタをクリアし、比較器で検出するそれ以降のクロックCKがカウンタにおいてカウントされる。エンド信号END(クロック周期の1.5倍の長さの信号)の検出も、ほぼ同様に、異なるシュミット回路(図示せず)により行う。
【0054】
子局アドレス設定手段143の設定部1431には、当該子局出力部14に割り当てられたアドレス、例えば0〜3番地(図8は0番地を示す)が設定される。子局アドレス設定手段143のプリセット加算カウンタ1432は、出力stの立ち上がり微分信号によりリセットされた後、抽出されたクロックCKをその立ち上がりでカウントし、カウント値が設定部1431のアドレスと一致している間、出力dcを出力する。即ち、1個前のアドレスの周期におけるクロックCKの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックCKの立ち上がりに同期してロウレベルとされる。また、0番地については、出力stの立ち上がりに同期してハイレベルとされるので、図9のようになる。なお、アドレスが4番地の場合について、参考のために斜線を付して図示した。タイミングが1クロックづつずれているのが判る。出力dcはシフトレジスタ144に入力される。
【0055】
一方、信号d1が、信号doの入力されたオフディレイタイマToffにより出力される。オフディレイタイマToffは、オフ(ロウレベル)の期間のみを定められた遅延で出力する。即ち、入力doの立ち下がりを遅延させ、立ち上がりは元の入力doに同期させる。当該遅延は1/2t0とされる。従って、信号d1において、制御データ信号のデータの値が「1」の場合における当該クロックの前の1/4周期の擬似的なグランドレベル0+は、そのオフの時間が短いので、現われなくなる(ハイレベルのままとなる)。また、「0」の場合における当該クロックの前の3/4周期の擬似的なグランドレベル0+は、そのオフの時間が長いので、当該レベルの部分が残る。即ち、(3/4−1/2)=1/4の周期だけ、擬似的なグランドレベル0+が信号d1に現われる。
【0056】
シフトレジスタ144は、出力dcがハイレベルの期間中において、抽出されたクロックCKの立ち上がりに同期して、「1(又はハイレベル)」をシフトする。即ち、「1」が、シフトレジスタ144の単位回路Sr1〜Sr4において、この順にシフトされる。従って、シフトレジスタ144の出力dr1〜dr4が、当該クロックCKの周期において、その立ち上がりに同期して、順に(次周期の立ち上がりまで)ハイレベルとされる。出力dr1〜dr4は、各々、D型フリップフロップ回路FF1〜FF4にクロックとして入力される。
【0057】
出力データ部145であるフリップフロップ回路FF1〜FF4には、信号d1(即ち、復調された制御信号のデータの値)が入力される。従って、例えばフリップフロップ回路FF1は、出力dr1の立ち上がりに同期して、その時点の信号d1の値を取り込んで保持し、これを出力する。この場合、ロウレベルを出力する。他のフリップフロップ回路FF2〜FF4も、同様にして、その時点の信号d1の値を取り込んで保持し、これを出力する。これにより、アドレス0〜3番地の制御信号のデータの値「0011」が、信号out0〜out3として復調される。
【0058】
次に、子局入力部15について説明する。図10及び図11において、図4から及び図8との比較から判るように、電源電圧発生手段150乃至アドレス抽出手段154は、電源電圧発生手段140乃至アドレス抽出手段144とほぼ同一の構成である。なお、割り当てられるアドレスは、例えば、子局出力部14と同一(即ち、この場合、0〜3番地)である。また、抽出される制御信号のデータの数(4個)と同一の数の監視信号のデータが入力される。
【0059】
入力データ部155は、割り当てられたアドレス0〜3番地と同一個数の4個(複数)の2入力ANDゲートと、これらの出力を受けるORゲートとからなる。4個のANDゲートの各々に、図10に示すように、アドレス抽出手段154であるシフトレジスタ154の出力dr1〜dr4が入力される。出力dr1〜dr4は、前述のように、当該クロックCKの周期において、その立ち下がりに同期して、順に(次周期の立ち下がりまで)ハイレベルとされる。従って、出力dr1〜dr4のハイレベルの期間中に、4個のANDゲートの各々が開いて、監視信号in0〜in3が、この順に、ANDゲートを経て、ORゲートから出力される。監視信号in0〜in3は図8の制御信号out0〜out3に対応する。
【0060】
ORゲートの出力は、2入力NANDゲート1562に入力される。NANDゲート1562には、インバータINV2の出力、即ち、信号d0の反転信号が入力される。NANDゲート1562は監視データ信号発生手段156を構成する。監視信号in0〜in3は、例えば、出力dr1〜dr4のハイレベルの期間中に図11に示すような値「0101」を採る。従って、監視信号in0〜in3が出力されている期間中に、信号d0の立ち下がりに同期してNANDゲート1562が開いて、値「0101」を採る監視信号in0〜in3が、出力dipとして出力される。
【0061】
出力dipは、ラインドライバ157を介して、レベル変換された後に第1のデータ信号線D+に出力される。即ち、出力dipは、フォトカプラPC2により上記のクロック抽出部と電気的に分離された後、レベル変換回路を構成するトランジスタTR3に入力され、更に出力トランジスタTR4に入力される。即ち、フォトカプラPC2がONすると、トランジスタTR3及びTR4がONされる。これにより、第1のデータ信号線D+に、信号dipに比例した信号が出力される。この監視信号のハイレベルは、トランジスタTR4がそのOFFにより高抵抗となるので、データ信号線D+の信号電位に依存するようにされ、ロウレベルは、トランジスタTR4がそのONにより低抵抗となるので、(ツェナーダイオードZD2の降伏電圧が3Vであること等から)4Vとされる。
【0062】
以上から判るように、監視信号は、子局入力部15から、(抽出された)クロックd0の1周期において、第1のデータ信号線D+上に出力される(重畳される)。しかし、第1のデータ信号線D+上の信号の電圧値は、監視信号の電圧値にかかわりなく、強制的に制御信号の電圧値とされる。このために、親局出力部135のラインドライバ137は、監視信号を打ち消して第1のデータ信号線D+を制御信号の電圧値とすることができるような、十分に大きな駆動能力(電流供給能力)を備える。
【0063】
また、トランジスタTR4は、それを流れる電流が制限される。このために、トランジスタTR4のエミッタ側に、図10に示すように、ツェナーダイオードZD3及び抵抗Rが直列に接続される。これにより、トランジスタTR4を流れる電流は、例えば100mA(ミリアンペア)以下に制限される。従って、前述の親局出力部135のトランジスタTR1のONにより、第1のデータ信号線D+の電位を容易にVx=24V近傍にプルアップすることができる。このプルアップ時、トランジスタTR4がONしているので、トランジスタTR1のエミッタにも約100mAの電流が一時的に流れる。流れる時間は、例えば2μsecである。これをIisとして検出する。
【0064】
次に、親局入力部139について説明する。再び、図6及び図7において、第1のデータ信号線D+上に出力された監視信号が、監視信号検出手段1311に入力され、その検出信号が反転されて、信号Diipとして出力される。信号Diipの波形は、監視データ信号(のみ)を含んだ波形となる。信号Diipにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。
【0065】
親局入力部139は、監視信号検出手段1311として、第1のデータ信号線D+の上の電流変化を検出して出力する電流検出回路を備える。即ち、親局出力部135のラインドライバ137を構成するトランジスタTR1のエミッタ側に、図6に示すように、フォトカプラPCを挿入する。なお、ラインドライバ137を構成するトランジスタTR2のエミッタは、ツェナーダイオードを介することなく、所定の電位(擬似グランドレベル0+、例えば2V)に接続される。フォトカプラPCが、監視信号検出手段1311であり、図6に示す電流Iisを検出する。即ち、電源電圧Vxの立ち上がり時におけるトランジスタTR1のエミッタ側に流れる電流を検出する。このエミッタ電流Iisの値は、電源電圧Vxの立ち上がり時において、これと監視信号との競合電流の有無に依存し、所定の閾値を設定することにより、監視信号の「0」又は「1」とされる。子局入力部15のトランジスタTR4がONしている期間中に、フォトカプラPCを流れる電流が一定の値Ith以上あれば、フォトカプラPCはONする。
【0066】
フォトカプラPCを流れる電流信号Iisは、これに接続されるコレクタ抵抗R1における電圧降下により電圧信号に変換され、インバータINVを介して信号Diipが形成され、監視データ抽出手段1310のフリップフロップFFに入力される。フリップフロップFFには、そのクロックとして、クロックCKからその1周期だけ遅延したクロックである信号Dickが、タイミング発生手段132から入力される。従って、フリップフロップFFの出力する信号Diisは、元のクロックCKから1周期だけ遅れたタイミングで、監視データ信号のみの値を、クロックCKの1/4周期又は3/4周期と等しい期間出力する信号となる。信号Diisは入力データ部138に入力される。
【0067】
入力データ部138は、32ビットのレジスタからなり、入力される信号Diisを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。このために、クロックCKから1周期遅れたクロックである信号Dickが入力データ部138に入力される。これにより、元のクロックCKの次の1周期において、信号Diisが入力データ部138のレジスタに取り込まれる。従って、最終的には、アドレス0〜31番地までの32ビットのパラレルデータである監視信号IN0〜IN31が、直列/並列変換され、入力データ部138から入力ユニット101に入力される。これにより、監視信号が、例えば「0101・・・」のように入力される。
【0068】
制御信号を強制的に出力することにより、図12に示すように、「0」又は「1」の監視信号と「0」又は「1」の制御信号との組み合わせに基づいて、4通りの状態が存在する。親局13において、送出した制御信号は知ることができるので、第1のデータ信号線D+上の電流の相違を検出することにより、監視信号の状態を知ることができる。図12に示すように、「0」又は「1」の監視信号に基づいて、電流信号Iisの大小が定まる。
【0069】
図12に示すように、トランジスタTR1のエミッタ電流Iisは、監視信号が「1」の場合、これと電源電圧Vxとの間で競合電流が流れるので、約100mAの電流となる。即ち、前述のように、図10に示す子局入力部15のトランジスタTR4を流れる電流がこの値に制限されているので、電流Iisもこの値以上は流れない。これに対して、監視信号が「0」の場合、これと電源電圧Vxとの間で競合電流が流れないので、電流Iisは、子局出力部14、子局入力部15のラインレシーバ、電源電圧発生手段に流れる電流ipに等しい電流となる。即ち、第1のデータ信号線D+上の電位が強制的に電源電圧Vx(=24V)とされると、子局入力部15のトランジスタTR4は、データ信号が無くなるので、ONからOFFに変化する。従って、監視信号が「1」の場合において、強制的に電源電圧Vxが供給されると、パルス電流Iisが流れる。なお、子局11側の回路が少消費電流で、電流ipは小さいものとする。
【0070】
ここで、電流Iisの値の検出のための閾値Ith=isが定められる。閾値は、子局入力部15のトランジスタTR2の制限電流(約100mA)と電流ipとの中間の値とされる。これにより、電流Iisの値が当該閾値より大きい場合には監視信号「1」が検出され、逆の場合には監視信号「0」が検出される。なお、実際は、この閾値はフォトカプラPCに接続された抵抗R1の値を適切なものとすることにより実現される。
【0071】
即ち、図7に示すように、電源電圧Vxの立ち上がり時において、監視信号が「1」であると、フォトカプラPCのトランジスタがONし、これに接続されたコレクタ抵抗の電圧降下でロウレベルがインバータINVに入力される。従って、ハイレベルのパルス信号が、信号Diisとして入力データ部138に入力される。入力データ部138は、ハイレベルの信号Diisを取り込む。従って、監視信号「1」を確実に検出することができる。
【0072】
一方、電源電圧Vxの立ち上がり時において、監視信号が「0」であると、フォトカプラPCのトランジスタがOFFし、ハイレベルがインバータINVに入力される。従って、入力データ部138は、ロウレベルの信号Diisを取り込む。即ち、監視信号「0」を検出する。
(第2の実施の形態)
第1の実施の形態においては、電源電圧を含むクロックに1個(1チャネル)の制御信号及び1個の監視信号を重畳したが、第2の実施の形態においては、2個の制御信号及び1個の監視信号を重畳する。即ち、多重化(2重化)した制御信号と(多重化しない)監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送する。具体的には、出力データ部134が1個追加され、2個設けられる。
【0073】
即ち、図13に示すように、親局出力部135は、タイミング信号の制御下で、クロックの1周期毎に、制御部10から第1の出力データ部134に入力される第1制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧Vxのレベルの期間とのデューティ比を変更し(パルス幅変調する)、制御部10から第2の出力データ部134に入力される第2制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧Vxと異なる所定のレベル(例えば、Vx/2)又は擬似的なグランドレベル0+とする(電圧変調する)ことにより、第1及び第2制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。
【0074】
従って、また、子局出力部14は、タイミング信号の制御下で、クロックの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧Vxのレベルの期間とのデューティ比を識別することにより、第1制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部16に供給する。又は、子局出力部14は、タイミング信号の制御下で、クロックの1周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧Vxと異なる所定の電圧レベル(例えば、Vx/2)又は擬似的なグランドレベルかを識別することにより、第2制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部16に供給する。
【0075】
例えば、第1制御データ信号#1のデータの値が「0」の場合には、当該クロックの前の3/4周期を電源電圧Vxと異なる所定のレベルとし、当該クロックの後の1/4周期を電源電圧Vxのレベルとする。また、「1」の場合には、当該クロックの前の1/4周期を電源電圧Vxと異なる所定のレベルとし、当該クロックの後の3/4周期を電源電圧Vxのレベルとする。これらを識別することにより、第1制御データ信号#1の各データの値を抽出する。更に、当該電源電圧Vxと異なる所定のレベルを、第2制御データ信号#2のデータの値が「0」の場合にはVx/2のレベルとし、「1」の場合には擬似的なグランドレベル0+とする。これらを識別することにより、第2制御データ信号#2の各データの値を抽出する。従って、例えば第1及び第2制御データ信号#1及び#2のデータの値が各々「0011」及び「1010」の場合、図13のようになる。
【0076】
第2の実施の形態の構成は基本的には第1の実施の形態の構成と同一であるが、親局13の構成の一部が異なり、また、図8の構成の子局出力部14の他にこれとは異なる構成の子局出力部14が存在する点が異なる。図14は親局13の他の一例の構成図であり、図15は図14の親局13における波形図である。図16は子局出力部14の他の一例の構成図であり、図17は図16の子局出力部14における波形図である。図8の構成の子局出力部14は、パルス幅変調された第1制御データ信号#1(OUT0p〜OUT31p)を検出し出力する。図16の構成の子局出力部14は、電圧変調された第2制御データ信号#2(OUT0v〜OUT31v)を検出し出力する。子局11に付与されたアドレス(子局アドレス)において、同一のアドレスに、図8の子局出力部14と図16の子局出力部14とが存在する。同一のアドレスである図8の子局出力部14と図16の子局出力部14とは、同一の子局11に存在しても、異なる子局11に存在してもよい。
【0077】
図14及び図15において、図14の親局13は基本的には図6の親局13の構成と同一であるが、第1の制御信号OUT0p〜OUT31pに加えて、第2の制御信号OUT0v〜OUT31vをクロックCKに重畳するので、やや構成が異なる。第1の制御信号OUT0p〜OUT31pの重畳については、第1の実施の形態とほぼ同一である。
【0078】
第1制御信号OUT0p〜OUT31pについての信号Dopsと同様に、第2制御信号OUT0v〜OUT31vについての信号Dovsが形成される。制御データ信号発生手段136は、信号Dopsに基づいて信号Pckを形成し、信号Dovs(及びPck)に基づいて信号Dvl及びDvhを形成する。即ち、信号Pckがロウレベルである期間において、第2制御信号がロウレベルであれば信号Dvl(の「1」)を形成し、第2制御信号がハイレベルであれば信号Dvh(の「1」)を形成する。
【0079】
制御データ信号発生手段136の出力Pck、Dvl及びDvhが、ラインドライバ137に入力される。ラインドライバ137は、比較器CMP1〜CMP3及びトランジスタTR1〜TR3等からなる。トランジスタTR1及びTR3とTR2とはコンプリメンタリ接続され、低インピーダンスでの駆動を可能とする。トランジスタTR1は電圧Vxを出力するためのもの、トランジスタTR2は擬似的なグランドレベル0+(2V)を出力するためのもの、トランジスタTR3は電圧Vx/2を出力するためのものである。なお、トランジスタTR1のエミッタにフォトカプラPCが接続される。
【0080】
出力Pck、Dvl及びDvhの入力に基づいて、ラインドライバ137は、出力Pckがハイレベルである期間にトランジスタTR1により電源電圧Vxを重畳すると共に、信号(Dvl及びDvh)のレベル変換を行いこれをも重畳する。即ち、信号Dvlの「1(Vcc=5V)」を電圧Vx/2(12V)に変換し、信号Dvhの「1(Vcc=5V)」を擬似的なグランドレベル0+(例えば、2V)に変換する。この電圧Vx/2又は擬似的なグランドレベル0+が、信号Pckがロウレベルである期間に重畳される。
【0081】
第1のデータ信号線D+上に、スタート信号STは電源電位Vxのレベルの信号として出力される。また、制御データ信号発生手段136において、エンド信号ENDに基づいて、信号Pckがロウレベルとされ信号Dvlの(「1」)が形成されるので、エンド信号ENDはVx/2のレベルの信号として出力される。スタート信号STの出力前においては、第1のデータ信号線D+の電位がVx/2とされる。
【0082】
前述のように、親局13の出力するパルス幅変調された第1制御データ信号#1は、当該アドレスを有する図8の構成の子局出力部14により検出され出力される(復調される)。これについては、第1の実施の形態の構成と同一であるので、その説明は省略する。電圧変調された第2制御データ信号#2は、当該アドレスを有する図16の構成の子局出力部14により検出され出力される(復調される)。
【0083】
図16及び図17において、図16の子局出力部14は基本的には第1の制御信号OUT0p〜OUT31pを検出する図8の子局出力部14の構成と類似であるが、実際は、第2の制御信号OUT0v〜OUT31vを検出するので、やや異なる構成を有する。
【0084】
図16の子局出力部14は、図8の子局出力部14と同様の構成により、信号d0を得て、更に、シフトレジスタ144の出力dr1〜dr4を得る。ここで、図8の場合と同様に、ラインレシーバ141におけるツェナーダイオードZD1及びZD2のツェナー電圧が、各々、12V及び16Vとされるので、信号d0の波形も図17のようになる(図9と同一である)。
【0085】
一方、図16の子局出力部14において、信号d1は、ラインレシーバ141により形成される。即ち、フォトカプラPC1とトランジスタTR1及びTR2とからなる回路(信号d0形成回路)と同様の、フォトカプラPC2とトランジスタTR3及びTR4とからなる回路(信号d1形成回路)により、信号d1が出力される。信号d0形成回路は図8のラインレシーバ141と同一である。信号d1形成回路も、データ信号線に接続されて直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、電流制限回路の状態に応じて直列のパルス状電圧信号を検出して出力するフォトカプラPC2等とからなる。この電流制限回路はトランジスタTR3及びTR4等からなる。フォトカプラPC2のフォトダイオードは、フォトカプラPC1のそれと並列に接続される。ツェナーダイオードZD1、ZD2及びZD3の降伏電圧は、各々、12V(PC1、PC2、TR1、TR2、TR3及びTR4への供給電源値)、16V(24Vと12Vとのほぼ中間の値)及び8V(12Vと2Vとのほぼ中間の値)である。
【0086】
第2の制御信号OUT0v〜OUT31vを考えると、ツェナーダイオードZD3により、フォトカプラPC2は、第1データ信号線D+上の信号が擬似的なグランドレベル0+(例えば、2V)の場合にハイレベル信号を出力し、これ以外の場合(例えば、Vx/2)にロウレベル信号を出力する。即ち、第2の制御信号が「1」の場合にハイレベル信号を、「0」の場合にロウレベル信号を、各々、出力する。
【0087】
出力データ部145であるフリップフロップ回路FF1〜FF4には、信号d1(即ち、復調された制御信号のデータの値)が入力される。従って、例えばフリップフロップ回路FF1は、出力dr1の立ち上がりに同期して、その時点の信号d1の値を取り込んで保持し、これを出力する。この場合、ハイレベルを出力する。他のフリップフロップ回路FF2〜FF4も、同様にして、その時点の信号d1の値を取り込んで保持し、これを出力する。これにより、アドレス0〜3番地の制御信号のデータの値「1010」が、信号out0v〜out3vとして復調される。
(第3の実施の形態)
第2の実施の形態においては、電源電圧を含むクロックに2個の制御信号及び1個の監視信号を重畳したが、第3の実施の形態においては、2個の制御信号及び2個の監視信号を重畳する。即ち、多重化(2重化)した制御信号と多重化(2重化)した監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送する。換言すれば、制御信号及び監視信号を完全2重化し、4チャネルのデータ伝送路を有する。具体的には、入力データ部138が1個追加され、2個設けられる。
【0088】
即ち、図18に示すように、子局入力部15は、タイミング信号の制御下で、対応するセンサ部17の値に応じて、電源電圧Vxと異なる2値レベルからなる第1監視データ信号#1を形成し、これを第1監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。又は、子局入力部15は、タイミング信号の制御下で、対応するセンサ部17の値に応じて、周波数信号からなる第2監視データ信号#2を形成し、これを第2監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【0089】
また、親局入力部139は、タイミング信号の制御下で、クロックの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された第1監視データ信号#1を当該監視データ信号と電源電圧Vxとの競合により生じる電流信号Iisの有無として電源電圧Vxのレベルの立ち上がり時に検出し、データ信号線を伝送される直列のパルス状電圧信号に重畳された周波数信号からなる第2監視データ信号#2を検出する。これにより、直列の第1及び第2監視データ信号の各データの値を抽出して、これらを監視信号に変換し、第1及び第2の入力データ部138を介して、制御部10に入力する。
【0090】
例えば、第1監視データ信号#1のデータの値が「0」の場合には、電源電圧Vxとの競合により電流信号Iisを生じないような監視データ信号を重畳する。また、「1」の場合には、電源電圧Vxとの競合により電流信号Iisを生じるような監視データ信号を重畳する。これらを識別することにより、第1監視データ信号#1の各データの値を抽出する。更に、第2監視データ信号#2のデータの値が「0」の場合には周波数信号を重畳せず、「1」の場合には周波数信号を重畳する。これらを識別することにより、第2監視データ信号#2の各データの値を抽出する。従って、例えば第1及び第2監視データ信号#1及び#2のデータの値が各々「0101」及び「1100」の場合、図18のようになる。
【0091】
第3の実施の形態の構成は基本的には第1又は第2の実施の形態の構成と同一であるが、親局13の構成の一部が異なり、また、図10の構成の子局入力部15の他にこれとは異なる構成の子局入力部15が存在する点が異なる。図19は親局13の他の一例の構成図であり、図20は図19の親局13における波形図である。図21は子局入力部15の他の一例の構成図であり、図22は図21の子局入力部15における波形図である。図10の構成の子局入力部15は、電流変調された第1監視データ信号#1(IN0i〜IN31i)を形成し重畳する。図21の構成の子局入力部15は、周波数変調された第2制御データ信号#2(IN0f〜IN31f)を形成し重畳する。子局11に付与されたアドレス(子局アドレス)において、同一のアドレスに、図10の子局入力部15と図21の子局入力部15とが存在する。同一のアドレスである図10の子局入力部15と図21の子局入力部15とは、同一の子局11に存在しても、異なる子局11に存在してもよい。
【0092】
図19及び図20において、図19の親局13は基本的には図14の親局13の構成と同一であるが、第1の監視信号IN0i〜IN31iに加えて、第2の監視信号IN0f〜IN31fを抽出するので、やや構成が異なる。第1の監視信号IN0i〜IN31iの抽出については、第1又は第2の実施の形態とほぼ同一である。
【0093】
第1のデータ信号線D+上の制御信号に重畳された監視信号が、ライントランスTから出力される。ライントランスTからの信号は、周波数信号検出手段1311の増幅器AMPに入力されて増幅され、更に、比較器CMPに入力されて波形整形され(波高を揃えられ)、出力Difpとして出力される。出力Difpにおいては、制御信号のデータに対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。出力Difpは、2入力ORゲート回路を介して、受信データ抽出手段1310のカウンタCNTに入力される。
【0094】
カウンタCNTは、クロックCKの1周期毎に、入力された出力Difpにおけるパルス数をカウントして、その結果を信号Difsとして出力する。このために、カウンタCNTのリセット入力には、信号Dickが微分回路∂を介して入力され、また、カウンタCNTのカウント出力Difsが2入力ORゲート回路を介して入力される。カウンタCNTは、信号Dickによりリセットされ、信号Dickの1クロック毎にリセットされかつカウント結果を出力する。このカウントにおいて、保持手段(レジスタ、図示せず)に保持された閾値Nが用いられる。例えば、N=5とされる。即ち、後述するように、監視信号の周波数が制御信号のそれの8倍であるので、1個のクロックCKの周期に8個のパルスがカウントされるはずである。そこで、その1/2よりもやや大きい値が閾値Nとされる。これにより、高周波数化により制御信号よりもややノイズに弱い監視信号についても、正確に検出することができる。例えば、制御信号の0番地における監視信号のデータが「1」であるので、カウント値が8個となり、信号Difsとして「1(又はハイレベル)」が出力される。また、制御信号の3番地における監視信号のデータが「0」であるので、カウント値が4個以下となり、信号Difsとして「0(又はロウレベル)」が出力される。ただし、監視信号のデータをカウントするために、その結果である信号Difsの出力は、制御信号から1番地ずれる。例えば、制御信号の0番地に重畳された監視信号についての信号Difsは、制御信号の1番地のタイミングで出力される。換言すれば、これが監視信号の0番地になる。なお、エンド信号ENDの期間が1.5toであるので、最後のアドレス(31番地)についても、カウント結果を出力することができる。
【0095】
第2の入力データ部138は、32ビットのレジスタからなり、入力される信号Difsを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。従って、最終的には、アドレス0〜31番地までの32ビットのパラレルデータである監視信号IN0f〜IN31fが、直列/並列変換され、入力データ部138から入力ユニット101に入力される。これにより、監視信号が、例えば「1100・・・」のように入力される。
【0096】
前述のように、電流変調された第1監視データ信号#1は、当該アドレスを有する図10の構成の子局入力部15により重畳される。これについては、第1又は第2の実施の形態の構成と同一であるので、その説明は省略する。周波数変調された第2監視データ信号#2は、当該アドレスを有する図21の構成の子局入力部15により重畳される。
【0097】
図21及び図22において、図21の子局入力部15は基本的には第1の監視信号IN0i〜IN31iを検出する図10の子局入力部15の構成と類似であるが、実際は、第2の監視信号IN0f〜IN31fを検出するので、やや異なる構成を有する。なお、子局入力部15が、重畳しようとする監視信号in0〜in3が第1又は第2の監視信号のいずれであるかを意識することはなく、その必要もない。
【0098】
図21の子局入力部15は、図10の子局入力部15と同様の構成により、OR回路の出力として、抽出したクロックCKに同期させた監視信号in0〜in3のシリアル信号を得る。OR回路の出力は、2入力ANDゲート回路1562の一方に入力される。ANDゲート回路1562の他方には、発振器(OSC)1561の発振出力が入力される。この発振出力の周波数は、例えば8f0とされる。f0はクロックCKの周波数である。なお、発振出力の周波数は、クロックCKの周波数の8倍に限られず、より高い周波数、例えば16倍等であってもよい。ANDゲート回路1562及び発振器1561は周波数信号重畳手段156を構成する。監視信号in0〜in3は、例えば、出力dr1〜dr4のハイレベルの期間中に図22に示すような値「1100」を採る。従って、監視信号in0及びin1が出力されている期間中に、ANDゲート回路1562が開いて、発振器1561の発振出力8f0が、出力difpとして出力される。一方、監視信号in2及びin3が出力されている期間中に、ANDゲート回路1562が閉じて、発振器1561の発振出力8f0は出力されない。
【0099】
出力difpは、ラインドライバ1571及び1572を介して、ライントランスTに出力され、更に、ライントランスTからパワーMOSFETのゲート電極に信号difとして印加される。この信号difに従って、FETがオン/オフを繰り返すので、第1のデータ信号線D+に、信号difに比例した信号が出力される。即ち、図22に示すように、制御信号に監視信号が重畳される。重畳される監視信号の振幅は、直列に接続されたダイオード、FET、抵抗の持つ抵抗値により制限される。制御信号が擬似グランドレベル0+(2V)である場合、真のグランドレベル(0V)と擬似グランドレベル0+との差以内の振幅の信号(この場合、2V以内)となる。監視信号は、制御信号に重畳されるので、これに影響を与えるような信号であってはならず、これと区別できるものでなければならない。
【0100】
なお、図19に示す親局13を、図23に示すような構成としてもよい。即ち、フリップフロップFFの出力Diisとカウンタの出力DifsとをORゲート回路に入力することにより、これらの論理和Disを求め、この信号Disを入力データ部138に入力するようにしてもよい。これは、ある子局アドレスからは第1監視データ信号のみが重畳され第2監視データ信号は重畳されず、他の子局アドレスからは第1監視データ信号は重畳されず第2監視データ信号のみが重畳されるように構成した場合(子局アドレスを重ならないようにした、即ち、直列マッピングの場合)であり、入力データ部138を1個にでき、監視信号を一括して取り込むことができる。即ち、電流変調方式の子局と周波数変調方式の子局とが混在する場合に、親局から見てこれらを同一の機種のように取り扱いうるので、システムの拡張等に有効である。また、この例においては、出力データ部134及び制御データ信号発生手段136も1個とされる。即ち、この例の親局出力部135は、第1の実施の形態における親局出力部135と同一である(図6参照)。
【0101】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【0102】
例えば、図24に示すように、第1データ信号線D+及び第2データ信号線D−の一方又は双方の端部に、終端ユニット18及び/又は19を設けることが好ましい。終端ユニット18及び19の構成は、例えば特願平1−140826号に示すような構成とすればよい。
【0103】
また、例えば、図24に示すように、親局13にエラーチェック回路を設けてもよい。エラーチェック回路は、第1データ信号線D+を監視して、線路の状態(短絡など)をチェックする。エラーチェック回路の構成は、例えば特願平1−140826号に示すような構成とすればよい。
【0104】
また、例えば、図24に示すように、親局13から出力される第1データ信号線D+に重畳されている24Vで子局11の電源容量を満足できる場合、外部電源を子局11、被制御装置12に供給するための電力線P(P24及びP0 )を省略してもよい。
【0105】
更に、図示はしないが、例えば特願平1−140826号に示すように、親局13の親局出力部135及び親局入力部139を複数個設け、特定の子局と対応させてもよい。この場合、親局出力部135と子局出力部14とは、それぞれm個(m≧1)ずつ設けられ、各々1対1の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。他方、親局入力部139と子局入力部15は、それぞれn個(n≧1)ずつ設けられ、各々1対1の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。各々の対応付けられた部分は、タイミング信号の制御下で逐次作動されて、関連する被制御部16に対する制御データ及びセンサ部17からの監視信号の伝送を行う。更に、このような構成を1群とし、複数の群を設けてもよい。各群における局の数は異なっていてもよい。
【0106】
更に、図示はしないが、親局13及び子局11における動作を、各々に設けたCPU(中央演算処理装置)において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【0107】
【発明の効果】
本発明によれば、制御・監視信号伝送システムにおいて、制御信号を所定のデューティ比の2値信号とするとともに、監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、クロック信号に制御信号及び監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の2倍に高速化することができる。
【0108】
本発明によれば、制御・監視信号伝送システムにおいて、第1の制御信号を所定のデューティ比の2値信号とし、第2の制御信号を第1の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、クロック信号に第1及び第2の制御信号及び監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、多重化(2重化)した制御信号と(多重化しない)監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。即ち、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の3倍に高速化することができる。
【0109】
本発明によれば、制御・監視信号伝送システムにおいて、第1の制御信号を所定のデューティ比の2値信号とし、第2の制御信号を第1の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、第1の監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出するとともに、第2の監視信号を他の信号と異なる周波数(及び振幅)の信号とすることにより、クロック信号に第1及び第2の制御信号及び第1及び第2の監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、多重化(2重化)した制御信号及び多重化(2重化)した監視信号を共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、制御信号及び監視信号を完全2重化することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の4倍に高速化することができる。
【図面の簡単な説明】
【図1】本発明の基本構成図である。
【図2】本発明の信号伝送説明図である。
【図3】本発明の基本構成図である。
【図4】本発明の基本構成図である。
【図5】子局出力部の一例の構成図である。
【図6】親局の一例の構成図である。
【図7】図6の親局における波形図である。
【図8】子局出力部の一例の構成図である。
【図9】図8の子局出力部における波形図である。
【図10】子局入力部の一例の構成図である。
【図11】図10の子局入力部における波形図である。
【図12】親局における監視信号の検出の説明図である。
【図13】本発明の信号伝送説明図である。
【図14】親局の他の一例の構成図である。
【図15】図14の親局における波形図である。
【図16】子局出力部の他の一例の構成図である。
【図17】図16の子局出力部における波形図である。
【図18】本発明の信号伝送説明図である。
【図19】親局の更に他の一例の構成図である。
【図20】図19の親局における波形図である。
【図21】子局入力部の更に他の一例の構成図である。
【図22】図21の子局入力部における波形図である。
【図23】親局の更に他の一例の構成図である。
【図24】本発明の他の基本構成図である。
【符号の説明】
10:制御部
11:子局
12:被制御装置
13:親局
14:子局出力部
15:子局入力部
16:被制御部
17:センサ部
20:子局電源部
21:ローカル電源
D+:第1データ信号線
D−:第2データ信号線
P24及びP0 :電力線
Claims (10)
- 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記制御部から入力される制御データ信号の各データの値に応じて、所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更することにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流2値レベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 請求項1において、
前記電源電圧のレベル以外のレベルは、擬似的なグランドレベルからなる
ことを特徴とする制御・監視信号伝送システム。 - 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記制御部から入力される第1制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更し、前記制御部から入力される第2制御データ信号の各データの値に応じて前記電源電圧のレベル以外のレベルの期間における当該レベルを前記電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、前記第1及び第2制御データ信号を直列のパルス状電圧信号に変換し、これらを前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより前記第1制御データ信号の各データの値を抽出し、又は、前記電源電圧のレベル以外のレベルの期間における当該レベルが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより前記第2制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流2値レベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記制御部から入力される第1制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更し、前記制御部から入力される第2制御データ信号の各データの値に応じて前記電源電圧のレベル以外のレベルの期間における当該レベルを前記電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、前記第1及び第2制御データ信号を直列のパルス状電圧信号に変換し、これらを前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された第1監視データ信号を当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出し、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された周波数信号からなる第2監視データ信号を検出することにより、直列の前記第1及び第2監視データ信号の各データの値を抽出して、これらを前記監視信号に変換し、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの1周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより前記第1制御データ信号の各データの値を抽出し、又は、前記電源電圧のレベル以外のレベルの期間における当該レベルが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより前記第2制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流2値レベルからなる第1監視データ信号又は周波数信号からなる第2監視データ信号を形成し、これらを前記第1又は第2監視データ信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 請求項4において、
前記周波数信号は、その周波数が前記クロックより高い周波数であり、その振幅が前記擬似的なグランドレベルと真のグランドレベルとの差の実質的に2倍以内である
ことを特徴とする制御・監視信号伝送システム。 - 請求項1、3及び4において、
当該制御・監視信号伝送システムが、更に、前記複数の子局にその電源を供給する電力線を備え、
前記子局出力部が、前記データ信号線に接続されて前記直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、前記電流制限回路の状態に応じて前記直列のパルス状電圧信号を検出して出力するフォトカプラからなる出力回路と、前記電力線の供給する電源電圧を平滑し安定化することにより形成した前記電源を前記電力線とトランスにより分離して前記出力回路に供給する電源電圧発生手段とを備える
ことを特徴とする制御・監視信号伝送システム。 - 請求項1、3及び4のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号の出力に先立って、前記電源電圧のレベルであって前記クロックの1周期より長いスタート信号を前記データ信号線に出力する
ことを特徴とする制御・監視信号伝送システム。 - 請求項1、3及び4のいずれかにおいて、
前記子局出力部が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、当該アドレスのデータを対応する前記被制御部に供給する
ことを特徴とする制御・監視信号伝送システム。 - 請求項1、3及び4のいずれかにおいて、
前記子局入力部が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、前記直列のパルス状電圧信号の当該アドレスへ当該被制御部についての監視信号を重畳する
ことを特徴とする制御・監視信号伝送システム。 - 請求項1、3及び4のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、エンド信号を出力する
ことを特徴とする制御・監視信号伝送システム。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000199014A JP2002016621A (ja) | 2000-06-30 | 2000-06-30 | 制御・監視信号伝送システム |
JP2001067034A JP4445682B2 (ja) | 2000-06-30 | 2001-03-09 | 制御・監視信号伝送システム |
EP01115416A EP1168272B1 (en) | 2000-06-30 | 2001-06-27 | Control and supervisory signal transmission system |
DE60134915T DE60134915D1 (de) | 2000-06-30 | 2001-06-27 | Übertragungssystem für Steuerungs- und Überwachungssignale |
US09/893,415 US6732217B1 (en) | 2000-06-30 | 2001-06-28 | Control and supervisory signal transmission system |
KR1020010038765A KR100811578B1 (ko) | 2000-06-30 | 2001-06-30 | 제어·감시 신호 전송 시스템 |
CNB011249196A CN1237491C (zh) | 2000-06-30 | 2001-06-30 | 控制和监视信号传输系统 |
HK02104524.5A HK1042975B (zh) | 2000-06-30 | 2002-06-18 | 控制和監視信號傳輸系統 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000199014A JP2002016621A (ja) | 2000-06-30 | 2000-06-30 | 制御・監視信号伝送システム |
JP2001067034A JP4445682B2 (ja) | 2000-06-30 | 2001-03-09 | 制御・監視信号伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002271878A JP2002271878A (ja) | 2002-09-20 |
JP4445682B2 true JP4445682B2 (ja) | 2010-04-07 |
Family
ID=26595132
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000199014A Withdrawn JP2002016621A (ja) | 2000-06-30 | 2000-06-30 | 制御・監視信号伝送システム |
JP2001067034A Expired - Lifetime JP4445682B2 (ja) | 2000-06-30 | 2001-03-09 | 制御・監視信号伝送システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000199014A Withdrawn JP2002016621A (ja) | 2000-06-30 | 2000-06-30 | 制御・監視信号伝送システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US6732217B1 (ja) |
EP (1) | EP1168272B1 (ja) |
JP (2) | JP2002016621A (ja) |
KR (1) | KR100811578B1 (ja) |
CN (1) | CN1237491C (ja) |
DE (1) | DE60134915D1 (ja) |
HK (1) | HK1042975B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3795392B2 (ja) * | 2001-12-28 | 2006-07-12 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
DE10304711B4 (de) * | 2003-02-06 | 2007-10-18 | Daimlerchrysler Ag | Verfahren zur Steuerung eines Elektromagnetventils, insbesondere für ein Automatikgetriebe eines Kraftfahrzeugs |
JP4322071B2 (ja) * | 2003-09-04 | 2009-08-26 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
US7362972B2 (en) * | 2003-09-29 | 2008-04-22 | Jds Uniphase Inc. | Laser transmitter capable of transmitting line data and supervisory information at a plurality of data rates |
JP4196345B2 (ja) * | 2004-02-18 | 2008-12-17 | 株式会社デンソー | バルブ開閉制御装置 |
US7664168B2 (en) | 2004-11-09 | 2010-02-16 | Canon Kabushiki Kaisha | Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method |
US7724778B2 (en) * | 2005-01-28 | 2010-05-25 | I/O Controls Corporation | Control network with data and power distribution |
CN100373418C (zh) * | 2005-08-03 | 2008-03-05 | 四川长虹电器股份有限公司 | 红外遥控抗干扰检测方法 |
JP2007060409A (ja) * | 2005-08-25 | 2007-03-08 | Aiphone Co Ltd | インターホンシステム |
CN101253686B (zh) * | 2005-09-02 | 2010-12-29 | 松下电器产业株式会社 | 半导体集成电路 |
CN101310314B (zh) | 2005-11-14 | 2010-08-25 | 株式会社恩尼怀尔 | 控制和监视信号传送系统 |
JP4250634B2 (ja) | 2006-04-18 | 2009-04-08 | キヤノン株式会社 | データ通信装置、データ通信システム及びデータ通信方法 |
JP2008258816A (ja) * | 2007-04-03 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム |
JP5100735B2 (ja) * | 2009-10-15 | 2012-12-19 | 株式会社 エニイワイヤ | 信号伝送方法およびその信号伝送方法を使用した駆動システム |
US8989926B2 (en) * | 2009-11-18 | 2015-03-24 | Convergent Communications, Inc. | Railroad signaling and communication system using a fail-safe voltage sensor to verify trackside conditions in safety-critical railroad applications |
JP4832612B2 (ja) * | 2010-03-04 | 2011-12-07 | 株式会社 エニイワイヤ | 制御・監視信号伝送システムにおける信号伝送方式 |
JP5388941B2 (ja) * | 2010-04-29 | 2014-01-15 | 株式会社 エニイワイヤ | 制御・監視信号伝送システムにおける始動制御方式 |
JP5388953B2 (ja) * | 2010-06-14 | 2014-01-15 | 株式会社 エニイワイヤ | 制御・監視信号リモート伝送システム |
FR2965429B1 (fr) * | 2010-09-24 | 2013-03-22 | Thales Sa | Procede de configuration d'un traitement adaptatif de signaux primaires par la transmission de signaux secondaires de signalisation etales en frequence. |
KR20130080738A (ko) | 2012-01-05 | 2013-07-15 | 삼성전자주식회사 | 전자 장치 및 이를 이용한 정보 검출 방법 |
WO2015015561A1 (ja) * | 2013-07-30 | 2015-02-05 | 株式会社エニイワイヤ | 制御・監視信号伝送システム |
JP6375928B2 (ja) * | 2014-12-17 | 2018-08-22 | 横河電機株式会社 | データ収集システム |
US10601608B2 (en) * | 2015-04-02 | 2020-03-24 | Agito Motion Systems Ltd. | Centralized networked topology for motion related control system |
WO2019003287A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社エニイワイヤ | 制御・監視信号伝送システム |
JP2019101480A (ja) * | 2017-11-28 | 2019-06-24 | オムロン株式会社 | 制御装置および制御方法 |
JP7006565B2 (ja) * | 2018-10-31 | 2022-01-24 | オムロン株式会社 | 電気機器、通信装置、および通信システム |
CN109682042B (zh) * | 2018-12-27 | 2020-08-07 | 哈尔滨研拓科技发展有限公司 | 一种带有工业总线的电气柜空调控制器 |
US11005531B1 (en) * | 2020-04-13 | 2021-05-11 | Nxp B.V. | System and method for communicating over a single-wire transmission line |
JPWO2022264201A1 (ja) | 2021-06-14 | 2022-12-22 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1496449A (en) * | 1915-03-08 | 1924-06-03 | Briggs & Stratton Company | Dimming switch |
US3870828A (en) * | 1973-09-06 | 1975-03-11 | Paradyne Corp | Superimposed binary signal |
JPS59230348A (ja) * | 1983-06-13 | 1984-12-24 | Nissan Motor Co Ltd | ネットワ−クシステム |
JPS62229978A (ja) | 1986-03-31 | 1987-10-08 | Hitachi Ltd | 半導体装置 |
US4811561A (en) * | 1986-04-08 | 1989-03-14 | Vickers, Incorporated | Power transmission |
JPH0679011B2 (ja) | 1986-04-21 | 1994-10-05 | 三井石油化学工業株式会社 | 非水性試料のphを連続的に測定する方法及び装置 |
US5247292A (en) * | 1987-09-30 | 1993-09-21 | Nakamura Kiki Engineering Co. Ltd. | Sensor signal transmission system |
JPH01140826A (ja) | 1987-11-27 | 1989-06-02 | Matsushita Electric Ind Co Ltd | Fm多重放送受信機 |
JP2760382B2 (ja) * | 1989-06-02 | 1998-05-28 | 黒田精工株式会社 | 制御・監視信号伝送方式 |
US5223826A (en) * | 1988-08-26 | 1993-06-29 | Nakamura Kiki Engineering Co., Ltd. | Control/supervisory signal transmission system |
JPH05265943A (ja) * | 1992-03-17 | 1993-10-15 | Nec Corp | シリアルデータ転送装置 |
JPH0715419A (ja) * | 1993-06-23 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 機器の制御装置 |
JPH08237766A (ja) * | 1995-02-28 | 1996-09-13 | Toshiba Corp | 遠方監視制御信号の伝送システム |
JP3458026B2 (ja) * | 1995-09-14 | 2003-10-20 | Nke株式会社 | 制御・監視システム |
JPH11122177A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | 監視制御信号送信装置及び方法 |
-
2000
- 2000-06-30 JP JP2000199014A patent/JP2002016621A/ja not_active Withdrawn
-
2001
- 2001-03-09 JP JP2001067034A patent/JP4445682B2/ja not_active Expired - Lifetime
- 2001-06-27 DE DE60134915T patent/DE60134915D1/de not_active Expired - Lifetime
- 2001-06-27 EP EP01115416A patent/EP1168272B1/en not_active Expired - Lifetime
- 2001-06-28 US US09/893,415 patent/US6732217B1/en not_active Expired - Fee Related
- 2001-06-30 KR KR1020010038765A patent/KR100811578B1/ko active IP Right Grant
- 2001-06-30 CN CNB011249196A patent/CN1237491C/zh not_active Expired - Lifetime
-
2002
- 2002-06-18 HK HK02104524.5A patent/HK1042975B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1168272B1 (en) | 2008-07-23 |
HK1042975A1 (en) | 2002-08-30 |
JP2002271878A (ja) | 2002-09-20 |
KR20020002337A (ko) | 2002-01-09 |
DE60134915D1 (de) | 2008-09-04 |
HK1042975B (zh) | 2006-09-08 |
US6732217B1 (en) | 2004-05-04 |
CN1237491C (zh) | 2006-01-18 |
EP1168272A2 (en) | 2002-01-02 |
JP2002016621A (ja) | 2002-01-18 |
CN1332433A (zh) | 2002-01-23 |
EP1168272A3 (en) | 2007-02-14 |
KR100811578B1 (ko) | 2008-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4445682B2 (ja) | 制御・監視信号伝送システム | |
JP3795392B2 (ja) | 制御・監視信号伝送システム | |
JP4322071B2 (ja) | 制御・監視信号伝送システム | |
JP4445661B2 (ja) | 制御・監視信号伝送システム | |
US4908822A (en) | Electrical devices command system, single wire bus and smart dual controller arrangement therefor | |
JP3795378B2 (ja) | 制御・監視信号伝送システム | |
EP2159965A2 (en) | Control/monitor signal transmission system | |
JPH08265308A (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
JP2760382B2 (ja) | 制御・監視信号伝送方式 | |
JP4584486B2 (ja) | 制御・監視信号伝送システム | |
KR101326040B1 (ko) | 교류전원의 위상각 제어 통신을 이용한 led조명 제어 장치 및 방법 | |
JP4969524B2 (ja) | 制御・監視信号伝送システム | |
US7710951B2 (en) | Signaling method and signaling arrangement | |
JP5072813B2 (ja) | 出力ターミナル及び制御・監視信号伝送システム | |
JPH09247768A (ja) | 二線通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4445682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |