JP4445661B2 - 制御・監視信号伝送システム - Google Patents
制御・監視信号伝送システム Download PDFInfo
- Publication number
- JP4445661B2 JP4445661B2 JP2000341835A JP2000341835A JP4445661B2 JP 4445661 B2 JP4445661 B2 JP 4445661B2 JP 2000341835 A JP2000341835 A JP 2000341835A JP 2000341835 A JP2000341835 A JP 2000341835A JP 4445661 B2 JP4445661 B2 JP 4445661B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- data
- unit
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、制御・監視信号伝送システムに関し、特に、制御部からの並列な制御信号を直列信号に変換して伝送して離れた位置にある機器の被制御部側で直・並列変換して機器を駆動し、機器の状態を検出するセンサ部の監視信号を並・直列変換して制御部側に伝送して直・並列変換を行って制御部へ供給し、電源を含むクロック信号に前記制御信号を重畳し、更にこれらに前記監視信号をも重畳する制御・監視信号伝送システムに関する。
【０００２】
【従来の技術】
シーケンスコントローラ、プログラマブルコントローラ、コンピュータなどの制御部から制御信号を送信して離れた位置にある多数の被制御機器（例えば、モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等）を駆動制御するとともに各機器の状態を検出するセンサ部（リードスイッチ、マイクロスイッチ、押釦スイッチなどのオン、オフの状態）からの監視信号を伝送して制御部に供給することは広く自動制御の技術分野において用いられている。
【０００３】
そのような技術において、制御部と被制御部の間および、制御部とセンサ部の相互の接続のために従来は電源線、制御信号線、アース線等の複数の線を用いて配線したため、近年の被制御装置の小型化に伴って機器の高密度な配置を行う上で配線作業が困難になり、配線スペースが少なくなり、コストがかかるという問題があった。
【０００４】
この問題を解決するための方式として、「信号の直並列変換方式」（特願昭６２−２２９９７８号）および「並列のセンサ信号の直列伝送システム」（特願昭６２−２４７２４５号）の２つの発明がある。これらの方式によれば、電源を含むクロック信号の線路に、各クロック対応に１つ（１ビット）の制御信号（またはセンサ信号）を重畳することができるので、制御装置と被制御装置の間の伝送システムや、制御装置とセンサ装置の間の伝送システムの配線が少ない線路により実現することができた。
【０００５】
更に、「制御・監視信号伝送方式」（特願平１−１４０８２６号）の発明によれば、親局に入力ユニットと出力ユニットを接続し、親局から電源に重畳したクロック信号を共通のデータ信号線に出力することにより制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を、簡易な構成で実現することができた。即ち、少ない線路により構成することができ配線のコストが安価となり、ユニットの接続配置を簡単にすることができ、各ユニットに対するアドレスの割り付けを任意に行うことができ、従って、ユニットの追加、削除を必要な位置で自由に行うことができた。
【０００６】
【発明が解決しようとする課題】
上記した従来の構成によれば、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができた。しかし、制御部から被制御部への信号（以下、制御信号）とセンサ部から制御部への信号（以下、監視信号）とが、共通のデータ信号線に出力されるため、これらを同時に伝送することはできなかった。即ち、制御信号と監視信号とは、相互に排他的にしか伝送することができず、同時に双方向に伝送することはできなかった。従って、共通のデータ信号線における伝送の時間として、制御信号を伝送する期間と監視信号を伝送する期間とを別々に設ける必要があった。
【０００７】
本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【０００８】
また、本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳し、監視信号を電流信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【０００９】
更に、本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳し、電源レベルの立ち上がり時に監視信号との競合により生じる電流を監視信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の制御・監視信号伝送システムは、共通の構成として、制御部と、各々が被制御部及び被制御部を監視するセンサ部を含む複数の被制御装置とからなり、複数の被制御装置に共通のデータ信号線を介して制御部からの制御信号を被制御部に伝送しかつセンサ部からの監視信号を制御部に伝送する。そして、制御部及びデータ信号線に接続される親局と、複数の被制御装置に対応して設けられデータ信号線及び対応する被制御装置に接続される複数の子局とを備える。
【００１１】
本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを制御部から入力される制御データ信号の各データの値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の後半又は前半内における制御信号エリアが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の後半又は前半内における制御信号エリア以外の期間である監視信号エリアに重畳する。
【００１２】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し検出する。これにより、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【００１３】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを制御部から入力される制御データ信号の各データの値に応じて強制的に電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を電流信号として検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の後半又は前半内における制御信号エリアが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の後半又は前半内における制御信号エリア以外の期間である監視信号エリアに重畳する。
【００１４】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し、制御信号エリアの制御信号を電圧信号として検出し、監視信号エリアの監視信号を電流信号として検出する。これにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、更に、クロック自体を高速化することができ、信号伝送の速度を従来の２倍以上に高速化することができる。
【００１５】
さらに、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その後半を所定の電源電圧のレベルとし、その前半を制御部から入力される制御データ信号の各データの値に応じて強制的に電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を当該監視データ信号と所定の電源電圧との競合により生じる電流信号として所定の電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の前半が電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の前半に重畳する。
【００１６】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の前半を制御信号エリア及び監視信号エリアとして、監視信号に制御信号を強制的に重畳し、制御信号を電圧信号として検出し、クロックの１周期毎の後半の電源電圧のレベルの立ち上がり時に生じる過渡電流を検出することにより監視信号を検出する。これにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、更に、クロック自体を高速化することができ、信号伝送の速度を従来の２倍以上に高速化することができる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
図１、図３及び図４は本発明の基本構成図であり、図２は本発明の信号伝送説明図である。特に、図１は本発明の制御・監視信号伝送システムの構成を示し、図３はその親局の構成を示し、図４はその子局の構成を示す。
【００１８】
制御・監視信号伝送システムは、図１に示すように、制御部１０と、各々が被制御部１６及び被制御部１６を監視するセンサ部１７を含む複数の被制御装置１２とからなる。制御部１０は、例えばシーケンスコントローラ、プログラマブルコントローラ、コンピュータ等からなる。被制御部１６とセンサ部１７とを被制御装置１２という。被制御部１６は、被制御装置１２を構成する種々の部品、例えば、アクチュエータ、（ステッピング）モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。センサ部１７は、対応する被制御部１６に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ等からなり、オン、オフの状態（２値信号）を出力する。
【００１９】
制御・監視信号伝送システムは、複数の被制御装置１２に共通のデータ信号線を介して、制御部１０の出力ユニット１０２からの制御信号を被制御部１６に伝送し、かつ、センサ部１７からの監視信号（センサ信号）を制御部１０の入力ユニット１０１に伝送する。図１に示すように、制御部１０に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。一方、データ信号線の上を伝送される制御信号及び監視信号は、シリアル（直列）信号である。親局（主局）１３が、制御信号についての並列／直列変換を行い、監視信号についての直列／並列変換を行う。データ信号線は、第１及び第２のデータ信号線Ｄ＋及びＤ−からなる。第１のデータ信号線Ｄ＋は、後述するように、電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、制御信号及び監視信号の双方向の同時の伝送に用いられる。第２のデータ信号線Ｄ−は、親局１３及び複数の子局１１に共通のグランドレベルとされる。
【００２０】
このような信号伝送のために、図１に示すように、制御・監視信号伝送システムは、親局１３と、複数の子局１１とを備える。親局１３は、制御部１０及びデータ信号線に接続される。複数の子局１１は、複数の被制御装置１２に対応して設けられ、任意の位置でデータ信号線に接続され、また、対応する被制御装置１２に接続される。複数の子局１１は、各々、子局出力部１４と子局入力部１５とを備える。子局出力部１４と子局入力部１５を子局１１という。子局出力部１４及び子局入力部１５は、各々、被制御部１６及びセンサ部１７に対応する。図１に示すように、子局入力部１５及び子局出力部１４に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。子局出力部１４が制御信号についての直列／並列変換を行い、子局入力部１５が監視信号についての並列／直列変換を行う。
【００２１】
親局１３は、図３に示すように、タイミング発生手段１３２と、親局出力部１３５と、親局入力部１３９とを備える。図３には親局入力部１３９及び親局出力部１３５は１個だけ示すが、親局入力部１３９は複数個即ちｎ個（ｎ≧１）設けることができ、親局出力部１３５も同様に複数個即ちｍ個（ｍ≧１）設けることができる。なお、これに対応して、子局出力部１４はｍ個、子局入力部１５はｎ個設けるようにしてもよい。
【００２２】
親局１３は、発振器（ＯＳＣ）１３１、タイミング発生手段１３２、親局アドレス設定手段１３３を備える。タイミング発生手段１３２は、発振器１３１の出力する発振出力に基づいて、所定の周期のクロックＣＫに同期した所定のタイミング信号を発生する。即ち、タイミング発生手段１３２は発生したクロックＣＫに電源電圧ＶX を重畳する。このために、タイミング発生手段１３２は予め定められた一定のレベルの電源電圧Ｖｘを発生するための電源手段（図示せず）を備える。例えば、図２（Ａ）のアドレス０に示すように、デューティ比５０％で、クロックＣＫの１周期の前半が電源電圧と異なる所定の電圧レベル、例えば電源電圧の実質的に半分の電圧ＶX ／２のレベルとされ、後半が電源電圧ＶX のレベルとされる。従って、図２（Ａ）に示すように、縦軸方向において、電圧ＶX 〜ＶX ／２の間がクロック信号又はクロックエリア、電圧ＶX ／２〜０＋（又は０Ｖ）の間がデータ信号又はデータエリアと考えてよい（他の例においても同じである）。この電源電圧を含むクロックＣＫは、原則的には、端子１３ａに出力され、第１データ信号線Ｄ＋に供給される。一方、地気レベルの信号は、端子１３ｂから、第２データ信号線Ｄ−に出力される。
【００２３】
タイミング発生手段１３２の出力する電源電圧を含むクロックＣＫは、実際には、親局出力部１３５に入力される。親局出力部１３５は、制御データ信号発生手段１３６、ラインドライバ１３７を備える。出力データ部１３４は、制御部１０から入力される並列の制御データ信号を保持し、これを直列のデータ列に変換して出力する。制御データ信号発生手段１３６は、出力データ部１３４からの直列のデータ列の各データの値を電源電圧を含むクロックＣＫに重畳する。図示とは異なるが、出力データ部１３４は親局出力部１３５に含まれると考えてよい。制御データ信号発生手段１３６の出力は、出力回路であるラインドライバ１３７を介して、第１のデータ信号線Ｄ＋の上に出力される。
【００２４】
図２（Ａ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半内における予め定められた所定の期間である制御信号エリア（の電圧レベル）を、制御部１０から入力される並列の制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベルとする０＋とする。図２（Ａ）のアドレス０に示すように、横軸方向において、制御信号エリアは、クロックＣＫの１周期毎の前半において、更に、その期間の開始から所定の期間を監視信号エリアとした場合におけるそれ以外の期間とされる（その期間の終了から逆算した所定の期間である）。即ち、クロックＣＫの１周期の前半は、監視信号エリアとそれに続く制御信号エリアとに時分割される。制御信号エリアは、例えばクロックＣＫの１周期をｔ0 とした時に１／３ｔ0 である。なお、制御信号エリアは、１／３ｔ0 〜１／５ｔ0 であってよい。例えば、当該制御信号エリアを、強制的に、図２（Ａ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。例えば、Ｖｘ＝２４Ｖ、０＋＝４Ｖである。これにより、並列の制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２（Ａ）のようになる（後述する監視データ信号を除いたものとなる）。なお、アドレスは、クロックＣＫの１周期毎に割り当てられる。
【００２５】
一方、第１のデータ信号線Ｄ＋の上の信号は、親局入力部１３９に取り込まれる。親局入力部１３９は、監視信号検出手段１３１１、監視データ抽出手段１３１０を備える。監視信号検出手段１３１１は、第１のデータ信号線Ｄ＋の上の信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視データ抽出手段１３１０は、この検出出力を、タイミング発生手段１３２からの電源電圧を含むクロックＣＫに同期させて（波形整形して）出力する。入力データ部１３８は、検出された監視データ信号からなる直列のデータ列を、並列の監視データ信号に変換して出力する。図示とは異なるが、入力データ部１３８は親局入力部１３９に含まれると考えてよい。
【００２６】
図２（Ａ）に示すように、親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を検出する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期に、監視データ信号が重畳されており、「０」の場合には監視データ信号が重畳されていない。これにより、直列の監視信号の各データの値を抽出して、これを並列の監視信号に変換して、制御部１０に入力する。従って、例えば監視データ信号のデータの値が「０１０１」の場合、監視信号検出手段１３１１の出力は、図２（Ａ）のようになる。
【００２７】
以上のように、複数の子局１１に分配されるべき制御信号を１個の親局１３からシリアル信号（直列のパルス状電圧信号）としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられる。即ち、子局１１に送信（分配）すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全ての制御データ信号のデータの各々に、１個のアドレスが割り当てられる。子局１１は、直列のパルス状電圧信号からクロックＣＫを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた（１又は複数の）アドレスの場合に、その時点の直列のパルス状電圧信号のデータの値を、制御信号として取り込む。なお、親局１３にも、エンド信号形成のために、最終アドレスが割り当てられる。
【００２８】
アドレスのカウントのための最初及び最後を決定するために、各々、スタート信号及びエンド信号が形成される。親局１３は、タイミング発生手段１３２により、直列のパルス状電圧信号の出力に先立って、スタート信号を形成して第１のデータ信号線Ｄ＋に出力する。スタート信号は、電源電圧Ｖｘのレベルであって、制御信号と識別可能なようにクロックＣＫの１周期より長い信号とされる。また、親局アドレス設定手段１３３は、当該親局１３に割り当てられたアドレスを保持する。親局１３は、前記直列のパルス状電圧信号から抽出したクロックＣＫをカウントして予め自己に割り当てられたアドレスを抽出し、その時点でエンド信号を第１のデータ信号線Ｄ＋に出力する。エンド信号は、電圧Ｖｘ／２のレベルであって、クロックＣＫの１周期より長くスタート信号より短い信号とされる。
【００２９】
子局出力部１４は、図４に示すように、電源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４１、制御データ信号抽出手段１４２、子局アドレス設定手段１４３、アドレス抽出手段１４４、出力データ部１４５を備える。
【００３０】
電源電圧発生手段（ＣＶ）１４０は、当該子局出力部１４を構成する回路を電気的に駆動するための一定レベルの電源電圧Ｖｃｃを、直列のパルス状電圧信号から発生する。即ち、主として、直列のパルス状電圧信号の（後半又は）前半の電源電圧Ｖｘを周知の手段により平滑し安定化することにより、安定化した電源電圧Ｖｃｃを得る。例えば、Ｖｘ＝２４Ｖ、Ｖｃｃ＝５Ｖである。また、電源電圧発生手段１４０は、対応する被制御装置１２の被制御部１６を電気的に駆動するための電源電圧Ｖｃｃをも、直列パルス状電圧信号から発生する。即ち、図示しないが、電源電圧発生手段１４０が被制御部１６にその電源を供給する。
【００３１】
入力回路であるラインレシーバ１４１は、第１のデータ信号線Ｄ＋の上を伝送される信号を取り込んで制御データ信号抽出手段１４２に出力する。制御データ信号抽出手段１４２は、当該信号から制御データ信号を抽出して、アドレス抽出手段１４４及び出力データ部１４５に出力する。子局アドレス設定手段１４３は、当該子局出力部１４に割り当てられた自局アドレスを保持する。アドレス抽出手段１４４は、子局アドレス設定手段１４３に保持された自局アドレスと一致するアドレスを抽出し、出力データ部１４５に出力する。出力データ部１４５は、アドレス抽出手段１４４からアドレスが入力されると、第１のデータ信号線Ｄ＋の上を伝送される（直列）信号の中で当該時点で保持している１又は複数のデータの値を、並列の信号として対応する被制御部１６に出力する。即ち、出力データ部１４５は、制御信号についての直列／並列変換を行う。
【００３２】
図２（Ａ）に示すように、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の（後半又は）前半が電源電圧の実質的に半分の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋かを識別する。これにより、制御データ信号の各データの値を抽出する。例えば、当該クロックＣＫの前半がレベルＶｘ／２の場合には、元の制御データ信号のデータの値として「０」が、０＋の場合には、元の制御データ信号のデータの値として「１」が、各々、抽出される。従って、例えば直列のパルス状電圧信号が図２（Ａ）のような場合、制御データ信号のデータの値「００１１」が抽出される。そして、子局出力部１４は、当該各データの値の中の当該子局１１に対応するデータを対応する被制御部１６に供給する。
【００３３】
一方、子局入力部１５は、図４に示すように、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ１５１、制御データ信号抽出手段１５２、子局アドレス設定手段１５３、アドレス抽出手段１５４、入力データ部１５５、監視データ信号発生手段１５６、ラインドライバ１５７を備える。
【００３４】
電源電圧発生手段１５０乃至アドレス抽出手段１５４は、図４からも判るように、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成であり、ほぼ同一の動作をする。電源電圧発生手段１５０は、当該子局入力部１５を構成する回路を電気的に駆動し、対応する被制御装置１２のセンサ部１７を電気的に駆動する電源電圧Ｖｃｃを発生する。
【００３５】
入力データ部１５５は、対応するセンサ部１７から入力された１又は複数の（ビットの）データの値からなる監視信号を保持する。入力データ部１５５は、アドレス抽出手段１５４からアドレスが入力されると、保持している１又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段１５６に出力する。即ち、入力データ部１５５は、監視信号についての並列／直列変換を行う。監視データ信号発生手段１５６は、監視信号のデータの値に応じて、監視データ信号を出力する。監視データ信号発生手段１５６の出力する監視データ信号は、出力回路であるラインドライバ１５７により、第１のデータ信号線Ｄ＋の上に出力される。従って、監視データ信号は、その時点で、第１のデータ信号線Ｄ＋の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局１１に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号のデータの値に、同一アドレスの監視信号のデータの値が重畳される。
【００３６】
図２（Ａ）に示すように、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期に、監視データ信号が形成されて重畳され、「０」の場合には監視データ信号が形成されず重畳されていない。従って、例えば監視データ信号のデータの値が「０１０１」の場合、ラインドライバ１５７による監視データ信号の重畳の結果、第１のデータ信号線Ｄ＋の上の信号は、図２（Ａ）のようになる。
【００３７】
以下、図５乃至図１０により、この例の具体的な構成及び動作について、制御部１０からの制御信号の出力から制御部１０への監視信号の入力までを、順を追って説明する。図５は親局１３の一例の構成図である。図６は図５の親局１３における波形図である。図７は子局出力部１４の一例の構成図である。図８は図７の子局出力部１４における波形図である。図９は子局入力部１５の一例の構成図である。図１０は図９の子局入力部１５における波形図である。また、この例における双方向伝送の波形は図２（Ａ）に示すものになる。
【００３８】
最初に、親局出力部１３５について説明する。図５及び図６において、タイミング発生手段１３２が、スタート信号ＳＴ、所定の数のクロックＣＫ、エンド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば制御部１０からの所定のコマンド（図示せず）の入力に従って、出力される（ロウレベルとされる）。なお、同様に、制御部１０からの所定の他のコマンド（図示せず）の入力により、タイミング発生手段１３２が停止される。スタート信号ＳＴは、クロックＣＫとの区別のために、その出力の期間が５ｔ０とされる。ｔ０はクロックＣＫの１周期の時間である。クロックＣＫは、発振器１３１からの発振出力を分周して、所定の周期に形成する。クロックＣＫは、スタート信号ＳＴに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数（アドレスの数）だけ出力される。このために、タイミング発生手段１３２はカウント手段（図示せず）を備える。即ち、カウント手段はスタート信号ＳＴの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックＣＫの出力は停止される。エンド信号ＥＮＤは、所定の数（アドレスの数）のクロックＣＫを検出して、その後これに連続して、出力される。このために、タイミング発生手段１３２は比較手段を備える（図示せず）。即ち、比較手段は、カウント手段のカウント出力とアドレス設定手段１３３に設定されたアドレスとを比較し、両者が一致した場合に所定の期間、エンド信号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣＫとの区別のために、その出力の期間が１．５ｔ０とされる。エンド信号ＥＮＤにより、カウント手段はリセットされる。また、エンド信号ＥＮＤの終了に同期して、再度、スタート信号ＳＴが出力され、同一の動作が繰り返される。１回の伝送周期（１個のスタート信号ＳＴからその直後のエンド信号ＥＮＤまで）において伝送されるデータ数に対応した数値がアドレスの最大値であり、親局１３のアドレスである。１個のデータが、１クロックに対応する。
【００３９】
例えばアドレス（即ち、前述の制御信号のデータの数）が０〜３１番地までとすると、３２ビットのパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１が、出力ユニット１０２から出力データ部１３４に入力される。この場合、出力データ部１３４は、３２ビットのシフトレジスタからなり、スタート信号ＳＴの立ち下がりを契機として、クロックＣＫに同期して制御信号ＯＵＴ０〜ＯＵＴ３１をシフトし、この順に出力Ｄｏｓとして出力する。即ち、クロックＣＫは、制御信号ＯＵＴ０〜ＯＵＴ３１を信号線Ｄｃｋに重畳する。なお、アドレスは０〜６３、１２７、２５５、・・・であってもよい。制御信号ＯＵＴ０〜ＯＵＴ３１の入力は、例えばスタート信号ＳＴに同期して切り換えられる（更新される）。最大のアドレス（３１番地）がアドレス設定手段１３３に設定される。これにより、制御信号の３１番地のデータの処理の終了に合わせて、エンド信号ＥＮＤが信号線Ｄｃｋに出力される。なお、アドレス設定手段１３３は、図５に示すように、重み付けられたスイッチを左から５桁分だけ閉じることにより、ハイレベル信号「１１１１１０」が形成され、３１番地が設定される（他においても同様である）。
【００４０】
出力Ｄｏｓは、制御信号ＯＵＴ０〜ＯＵＴ３１のデータ値に応じて、１クロック毎に、ハイレベル（又は「１」）又はロウレベル（又は「０」）とされる。これにより、例えば、「００１１・・・」のように出力される。出力Ｄｏｓ及びその反転信号は、各々、２入力ＡＮＤゲート（又は、ゲート回路）ＡＮＤ１及びＡＮＤ２に入力される。ＡＮＤ１及びＡＮＤ２には、オンディレイタイマＴｏｎの出力Ｄｃｔも入力される。オンディレイタイマＴｏｎは、オン（ハイレベル）の期間のみを定められた遅延で出力する。即ち、その入力であるクロックＣＫの各周期において、その立ち上がりを遅延させ、立ち下がりは元のクロックＣＫに同期させる。当該遅延は例えば１／３ｔ０とされる。即ち、監視信号エリアの期間に等しくされる。従って、制御信号エリアの期間中のみ、ＡＮＤ１及びＡＮＤ２は開けられ、出力Ｄｏｓを出力する。ＡＮＤ１は、出力Ｄｏｓが「１」である場合、出力Ｄｏｈの「１」を出力する。ＡＮＤ２は、出力Ｄｏｓが「０」である場合、出力Ｄｏｌの「１」を出力する。
【００４１】
スタート信号ＳＴ、クロックＣＫ、エンド信号ＥＮＤは、タイミング発生手段１３２から制御データ信号発生手段１３６に入力される。スタート信号ＳＴ、クロックＣＫ及びエンド信号ＥＮＤの反転信号は、マルチプレクスされて、この準に信号線Ｄｃｋに出力される。
【００４２】
制御データ信号発生手段１３６の出力ＤｃｋとＡＮＤ１及びＡＮＤ２の出力Ｄｏｈ及びＤｏｌとが、ラインドライバ１３７に入力される。これらの入力に基づいて、ラインドライバ１３７は、クロックＣＫに電源電圧Ｖｘを重畳すると共に、信号（出力Ｄｏｈ及びＤｏｌ）のレベル変換を行う。即ち、出力Ｄｏｈの「１（Ｖｃｃ＝５Ｖ）」を擬似的なグランドレベル０＋に変換し、出力Ｄｏｌの「１（Ｖｃｃ＝５Ｖ）」を電圧Ｖｘ／２に変換する。Ｖｘ＝２４Ｖ、０＋＝４Ｖである。ラインドライバ１３７は、比較器ＣＯＭ１〜ＣＯＭ３及びトランジスタＴｒ１〜Ｔｒ４等からなる。
【００４３】
クロックＣＫの前半の監視信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｈ及びＤｏｌの「０」とにより、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオフする。従って、ツェナーダイオードＺＤ１を介して、その降伏電圧レベルがデータ信号線Ｄ＋に接続される。ツェナーダイオードＺＤ１の降伏電圧は１２Ｖとされる。即ち、後述する電圧Ｖｘ／２又は擬似的なグランドレベル０＋からなる監視信号のデータ信号線Ｄ＋上への送出を許容する。クロックＣＫの前半の制御信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｌの「１」とにより（出力Ｄｏｈは「０」である）、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオン、トランジスタＴｒ４がオフする。従って、１２Ｖの電圧Ｖｘ／２がトランジスタＴｒ３からデータ信号線Ｄ＋に出力される。また、制御信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｈの「１」とにより（出力Ｄｏｌは「０」である）、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオンする。従って、４Ｖの擬似的なグランドレベル０＋がトランジスタＴｒ４からデータ信号線Ｄ＋に出力される。このために、ツェナーダイオードＺＤ２の降伏電圧は３Ｖとされる。クロックＣＫの後半の期間において、出力Ｄｃｋの「１」と出力Ｄｏｈ及びＤｏｌの「０」とにより、トランジスタＴｒ１がオン、トランジスタＴｒ２がオフ、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオフする。従って、２４Ｖの電源電圧ＶｘがトランジスタＴｒ１から第１のデータ信号線Ｄ＋に出力される。
【００４４】
従って、第１のデータ信号線Ｄ＋上に、スタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤはＶｘ／２のレベルの信号として出力される。スタート信号ＳＴの出力前においては、第１のデータ信号線Ｄ＋の電位がＶｘ／２とされる。電源電位Ｖｘ及びＶｘ／２が電位Ｖｃｃより十分に大きいので、子局１１は十分に動作可能である。
【００４５】
次に、子局出力部１４について説明する。図７及び図８において、第１データ信号線Ｄ＋上の信号は、電源電圧発生手段（ＣＶ１及びＣＶ２；コンバータ）１４０及びラインレシーバ１４１に入力される。電源電圧発生手段１４０は、第１データ信号線Ｄ＋の電位をダイオードとコンデンサ（いずれも図示せず）とにより平滑し、ＣＶ１において安定化し電源Ｖｃｃ（５Ｖ）を生成し、ＣＶ２において安定化し１２Ｖの電圧を生成する。ラインレシーバ１４１は、フォトカプラＰＣ１からなる第１レシーバ（スライス回路）と、フォトカプラＰＣ２からなる第２レシーバ（スライス回路）とからなる。
【００４６】
従って、クロックＣＫが重畳された制御信号ＯＵＴ０〜ＯＵＴ３１（直列のパルス状電圧信号）を考えると、フォトカプラＰＣ１は、第１データ信号線Ｄ＋上の信号が２４Ｖの場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号ｄ０である。即ち、抽出されたクロックＣＫである。フォトカプラＰＣ２は、第１データ信号線Ｄ＋上の信号が４Ｖの場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号ｄ１である。即ち、復調された制御信号のデータの値である。なお、ＣＶ１から電源Ｖｃｃが供給されているので、信号ｄ０及びｄ１のハイレベル信号の値は５Ｖである。
【００４７】
これに先だって、スタート信号ＳＴが同様に信号ｄ０のハイレベルとして検出されて、オンディレイタイマＴｏｎに入力される。当該遅延は３ｔ０とされる。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延させ、立ち下がりは元の信号ＳＴに同期させる。従って、エンド信号ＥＮＤやクロックＣＫについては、ハイレベルの時間が短いので、出力ｓｔは現われない。出力ｓｔは、微分回路∂に入力され、出力Ｓｔの立ち上がりで微分信号がプリセット加算カウンタ１４３２及びシフトレジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒとして用いられる。これらには、信号ｄ０（従って、抽出されたクロックＣＫ）も入力される。
【００４８】
スタート信号ＳＴの検出はシュミット回路（図示せず）により行う。即ち、スタート信号ＳＴ（クロック周期の５倍の長さの信号）の反転信号が入力されると、比較器（２．５Ｖと入力電圧を比較、図示せず）から検出出力が発生し、その出力を用いて抵抗ＲとコンデンサＣの時定数回路において時間を識別し、所定時間以上継続するとシュミット回路から出力が発生して、カウンタをクリアし、比較器で検出するそれ以降のクロックＣＫがカウンタにおいてカウントされる。エンド信号ＥＮＤ（クロック周期の１．５倍の長さの信号）の検出も、ほぼ同様に、異なるシュミット回路（図示せず）により行う。
【００４９】
一方、子局アドレス設定手段１４３の設定部１４３１には、当該子局出力部１４に割り当てられたアドレス、例えば０〜３番地（図７は０番地を示す）が設定される。子局アドレス設定手段１４３のプリセット加算カウンタ１４３２は、出力ｓｔの立ち上がり微分信号によりリセットされた後、抽出されたクロックＣＫをその立ち上がりでカウントし、カウント値が設定部１４３１のアドレスと一致している間、出力ｄｃを出力する。即ち、１個前のアドレスの周期におけるクロックＣＫの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックＣＫの立ち上がりに同期してロウレベルとされる。また、０番地については、出力ｓｔの立ち上がりに同期してハイレベルとされるので、図８のようになる。なお、アドレスが４番地の場合について、参考のために斜線を付して図示した。タイミングが１クロックづつずれているのが判る。出力ｄｃはシフトレジスタ１４４に入力される。
【００５０】
シフトレジスタ１４４は、出力ｄｃがハイレベルの期間中において、抽出されたクロックＣＫの立ち上がりに同期して、「１（又はハイレベル）」をシフトする。即ち、「１」が、シフトレジスタ１４４の単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリップフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力される。
【００５１】
出力データ部１４５であるフリップフロップ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調された制御信号のデータの値）が入力される。従って、例えばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。この場合、ハイレベルを出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同様にして、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。これにより、アドレス０〜３番地の制御信号のデータの値「００１１」が、信号ｏｕｔ０〜ｏｕｔ３として復調される。
【００５２】
次に、子局入力部１５について説明する。図９及び図１０において、図４から及び図７との比較から判るように、電源電圧発生手段１５０乃至アドレス抽出手段１５４は、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成である。ただし、ラインレシーバ１５１の構成のみが異なる。即ち、子局入力部１５においては、第１データ信号線Ｄ＋上の信号からクロックＣＫのみを抽出すればよく、制御信号を抽出する必要はないので、ラインレシーバ１５１は、フォトカプラＰＣ２等が省略され、フォトカプラＰＣ１等に相当する回路のみからなる。なお、割り当てられるアドレスは、子局出力部１４と同一（即ち、この場合、０〜３番地）でなければならない。また、抽出される制御信号のデータの数（４個）と同一の数の監視信号のデータが入力される。
【００５３】
入力データ部１５５は、割り当てられたアドレス０〜３番地と同一個数の４個（複数）の２入力ＡＮＤゲートと、これらの出力を受けるＯＲゲートとからなる。４個のＡＮＤゲートの各々に、図９に示すように、アドレス抽出手段１５４であるシフトレジスタ１５４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄｒ４は、前述のように、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。従って、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの各々が開いて、監視信号ｉｎ０〜ｉｎ３が、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。監視信号ｉｎ０〜ｉｎ３は図７の制御信号ｏｕｔ０〜ｏｕｔ３に対応する。
【００５４】
ＯＲゲートの出力は、２入力ＮＡＮＤゲート１５６２に入力される。ＮＡＮＤゲート１５６２には、インバータＩＮＶ２の出力、即ち、信号ｄ０の反転信号が入力される。ＮＡＮＤゲート１５６２は監視データ信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に図１０に示すような値「０１０１」を採る。従って、監視信号ｉｎ０〜ｉｎ３が出力されている期間中に、信号ｄ０の立ち下がりに同期してＮＡＮＤゲート１５６２が開いて、値「０１０１」を採る監視信号ｉｎ０〜ｉｎ３が、出力ｄｉｐとして出力される。
【００５５】
出力ｄｉｐは、ラインドライバ１５７を介して、レベル変換された後に第１のデータ信号線Ｄ＋に出力される。即ち、出力ｄｉｐは、フォトカプラＰＣ３により上記のクロック抽出部と電気的に分離された後、電源電圧発生手段ＣＶ２等と共にレベル変換回路を構成するトランジスタＴｒ１に入力され、更に出力トランジスタＴｒ２に入力される。これにより、第１のデータ信号線Ｄ＋に、信号ｄｉｐに比例した信号が出力される。この監視信号のハイレベルは１２Ｖとされ、ロウレベルは（ツェナーダイオードＺＤ２の降伏電圧が３Ｖであること等から）４Ｖとされる。
【００５６】
以上から判るように、監視信号は、子局入力部１５から、（抽出された）クロックｄ０の１周期の前半の全域、即ち、監視信号エリア及びこれに続く制御信号エリアの双方において、第１のデータ信号線Ｄ＋上に出力される（重畳される）。しかし、制御信号エリアにおいては、監視信号は、親局出力部１３５から第１のデータ信号線Ｄ＋上に出力される制御信号が優先される。即ち、第１のデータ信号線Ｄ＋上の信号の電圧値は、制御信号エリアにおいては、元のクロックの電圧値及び監視信号の電圧値にかかわりなく、強制的に制御信号の電圧値とされる。このために、親局出力部１３５のラインドライバ１３７は、監視信号を打ち消して第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。
【００５７】
また、トランジスタＴｒ２は、それを流れる電流が制限される。このために、トランジスタＴｒ２のエミッタ側に、図９に示すように、抵抗Ｒが直列に接続される。これにより、トランジスタＴｒ２を流れる電流は、例えば１００ｍＡ（ミリアンペア）以下に制限される。従って、前述の親局出力部１３５のトランジスタＴｒ３のＯＮにより、第１のデータ信号線Ｄ＋の電位を容易に１２Ｖ近傍にプルアップすることができる。
【００５８】
次に、親局入力部１３９について説明する。再び、図５及び図６において、第１のデータ信号線Ｄ＋上に出力された監視信号が、監視信号検出手段１３１１である比較器ＣＯＭ４に入力され、１２Ｖと４Ｖとの中間レベルである８Ｖと比較され反転されて、信号Ｄｉとして出力される。即ち、１２Ｖの場合にロウレベルとなり、４Ｖの場合にハイレベルとなる。信号Ｄｉの波形は、監視データ信号と制御データ信号を含んだ波形となる。信号Ｄｉにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。
【００５９】
信号Ｄｉは、監視データ抽出手段１３１０のＤ型フリップフロップＦＦに入力される。フリップフロップＦＦには、そのクロックとして、遅延が１／３ｔ０のオンディレイタイマＴｏｎの出力が入力される。従って、フリップフロップＦＦの出力する信号Ｄｉｓは、元のクロックＣＫから１／３ｔ０だけ遅れたタイミングで、信号Ｄｉに従う監視信号エリアの監視データ信号のみの値を、クロックＣＫの１周期と等しい期間出力する信号となる。信号Ｄｉｓは入力データ部１３８に入力される。
【００６０】
入力データ部１３８は、３２ビットのレジスタからなり、入力される信号Ｄｉｓを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。このために、クロックＣＫの反転信号がインバータＩＮＶ２から入力データ部１３８に入力される。これにより、元のクロックＣＫの１周期の後半において、信号Ｄｉｓが入力データ部１３８のレジスタに取り込まれる。従って、最終的には、アドレス０〜３１番地までの３２ビットのパラレルデータである監視信号ＩＮ０〜ＩＮ３１が、直列／並列変換され、入力データ部１３８から入力ユニット１０１に入力される。これにより、監視信号が、例えば「０１０１・・・」のように入力される。
【００６１】
（第２の実施の形態）
第１の実施の形態においては、クロックＣＫの１周期の前半は監視信号エリアとそれに続く制御信号エリアとに時分割されるが、第２の実施の形態においては、これとは逆に、クロックＣＫの１周期の前半（又は後半）を、制御信号エリアとそれに続く監視信号エリアとに時分割する。
【００６２】
即ち、制御信号エリアの位置を、図２（Ｂ）のアドレス０に示すように変更してもよい。制御信号エリアは、クロックの１周期毎の前半において、その期間の開始から所定の期間とされる。制御信号エリア以外は監視信号エリアとされ、この例での制御信号エリアは１／５ｔ0 である（従って、オンディレイタイマＴｏｎの遅延が１／５ｔ0 とされる）。例えば、当該制御信号エリアを、強制的に、図２（Ｂ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２（Ｂ）のようになる（監視データ信号を除いたものとなる）。なお、アドレスの表示は図２（Ｂ）においては省略するが、図２（Ａ）と同様である。
【００６３】
第２の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３及び子局出力部１４の構成のみが一部異なる。図１１は親局１３の他の一例の構成図であり、図１２は子局出力部１４の他の一例の構成図である。
【００６４】
図１１の親局１３において、基本的には図５の親局１３の構成と同一であるが、制御信号エリアがクロックＣＫの１周期毎の前半において最初の１／５ｔ0 であるので、やや異なる構成を有する。即ち、クロックＣＫとオンディレイタイマＴｏｎの出力の反転信号とがＡＮＤゲートに入力され、この出力が信号Ｄｃｔとされる。従って、前述の最初の１／５ｔ0 の制御信号エリアにおいてゲートＡＮＤ１及びＡＮＤ２が開くので、制御信号が制御信号エリアにおいてのみ、第１のデータ信号線Ｄ＋上に出力される。また、フリップフロップＦＦが省略され、比較器ＣＯＭ４の出力する信号Ｄｉが、入力データ部１３８に入力される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半において、信号Ｄｉを取り込む。即ち、クロックＣＫの１周期の後半の時点では、制御信号の出力はなく、監視信号のみが重畳されているので、信号Ｄｉを取り込めばよい。
【００６５】
図１２の子局出力部１４において、基本的には図７の子局出力部１４の構成と同一であるが、制御信号エリアがクロックＣＫの１周期毎の前半において最初の１／５ｔ0 であるので、やや異なる構成を有する。即ち、信号ｄ０は、プリセット加算カウンタ１４３２に入力されるのみで、シフトレジスタ１４４には入力されない。これに代えて、シフトレジスタ１４４には、信号ｄ０の反転信号（反転前の信号）が、遅延時間が１／１０ｔ0 であるオンディレイタイマＴｏｎ２を介して入力される。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりから１／１０ｔ0 だけ遅延して、順に（次周期の対応時期まで）ハイレベルとされる。これにより、復調された制御信号である信号ｄ１が、１／５ｔ0 の制御信号エリアの中央で、即ち、信号が確立された（安定した）時点で、フリップフロップ回路ＦＦ１〜ＦＦ４に取り込まれ保持され、出力される。
【００６６】
なお、図示はしないが、クロックの１周期毎に、その前半を所定の電源電圧Ｖｘのレベルとし、その後半を制御信号エリア及び監視信号エリアに時分割してもよい。更に、この場合、制御信号エリア及び監視信号エリアのいずれを先に割り当ててもよい。
【００６７】
（第３の実施の形態）
第１及び第２の実施の形態においては、クロックＣＫの１周期の前半を監視信号エリア及び制御信号エリアとに時分割して制御信号及び監視信号を各々における電圧として検出するが、第３の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電流信号として検出する。
【００６８】
即ち、図１３（Ａ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半内における予め定められた所定の期間である制御信号エリアを制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベル０＋とする。図１３（Ａ）と図２（Ａ）との対比から判るように、第１のデータ信号線Ｄ＋の上の「電圧」に着目すれば、両者は同一のものとなる。クロックの１周期毎の前半は、監視信号エリアとこれに続く制御信号エリアとに時分割される。制御信号エリアは、例えばクロックの１周期をｔ0 とした時に１／３ｔ0 である。例えば、当該制御信号エリアを、強制的に、図１３（Ａ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。このために、親局出力部１３５のラインドライバ１３７は、監視信号の電圧値に関係なく、第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。
【００６９】
第３の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３の構成のみが一部異なる。図１４は親局１３の他の一例の構成図である。図１５は図１４の親局１３における波形図である。図１６は図１４の親局１３における監視信号の検出の説明図である。
【００７０】
図１４の親局１３において、基本的には図５の親局１３の構成と同一であるが、監視信号を電流検出するので、その親局入力部１３９の監視信号検出手段１３１１が異なる構成を有する。従って、図１５においても、基本的には図６の信号波形と同一（上から第１のデータ信号線Ｄ＋の波形までは同一）であるが、クロックＣＫの反転信号以下が異なる。検出結果である入力ＩＮ０〜ＩＮ３１（監視信号）は、図６と同一となる。
【００７１】
親局入力部１３９は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、電流信号として検出する。即ち、親局入力部１３９は、監視信号検出手段１３１１として、第１のデータ信号線Ｄ＋の上の電流変化を検出して出力する電流検出回路を備える。
【００７２】
即ち、親局出力部１３５のラインドライバ１３７を構成するトランジスタＴｒ３のエミッタ側にフォトカプラＰＣ１を挿入し、同様のトランジスタＴｒ４のエミッタ側にフォトカプラＰＣ２を挿入する。トランジスタＴｒ３のベースに出力Ｄｏｌの反転信号が入力されるので、フォトカプラＰＣ１により、制御信号が「０」の場合の監視信号の「０」又は「１」を検出する。トランジスタＴｒ４のベースに出力Ｄｏｈが入力されるので、フォトカプラＰＣ２により、制御信号が「１」の場合の監視信号の「０」又は「１」を検出する。フォトカプラＰＣ１及びＰＣ２は監視信号検出手段１３１１の一部を構成する。フォトカプラＰＣ１の出力の反転信号Ｄｉｗ０は、出力Ｄｏｌと共に、２入力ＡＮＤゲートＡＮＤ３に入力される。フォトカプラＰＣ２の出力Ｄｉｗ１は、出力Ｄｏｈと共に、２入力ＡＮＤゲートＡＮＤ４に入力される。従って、出力Ｄｏｌ又はＤｏｈ（即ち、制御信号）の出力期間中のフォトカプラＰＣ１又はＰＣ２の出力が検出される。ＡＮＤ３及びＡＮＤ４の出力は２入力ＯＲゲートに入力され、このＯＲゲートの出力は信号Ｄｉｓとして出力される。インバータ、ＡＮＤ３、ＡＮＤ４、ＯＲゲートは、監視データ抽出手段１３１０を構成する。
【００７３】
信号Ｄｉｓは入力データ部１３８に入力される。第２の実施態様と同様に、フリップフロップＦＦは省略される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半の立ち上がり（即ち、制御信号エリアの終了時点）において、信号Ｄｉｓを取り込む。即ち、当該立ち上がりの時点の直前の信号として、信号Ｄｉｓを取り込めばよい。
【００７４】
監視信号エリアと制御信号エリアとの切換え時において、制御信号を強制的に出力することにより、図１６（Ａ）に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、４通りの状態が存在する。親局１３において、送出した制御信号は知ることができるので、第１のデータ信号線Ｄ＋上の電流の相違を検出することにより、監視信号の状態を知ることができる。図１６（Ａ）に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、トランジスタＴｒ３及びＴｒ４のＯＮ又はＯＦＦが定まり、また、フォトカプラＰＣ１及びＰＣ２のＯＮ又はＯＦＦが定まる。この組み合わせから、図１６（Ｂ）に示すように、制御信号「０」を強制的に送出した場合における監視信号の「０」又は「１」、及び、制御信号「１」を強制的に送出した場合における監視信号の「０」又は「１」が求まる。
【００７５】
トランジスタＴｒ３がＯＮでフォトカプラＰＣ１がＯＦＦの場合、制御信号「０」が強制的に送出され、その送出以前の監視信号が「０」であったことが求まる。即ち、制御信号「０」が強制的に送出されてトランジスタＴｒ３がＯＮとされても、フォトカプラＰＣ１がＯＦＦであるから、エミッタ電流に変化がないことになる。これは、制御信号「０」の出力以前に、「０」と同一のレベルの信号が供給されていたことを示す。即ち、電流の変化（衝突）がないことにより、監視信号「０」が検出される。逆に、トランジスタＴｒ３がＯＮでフォトカプラＰＣ１もＯＮの場合、制御信号「０」が強制的に送出される以前の監視信号「１」が求まる。即ち、制御信号「０」によりトランジスタＴｒ３がＯＮとされた時、フォトカプラＰＣ１がＯＮしたのであるから、エミッタ電流が流れた（変化した）ことになる。これは、制御信号「０」の出力以前に、「０」と異なるレベルの信号が供給されていたことを示す。即ち、電流の変化が生じたことにより、監視信号「１」が検出される。
【００７６】
トランジスタＴｒ３がＯＮの場合、第１のデータ信号線Ｄ＋上の信号（監視信号）が、トランジスタＴｒ２に流れないようにする必要がある。このために、トランジスタＴｒ２のエミッタ側に所定の値の抵抗及びツェナーダイオードＺＤ１が挿入され、また、トランジスタＴｒ３に直列に所定の値の抵抗及びダイオードＤ１が挿入される。ツェナーダイオードＺＤ１の降伏電圧は１２Ｖとされる。これにより、第１のデータ信号線Ｄ＋上の電位がトランジスタＴｒ２のエミッタの電位（１２Ｖ）よりも低くなるようにされる。
【００７７】
トランジスタＴｒ４がＯＮでフォトカプラＰＣ２がＯＦＦの場合、制御信号「１」が強制的に送出され、監視信号「１」が求まる。即ち、制御信号「１」によりトランジスタＴｒ４がＯＮとされても、フォトカプラＰＣ１がＯＦＦであるから、エミッタ電流に変化がないことになる。これは、制御信号「１」の出力以前に、「１」と同一のレベルの信号が供給されていたことを示す。即ち、監視信号「１」が検出される。逆に、トランジスタＴｒ４がＯＮでフォトカプラＰＣ２もＯＮの場合、制御信号「１」が強制的に送出され、監視信号「０」が求まる。即ち、制御信号「１」によりトランジスタＴｒ４がＯＮとされた時、フォトカプラＰＣ２がＯＮしたのであるから、エミッタ電流が流れた（変化した）ことになる。これは、制御信号「１」の出力以前に、「１」と異なるレベルの信号が供給されていたことを示す。即ち、監視信号「０」が検出される。
【００７８】
トランジスタＴｒ４がＯＮの場合、第１のデータ信号線Ｄ＋上の信号（監視信号の「１」）に対して、子局入力部１５（図９）のＯＮとされた時のトランジスタＴｒ２の残電圧（４Ｖ）から電流が流れないようにする必要がある。このために、トランジスタＴｒ４のコレクタ側に直列にダイオードＤ２及びＤ３が挿入される。また、トランジスタＴｒ４は、図９の子局入力部１５のラインドライバ１５７を構成するトランジスタＴｒ２と同様に、それを流れる電流が制限される。このために、トランジスタＴｒ４のエミッタ側に、図１４に示すように、抵抗及びベース側にツェナーダイオード（フォトカプラＰＣ２を除く）が接続される。これにより、トランジスタＴｒ４を流れる電流は、例えば１００ｍＡ以下に制限される。従って、トランジスタＴｒ３のＯＮにより、第１のデータ信号線Ｄ＋の電位を容易に１２Ｖ近傍にプルアップすることができる。
【００７９】
（第４の実施の形態）
第３の実施の形態においては、オンディレイタイマＴｏｎの遅延時間を１／３ｔ0 に設定していたが（第１の実施の形態と同一である）、第４の実施の形態においては、当該遅延時間を「０」に設定する。換言すれば、第３の実施の形態では、クロックＣＫの半周期において、監視信号エリアが１／３ｔ0 の期間であり、制御信号エリアがこれに続く１／６ｔ0 の期間であったが、第４の実施の形態では、クロックＣＫの半周期において、監視信号エリアと制御信号エリアとが重複（一致）させられる。具体的には、図１４の親局１３において、オンディレイタイマＴｏｎが省略され、クロックＣＫが直接（信号Ｄｃｔとして）ＡＮＤ１及びＡＮＤ２に入力される。他の構成は第３の実施の形態と同一である。
【００８０】
この結果、図１３（Ｂ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半（即ち、制御信号エリア）を制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベル０＋とする。例えば、当該制御信号エリアを、強制的に、図１３（Ｂ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。このために、親局出力部１３５のラインドライバ１３７は、監視信号の電圧値に関係なく、第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。一方、この例では、クロックの１周期毎の前半は、監視信号エリアでもある。従って、当該クロックの１周期毎の前半の開始時点（即ち、遅延時間「０」の時点）において、図１３（Ａ）におけると同様の電圧信号を第１のデータ信号線Ｄ＋上に重畳することにより、監視信号である電流信号が送出される。
【００８１】
（第５の実施の形態）
第３及び第４の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電流信号として検出したが、第５の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電源電圧との競合により生じる競合（又は過渡）電流として検出する。特に、第５の実施の形態においては、第４の実施の形態と同様に、クロックの前半において制御信号エリア及び監視信号エリアを重複（一致）させ、クロックの後半において電源電圧を重畳させる。従って、オンディレイタイマＴｏｎが省略され、電圧波形は図１３（Ｂ）と同一となる。そして、電源電圧信号の立ち上がりに同期して、監視信号としての電流信号を検出する。
【００８２】
第５の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３の構成のみが一部異なる。図１７は親局１３の他の一例の構成図である。図１８は図１７の親局１３における波形図である。図１９は図１７の親局１３における監視信号の検出の説明図である。
【００８３】
図１７の親局１３において、基本的には図５の親局１３の構成と同一であるが、監視信号を電流検出するので、その親局入力部１３９の監視信号検出手段１３１１及び監視データ抽出手段１３１０が異なる構成を有する。従って、図１８においても、基本的には図６の信号波形と同一であるが、オンディレイタイマＴｏｎによる遅延時間がない点、及び、電流信号Ｉｉｓが検出される点等が異なる。検出結果である入力ＩＮ０〜ＩＮ３１（監視信号）は、図６と同一となる。
【００８４】
即ち、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、その後半を所定の電源電圧Ｖｘのレベルとし、その前半を、制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋とする。親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線Ｄ＋を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧Ｖｘとの競合により生じる電流信号として、所定の電源電圧Ｖｘのレベルの立ち上がり時に検出する。即ち、親局入力部１３９は、監視信号検出手段１３１１として、第１のデータ信号線Ｄ＋の上の電流変化を検出して出力する電流検出回路を備える。
【００８５】
即ち、親局出力部１３５のラインドライバ１３７を構成するトランジスタＴｒ１のエミッタ側に、図１７に示すように、フォトカプラＰＣ１を挿入する。なお、ラインドライバ１３７を構成するトランジスタＴｒ２のエミッタは、ツェナーダイオードを介することなく、所定の電位Ｖｘ／２（１２Ｖ）に接続される。フォトカプラＰＣ１が、監視信号検出手段１３１１であり、図１７に示す電流Ｉｉｓを検出する。即ち、電源電圧Ｖｘの立ち上がり時におけるトランジスタＴｒ１のエミッタ側に流れる電流を検出する。このエミッタ電流Ｉｉｓの値は、電源電圧Ｖｘの立ち上がり時において、これと監視信号との競合電流の有無に依存し、所定の閾値を設定することにより、監視信号の「０」又は「１」とされる。
【００８６】
なお、図示しないが、トランジスタＴｒ３のエミッタ側にフォトカプラＰＣ１を挿入してもよい。トランジスタＴｒ３は電源電圧Ｖｘを重畳したクロックＣＫと同期している（トランジスタＴｒ１及びＴｒ３は電源電圧Ｖｘの供給時は共にＯＮである）ので、この場合でも、電源電圧Ｖｘの立ち上がり時におけるトランジスタＴｒ３における電流の検出は可能である。
【００８７】
フォトカプラＰＣ１を流れる電流信号Ｉｉｓは、これに接続されるフォトカプラＰＣ１のコレクタ抵抗における電圧降下により電圧信号に変換され、インバータＩＮＶ３を介して、オフディレイタイマＴｏｆｆに入力される。オフディレイタイマＴｏｆｆは、オフ（ロウレベル）の期間のみを定められた遅延で出力する。即ち、立ち上がりは元の入力信号に同期させ、その入力信号の立ち下がりを遅延させる。当該遅延は例えば２ｔｄとされる。ここで、ｔｄは、クロックＣＫの反転信号の遅延に用いられるオンディレイタイマＴｏｎによる遅延時間であり、後述のＤｉｓ信号の「１」が安定するまでの最小時間に設定される。オフディレイタイマＴｏｆｆの出力は信号Ｄｉｓとして出力される。オフディレイタイマＴｏｆｆ及びオンディレイタイマＴｏｎが監視データ抽出手段１３１０を構成する。信号Ｄｉｓは入力データ部１３８に入力される。第２の実施態様と同様に、フリップフロップＦＦは省略される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半の立ち上がり（即ち、信号エリアの終了時点）において、信号Ｄｉｓを取り込む。
【００８８】
制御信号を強制的に出力することにより、図１９に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、４通りの状態が存在する。親局１３において、送出した制御信号は知ることができるので、第１のデータ信号線Ｄ＋上の電流の相違を検出することにより、監視信号の状態を知ることができる。図１９に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、電流信号Ｉｉｓの大小が定まる。この組み合わせから、制御信号「０」を強制的に送出した場合における監視信号の「０」又は「１」、及び、制御信号「１」を強制的に送出した場合における監視信号の「０」又は「１」が求まる。
【００８９】
図１９に示すように、トランジスタＴｒ１のエミッタ電流Ｉｉｓは、監視信号が「１」の場合、これと電源電圧Ｖｘとの間で競合電流が流れるので、約１００ｍＡの電流となる。即ち、前述のように、図９に示す子局入力部１５のトランジスタＴｒ２を流れる電流がこの値に制限されているので、電流Ｉｉｓもこの値となる。これに対して、監視信号が「０」の場合、これと電源電圧Ｖｘとの間で競合電流が流れないので、電流Ｉｉｓは、子局出力部１４、子局入力部１５のラインレシーバ、電源電圧発生手段に流れる電流ｉｐに等しい電流となる。即ち、第１のデータ信号線Ｄ＋上の電位が強制的に電源電圧Ｖｘ（＝２４Ｖ）とされると、子局入力部１５のトランジスタＴｒ２は、データ信号が無くなるので、ＯＮからＯＦＦに変化する。従って、監視信号が「１」の場合において、強制的に電源電圧Ｖｘが供給されると、パルス電流Ｉｉｓが流れる。なお、第５の実施の形態の場合は、子局１１側の回路が少消費電流で、電流ｉｐは小さいものとする。
【００９０】
ここで、電流Ｉｉｓの値の検出のための閾値が定められる。閾値は、子局入力部１５のトランジスタＴｒ２の制限電流（約１００ｍＡ）と電流ｉｐとの中間の値とされる。これにより、電流Ｉｉｓの値が当該閾値より大きい場合には監視信号「１」が検出され、逆の場合には監視信号「０」が検出される。なお、実際は、この閾値はフォトカプラＰＣ１に接続された抵抗Ｒ１の値を適切なものとすることにより実現される。
【００９１】
即ち、図１８に示すように、電源電圧Ｖｘの立ち上がり時において、監視信号が「１」であると、フォトカプラＰＣ１のトランジスタがＯＮし、これに接続されたコレクタ抵抗の電圧降下でロウレベルがインバータＩＮＶ３に入力される。従って、ハイレベルのパルス信号が、オフディレイタイマＴｏｆｆで２ｔｄだけ遅延された上で、信号Ｄｉｓとして入力データ部１３８に入力される。また、クロックＣＫの反転信号をオンディレイタイマＴｏｎによりｔｄだけ遅延させた信号ＣＫ￣（クロックの反転信号、以下同じ）・ｔｄが、入力データ部１３８に入力される。入力データ部１３８は、信号ＣＫ￣・ｔｄの立ち上がりに同期して、ハイレベルの信号Ｄｉｓを取り込む。従って、２ｔｄだけ遅延された信号Ｄｉｓの略中央で、その信号レベルの安定を待って、監視信号「１」を確実に検出することができる。
【００９２】
一方、電源電圧Ｖｘの立ち上がり時において、監視信号が「０」であると、フォトカプラＰＣ１のトランジスタがＯＦＦし、ハイレベルがインバータＩＮＶ３に入力される。従って、入力データ部１３８は、信号ＣＫ￣・ｔｄの立ち上がりに同期して、ロウレベルの信号Ｄｉｓを取り込む。即ち、監視信号「０」を検出する。
【００９３】
なお、親局１３がクロックＣＫの１周期の後半を電源電圧Ｖｘとし前半をレベルＶｘ／２又は０＋とするので、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の前半が電圧レベルＶｘ／２又は擬似的なグランドレベル０＋かを識別する。子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて電源電圧と異なる所定の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋からなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の前半に重畳する。
【００９４】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【００９５】
例えば、図２０に示すように、第１データ信号線Ｄ＋及び第２データ信号線Ｄ−の一方又は双方の端部に、終端ユニット１８及び／又は１９を設けることが好ましい。終端ユニット１８及び１９の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９６】
また、例えば、図２０に示すように、親局１３にエラーチェック回路を設けてもよい。エラーチェック回路は、第１データ信号線Ｄ＋を監視して、線路の状態（短絡など）をチェックする。エラーチェック回路の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９７】
また、例えば、図２０に示すように、親局１３から出力される第１データ信号線Ｄ＋に重畳されている２４Ｖでは子局１１の電源容量が不足する場合、親局１３から外部電源を子局１１、被制御装置１２に供給するための電力線Ｐを設けてもよい。電力線Ｐの構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９８】
更に、図示はしないが、例えば特願平１−１４０８２６号に示すように、親局１３の親局出力部１３５及び親局入力部１３９を複数個設け、特定の子局と対応させてもよい。この場合、親局出力部１３５と子局出力部１４とは、それぞれｍ個（ｍ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。他方、親局入力部１３９と子局入力部１５は、それぞれｎ個（ｎ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。各々の対応付けられた部分は、タイミング信号の制御下で逐次作動されて、関連する被制御部１６に対する制御データ及びセンサ部１７からの監視信号の伝送を行う。更に、このような構成を１群とし、複数の群を設けてもよい。各群における局の数は異なっていてもよい。
【００９９】
更に、図示はしないが、親局１３及び子局１１における動作を、各々に設けたＣＰＵ（中央演算処理装置）において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【０１００】
【発明の効果】
本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し検出することにより、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができるので、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、結果として、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【０１０１】
また、本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、又は、双方のエリアを重複させ、クロックに制御信号及び監視信号を重畳し、制御信号エリアの制御信号を電圧信号として検出し、監視信号を電流信号として検出することにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、クロック自体を高速化することができ、結果として、信号伝送の速度を従来の２倍以上に高速化することができる。
【０１０２】
さらに、本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の前半を制御信号エリア及び監視信号エリアとして、監視信号に制御信号を強制的に重畳し、制御信号を電圧信号として検出し、クロックの１周期毎の後半の電源電圧のレベルの立ち上がり時に生じる競合電流を監視信号として検出することにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、クロック自体を高速化することができ、結果として、信号伝送の速度を従来の２倍以上に高速化することができる。
【図面の簡単な説明】
【図１】本発明の基本構成図である。
【図２】本発明の信号伝送説明図である。
【図３】本発明の基本構成図である。
【図４】本発明の基本構成図である。
【図５】親局の一例の構成図である。
【図６】図５の親局における波形図である。
【図７】子局出力部の一例の構成図である。
【図８】図７の子局出力部における波形図である。
【図９】子局入力部の一例の構成図である。
【図１０】図９の子局入力部における波形図である。
【図１１】親局の他の一例の構成図である。
【図１２】図１１の親局における波形図である。
【図１３】本発明の他の信号伝送説明図である。
【図１４】親局の更に他の一例の構成図である。
【図１５】図１４の親局における波形図である。
【図１６】図１４の親局における監視信号の検出の説明図である。
【図１７】親局の更に他の一例の構成図である。
【図１８】図１７の親局における波形図である。
【図１９】図１７の親局における監視信号の検出の説明図である。
【図２０】本発明の他の基本構成図である。
【符号の説明】
１０：制御部
１１：子局
１２：被制御装置
１３：親局
１４：子局出力部
１５：子局入力部
１６：被制御部
１７：センサ部
Ｄ＋：第１データ信号線
Ｄ−：第２データ信号線
【発明の属する技術分野】
本発明は、制御・監視信号伝送システムに関し、特に、制御部からの並列な制御信号を直列信号に変換して伝送して離れた位置にある機器の被制御部側で直・並列変換して機器を駆動し、機器の状態を検出するセンサ部の監視信号を並・直列変換して制御部側に伝送して直・並列変換を行って制御部へ供給し、電源を含むクロック信号に前記制御信号を重畳し、更にこれらに前記監視信号をも重畳する制御・監視信号伝送システムに関する。
【０００２】
【従来の技術】
シーケンスコントローラ、プログラマブルコントローラ、コンピュータなどの制御部から制御信号を送信して離れた位置にある多数の被制御機器（例えば、モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等）を駆動制御するとともに各機器の状態を検出するセンサ部（リードスイッチ、マイクロスイッチ、押釦スイッチなどのオン、オフの状態）からの監視信号を伝送して制御部に供給することは広く自動制御の技術分野において用いられている。
【０００３】
そのような技術において、制御部と被制御部の間および、制御部とセンサ部の相互の接続のために従来は電源線、制御信号線、アース線等の複数の線を用いて配線したため、近年の被制御装置の小型化に伴って機器の高密度な配置を行う上で配線作業が困難になり、配線スペースが少なくなり、コストがかかるという問題があった。
【０００４】
この問題を解決するための方式として、「信号の直並列変換方式」（特願昭６２−２２９９７８号）および「並列のセンサ信号の直列伝送システム」（特願昭６２−２４７２４５号）の２つの発明がある。これらの方式によれば、電源を含むクロック信号の線路に、各クロック対応に１つ（１ビット）の制御信号（またはセンサ信号）を重畳することができるので、制御装置と被制御装置の間の伝送システムや、制御装置とセンサ装置の間の伝送システムの配線が少ない線路により実現することができた。
【０００５】
更に、「制御・監視信号伝送方式」（特願平１−１４０８２６号）の発明によれば、親局に入力ユニットと出力ユニットを接続し、親局から電源に重畳したクロック信号を共通のデータ信号線に出力することにより制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を、簡易な構成で実現することができた。即ち、少ない線路により構成することができ配線のコストが安価となり、ユニットの接続配置を簡単にすることができ、各ユニットに対するアドレスの割り付けを任意に行うことができ、従って、ユニットの追加、削除を必要な位置で自由に行うことができた。
【０００６】
【発明が解決しようとする課題】
上記した従来の構成によれば、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができた。しかし、制御部から被制御部への信号（以下、制御信号）とセンサ部から制御部への信号（以下、監視信号）とが、共通のデータ信号線に出力されるため、これらを同時に伝送することはできなかった。即ち、制御信号と監視信号とは、相互に排他的にしか伝送することができず、同時に双方向に伝送することはできなかった。従って、共通のデータ信号線における伝送の時間として、制御信号を伝送する期間と監視信号を伝送する期間とを別々に設ける必要があった。
【０００７】
本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【０００８】
また、本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳し、監視信号を電流信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【０００９】
更に、本発明は、電源を含むクロック信号に制御信号及び監視信号を重畳し、電源レベルの立ち上がり時に監視信号との競合により生じる電流を監視信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の制御・監視信号伝送システムは、共通の構成として、制御部と、各々が被制御部及び被制御部を監視するセンサ部を含む複数の被制御装置とからなり、複数の被制御装置に共通のデータ信号線を介して制御部からの制御信号を被制御部に伝送しかつセンサ部からの監視信号を制御部に伝送する。そして、制御部及びデータ信号線に接続される親局と、複数の被制御装置に対応して設けられデータ信号線及び対応する被制御装置に接続される複数の子局とを備える。
【００１１】
本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを制御部から入力される制御データ信号の各データの値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の後半又は前半内における制御信号エリアが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の後半又は前半内における制御信号エリア以外の期間である監視信号エリアに重畳する。
【００１２】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し検出する。これにより、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【００１３】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを制御部から入力される制御データ信号の各データの値に応じて強制的に電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を電流信号として検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の後半又は前半内における制御信号エリアが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の後半又は前半内における制御信号エリア以外の期間である監視信号エリアに重畳する。
【００１４】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し、制御信号エリアの制御信号を電圧信号として検出し、監視信号エリアの監視信号を電流信号として検出する。これにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、更に、クロック自体を高速化することができ、信号伝送の速度を従来の２倍以上に高速化することができる。
【００１５】
さらに、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、その後半を所定の電源電圧のレベルとし、その前半を制御部から入力される制御データ信号の各データの値に応じて強制的に電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を当該監視データ信号と所定の電源電圧との競合により生じる電流信号として所定の電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の前半が電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の前半に重畳する。
【００１６】
本発明の制御・監視信号伝送システムによれば、クロックの１周期毎の前半を制御信号エリア及び監視信号エリアとして、監視信号に制御信号を強制的に重畳し、制御信号を電圧信号として検出し、クロックの１周期毎の後半の電源電圧のレベルの立ち上がり時に生じる過渡電流を検出することにより監視信号を検出する。これにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、更に、クロック自体を高速化することができ、信号伝送の速度を従来の２倍以上に高速化することができる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
図１、図３及び図４は本発明の基本構成図であり、図２は本発明の信号伝送説明図である。特に、図１は本発明の制御・監視信号伝送システムの構成を示し、図３はその親局の構成を示し、図４はその子局の構成を示す。
【００１８】
制御・監視信号伝送システムは、図１に示すように、制御部１０と、各々が被制御部１６及び被制御部１６を監視するセンサ部１７を含む複数の被制御装置１２とからなる。制御部１０は、例えばシーケンスコントローラ、プログラマブルコントローラ、コンピュータ等からなる。被制御部１６とセンサ部１７とを被制御装置１２という。被制御部１６は、被制御装置１２を構成する種々の部品、例えば、アクチュエータ、（ステッピング）モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。センサ部１７は、対応する被制御部１６に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ等からなり、オン、オフの状態（２値信号）を出力する。
【００１９】
制御・監視信号伝送システムは、複数の被制御装置１２に共通のデータ信号線を介して、制御部１０の出力ユニット１０２からの制御信号を被制御部１６に伝送し、かつ、センサ部１７からの監視信号（センサ信号）を制御部１０の入力ユニット１０１に伝送する。図１に示すように、制御部１０に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。一方、データ信号線の上を伝送される制御信号及び監視信号は、シリアル（直列）信号である。親局（主局）１３が、制御信号についての並列／直列変換を行い、監視信号についての直列／並列変換を行う。データ信号線は、第１及び第２のデータ信号線Ｄ＋及びＤ−からなる。第１のデータ信号線Ｄ＋は、後述するように、電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、制御信号及び監視信号の双方向の同時の伝送に用いられる。第２のデータ信号線Ｄ−は、親局１３及び複数の子局１１に共通のグランドレベルとされる。
【００２０】
このような信号伝送のために、図１に示すように、制御・監視信号伝送システムは、親局１３と、複数の子局１１とを備える。親局１３は、制御部１０及びデータ信号線に接続される。複数の子局１１は、複数の被制御装置１２に対応して設けられ、任意の位置でデータ信号線に接続され、また、対応する被制御装置１２に接続される。複数の子局１１は、各々、子局出力部１４と子局入力部１５とを備える。子局出力部１４と子局入力部１５を子局１１という。子局出力部１４及び子局入力部１５は、各々、被制御部１６及びセンサ部１７に対応する。図１に示すように、子局入力部１５及び子局出力部１４に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。子局出力部１４が制御信号についての直列／並列変換を行い、子局入力部１５が監視信号についての並列／直列変換を行う。
【００２１】
親局１３は、図３に示すように、タイミング発生手段１３２と、親局出力部１３５と、親局入力部１３９とを備える。図３には親局入力部１３９及び親局出力部１３５は１個だけ示すが、親局入力部１３９は複数個即ちｎ個（ｎ≧１）設けることができ、親局出力部１３５も同様に複数個即ちｍ個（ｍ≧１）設けることができる。なお、これに対応して、子局出力部１４はｍ個、子局入力部１５はｎ個設けるようにしてもよい。
【００２２】
親局１３は、発振器（ＯＳＣ）１３１、タイミング発生手段１３２、親局アドレス設定手段１３３を備える。タイミング発生手段１３２は、発振器１３１の出力する発振出力に基づいて、所定の周期のクロックＣＫに同期した所定のタイミング信号を発生する。即ち、タイミング発生手段１３２は発生したクロックＣＫに電源電圧ＶX を重畳する。このために、タイミング発生手段１３２は予め定められた一定のレベルの電源電圧Ｖｘを発生するための電源手段（図示せず）を備える。例えば、図２（Ａ）のアドレス０に示すように、デューティ比５０％で、クロックＣＫの１周期の前半が電源電圧と異なる所定の電圧レベル、例えば電源電圧の実質的に半分の電圧ＶX ／２のレベルとされ、後半が電源電圧ＶX のレベルとされる。従って、図２（Ａ）に示すように、縦軸方向において、電圧ＶX 〜ＶX ／２の間がクロック信号又はクロックエリア、電圧ＶX ／２〜０＋（又は０Ｖ）の間がデータ信号又はデータエリアと考えてよい（他の例においても同じである）。この電源電圧を含むクロックＣＫは、原則的には、端子１３ａに出力され、第１データ信号線Ｄ＋に供給される。一方、地気レベルの信号は、端子１３ｂから、第２データ信号線Ｄ−に出力される。
【００２３】
タイミング発生手段１３２の出力する電源電圧を含むクロックＣＫは、実際には、親局出力部１３５に入力される。親局出力部１３５は、制御データ信号発生手段１３６、ラインドライバ１３７を備える。出力データ部１３４は、制御部１０から入力される並列の制御データ信号を保持し、これを直列のデータ列に変換して出力する。制御データ信号発生手段１３６は、出力データ部１３４からの直列のデータ列の各データの値を電源電圧を含むクロックＣＫに重畳する。図示とは異なるが、出力データ部１３４は親局出力部１３５に含まれると考えてよい。制御データ信号発生手段１３６の出力は、出力回路であるラインドライバ１３７を介して、第１のデータ信号線Ｄ＋の上に出力される。
【００２４】
図２（Ａ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半内における予め定められた所定の期間である制御信号エリア（の電圧レベル）を、制御部１０から入力される並列の制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベルとする０＋とする。図２（Ａ）のアドレス０に示すように、横軸方向において、制御信号エリアは、クロックＣＫの１周期毎の前半において、更に、その期間の開始から所定の期間を監視信号エリアとした場合におけるそれ以外の期間とされる（その期間の終了から逆算した所定の期間である）。即ち、クロックＣＫの１周期の前半は、監視信号エリアとそれに続く制御信号エリアとに時分割される。制御信号エリアは、例えばクロックＣＫの１周期をｔ0 とした時に１／３ｔ0 である。なお、制御信号エリアは、１／３ｔ0 〜１／５ｔ0 であってよい。例えば、当該制御信号エリアを、強制的に、図２（Ａ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。例えば、Ｖｘ＝２４Ｖ、０＋＝４Ｖである。これにより、並列の制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２（Ａ）のようになる（後述する監視データ信号を除いたものとなる）。なお、アドレスは、クロックＣＫの１周期毎に割り当てられる。
【００２５】
一方、第１のデータ信号線Ｄ＋の上の信号は、親局入力部１３９に取り込まれる。親局入力部１３９は、監視信号検出手段１３１１、監視データ抽出手段１３１０を備える。監視信号検出手段１３１１は、第１のデータ信号線Ｄ＋の上の信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視データ抽出手段１３１０は、この検出出力を、タイミング発生手段１３２からの電源電圧を含むクロックＣＫに同期させて（波形整形して）出力する。入力データ部１３８は、検出された監視データ信号からなる直列のデータ列を、並列の監視データ信号に変換して出力する。図示とは異なるが、入力データ部１３８は親局入力部１３９に含まれると考えてよい。
【００２６】
図２（Ａ）に示すように、親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を検出する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期に、監視データ信号が重畳されており、「０」の場合には監視データ信号が重畳されていない。これにより、直列の監視信号の各データの値を抽出して、これを並列の監視信号に変換して、制御部１０に入力する。従って、例えば監視データ信号のデータの値が「０１０１」の場合、監視信号検出手段１３１１の出力は、図２（Ａ）のようになる。
【００２７】
以上のように、複数の子局１１に分配されるべき制御信号を１個の親局１３からシリアル信号（直列のパルス状電圧信号）としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられる。即ち、子局１１に送信（分配）すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全ての制御データ信号のデータの各々に、１個のアドレスが割り当てられる。子局１１は、直列のパルス状電圧信号からクロックＣＫを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた（１又は複数の）アドレスの場合に、その時点の直列のパルス状電圧信号のデータの値を、制御信号として取り込む。なお、親局１３にも、エンド信号形成のために、最終アドレスが割り当てられる。
【００２８】
アドレスのカウントのための最初及び最後を決定するために、各々、スタート信号及びエンド信号が形成される。親局１３は、タイミング発生手段１３２により、直列のパルス状電圧信号の出力に先立って、スタート信号を形成して第１のデータ信号線Ｄ＋に出力する。スタート信号は、電源電圧Ｖｘのレベルであって、制御信号と識別可能なようにクロックＣＫの１周期より長い信号とされる。また、親局アドレス設定手段１３３は、当該親局１３に割り当てられたアドレスを保持する。親局１３は、前記直列のパルス状電圧信号から抽出したクロックＣＫをカウントして予め自己に割り当てられたアドレスを抽出し、その時点でエンド信号を第１のデータ信号線Ｄ＋に出力する。エンド信号は、電圧Ｖｘ／２のレベルであって、クロックＣＫの１周期より長くスタート信号より短い信号とされる。
【００２９】
子局出力部１４は、図４に示すように、電源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４１、制御データ信号抽出手段１４２、子局アドレス設定手段１４３、アドレス抽出手段１４４、出力データ部１４５を備える。
【００３０】
電源電圧発生手段（ＣＶ）１４０は、当該子局出力部１４を構成する回路を電気的に駆動するための一定レベルの電源電圧Ｖｃｃを、直列のパルス状電圧信号から発生する。即ち、主として、直列のパルス状電圧信号の（後半又は）前半の電源電圧Ｖｘを周知の手段により平滑し安定化することにより、安定化した電源電圧Ｖｃｃを得る。例えば、Ｖｘ＝２４Ｖ、Ｖｃｃ＝５Ｖである。また、電源電圧発生手段１４０は、対応する被制御装置１２の被制御部１６を電気的に駆動するための電源電圧Ｖｃｃをも、直列パルス状電圧信号から発生する。即ち、図示しないが、電源電圧発生手段１４０が被制御部１６にその電源を供給する。
【００３１】
入力回路であるラインレシーバ１４１は、第１のデータ信号線Ｄ＋の上を伝送される信号を取り込んで制御データ信号抽出手段１４２に出力する。制御データ信号抽出手段１４２は、当該信号から制御データ信号を抽出して、アドレス抽出手段１４４及び出力データ部１４５に出力する。子局アドレス設定手段１４３は、当該子局出力部１４に割り当てられた自局アドレスを保持する。アドレス抽出手段１４４は、子局アドレス設定手段１４３に保持された自局アドレスと一致するアドレスを抽出し、出力データ部１４５に出力する。出力データ部１４５は、アドレス抽出手段１４４からアドレスが入力されると、第１のデータ信号線Ｄ＋の上を伝送される（直列）信号の中で当該時点で保持している１又は複数のデータの値を、並列の信号として対応する被制御部１６に出力する。即ち、出力データ部１４５は、制御信号についての直列／並列変換を行う。
【００３２】
図２（Ａ）に示すように、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の（後半又は）前半が電源電圧の実質的に半分の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋かを識別する。これにより、制御データ信号の各データの値を抽出する。例えば、当該クロックＣＫの前半がレベルＶｘ／２の場合には、元の制御データ信号のデータの値として「０」が、０＋の場合には、元の制御データ信号のデータの値として「１」が、各々、抽出される。従って、例えば直列のパルス状電圧信号が図２（Ａ）のような場合、制御データ信号のデータの値「００１１」が抽出される。そして、子局出力部１４は、当該各データの値の中の当該子局１１に対応するデータを対応する被制御部１６に供給する。
【００３３】
一方、子局入力部１５は、図４に示すように、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ１５１、制御データ信号抽出手段１５２、子局アドレス設定手段１５３、アドレス抽出手段１５４、入力データ部１５５、監視データ信号発生手段１５６、ラインドライバ１５７を備える。
【００３４】
電源電圧発生手段１５０乃至アドレス抽出手段１５４は、図４からも判るように、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成であり、ほぼ同一の動作をする。電源電圧発生手段１５０は、当該子局入力部１５を構成する回路を電気的に駆動し、対応する被制御装置１２のセンサ部１７を電気的に駆動する電源電圧Ｖｃｃを発生する。
【００３５】
入力データ部１５５は、対応するセンサ部１７から入力された１又は複数の（ビットの）データの値からなる監視信号を保持する。入力データ部１５５は、アドレス抽出手段１５４からアドレスが入力されると、保持している１又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段１５６に出力する。即ち、入力データ部１５５は、監視信号についての並列／直列変換を行う。監視データ信号発生手段１５６は、監視信号のデータの値に応じて、監視データ信号を出力する。監視データ信号発生手段１５６の出力する監視データ信号は、出力回路であるラインドライバ１５７により、第１のデータ信号線Ｄ＋の上に出力される。従って、監視データ信号は、その時点で、第１のデータ信号線Ｄ＋の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局１１に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号のデータの値に、同一アドレスの監視信号のデータの値が重畳される。
【００３６】
図２（Ａ）に示すように、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期に、監視データ信号が形成されて重畳され、「０」の場合には監視データ信号が形成されず重畳されていない。従って、例えば監視データ信号のデータの値が「０１０１」の場合、ラインドライバ１５７による監視データ信号の重畳の結果、第１のデータ信号線Ｄ＋の上の信号は、図２（Ａ）のようになる。
【００３７】
以下、図５乃至図１０により、この例の具体的な構成及び動作について、制御部１０からの制御信号の出力から制御部１０への監視信号の入力までを、順を追って説明する。図５は親局１３の一例の構成図である。図６は図５の親局１３における波形図である。図７は子局出力部１４の一例の構成図である。図８は図７の子局出力部１４における波形図である。図９は子局入力部１５の一例の構成図である。図１０は図９の子局入力部１５における波形図である。また、この例における双方向伝送の波形は図２（Ａ）に示すものになる。
【００３８】
最初に、親局出力部１３５について説明する。図５及び図６において、タイミング発生手段１３２が、スタート信号ＳＴ、所定の数のクロックＣＫ、エンド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば制御部１０からの所定のコマンド（図示せず）の入力に従って、出力される（ロウレベルとされる）。なお、同様に、制御部１０からの所定の他のコマンド（図示せず）の入力により、タイミング発生手段１３２が停止される。スタート信号ＳＴは、クロックＣＫとの区別のために、その出力の期間が５ｔ０とされる。ｔ０はクロックＣＫの１周期の時間である。クロックＣＫは、発振器１３１からの発振出力を分周して、所定の周期に形成する。クロックＣＫは、スタート信号ＳＴに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数（アドレスの数）だけ出力される。このために、タイミング発生手段１３２はカウント手段（図示せず）を備える。即ち、カウント手段はスタート信号ＳＴの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックＣＫの出力は停止される。エンド信号ＥＮＤは、所定の数（アドレスの数）のクロックＣＫを検出して、その後これに連続して、出力される。このために、タイミング発生手段１３２は比較手段を備える（図示せず）。即ち、比較手段は、カウント手段のカウント出力とアドレス設定手段１３３に設定されたアドレスとを比較し、両者が一致した場合に所定の期間、エンド信号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣＫとの区別のために、その出力の期間が１．５ｔ０とされる。エンド信号ＥＮＤにより、カウント手段はリセットされる。また、エンド信号ＥＮＤの終了に同期して、再度、スタート信号ＳＴが出力され、同一の動作が繰り返される。１回の伝送周期（１個のスタート信号ＳＴからその直後のエンド信号ＥＮＤまで）において伝送されるデータ数に対応した数値がアドレスの最大値であり、親局１３のアドレスである。１個のデータが、１クロックに対応する。
【００３９】
例えばアドレス（即ち、前述の制御信号のデータの数）が０〜３１番地までとすると、３２ビットのパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１が、出力ユニット１０２から出力データ部１３４に入力される。この場合、出力データ部１３４は、３２ビットのシフトレジスタからなり、スタート信号ＳＴの立ち下がりを契機として、クロックＣＫに同期して制御信号ＯＵＴ０〜ＯＵＴ３１をシフトし、この順に出力Ｄｏｓとして出力する。即ち、クロックＣＫは、制御信号ＯＵＴ０〜ＯＵＴ３１を信号線Ｄｃｋに重畳する。なお、アドレスは０〜６３、１２７、２５５、・・・であってもよい。制御信号ＯＵＴ０〜ＯＵＴ３１の入力は、例えばスタート信号ＳＴに同期して切り換えられる（更新される）。最大のアドレス（３１番地）がアドレス設定手段１３３に設定される。これにより、制御信号の３１番地のデータの処理の終了に合わせて、エンド信号ＥＮＤが信号線Ｄｃｋに出力される。なお、アドレス設定手段１３３は、図５に示すように、重み付けられたスイッチを左から５桁分だけ閉じることにより、ハイレベル信号「１１１１１０」が形成され、３１番地が設定される（他においても同様である）。
【００４０】
出力Ｄｏｓは、制御信号ＯＵＴ０〜ＯＵＴ３１のデータ値に応じて、１クロック毎に、ハイレベル（又は「１」）又はロウレベル（又は「０」）とされる。これにより、例えば、「００１１・・・」のように出力される。出力Ｄｏｓ及びその反転信号は、各々、２入力ＡＮＤゲート（又は、ゲート回路）ＡＮＤ１及びＡＮＤ２に入力される。ＡＮＤ１及びＡＮＤ２には、オンディレイタイマＴｏｎの出力Ｄｃｔも入力される。オンディレイタイマＴｏｎは、オン（ハイレベル）の期間のみを定められた遅延で出力する。即ち、その入力であるクロックＣＫの各周期において、その立ち上がりを遅延させ、立ち下がりは元のクロックＣＫに同期させる。当該遅延は例えば１／３ｔ０とされる。即ち、監視信号エリアの期間に等しくされる。従って、制御信号エリアの期間中のみ、ＡＮＤ１及びＡＮＤ２は開けられ、出力Ｄｏｓを出力する。ＡＮＤ１は、出力Ｄｏｓが「１」である場合、出力Ｄｏｈの「１」を出力する。ＡＮＤ２は、出力Ｄｏｓが「０」である場合、出力Ｄｏｌの「１」を出力する。
【００４１】
スタート信号ＳＴ、クロックＣＫ、エンド信号ＥＮＤは、タイミング発生手段１３２から制御データ信号発生手段１３６に入力される。スタート信号ＳＴ、クロックＣＫ及びエンド信号ＥＮＤの反転信号は、マルチプレクスされて、この準に信号線Ｄｃｋに出力される。
【００４２】
制御データ信号発生手段１３６の出力ＤｃｋとＡＮＤ１及びＡＮＤ２の出力Ｄｏｈ及びＤｏｌとが、ラインドライバ１３７に入力される。これらの入力に基づいて、ラインドライバ１３７は、クロックＣＫに電源電圧Ｖｘを重畳すると共に、信号（出力Ｄｏｈ及びＤｏｌ）のレベル変換を行う。即ち、出力Ｄｏｈの「１（Ｖｃｃ＝５Ｖ）」を擬似的なグランドレベル０＋に変換し、出力Ｄｏｌの「１（Ｖｃｃ＝５Ｖ）」を電圧Ｖｘ／２に変換する。Ｖｘ＝２４Ｖ、０＋＝４Ｖである。ラインドライバ１３７は、比較器ＣＯＭ１〜ＣＯＭ３及びトランジスタＴｒ１〜Ｔｒ４等からなる。
【００４３】
クロックＣＫの前半の監視信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｈ及びＤｏｌの「０」とにより、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオフする。従って、ツェナーダイオードＺＤ１を介して、その降伏電圧レベルがデータ信号線Ｄ＋に接続される。ツェナーダイオードＺＤ１の降伏電圧は１２Ｖとされる。即ち、後述する電圧Ｖｘ／２又は擬似的なグランドレベル０＋からなる監視信号のデータ信号線Ｄ＋上への送出を許容する。クロックＣＫの前半の制御信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｌの「１」とにより（出力Ｄｏｈは「０」である）、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオン、トランジスタＴｒ４がオフする。従って、１２Ｖの電圧Ｖｘ／２がトランジスタＴｒ３からデータ信号線Ｄ＋に出力される。また、制御信号エリアの期間において、出力Ｄｃｋの「０」と出力Ｄｏｈの「１」とにより（出力Ｄｏｌは「０」である）、トランジスタＴｒ１がオフ、トランジスタＴｒ２がオン、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオンする。従って、４Ｖの擬似的なグランドレベル０＋がトランジスタＴｒ４からデータ信号線Ｄ＋に出力される。このために、ツェナーダイオードＺＤ２の降伏電圧は３Ｖとされる。クロックＣＫの後半の期間において、出力Ｄｃｋの「１」と出力Ｄｏｈ及びＤｏｌの「０」とにより、トランジスタＴｒ１がオン、トランジスタＴｒ２がオフ、トランジスタＴｒ３がオフ、トランジスタＴｒ４がオフする。従って、２４Ｖの電源電圧ＶｘがトランジスタＴｒ１から第１のデータ信号線Ｄ＋に出力される。
【００４４】
従って、第１のデータ信号線Ｄ＋上に、スタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤはＶｘ／２のレベルの信号として出力される。スタート信号ＳＴの出力前においては、第１のデータ信号線Ｄ＋の電位がＶｘ／２とされる。電源電位Ｖｘ及びＶｘ／２が電位Ｖｃｃより十分に大きいので、子局１１は十分に動作可能である。
【００４５】
次に、子局出力部１４について説明する。図７及び図８において、第１データ信号線Ｄ＋上の信号は、電源電圧発生手段（ＣＶ１及びＣＶ２；コンバータ）１４０及びラインレシーバ１４１に入力される。電源電圧発生手段１４０は、第１データ信号線Ｄ＋の電位をダイオードとコンデンサ（いずれも図示せず）とにより平滑し、ＣＶ１において安定化し電源Ｖｃｃ（５Ｖ）を生成し、ＣＶ２において安定化し１２Ｖの電圧を生成する。ラインレシーバ１４１は、フォトカプラＰＣ１からなる第１レシーバ（スライス回路）と、フォトカプラＰＣ２からなる第２レシーバ（スライス回路）とからなる。
【００４６】
従って、クロックＣＫが重畳された制御信号ＯＵＴ０〜ＯＵＴ３１（直列のパルス状電圧信号）を考えると、フォトカプラＰＣ１は、第１データ信号線Ｄ＋上の信号が２４Ｖの場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号ｄ０である。即ち、抽出されたクロックＣＫである。フォトカプラＰＣ２は、第１データ信号線Ｄ＋上の信号が４Ｖの場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号ｄ１である。即ち、復調された制御信号のデータの値である。なお、ＣＶ１から電源Ｖｃｃが供給されているので、信号ｄ０及びｄ１のハイレベル信号の値は５Ｖである。
【００４７】
これに先だって、スタート信号ＳＴが同様に信号ｄ０のハイレベルとして検出されて、オンディレイタイマＴｏｎに入力される。当該遅延は３ｔ０とされる。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延させ、立ち下がりは元の信号ＳＴに同期させる。従って、エンド信号ＥＮＤやクロックＣＫについては、ハイレベルの時間が短いので、出力ｓｔは現われない。出力ｓｔは、微分回路∂に入力され、出力Ｓｔの立ち上がりで微分信号がプリセット加算カウンタ１４３２及びシフトレジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒとして用いられる。これらには、信号ｄ０（従って、抽出されたクロックＣＫ）も入力される。
【００４８】
スタート信号ＳＴの検出はシュミット回路（図示せず）により行う。即ち、スタート信号ＳＴ（クロック周期の５倍の長さの信号）の反転信号が入力されると、比較器（２．５Ｖと入力電圧を比較、図示せず）から検出出力が発生し、その出力を用いて抵抗ＲとコンデンサＣの時定数回路において時間を識別し、所定時間以上継続するとシュミット回路から出力が発生して、カウンタをクリアし、比較器で検出するそれ以降のクロックＣＫがカウンタにおいてカウントされる。エンド信号ＥＮＤ（クロック周期の１．５倍の長さの信号）の検出も、ほぼ同様に、異なるシュミット回路（図示せず）により行う。
【００４９】
一方、子局アドレス設定手段１４３の設定部１４３１には、当該子局出力部１４に割り当てられたアドレス、例えば０〜３番地（図７は０番地を示す）が設定される。子局アドレス設定手段１４３のプリセット加算カウンタ１４３２は、出力ｓｔの立ち上がり微分信号によりリセットされた後、抽出されたクロックＣＫをその立ち上がりでカウントし、カウント値が設定部１４３１のアドレスと一致している間、出力ｄｃを出力する。即ち、１個前のアドレスの周期におけるクロックＣＫの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックＣＫの立ち上がりに同期してロウレベルとされる。また、０番地については、出力ｓｔの立ち上がりに同期してハイレベルとされるので、図８のようになる。なお、アドレスが４番地の場合について、参考のために斜線を付して図示した。タイミングが１クロックづつずれているのが判る。出力ｄｃはシフトレジスタ１４４に入力される。
【００５０】
シフトレジスタ１４４は、出力ｄｃがハイレベルの期間中において、抽出されたクロックＣＫの立ち上がりに同期して、「１（又はハイレベル）」をシフトする。即ち、「１」が、シフトレジスタ１４４の単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリップフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力される。
【００５１】
出力データ部１４５であるフリップフロップ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調された制御信号のデータの値）が入力される。従って、例えばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。この場合、ハイレベルを出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同様にして、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。これにより、アドレス０〜３番地の制御信号のデータの値「００１１」が、信号ｏｕｔ０〜ｏｕｔ３として復調される。
【００５２】
次に、子局入力部１５について説明する。図９及び図１０において、図４から及び図７との比較から判るように、電源電圧発生手段１５０乃至アドレス抽出手段１５４は、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成である。ただし、ラインレシーバ１５１の構成のみが異なる。即ち、子局入力部１５においては、第１データ信号線Ｄ＋上の信号からクロックＣＫのみを抽出すればよく、制御信号を抽出する必要はないので、ラインレシーバ１５１は、フォトカプラＰＣ２等が省略され、フォトカプラＰＣ１等に相当する回路のみからなる。なお、割り当てられるアドレスは、子局出力部１４と同一（即ち、この場合、０〜３番地）でなければならない。また、抽出される制御信号のデータの数（４個）と同一の数の監視信号のデータが入力される。
【００５３】
入力データ部１５５は、割り当てられたアドレス０〜３番地と同一個数の４個（複数）の２入力ＡＮＤゲートと、これらの出力を受けるＯＲゲートとからなる。４個のＡＮＤゲートの各々に、図９に示すように、アドレス抽出手段１５４であるシフトレジスタ１５４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄｒ４は、前述のように、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。従って、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの各々が開いて、監視信号ｉｎ０〜ｉｎ３が、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。監視信号ｉｎ０〜ｉｎ３は図７の制御信号ｏｕｔ０〜ｏｕｔ３に対応する。
【００５４】
ＯＲゲートの出力は、２入力ＮＡＮＤゲート１５６２に入力される。ＮＡＮＤゲート１５６２には、インバータＩＮＶ２の出力、即ち、信号ｄ０の反転信号が入力される。ＮＡＮＤゲート１５６２は監視データ信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に図１０に示すような値「０１０１」を採る。従って、監視信号ｉｎ０〜ｉｎ３が出力されている期間中に、信号ｄ０の立ち下がりに同期してＮＡＮＤゲート１５６２が開いて、値「０１０１」を採る監視信号ｉｎ０〜ｉｎ３が、出力ｄｉｐとして出力される。
【００５５】
出力ｄｉｐは、ラインドライバ１５７を介して、レベル変換された後に第１のデータ信号線Ｄ＋に出力される。即ち、出力ｄｉｐは、フォトカプラＰＣ３により上記のクロック抽出部と電気的に分離された後、電源電圧発生手段ＣＶ２等と共にレベル変換回路を構成するトランジスタＴｒ１に入力され、更に出力トランジスタＴｒ２に入力される。これにより、第１のデータ信号線Ｄ＋に、信号ｄｉｐに比例した信号が出力される。この監視信号のハイレベルは１２Ｖとされ、ロウレベルは（ツェナーダイオードＺＤ２の降伏電圧が３Ｖであること等から）４Ｖとされる。
【００５６】
以上から判るように、監視信号は、子局入力部１５から、（抽出された）クロックｄ０の１周期の前半の全域、即ち、監視信号エリア及びこれに続く制御信号エリアの双方において、第１のデータ信号線Ｄ＋上に出力される（重畳される）。しかし、制御信号エリアにおいては、監視信号は、親局出力部１３５から第１のデータ信号線Ｄ＋上に出力される制御信号が優先される。即ち、第１のデータ信号線Ｄ＋上の信号の電圧値は、制御信号エリアにおいては、元のクロックの電圧値及び監視信号の電圧値にかかわりなく、強制的に制御信号の電圧値とされる。このために、親局出力部１３５のラインドライバ１３７は、監視信号を打ち消して第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。
【００５７】
また、トランジスタＴｒ２は、それを流れる電流が制限される。このために、トランジスタＴｒ２のエミッタ側に、図９に示すように、抵抗Ｒが直列に接続される。これにより、トランジスタＴｒ２を流れる電流は、例えば１００ｍＡ（ミリアンペア）以下に制限される。従って、前述の親局出力部１３５のトランジスタＴｒ３のＯＮにより、第１のデータ信号線Ｄ＋の電位を容易に１２Ｖ近傍にプルアップすることができる。
【００５８】
次に、親局入力部１３９について説明する。再び、図５及び図６において、第１のデータ信号線Ｄ＋上に出力された監視信号が、監視信号検出手段１３１１である比較器ＣＯＭ４に入力され、１２Ｖと４Ｖとの中間レベルである８Ｖと比較され反転されて、信号Ｄｉとして出力される。即ち、１２Ｖの場合にロウレベルとなり、４Ｖの場合にハイレベルとなる。信号Ｄｉの波形は、監視データ信号と制御データ信号を含んだ波形となる。信号Ｄｉにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。
【００５９】
信号Ｄｉは、監視データ抽出手段１３１０のＤ型フリップフロップＦＦに入力される。フリップフロップＦＦには、そのクロックとして、遅延が１／３ｔ０のオンディレイタイマＴｏｎの出力が入力される。従って、フリップフロップＦＦの出力する信号Ｄｉｓは、元のクロックＣＫから１／３ｔ０だけ遅れたタイミングで、信号Ｄｉに従う監視信号エリアの監視データ信号のみの値を、クロックＣＫの１周期と等しい期間出力する信号となる。信号Ｄｉｓは入力データ部１３８に入力される。
【００６０】
入力データ部１３８は、３２ビットのレジスタからなり、入力される信号Ｄｉｓを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。このために、クロックＣＫの反転信号がインバータＩＮＶ２から入力データ部１３８に入力される。これにより、元のクロックＣＫの１周期の後半において、信号Ｄｉｓが入力データ部１３８のレジスタに取り込まれる。従って、最終的には、アドレス０〜３１番地までの３２ビットのパラレルデータである監視信号ＩＮ０〜ＩＮ３１が、直列／並列変換され、入力データ部１３８から入力ユニット１０１に入力される。これにより、監視信号が、例えば「０１０１・・・」のように入力される。
【００６１】
（第２の実施の形態）
第１の実施の形態においては、クロックＣＫの１周期の前半は監視信号エリアとそれに続く制御信号エリアとに時分割されるが、第２の実施の形態においては、これとは逆に、クロックＣＫの１周期の前半（又は後半）を、制御信号エリアとそれに続く監視信号エリアとに時分割する。
【００６２】
即ち、制御信号エリアの位置を、図２（Ｂ）のアドレス０に示すように変更してもよい。制御信号エリアは、クロックの１周期毎の前半において、その期間の開始から所定の期間とされる。制御信号エリア以外は監視信号エリアとされ、この例での制御信号エリアは１／５ｔ0 である（従って、オンディレイタイマＴｏｎの遅延が１／５ｔ0 とされる）。例えば、当該制御信号エリアを、強制的に、図２（Ｂ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２（Ｂ）のようになる（監視データ信号を除いたものとなる）。なお、アドレスの表示は図２（Ｂ）においては省略するが、図２（Ａ）と同様である。
【００６３】
第２の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３及び子局出力部１４の構成のみが一部異なる。図１１は親局１３の他の一例の構成図であり、図１２は子局出力部１４の他の一例の構成図である。
【００６４】
図１１の親局１３において、基本的には図５の親局１３の構成と同一であるが、制御信号エリアがクロックＣＫの１周期毎の前半において最初の１／５ｔ0 であるので、やや異なる構成を有する。即ち、クロックＣＫとオンディレイタイマＴｏｎの出力の反転信号とがＡＮＤゲートに入力され、この出力が信号Ｄｃｔとされる。従って、前述の最初の１／５ｔ0 の制御信号エリアにおいてゲートＡＮＤ１及びＡＮＤ２が開くので、制御信号が制御信号エリアにおいてのみ、第１のデータ信号線Ｄ＋上に出力される。また、フリップフロップＦＦが省略され、比較器ＣＯＭ４の出力する信号Ｄｉが、入力データ部１３８に入力される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半において、信号Ｄｉを取り込む。即ち、クロックＣＫの１周期の後半の時点では、制御信号の出力はなく、監視信号のみが重畳されているので、信号Ｄｉを取り込めばよい。
【００６５】
図１２の子局出力部１４において、基本的には図７の子局出力部１４の構成と同一であるが、制御信号エリアがクロックＣＫの１周期毎の前半において最初の１／５ｔ0 であるので、やや異なる構成を有する。即ち、信号ｄ０は、プリセット加算カウンタ１４３２に入力されるのみで、シフトレジスタ１４４には入力されない。これに代えて、シフトレジスタ１４４には、信号ｄ０の反転信号（反転前の信号）が、遅延時間が１／１０ｔ0 であるオンディレイタイマＴｏｎ２を介して入力される。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりから１／１０ｔ0 だけ遅延して、順に（次周期の対応時期まで）ハイレベルとされる。これにより、復調された制御信号である信号ｄ１が、１／５ｔ0 の制御信号エリアの中央で、即ち、信号が確立された（安定した）時点で、フリップフロップ回路ＦＦ１〜ＦＦ４に取り込まれ保持され、出力される。
【００６６】
なお、図示はしないが、クロックの１周期毎に、その前半を所定の電源電圧Ｖｘのレベルとし、その後半を制御信号エリア及び監視信号エリアに時分割してもよい。更に、この場合、制御信号エリア及び監視信号エリアのいずれを先に割り当ててもよい。
【００６７】
（第３の実施の形態）
第１及び第２の実施の形態においては、クロックＣＫの１周期の前半を監視信号エリア及び制御信号エリアとに時分割して制御信号及び監視信号を各々における電圧として検出するが、第３の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電流信号として検出する。
【００６８】
即ち、図１３（Ａ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半内における予め定められた所定の期間である制御信号エリアを制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベル０＋とする。図１３（Ａ）と図２（Ａ）との対比から判るように、第１のデータ信号線Ｄ＋の上の「電圧」に着目すれば、両者は同一のものとなる。クロックの１周期毎の前半は、監視信号エリアとこれに続く制御信号エリアとに時分割される。制御信号エリアは、例えばクロックの１周期をｔ0 とした時に１／３ｔ0 である。例えば、当該制御信号エリアを、強制的に、図１３（Ａ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。このために、親局出力部１３５のラインドライバ１３７は、監視信号の電圧値に関係なく、第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。
【００６９】
第３の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３の構成のみが一部異なる。図１４は親局１３の他の一例の構成図である。図１５は図１４の親局１３における波形図である。図１６は図１４の親局１３における監視信号の検出の説明図である。
【００７０】
図１４の親局１３において、基本的には図５の親局１３の構成と同一であるが、監視信号を電流検出するので、その親局入力部１３９の監視信号検出手段１３１１が異なる構成を有する。従って、図１５においても、基本的には図６の信号波形と同一（上から第１のデータ信号線Ｄ＋の波形までは同一）であるが、クロックＣＫの反転信号以下が異なる。検出結果である入力ＩＮ０〜ＩＮ３１（監視信号）は、図６と同一となる。
【００７１】
親局入力部１３９は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、電流信号として検出する。即ち、親局入力部１３９は、監視信号検出手段１３１１として、第１のデータ信号線Ｄ＋の上の電流変化を検出して出力する電流検出回路を備える。
【００７２】
即ち、親局出力部１３５のラインドライバ１３７を構成するトランジスタＴｒ３のエミッタ側にフォトカプラＰＣ１を挿入し、同様のトランジスタＴｒ４のエミッタ側にフォトカプラＰＣ２を挿入する。トランジスタＴｒ３のベースに出力Ｄｏｌの反転信号が入力されるので、フォトカプラＰＣ１により、制御信号が「０」の場合の監視信号の「０」又は「１」を検出する。トランジスタＴｒ４のベースに出力Ｄｏｈが入力されるので、フォトカプラＰＣ２により、制御信号が「１」の場合の監視信号の「０」又は「１」を検出する。フォトカプラＰＣ１及びＰＣ２は監視信号検出手段１３１１の一部を構成する。フォトカプラＰＣ１の出力の反転信号Ｄｉｗ０は、出力Ｄｏｌと共に、２入力ＡＮＤゲートＡＮＤ３に入力される。フォトカプラＰＣ２の出力Ｄｉｗ１は、出力Ｄｏｈと共に、２入力ＡＮＤゲートＡＮＤ４に入力される。従って、出力Ｄｏｌ又はＤｏｈ（即ち、制御信号）の出力期間中のフォトカプラＰＣ１又はＰＣ２の出力が検出される。ＡＮＤ３及びＡＮＤ４の出力は２入力ＯＲゲートに入力され、このＯＲゲートの出力は信号Ｄｉｓとして出力される。インバータ、ＡＮＤ３、ＡＮＤ４、ＯＲゲートは、監視データ抽出手段１３１０を構成する。
【００７３】
信号Ｄｉｓは入力データ部１３８に入力される。第２の実施態様と同様に、フリップフロップＦＦは省略される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半の立ち上がり（即ち、制御信号エリアの終了時点）において、信号Ｄｉｓを取り込む。即ち、当該立ち上がりの時点の直前の信号として、信号Ｄｉｓを取り込めばよい。
【００７４】
監視信号エリアと制御信号エリアとの切換え時において、制御信号を強制的に出力することにより、図１６（Ａ）に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、４通りの状態が存在する。親局１３において、送出した制御信号は知ることができるので、第１のデータ信号線Ｄ＋上の電流の相違を検出することにより、監視信号の状態を知ることができる。図１６（Ａ）に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、トランジスタＴｒ３及びＴｒ４のＯＮ又はＯＦＦが定まり、また、フォトカプラＰＣ１及びＰＣ２のＯＮ又はＯＦＦが定まる。この組み合わせから、図１６（Ｂ）に示すように、制御信号「０」を強制的に送出した場合における監視信号の「０」又は「１」、及び、制御信号「１」を強制的に送出した場合における監視信号の「０」又は「１」が求まる。
【００７５】
トランジスタＴｒ３がＯＮでフォトカプラＰＣ１がＯＦＦの場合、制御信号「０」が強制的に送出され、その送出以前の監視信号が「０」であったことが求まる。即ち、制御信号「０」が強制的に送出されてトランジスタＴｒ３がＯＮとされても、フォトカプラＰＣ１がＯＦＦであるから、エミッタ電流に変化がないことになる。これは、制御信号「０」の出力以前に、「０」と同一のレベルの信号が供給されていたことを示す。即ち、電流の変化（衝突）がないことにより、監視信号「０」が検出される。逆に、トランジスタＴｒ３がＯＮでフォトカプラＰＣ１もＯＮの場合、制御信号「０」が強制的に送出される以前の監視信号「１」が求まる。即ち、制御信号「０」によりトランジスタＴｒ３がＯＮとされた時、フォトカプラＰＣ１がＯＮしたのであるから、エミッタ電流が流れた（変化した）ことになる。これは、制御信号「０」の出力以前に、「０」と異なるレベルの信号が供給されていたことを示す。即ち、電流の変化が生じたことにより、監視信号「１」が検出される。
【００７６】
トランジスタＴｒ３がＯＮの場合、第１のデータ信号線Ｄ＋上の信号（監視信号）が、トランジスタＴｒ２に流れないようにする必要がある。このために、トランジスタＴｒ２のエミッタ側に所定の値の抵抗及びツェナーダイオードＺＤ１が挿入され、また、トランジスタＴｒ３に直列に所定の値の抵抗及びダイオードＤ１が挿入される。ツェナーダイオードＺＤ１の降伏電圧は１２Ｖとされる。これにより、第１のデータ信号線Ｄ＋上の電位がトランジスタＴｒ２のエミッタの電位（１２Ｖ）よりも低くなるようにされる。
【００７７】
トランジスタＴｒ４がＯＮでフォトカプラＰＣ２がＯＦＦの場合、制御信号「１」が強制的に送出され、監視信号「１」が求まる。即ち、制御信号「１」によりトランジスタＴｒ４がＯＮとされても、フォトカプラＰＣ１がＯＦＦであるから、エミッタ電流に変化がないことになる。これは、制御信号「１」の出力以前に、「１」と同一のレベルの信号が供給されていたことを示す。即ち、監視信号「１」が検出される。逆に、トランジスタＴｒ４がＯＮでフォトカプラＰＣ２もＯＮの場合、制御信号「１」が強制的に送出され、監視信号「０」が求まる。即ち、制御信号「１」によりトランジスタＴｒ４がＯＮとされた時、フォトカプラＰＣ２がＯＮしたのであるから、エミッタ電流が流れた（変化した）ことになる。これは、制御信号「１」の出力以前に、「１」と異なるレベルの信号が供給されていたことを示す。即ち、監視信号「０」が検出される。
【００７８】
トランジスタＴｒ４がＯＮの場合、第１のデータ信号線Ｄ＋上の信号（監視信号の「１」）に対して、子局入力部１５（図９）のＯＮとされた時のトランジスタＴｒ２の残電圧（４Ｖ）から電流が流れないようにする必要がある。このために、トランジスタＴｒ４のコレクタ側に直列にダイオードＤ２及びＤ３が挿入される。また、トランジスタＴｒ４は、図９の子局入力部１５のラインドライバ１５７を構成するトランジスタＴｒ２と同様に、それを流れる電流が制限される。このために、トランジスタＴｒ４のエミッタ側に、図１４に示すように、抵抗及びベース側にツェナーダイオード（フォトカプラＰＣ２を除く）が接続される。これにより、トランジスタＴｒ４を流れる電流は、例えば１００ｍＡ以下に制限される。従って、トランジスタＴｒ３のＯＮにより、第１のデータ信号線Ｄ＋の電位を容易に１２Ｖ近傍にプルアップすることができる。
【００７９】
（第４の実施の形態）
第３の実施の形態においては、オンディレイタイマＴｏｎの遅延時間を１／３ｔ0 に設定していたが（第１の実施の形態と同一である）、第４の実施の形態においては、当該遅延時間を「０」に設定する。換言すれば、第３の実施の形態では、クロックＣＫの半周期において、監視信号エリアが１／３ｔ0 の期間であり、制御信号エリアがこれに続く１／６ｔ0 の期間であったが、第４の実施の形態では、クロックＣＫの半周期において、監視信号エリアと制御信号エリアとが重複（一致）させられる。具体的には、図１４の親局１３において、オンディレイタイマＴｏｎが省略され、クロックＣＫが直接（信号Ｄｃｔとして）ＡＮＤ１及びＡＮＤ２に入力される。他の構成は第３の実施の形態と同一である。
【００８０】
この結果、図１３（Ｂ）に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックの１周期毎に、その（前半又は）後半を所定の電源電圧Ｖｘのレベルとし、その（後半又は）前半（即ち、制御信号エリア）を制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベル（例えば、その実質的に半分の電圧レベルＶｘ／２）又は擬似的なグランドレベル０＋とする。例えば、当該制御信号エリアを、強制的に、図１３（Ｂ）に斜線で示すように、制御データ信号のデータの値が「０」の場合にはレベルＶｘ／２とし、「１」の場合には擬似的なグランドレベル０＋とする。このために、親局出力部１３５のラインドライバ１３７は、監視信号の電圧値に関係なく、第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。一方、この例では、クロックの１周期毎の前半は、監視信号エリアでもある。従って、当該クロックの１周期毎の前半の開始時点（即ち、遅延時間「０」の時点）において、図１３（Ａ）におけると同様の電圧信号を第１のデータ信号線Ｄ＋上に重畳することにより、監視信号である電流信号が送出される。
【００８１】
（第５の実施の形態）
第３及び第４の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電流信号として検出したが、第５の実施の形態においては、制御信号を電圧信号として検出し、監視信号を電源電圧との競合により生じる競合（又は過渡）電流として検出する。特に、第５の実施の形態においては、第４の実施の形態と同様に、クロックの前半において制御信号エリア及び監視信号エリアを重複（一致）させ、クロックの後半において電源電圧を重畳させる。従って、オンディレイタイマＴｏｎが省略され、電圧波形は図１３（Ｂ）と同一となる。そして、電源電圧信号の立ち上がりに同期して、監視信号としての電流信号を検出する。
【００８２】
第５の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３の構成のみが一部異なる。図１７は親局１３の他の一例の構成図である。図１８は図１７の親局１３における波形図である。図１９は図１７の親局１３における監視信号の検出の説明図である。
【００８３】
図１７の親局１３において、基本的には図５の親局１３の構成と同一であるが、監視信号を電流検出するので、その親局入力部１３９の監視信号検出手段１３１１及び監視データ抽出手段１３１０が異なる構成を有する。従って、図１８においても、基本的には図６の信号波形と同一であるが、オンディレイタイマＴｏｎによる遅延時間がない点、及び、電流信号Ｉｉｓが検出される点等が異なる。検出結果である入力ＩＮ０〜ＩＮ３１（監視信号）は、図６と同一となる。
【００８４】
即ち、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、その後半を所定の電源電圧Ｖｘのレベルとし、その前半を、制御部１０から入力される制御データ信号の各データの値に応じて、強制的に、電源電圧と異なる所定の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋とする。親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線Ｄ＋を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧Ｖｘとの競合により生じる電流信号として、所定の電源電圧Ｖｘのレベルの立ち上がり時に検出する。即ち、親局入力部１３９は、監視信号検出手段１３１１として、第１のデータ信号線Ｄ＋の上の電流変化を検出して出力する電流検出回路を備える。
【００８５】
即ち、親局出力部１３５のラインドライバ１３７を構成するトランジスタＴｒ１のエミッタ側に、図１７に示すように、フォトカプラＰＣ１を挿入する。なお、ラインドライバ１３７を構成するトランジスタＴｒ２のエミッタは、ツェナーダイオードを介することなく、所定の電位Ｖｘ／２（１２Ｖ）に接続される。フォトカプラＰＣ１が、監視信号検出手段１３１１であり、図１７に示す電流Ｉｉｓを検出する。即ち、電源電圧Ｖｘの立ち上がり時におけるトランジスタＴｒ１のエミッタ側に流れる電流を検出する。このエミッタ電流Ｉｉｓの値は、電源電圧Ｖｘの立ち上がり時において、これと監視信号との競合電流の有無に依存し、所定の閾値を設定することにより、監視信号の「０」又は「１」とされる。
【００８６】
なお、図示しないが、トランジスタＴｒ３のエミッタ側にフォトカプラＰＣ１を挿入してもよい。トランジスタＴｒ３は電源電圧Ｖｘを重畳したクロックＣＫと同期している（トランジスタＴｒ１及びＴｒ３は電源電圧Ｖｘの供給時は共にＯＮである）ので、この場合でも、電源電圧Ｖｘの立ち上がり時におけるトランジスタＴｒ３における電流の検出は可能である。
【００８７】
フォトカプラＰＣ１を流れる電流信号Ｉｉｓは、これに接続されるフォトカプラＰＣ１のコレクタ抵抗における電圧降下により電圧信号に変換され、インバータＩＮＶ３を介して、オフディレイタイマＴｏｆｆに入力される。オフディレイタイマＴｏｆｆは、オフ（ロウレベル）の期間のみを定められた遅延で出力する。即ち、立ち上がりは元の入力信号に同期させ、その入力信号の立ち下がりを遅延させる。当該遅延は例えば２ｔｄとされる。ここで、ｔｄは、クロックＣＫの反転信号の遅延に用いられるオンディレイタイマＴｏｎによる遅延時間であり、後述のＤｉｓ信号の「１」が安定するまでの最小時間に設定される。オフディレイタイマＴｏｆｆの出力は信号Ｄｉｓとして出力される。オフディレイタイマＴｏｆｆ及びオンディレイタイマＴｏｎが監視データ抽出手段１３１０を構成する。信号Ｄｉｓは入力データ部１３８に入力される。第２の実施態様と同様に、フリップフロップＦＦは省略される。入力データ部１３８は、クロックＣＫの反転信号に同期して、その１周期の後半の立ち上がり（即ち、信号エリアの終了時点）において、信号Ｄｉｓを取り込む。
【００８８】
制御信号を強制的に出力することにより、図１９に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、４通りの状態が存在する。親局１３において、送出した制御信号は知ることができるので、第１のデータ信号線Ｄ＋上の電流の相違を検出することにより、監視信号の状態を知ることができる。図１９に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、電流信号Ｉｉｓの大小が定まる。この組み合わせから、制御信号「０」を強制的に送出した場合における監視信号の「０」又は「１」、及び、制御信号「１」を強制的に送出した場合における監視信号の「０」又は「１」が求まる。
【００８９】
図１９に示すように、トランジスタＴｒ１のエミッタ電流Ｉｉｓは、監視信号が「１」の場合、これと電源電圧Ｖｘとの間で競合電流が流れるので、約１００ｍＡの電流となる。即ち、前述のように、図９に示す子局入力部１５のトランジスタＴｒ２を流れる電流がこの値に制限されているので、電流Ｉｉｓもこの値となる。これに対して、監視信号が「０」の場合、これと電源電圧Ｖｘとの間で競合電流が流れないので、電流Ｉｉｓは、子局出力部１４、子局入力部１５のラインレシーバ、電源電圧発生手段に流れる電流ｉｐに等しい電流となる。即ち、第１のデータ信号線Ｄ＋上の電位が強制的に電源電圧Ｖｘ（＝２４Ｖ）とされると、子局入力部１５のトランジスタＴｒ２は、データ信号が無くなるので、ＯＮからＯＦＦに変化する。従って、監視信号が「１」の場合において、強制的に電源電圧Ｖｘが供給されると、パルス電流Ｉｉｓが流れる。なお、第５の実施の形態の場合は、子局１１側の回路が少消費電流で、電流ｉｐは小さいものとする。
【００９０】
ここで、電流Ｉｉｓの値の検出のための閾値が定められる。閾値は、子局入力部１５のトランジスタＴｒ２の制限電流（約１００ｍＡ）と電流ｉｐとの中間の値とされる。これにより、電流Ｉｉｓの値が当該閾値より大きい場合には監視信号「１」が検出され、逆の場合には監視信号「０」が検出される。なお、実際は、この閾値はフォトカプラＰＣ１に接続された抵抗Ｒ１の値を適切なものとすることにより実現される。
【００９１】
即ち、図１８に示すように、電源電圧Ｖｘの立ち上がり時において、監視信号が「１」であると、フォトカプラＰＣ１のトランジスタがＯＮし、これに接続されたコレクタ抵抗の電圧降下でロウレベルがインバータＩＮＶ３に入力される。従って、ハイレベルのパルス信号が、オフディレイタイマＴｏｆｆで２ｔｄだけ遅延された上で、信号Ｄｉｓとして入力データ部１３８に入力される。また、クロックＣＫの反転信号をオンディレイタイマＴｏｎによりｔｄだけ遅延させた信号ＣＫ￣（クロックの反転信号、以下同じ）・ｔｄが、入力データ部１３８に入力される。入力データ部１３８は、信号ＣＫ￣・ｔｄの立ち上がりに同期して、ハイレベルの信号Ｄｉｓを取り込む。従って、２ｔｄだけ遅延された信号Ｄｉｓの略中央で、その信号レベルの安定を待って、監視信号「１」を確実に検出することができる。
【００９２】
一方、電源電圧Ｖｘの立ち上がり時において、監視信号が「０」であると、フォトカプラＰＣ１のトランジスタがＯＦＦし、ハイレベルがインバータＩＮＶ３に入力される。従って、入力データ部１３８は、信号ＣＫ￣・ｔｄの立ち上がりに同期して、ロウレベルの信号Ｄｉｓを取り込む。即ち、監視信号「０」を検出する。
【００９３】
なお、親局１３がクロックＣＫの１周期の後半を電源電圧Ｖｘとし前半をレベルＶｘ／２又は０＋とするので、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の前半が電圧レベルＶｘ／２又は擬似的なグランドレベル０＋かを識別する。子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて電源電圧と異なる所定の電圧レベルＶｘ／２又は擬似的なグランドレベル０＋からなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の前半に重畳する。
【００９４】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【００９５】
例えば、図２０に示すように、第１データ信号線Ｄ＋及び第２データ信号線Ｄ−の一方又は双方の端部に、終端ユニット１８及び／又は１９を設けることが好ましい。終端ユニット１８及び１９の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９６】
また、例えば、図２０に示すように、親局１３にエラーチェック回路を設けてもよい。エラーチェック回路は、第１データ信号線Ｄ＋を監視して、線路の状態（短絡など）をチェックする。エラーチェック回路の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９７】
また、例えば、図２０に示すように、親局１３から出力される第１データ信号線Ｄ＋に重畳されている２４Ｖでは子局１１の電源容量が不足する場合、親局１３から外部電源を子局１１、被制御装置１２に供給するための電力線Ｐを設けてもよい。電力線Ｐの構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００９８】
更に、図示はしないが、例えば特願平１−１４０８２６号に示すように、親局１３の親局出力部１３５及び親局入力部１３９を複数個設け、特定の子局と対応させてもよい。この場合、親局出力部１３５と子局出力部１４とは、それぞれｍ個（ｍ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。他方、親局入力部１３９と子局入力部１５は、それぞれｎ個（ｎ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。各々の対応付けられた部分は、タイミング信号の制御下で逐次作動されて、関連する被制御部１６に対する制御データ及びセンサ部１７からの監視信号の伝送を行う。更に、このような構成を１群とし、複数の群を設けてもよい。各群における局の数は異なっていてもよい。
【００９９】
更に、図示はしないが、親局１３及び子局１１における動作を、各々に設けたＣＰＵ（中央演算処理装置）において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【０１００】
【発明の効果】
本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し検出することにより、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができるので、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、結果として、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【０１０１】
また、本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、又は、双方のエリアを重複させ、クロックに制御信号及び監視信号を重畳し、制御信号エリアの制御信号を電圧信号として検出し、監視信号を電流信号として検出することにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、クロック自体を高速化することができ、結果として、信号伝送の速度を従来の２倍以上に高速化することができる。
【０１０２】
さらに、本発明によれば、制御・監視信号伝送システムにおいて、クロックの１周期毎の前半を制御信号エリア及び監視信号エリアとして、監視信号に制御信号を強制的に重畳し、制御信号を電圧信号として検出し、クロックの１周期毎の後半の電源電圧のレベルの立ち上がり時に生じる競合電流を監視信号として検出することにより、前述の場合と同様に、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができ、クロック自体を高速化することができ、結果として、信号伝送の速度を従来の２倍以上に高速化することができる。
【図面の簡単な説明】
【図１】本発明の基本構成図である。
【図２】本発明の信号伝送説明図である。
【図３】本発明の基本構成図である。
【図４】本発明の基本構成図である。
【図５】親局の一例の構成図である。
【図６】図５の親局における波形図である。
【図７】子局出力部の一例の構成図である。
【図８】図７の子局出力部における波形図である。
【図９】子局入力部の一例の構成図である。
【図１０】図９の子局入力部における波形図である。
【図１１】親局の他の一例の構成図である。
【図１２】図１１の親局における波形図である。
【図１３】本発明の他の信号伝送説明図である。
【図１４】親局の更に他の一例の構成図である。
【図１５】図１４の親局における波形図である。
【図１６】図１４の親局における監視信号の検出の説明図である。
【図１７】親局の更に他の一例の構成図である。
【図１８】図１７の親局における波形図である。
【図１９】図１７の親局における監視信号の検出の説明図である。
【図２０】本発明の他の基本構成図である。
【符号の説明】
１０：制御部
１１：子局
１２：被制御装置
１３：親局
１４：子局出力部
１５：子局入力部
１６：被制御部
１７：センサ部
Ｄ＋：第１データ信号線
Ｄ−：第２データ信号線
Claims (10)
- 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを前記制御部から入力される制御データ信号の各データの値に応じて前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の後半又は前半内における前記制御信号エリアが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の後半又は前半内における前記制御信号エリア以外の期間である監視信号エリアに重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、その前半又は後半を所定の電源電圧のレベルとし、その後半又は前半内における予め定められた所定の期間である制御信号エリアを前記制御部から入力される制御データ信号の各データの値に応じて強制的に前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を電流信号として検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の後半又は前半内における前記制御信号エリアが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の後半又は前半内における前記制御信号エリア以外の期間である監視信号エリアに重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 請求項１又は２において、
前記クロックの１周期毎の後半を前記所定の電源電圧のレベルとする
ことを特徴とする制御・監視信号伝送システム。 - 請求項３において、
前記クロックの１周期毎の前半において、更に、その期間の開始から所定の期間を監視信号エリアとし、それ以外の期間を制御信号エリアとする
ことを特徴とする制御・監視信号伝送システム。 - 請求項３において、
前記クロックの１周期毎の前半において、更に、その期間の開始から所定の期間を制御信号エリアとし、それ以外の期間を監視信号エリアとする
ことを特徴とする制御・監視信号伝送システム。 - 制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、その後半を所定の電源電圧のレベルとし、その前半を前記制御部から入力される制御データ信号の各データの値に応じて強制的に前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとすることにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と前記所定の電源電圧との競合により生じる電流信号として前記所定の電源電圧のレベルの立ち上がり時に検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の前半が前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の前半に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。 - 請求項１、２又は６のいずれかにおいて、
前記監視データ信号は、前記直列のパルス状電圧信号の当該子局に対応するデータの位置に重畳される
ことを特徴とする制御・監視信号伝送システム。 - 請求項１、２又は６のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号の出力に先立って、前記電源電圧のレベルであって前記クロックの１周期より長いスタート信号を前記データ信号線に出力する
ことを特徴とする制御・監視信号伝送システム。 - 請求項１、２又は６のいずれかにおいて、
前記子局出力部が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、当該アドレスのデータを対応する前記被制御部に供給する
ことを特徴とする制御・監視信号伝送システム。 - 請求項１、２又は６のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、エンド信号を出力する
ことを特徴とする制御・監視信号伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341835A JP4445661B2 (ja) | 2000-11-09 | 2000-11-09 | 制御・監視信号伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341835A JP4445661B2 (ja) | 2000-11-09 | 2000-11-09 | 制御・監視信号伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152864A JP2002152864A (ja) | 2002-05-24 |
| JP4445661B2 true JP4445661B2 (ja) | 2010-04-07 |
Family
ID=18816498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341835A Expired - Lifetime JP4445661B2 (ja) | 2000-11-09 | 2000-11-09 | 制御・監視信号伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4445661B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104145482A (zh) * | 2012-03-09 | 2014-11-12 | 株式会社爱霓威亚 | 互锁异常的检测方法以及使用于该方法的子站终端机 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4322071B2 (ja) | 2003-09-04 | 2009-08-26 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
| JP4844965B2 (ja) * | 2006-05-19 | 2011-12-28 | 株式会社 エニイワイヤ | センサターミナルシステム |
| JP5138187B2 (ja) * | 2006-07-12 | 2013-02-06 | 株式会社鷺宮製作所 | 計測システム及び計測ユニット |
| DE102007046300A1 (de) | 2007-07-26 | 2009-01-29 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren zur Synchronisation von mehreren Messkanalbaugruppen und/oder Messgeräten sowie entsprechendes Messgerät |
| JP4879312B2 (ja) * | 2009-11-25 | 2012-02-22 | 株式会社 エニイワイヤ | リモート配線チェックシステムおよびそのシステムに使用する接続コネクタ |
| JP4926234B2 (ja) * | 2009-12-18 | 2012-05-09 | 株式会社 エニイワイヤ | 制御・監視信号伝送システムにおける信号伝送方式 |
| JP4987090B2 (ja) * | 2010-01-13 | 2012-07-25 | 株式会社 エニイワイヤ | 制御・監視信号伝送システムにおける信号伝送方式 |
| JP5120994B1 (ja) * | 2012-01-20 | 2013-01-16 | 株式会社 エニイワイヤ | 伝送クロック信号異常検出方式、およびその方式に使用する子局ターミナル |
| CN104126311B (zh) * | 2012-02-22 | 2019-01-01 | 株式会社爱霓威亚 | 故障检测方法及使用于该方法的子站终端站 |
| WO2014147705A1 (ja) * | 2013-03-18 | 2014-09-25 | 株式会社エニイワイヤ | 制御・監視信号伝送システム |
| JP6655768B2 (ja) * | 2017-06-27 | 2020-02-26 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
| CN110647120B (zh) * | 2019-09-26 | 2021-01-01 | 北京机电工程研究所 | 一种适用于极端应用条件的运动控制方法 |
| CN117378168A (zh) | 2021-06-14 | 2024-01-09 | 株式会社爱霓威亚 | 控制监视讯号传输系统 |
-
2000
- 2000-11-09 JP JP2000341835A patent/JP4445661B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104145482A (zh) * | 2012-03-09 | 2014-11-12 | 株式会社爱霓威亚 | 互锁异常的检测方法以及使用于该方法的子站终端机 |
| CN104145482B (zh) * | 2012-03-09 | 2018-01-30 | 株式会社爱霓威亚 | 互锁异常的检测方法以及使用于该方法的子站终端机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002152864A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4445682B2 (ja) | 制御・監視信号伝送システム | |
| JP3795392B2 (ja) | 制御・監視信号伝送システム | |
| JP4445661B2 (ja) | 制御・監視信号伝送システム | |
| KR101053791B1 (ko) | 제어ㆍ감시 신호 전송 시스템 | |
| KR0138266B1 (ko) | 전력제어시스템의 장치간에 절연을 제공하고 그 절연수단을 통해 전력 및 데이타를 전송하기 위한 회로 | |
| US5907539A (en) | I/O Module for a serial multiplex data system with a programmable communication mode selector | |
| US4535401A (en) | Apparatus and method for providing power from master controller to subcontrollers and data communication therebetween | |
| JP3795378B2 (ja) | 制御・監視信号伝送システム | |
| JP2760382B2 (ja) | 制御・監視信号伝送方式 | |
| EP2159965A2 (en) | Control/monitor signal transmission system | |
| JP4584486B2 (ja) | 制御・監視信号伝送システム | |
| DE10034087B4 (de) | Feldbussystem mit minimierter Hardwarearchitektur | |
| JP4969524B2 (ja) | 制御・監視信号伝送システム | |
| JPS63299548A (ja) | デ−タ伝送装置 | |
| JPH06351082A (ja) | データ伝送方法 | |
| JPH03143014A (ja) | 多重連結センサの入出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4445661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |