以下に、本発明の実施形態における実施例を図によって説明する。図1は本発明の実施例である制御・監視信号伝送システムの全体の基本構成図、図2は仲介局の機能ブロック図、図3は記憶領域における伝送信号形態の模式図である。
図1に示すように、この制御・監視信号伝送システムは、単一の仲介局1と、この仲介局1に共通のデータ線であるDP信号線8、DN信号線9を介して接続された複数の子局4と、複数の子局4の各々に接続された複数の作動装置5とを備える。
作動装置5は、少なくとも2個を含む一又は複数の組に分けられ、同じ組に属するものは対応関係にあるものとされている。例えば、A地点とB地点にそれぞれ5個の作動装置が設置されていた場合、A地点の作動装置1個とB地点の作動装置1個を一組とすれば、5つの組に分けれることになり、また、それら各組の1対が対応関係にあるものとなる。各組について、後述のアドレス、例えば0〜5を付与すれば、対応関係にある作動装置のアドレスは同一となる。なお、前記A地点とB地点に加え、例えばC地点にも5個の作動装置が設置された場合、3個を一組とすれば、A、B、Cの各地点に設置された作動装置が対応する関係となる。
また、作動装置5は、各々がアクチュエータ部6及びアクチュエータ部6を監視するセンサ部7を含んでいる。アクチュエータ部6は、作動装置5を構成する種々の部品、例えば、ソレノイドや、リレー、電磁弁、ランプ等からなる。また、センサ部7は、対応するアクチュエータ部6に応じて選択され、例えば、フォトトランジスタ、押釦スイッチ等からなり、オン、オフの状態(2値信号)を入力する。ただし、センサ部7から入力される信号に限定はなく、2値以上の信号が入力されるものであってもよい。
複数の作動装置5には、制御信号が、DP信号線8、DN信号線9を経て子局4を介し、アクチュエータ部6に伝送される。また、センサ部7からの監視信号(センサ信号)が子局4を介してDP信号線8、DN信号線9を経て伝送される。DP信号線8、DN信号線9の上を伝送される監視信号及び制御信号は、シリアル(直列)信号である。DP信号線8とDN信号線9との線間は、後述するように、電源電圧Vxの供給、クロック信号CKの供給、及び、監視信号及び制御信号の(事実上の)双方向の伝送に用いられる。
複数の子局4は、複数の作動装置5に対応して設けられ、任意の位置でDP信号線8、DN信号線9に接続され、また、対応する作動装置5に接続される。複数の子局4は、各々、子局出力部2と子局入力部3とを備え、子局出力部2及び子局入力部3は、各々、アクチュエータ部6及びセンサ部7に対応する。これら子局入力部3及び子局出力部2に入力及び出力される監視信号及び制御信号は、複数ビットのパラレル(並列)信号である。子局出力部2が制御信号についての直列/並列変換を行い、子局入力部3が監視信号についての並列/直列変換を行う。
仲介局1は、DP信号線8、DN信号線9を介して複数の子局4に接続されている。この仲介局1は、周知の制御・監視信号伝送システムにおける親局のように制御部からの制御信号を取り込んだり制御部へ監視信号を送出したりせず、これに代えて、所定の作動装置5(のセンサ部7)から伝送された監視信号を予め対応させられた別の作動装置5(のアクチュエータ部6)への制御信号として伝送するのみであり、この点で周知の親局とは異なる構成を有する(図2参照)。そのため、破線で示すデータ信号の流れのように、B地点の子局入力部3に取り込まれた、センサ部7からの監視信号は、前記DP信号線8、DN信号線9を経て、予め決められたA地点の子局出力部2を介し、作動装置5のアクチュエータ部6に出力される。一方、予め決められたA地点の子局4の子局入力部3に、センサ部7から取り込まれた監視信号が、前記DP信号線8、DN信号線9を経て、予め決められたB地点の子局出力部2を介し、作動装置5のアクチュエータ部6に出力される。従って、この制御・監視信号伝送システムでは、ホストコンピュータやPLC(プログラマブル・ロジック・コントローラ)を必要とせず、制御システムを組むことが可能である。
なお、この制御・監視信号伝送システムでは、複数の子局4の各々へ電源電圧Vxを供給するための電力線P(24Vの電力線及び0Vの電力線)及びローカル電源を備えていない。後述するように、複数の子局4への電源供給はクロック信号に重畳された電源信号による。この電源信号の電力容量は、複数の子局4の各々が十分に動作しうるものとされる。
仲介局1はその構成として、転送回路10、仲介局出力部15、仲介局入力部18、発振器(OSC)11、及びタイミング発生手段13を備える。タイミング発生手段13は、発振器11の出力する発振出力に基づいて、所定の周期t0のクロックCKに同期した所定のタイミング信号を発生する。
仲介局入力部18は、監視信号検出手段19、監視データ抽出手段20を備える。監視信号検出手段20は、DP信号線8及びDN信号線9の上を伝送される直列のパルス状電圧信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視信号検出手段19は、この検出出力を、タイミング発生手段13からのクロックCKに同期させて(波形整形して)転送回路10へ出力する。なお、転送回路10としては、MCU(マイクロコンピュータ・コントロール・ユニット)が好適であり、ほとんどの実用的な形態においてはMCUが採用されると考えられるため、以下、転送回路をMCUという。
仲介局出力部15は、制御データ信号発生手段14、ラインドライバ23を備える。また、ラインドライバ23には、予め定められた一定のレベルの電源電圧Vxを発生するための電源手段21が接続されている。制御データ信号発生手段14は、データ監視データ抽出手段20からMCU10に入力された直列データ列の各データ値を、クロックCKに重畳する。制御データ信号発生手段14の出力は、出力回路であるラインドライバ23を介して、電源電圧を含む直列信号としてDP信号線8及びDN信号線9の上に出力される。この電源電圧を含むクロックCKは、後述するように、レベル変換された上で、端子16及び17に出力され、DP信号線8及びDN信号線9に供給される。即ち、両者の間の相対的な電位差として出力される。
MCU10は、記憶領域12を備える。図3に示すように、この記憶領域12は入力データ領域(IN−DATA、本発明のバッファ領域に相当)と出力データ領域(OUT−DATA)とで構成され、前記監視データ抽出手段20から入力された監視データがIN−DATAに記憶される。なお、入力データ領域は、記憶領域12と別の装置であってもよい。ここで記憶されたデータは、1クロック毎にまたは伝送データの1周期毎(ブロック毎)にOUT−DATAに書き込まれる(上書記憶される)。なお、OUT−DATAへの書き込みが終了した後、IN−DATAのデータは、新たな入力データにより書換えられる。そして、OUT−DATAへ書き込まれたデータは、仲介局出力部15を介し、DP信号線8、DN信号線9を経て、子局4に出力される。従って、この制御・監視信号伝送システムにおいては、センサ部7からの入力信号(監視信号)とアクチュエータ部6への出力信号(制御信号)とが1対1に対応させられることになる。
例えば、A地点の作動装置5の、4個のアドレス0〜3が割り当てられてセンサ部7(実際には、対応する子局入力部3)から、4ビットの監視信号「0011」が、対応する子局4の子局入力部3に出力される場合について説明する。この場合、まず、子局入力部3が、監視信号「0011」をクロックCKのアドレス0〜3の位置に重畳して、図1に点線で示すように、DP信号線8、DN信号線9の上に出力する。すると、仲介局1の仲介局入力部18は、監視信号「0011」を抽出して、これを制御信号「0011」としてMCU10に入力する。MCU10においては、この制御信号「0011」が記憶領域12のIN−DATAのアドレス0〜3に記憶する。そして、OUT−DATAのアドレス0〜3に書き換え、仲介局出力部15に入力する。仲介局出力部15は、制御信号「0011」が抽出されたアドレスと同一のアドレス0〜3の位置に重畳して、DP信号線8、DN信号線9の上に出力する。そして、A地点から遠隔のB地点において、アドレス0〜3が割り当てられているアクチュエータ部6に対応する子局出力部2が、図1に点線で示すように、アドレス0〜3の位置に重畳された制御信号「0011」を抽出し、対応するアクチュエータ部6に出力する。これにより、子局入力部3のアドレスと子局出力部2のアドレスとが一致しているA地点とB地点の子局4の間で、信号の入出力が行われる。
この後、例えばB地点(これに限られず、例えばC地点でも良い)の異なるアドレス、例えば、アドレス4〜7が与えられたセンサ部7から、監視信号、例えば、「0101」、が対応する子局出力部2に出力された場合、子局入力部3は、監視信号をクロックCKのアドレス4〜7の位置に重畳して、図1に点線で示すように、DP信号線8、DN信号線9の上に出力する。仲介局1において、仲介局入力部18が監視信号を抽出して制御信号としてMCU10に入力する。MCU10においては、この制御信号「0101」が記憶領域12のIN−DATAのアドレス4〜7に記憶する。そして、OUT−DATAのアドレス4〜7に書き換え、仲介局出力部15に入力する。仲介局出力部15は、制御信号をアドレス4〜7の位置に重畳して、DP信号線8、DN信号線9の上に出力する。アドレス4〜7が割り当てられたA地点の子局出力部2は、上記アドレス0〜3の場合と同様に、アドレス4〜7の位置に重畳された制御信号を抽出し、対応するA地点のアクチュエータ部6に出力する。
このようにして、制御・監視信号伝送の1サイクル(例えば、所定のアドレス0〜31、或いは、スタート信号STからエンド信号ENDまで等)が実行される。更に、この1サイクルを単位として、信号の伝送が繰り返される。
ただし、入力信号と出力信号との対応は、前述の1対1に限られず、対応関係は種々に変更可能である。例えば、A地点の子局入力部3からの入力信号をB地点の子局出力部2に出力信号として与えた場合、前述のように、B地点の子局入力部3からの入力信号をA地点の子局出力部2に出力信号として与える他に、B地点の子局入力部3からの入力信号をC地点の子局出力部2に出力信号として与えてもよい。また、A地点の子局入力部3からの入力信号を、B地点及びC地点の子局出力部2に出力信号として与えてもよい。
なお、この制御・監視信号伝送システムの伝送において、あるアドレスの子局入力部3からの信号は、同一アドレスの子局出力部2に対して、クロックCKの同一周期内において伝送される。即ち、伝送のサイクルにおける監視信号のアドレス(入力アドレス)と制御信号のアドレス(出力アドレス)とは同一である(従って、入出力アドレスと言う)。これにより、子局4に入力信号を与えるのみで、対応する(同一アドレスの)子局4に出力信号を伝送する(供給する)ことができる。このような伝送方式を実現するための、具体的な回路構成を以下に示す。
図4は子局出力部と子局入力部および作動装置の機能ブロック図、図5は子局入力部の機能ブロック配線図、図6は子局出力部のブロック配線図、図7は仲介局の機能ブロック配線図、図8はこの制御・監視信号伝送システムのタイムチャート図、図9は子局入力部のタイムチャート図、図10は子局出力部のタイムチャート図、図11は仲介局のタイムチャート図である。
まず、子局入力部3について説明する。子局入力部3は、図4、図5に示すように、電源電圧発生手段(CV)300、ラインレシーバ301、制御データ信号抽出手段302、子局アドレス設定手段303、アドレス抽出手段304、入力データ部305、監視データ信号発生手段306、ラインドライバ307を備える。
電源電圧発生手段300は、当該子局入力部3を構成する回路を電気的に駆動し、対応する作動装置5のセンサ部7を電気的に駆動する一定レベルの電源電圧、即ち、出力Vcg(19V)及び出力Vcp(24V)を、DP信号線8及びDN信号線9から発生する、DC(直流)−DCコンバータである。DP信号線8及びDN信号線9の電圧を周知の手段により平滑し安定化することにより安定化した出力Vcg(19V)を得ると共に、ダイオードD0及びコンデンサC0により出力Vcp(24V)を形成する。なお、DP信号線8及びDN信号線9上のパルス幅変調されたクロックの周期は、出力Vcpが十分に24Vを維持できるようにされる。子局入力部3は、これら出力Vcg(19V)と出力Vcpとの間で動作する。
ラインレシーバ301は、抵抗値が等しい分割抵抗R1及びR2とバッファ回路Bとからなる。DP信号線8及びDN信号線9の間の電位差、Vsを検出し、これを分割抵抗R1及びR2により2分割した信号を、バッファ回路Bから出力する。即ち、DP信号線8及びDN信号線9の間の電位差が24Vの場合、DP信号線8の24Vの電位によりダイオードD0がオンして、コンデンサC0が当該電位差に充電され、出力Vcp=24Vが抵抗R1の一端に与えられ、抵抗R2の一端にもDP信号線8の24Vが与えられる。従って、抵抗R1及びR2の両端間の電位差は無い。一方、前記電位差が19Vに変化した場合、ダイオードD0がオフし、DN信号線9の電位を基準としたVcpの電位はコンデンサC0により24Vが維持されるが、抵抗R2の一端にはDP信号線8の19Vが与えられる。従って、抵抗R1及びR2の両端間に5Vの電位差が与えられ、これを2分割した値がバッファ回路Bに入力される。なお、全体的な電位のシフトによるものであり、基準電位である出力Vcp(24V)と出力Vcg(19V)との関係が変動するものではない。
このように、この子局入力部3の回路では、DP信号線8及びDN信号線9の間に、コンデンサC0が並列に挿入され、更に、コンデンサC0のDP信号線8側端子とDP信号線8との間にダイオードD0が挿入されているに等しい。従って、DP信号線8及びDN信号線9の間の電位差が電源電位Vx=24Vの期間においては、DP信号線8からダイオードD0を介してDN信号線9へ充電電流が流れて、コンデンサC0を充電すると共に、子局4及び作動装置5の回路を駆動する。一方、前記電位差(Vx−Vs)が19Vの期間においては、ダイオードD0がオフしてDN信号線9からDN信号線9へ、コンデンサC0を充電するための電流は流れない(遮断される)。従って、(Vx−Vs)が19Vの期間において、コンデンサC0が放電して子局4及び作動装置5の回路を駆動すると共に、後述するように、監視データ信号が例えば「1」の場合に、電流信号を重畳する。即ち、監視データ信号の「1」である電流IisをDN信号線9へ出力する。
クロックCKが重畳された制御信号(直列のパルス状電圧信号)を考えると、バッファ回路Bは、前記電位差が24Vの場合にハイレベル信号を出力し、これ以外の場合にロウレベル信号を出力する。これが出力doである。即ち、復調された制御信号のデータの値である。これは、位相変調されたクロックCKを含むと考えてよい。この出力doがアドレス抽出手段304であるプリセット加算カウンタ(以後、プリセット加算カウンタ304という)に入力され、その反転信号がシフトレジスタSR入力される。なお、出力doの波形については後述する。
なお、抽出されたクロックCKの入力に先だって、制御信号に重畳されているスタート信号STが、同様に出力doのハイレベルとして検出されて、オンディレイタイマTonに入力される。スタート信号STと出力stの波形については後述するが、このオンディレイタイマTonでは、遅延は3t0(t0はクロックCKの1周期)とされ、即ち、出力stの立ち上がりを3t0だけ遅延させ、立ち下がりは元の信号STに同期させる。従って、ハイレベルの時間が短い信号、即ち、クロックCKや後述のエンド信号ENDについては、出力stが現われない。出力stは、微分回路に入力され、出力stの立ち上がりで微分信号がプリセット加算カウンタ304及びシフトレジスタSRに入力され、そのリセット信号Rとして用いられる。なお、これらには、出力doも入力される。
子局アドレス設定手段303の設定部スイッチには、当該子局入力部3に割り当てられたアドレスが設定される。このアドレスとは、例えば、当該子局4が前述(図1)のA地点に設けられ、0〜3番地が割り当てられていたとすれば、これらの番地が設定される。ただし、図7では図示の便宜のため0番地が示されている。プリセット加算カウンタ304は、出力stの立ち上がり微分信号によりリセットされた後、抽出されたクロックCKをその立ち上がりでカウントし、カウント値が前記設定部スイッチのアドレスと一致している間、後述の波形の出力dcを出力する。
入力データ部305は、対応するセンサ部7から入力された1又は複数の(ビットの)データの値からなる監視信号を保持し、プリセット加算カウンタ304からの出力dcが入力されると、保持している1又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段306に出力する。即ち、入力データ部305は、監視信号についての並列/直列変換を行う。監視データ信号発生手段306は、監視信号のデータの値に応じて、監視データ信号を出力し、ここで出力された監視データ信号は、出力回路であるラインドライバ307により、DP信号線8及びDN信号線9の上に出力される。
入力データ部305はその構成にシフトレジスタSRを有する。この入力データ部305のシフトレジスタSRは、出力dcがハイレベルとなる期間中において、抽出されたクロックCKの立ち下がりに同期して、「1(又はハイレベル)」をシフトする。即ち、「1」が、シフトレジスタSRの単位回路Sr1〜Sr4において、この順にシフトされる。従って、シフトレジスタSRの出力dr1〜dr4が、当該クロックCKの周期において、その立ち下がりに同期して、順に(次周期の立ち下がりまで)ハイレベルとされる。出力dr1〜dr4は、各々、4個の2入力ANDゲートに入力される。
入力データ部305のアンドゲート部は、割り当てられたアドレス(例えば、前述の0〜3番地)と同一個数(アドレスが0〜3番地の場合は4個)の2入力ANDゲートと、これらの出力を受けるORゲートとからなる。4個のANDゲートの各々に、前記シフトレジスタSRの出力dr1〜dr4が入力される。出力dr1〜dr4は、前述のように、当該クロックCKの周期において、その立ち下がりに同期して、順に(次周期の立ち下がりまで)ハイレベルとされる。従って、出力dr1〜dr4のハイレベルの期間中に、4個のANDゲートの各々が開いて、アドレス0〜3に重畳されるべき監視信号(スイッチSW0等で代表的に表されるセンサ部7の状態に依存する信号「0」又は「1」の入力にもとづく信号)が、この順に、ANDゲートを経て、ORゲートから出力される。
ORゲートの出力は、2入力NANDゲート308に入力される。NANDゲート308には、インバータINVの出力、即ち、出力doの反転信号が入力される。NANDゲート308は監視データ信号発生手段306を構成する。そして、前記設定部スイッチに設定されたアドレスの監視信号が出力されている期間中に、出力doの立ち下がりに同期してNANDゲート308が開いて、前記センサ部7の状態に依存する信号値、例えば「0011」等を採る監視信号が、出力dipとして出力される。
出力dipは、ラインドライバ307を介して、レベル変換された後にDP信号線8及びDN信号線9に出力される。ラインドライバ307は、トランジスタT1及びT2、ダイオードD、抵抗R3、R4及びRisからなる。出力dipは、トランジスタT1を介して、大きなトランジスタT2に入力される。即ち、監視データ信号が例えば「1」の場合、出力dipのロウレベルによりトランジスタT2がオンして、監視データ信号である電流IisがDP信号線8及びDN信号線9に流れる。これにより、監視データ信号の「1」である電流信号Iisを信号線DN信号線9へ重畳する。また、トランジスタT2は、抵抗R3、R4及びRisを適当に選択することにより、それを流れる電流が制限される。例えば、30mA(ミリアンペア)に制限される。
以上から判るように、監視信号は、子局入力部3から、(抽出された)クロック信号である信号doの1周期において、DP信号線8及びDN信号線9上に電流信号として出力される(重畳される)。なお、この時、前述のように、DP信号線8及びDN信号線9の間の電位差(Vx−Vs)が19Vの期間においては、ダイオードD0がオフしてDP信号線8からDN信号線9へコンデンサC0を充電するための電流は流れない。従って、仲介局1からの充電電流と監視データ信号とが衝突することはなく、監視データ信号は、その時点で、DP信号線8及びDN信号線9の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局4に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号に、同一アドレスの監視信号のデータが重畳されることになるので、伝送のサイクルにおける監視信号のアドレス(入力アドレス)と制御信号のアドレス(出力アドレス)とは同一となる。
次に、子局出力部2の回路構成について説明する。子局出力部2は、図4、図6に示すように、電源電圧発生手段(CV)200、ラインレシーバ201、制御データ信号抽出手段202、子局アドレス設定手段203、アドレス抽出手段204、出力データ部205を備える。なお、電源電圧発生手段(CV)200、ラインレシーバ201、制御データ信号抽出手段202、子局アドレス設定手段203、及びアドレス抽出手段204は、前述の子局入力部3における電源電圧発生手段300、ラインレシーバ301、制御データ信号抽出手段302、子局アドレス設定手段303、及びアドレス抽出手段304とほぼ同一の構成であるため、その説明は簡略化する。割り当てられるアドレスは、例えば、前述のB地点の子局出力部2であるとすると、A地点の子局入力部3と同一(即ち、この場合、0〜3番地)である。また、抽出される制御信号のデータの数(4個)と同一数の監視信号データが入力される。
電源電圧発生手段(CV)200は、前記子局入力部3n電源電圧発生手段300と同様に、一定レベルの電源電圧を、データ信号線から発生する。即ち、DP信号線8及びDN信号線9の電圧を周知の手段により平滑し安定化することにより、安定化した出力Vcg(19V)及びVcp(24V)を得る。出力Vcg(19V)は、出力Vcp(24V)を基準電圧とした場合に、これに対して、5Vの電源電圧(Vccに相当する)となる。この電源電圧は、当該子局出力部2に付随する少消費電力の回路(例えば、LED表示回路)を電気的に駆動するため、及び、対応する作動装置5のアクチュエータ部6を電気的に駆動するために用いられる。即ち、図示しないが、電源電圧発生手段200がアクチュエータ部6にその電源を供給する。
入力回路であるラインレシーバ201は、DP信号線8及びDN信号線9の上を伝送される信号を取り込んで制御データ信号抽出手段202に出力する。制御データ信号抽出手段202は、当該信号から制御データ信号を抽出して、アドレス抽出手段204及び出力データ部205に出力する。子局アドレス設定手段203は、当該子局出力部2に割り当てられた自局アドレスを保持する。アドレス抽出手段204は、子局アドレス設定手段203に保持された自局アドレスと一致するアドレスを抽出し、出力データ部205に出力する。出力データ部205は、アドレス抽出手段204からアドレスが入力されると、DP信号線8及びDN信号線9の上を伝送される(直列)信号の中において当該時点で保持している1又は複数のデータの値を、並列の信号として対応するアクチュエータ部6に出力する。即ち、出力データ部205は、制御信号についての直列/並列変換を行う。
ラインレシーバ201は、子局入力部3のラインレシーバ301と同様にバッファ回路Bを備え、DP信号線8とDN信号線9との電位差に応じてレベルが変わる信号doを出力する。、この信号doは、オンディレイタイマTon及びオフディレイタイマToffに入力される。オフディレイタイマToffは、オフ(ロウレベル)の期間のみを定められた遅延で出力する。即ち、入力doの立ち下がりを遅延させ、立ち上がりは元の入力doに同期させる。当該遅延は1/2t0(t0はクロックCKの1周期)とされる。信号d1の波形については後述するが、これにより制御データ信号のデータ値(「0」又は「1」)に対応した出力がなされる。なお、オンディレイタイマTonは、子局入力部3のものと同様であるため、説明は省略する。
シフトレジスタ204の出力dr1〜dr4は、子局入力部3のものと異なり、当該クロックCKの周期において、その立ち上がりに同期して、順に(次周期の立ち上がりまで)ハイレベルとされる。出力dr1〜dr4は、各々、出力データ部205を構成するD型フリップフロップ回路FF1〜FF4にクロックとして入力される。また、フリップフロップ回路FF1〜FF4には、出力d1(即ち、復調された制御信号のデータの値)も入力される。そして、例えば、フリップフロップ回路FF1は、出力dr1の立ち上がりに同期して、その時点の出力d1の値を取り込んで保持し、これを信号out0として出力する。他のフリップフロップ回路FF2〜FF4も同様にして、出力dr2〜dr4の立ち上がりに同期して、その時点の出力d1の値を取り込んで保持し、これを信号out1〜out3として出力する。
出力out0〜out3は、各々、反転された後、コンデンサC0にエミッタが接続された駆動用の大きなトランジスタT0〜T3を介して作動装置5のアクチュエータ部6に出力O0〜O3として出力され、その負荷L0等を制御する。なお、前述のように、負荷L0等への電源は、子局出力部2から供給される。
次に、仲介局入力部18について説明する。DP信号線8及びDN信号線9上に出力された監視信号は、仲介局入力部18の監視信号検出手段19に入力され検出され、その検出信号が反転されて、出力Diipとして出力される。出力Diipの波形は、監視データ信号(のみ)を含んだものとなる。この出力Diipにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置から1個遅れたアドレス位置に存在する。
監視信号検出手段19は、DP信号線8及びDN信号線9の上の電流変化を検出して出力する電流検出回路であるトランジスタTi、ツェナーダイオードZD1及びZD2、抵抗R1、R2及びRiを備える。降伏電圧が4.5VであるツェナーダイオードZD1と抵抗R1とにより、振幅が5V=Vsに制限される。即ち、DP信号線8及びDN信号線9の間の電位差(Vx−Vs)が19Vの期間においては、前述のように、DP信号線8からDN信号線9へコンデンサC0充電のための電流は流れず、監視信号検出手段19へ検出電流Isが流れる。この時、監視データ信号が「1」の場合には、電流Iisが重畳されている。従って、監視データ信号の検出電流Isとして、電流Iis=30mAが流れる。トランジスタTiは、この電流Isを検出する。ツェナーダイオードZD2は15mA以上の電流が流れた場合に降伏する。これが電流Is検出のための閾値Ithである。従って、監視データ信号「1」による検出電流Is=30mAにより、トランジスタTiがオンする。監視データ信号が「0」の場合には、電流Iisが流れないので、監視データ信号の検出電流Isが流れない。従って、ツェナーダイオードZD2は降伏せず、監視データ信号「0」により、トランジスタTiがオフする。
監視データ信号「1」である検出電流Is(=30mA)は、コレクタ抵抗Riにおける電圧降下により電圧信号に変換され、監視データ抽出手段20に入力される。検出電流Isにもとづいて、インバータINVにより出力Diipが形成され、監視データ抽出手段1310のRSフリップフロップFFに入力される。更にフリップフロップFFの出力Diisは、MCU10の記憶領域12に入力される。
制御データ信号発生手段14は、2値(5Vのハイレベルと0Vのロウレベル)の信号を1本の信号線Pckに出力する。信号線Pckに出力された信号は、ラインドライバ23を介して、DP信号線8及びDN信号線9に出力される。ラインドライバ23は、前記コンデンサーC0の充電電流を供給するための大きなトランジスタTdにより構成され、低インピーダンスでの駆動が可能とされている。その出力の振幅は、前記ツェナーダイオードZD1(4.5Vの降伏電圧)により0V〜5Vに制限され、信号線Pckの反転信号をDN信号線9上に出力する。DP信号線8には、電源電位Vx=24Vが供給される。従って、DP信号線8及びDN信号線9上の間の信号は、2値(レベルVxと「高電位のロウレベル」)の信号である。また、後述のスタート信号STは電源電位Vxのレベルの信号として出力され、エンド信号ENDは「高電位のロウレベル」の信号として出力される。
次に、仲介局1における入出力波形について説明する。
図11に示す信号Dckは、クロックCK(仲介局1における発振器(OSC)11からの発振出力を分周して所定の周期に形成された信号)で、スタート信号STに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数(アドレスの数)だけ出力される。
この実施例において複数の子局4に分配されるべき制御信号は、1個の仲介局1からシリアル信号(直列のパルス状電圧信号)としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられている。即ち、子局4に送信(分配)すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全制御データ信号のデータの各々に、1個のアドレスが割り当てられる。ただし、アドレスの数に制限はなく、0〜32、0〜63、127、255、・・・であってもよい。なお、例えばアドレスを0〜31番地までとすると、32ビットの制御信号が出力されることになる。
子局4は、前述の通り、直列のパルス状電圧信号からクロックCKを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた(1又は複数の)アドレスの場合に、その時点における直列のパルス状電圧信号のデータ値を、制御信号として取り込む。なお、仲介局1にも、後述のエンド信号形成のために、最終アドレスが割り当てられる。
そして、そのアドレスをカウントするための最初及び最後を決定するために、各々、スタート信号ST及びエンド信号が形成される。スタート信号ST及びエンド信号ENDは、仲介局1のタイミング発生手段13により出力される。即ち、直列のパルス状電圧信号の出力に先立って、スタート信号が形成されDP信号線8にスタート信号STが出力され、直列のパルス状電圧信号から抽出したクロックCKをカウントして予め自己に割り当てられたアドレスが抽出されたら、その時点でエンド信号ENDがDP信号線8に出力される。このために、タイミング発生手段13は図示しないカウント手段を備える。
カウント手段はスタート信号STの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックCKの出力は停止される。エンド信号ENDは、所定の数(アドレスの数)のクロックCKを検出して、その後これに連続して、出力される。このために、タイミング発生手段13はまた、図示しない比較手段を備える。即ち、比較手段は、カウント手段により、仲介局1のアドレスを設定する。そして、この仲介局1のアドレスとカウント値とが比較され、両者が一致した場合に所定の期間、エンド信号ENDが出力される。なお、前記カウント手段は、エンド信号ENDによりリセットされる。また、エンド信号ENDの終了に同期して、再度、スタート信号STが出力され、同一の動作が繰り返される。1回の伝送周期(1個のスタート信号STからその直後のエンド信号ENDまで)において伝送されるデータ数に対応した数値がアドレスの最大値である。例えば、32ビットの制御信号の場合、最大のアドレスカウント値である31が仲介局のアドレスとなり、制御信号における31番地のデータ処理の終了に合わせて、エンド信号ENDが出力される。
スタート信号STは、制御信号と識別可能なようにクロックCKの1周期t0より長い信号とされ、エンド信号は、クロックCKの1周期t0より長くスタート信号より短い信号とされる。この実施例におけるスタート信号STは5t0の期間出力される24V(ハイレベル)の信号とされている。一方、エンド信号ENDは、1.5t0の期間出力されるハイレベルの信号とされている。
ただし、スタート信号STと、エンド信号ENDは、信号の定義であるので、特定のデータで識別することも可能である。図示は省略するが、4Bitアドレスの場合、1111データをスタートデータとしてスタート信号STを定義し、1110データをエンドデータであるエンド信号ENDとして定義することもできる。
また、この実施例におけるデータ信号は、クロックCK1周期t0の前の3/4周期(3/4t0)を19V(「高電位のロウレベル」この具体例において、単に「ロウレベル」ということがある)と後の1/4周期(1/4t0)をハイレベルとしたものと、前の1/4周期(1/4t0)をロウレベルと後の3/4周期(3/4t0)をハイレベルとしたものとの組合せとし、前者を値「0」、後者を値「1」を示すものとされている。なお、アドレス(入出力アドレス)は、各データ値(クロックCKの1周期(t0))毎に割り当てられる。例えば、図11において、制御データ発生手段14から出力される信号Pckのデータの値が「0011」の場合、データの値が「0」となるアドレス(0及び1)では、当該クロックの前の3/4周期が「ロウレベル」と、当該クロックの後の1/4周期が電源電圧Vxのレベル(ハイレベル)となる。また、データの値が「1」となるアドレス(2及び3)では、当該クロックの前の1/4周期が「ロウレベル」と、当該クロックの後の3/4周期がハイレベルとなる。即ち、制御データ信号のデータの値に応じて、クロックのデューティ比が変更される。これにより、アクチュエータ部6への出力には並列とすべき制御データ信号を直列のパルス状電圧信号として、DP信号線8及びDN信号線9に出力する。
ただし、データ信号のロウレベルの幅(パルス幅変調のパルス幅)は種々に選択することができる。例えば、上述の例とは逆に、データ値「0」の場合にパルス幅を短くし(1/4t0とし)、データ値「1」の場合にパルス幅を長くする(3/4t0とする)ようにしても良い。
出力Dickの信号は、検出のトリガとなるものである。仲介局入力部18は、タイミング信号の制御下で、クロックCKの1周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、電流信号Iisの有無として検出する。このために、タイミング発生手段13では、その検出のトリガとなる出力Dickの信号が形成される。出力Dickの信号は、クロックCKからその立ち上がりが1/4周期(1/4t0)だけ遅延したパルスである。これにより、直列の監視信号における各データの値を抽出して、これを監視信号に変換して、制御データ信号発生手段20に入力する。即ち、出力Dickの立ち上がりのタイミングで、換言すれば、クロックCKの各々の1周期における1/4t0を経過したタイミングで、監視信号の有無(オン/オフ)が検出される。当該タイミングで、監視信号である電流IisがIthより小さければ(2値信号の)オフ又は「0」であり、大きければ(2値信号の)オン又は「1」である。なお、Ithは前記監視信号検出手段19のスレッシュホールド電流、Iisは監視データ信号である。IthはIisより小さい値とされる。
従って、例えば監視データ信号のデータの値が「0011」の場合、監視信号検出手段20の出力(検出電流Is)は、図11に示すように、データ値「1」を有するアドレス(2及び3)において最初の1/4t0周期に電流IisがIthより大きい状態の信号になる。
なお、当該タイミング、即ち、クロックCKの各々の1周期における1/4t0を経過したタイミングで、監視信号がオフであれば、信号線Pckの出力信号(従って、DP信号線8、DN信号線9への出力信号)のパルス幅(「ロウレベル」即ち19Vの期間)を長くし、即ち、当該周期の残りの期間も「ロウレベル」とし、結果としてパルス幅を3/4t0とする。一方、当該タイミングで、監視信号がオン(Iisが25mA以上)であれば、パルス幅を短くし、即ち、当該周期の残りの期間を電源電位Vx(ハイレベル)とし、結果として、パルス幅を1/4t0とし、制御信号Pckのパルス幅変調を行う。
出力Diisは、MCU10において記憶領域12に記憶される監視データであり、監視データ抽出手段20のRSフリップフロップFFから出力される。フリップフロップFFには、そのクロックとして前記出力Dickの信号(クロックCKからその立ち上がりが1/4周期(1/4t0)だけ遅延したパルス)が、タイミング発生手段13から入力される。従って、フリップフロップFFの出力Diisは、元のクロックCKから1/4周期だけ遅れたタイミングで、監視データ信号のみの値を、クロックCKの3/4周期と等しい期間出力するものとなる。即ち、出力Diisは、監視信号のデータ値に応じて、1クロック毎に、ハイレベル(又は「1」)又はロウレベル(又は「0」)とされる。これにより、例えば、「0011・・・」のように出力される。
クロック4CKは、発振器11の発振出力を分周することによりタイミング発生手段13で形成され、クロックCKの周波数f0に対しその周波数が4倍(4f0)となるものである。制御データ信号発生手段14は、クロック4CKを図示しないカウンタによりカウントし、制御信号の値(出力Diisの信号)が「1」の場合、DP信号線8上には、最初のクロック4CKの1個についてその周期に「高電位のロウレベル」を出力し、残り3個のクロック4CKの周期にはハイレベルVxを出力する。逆に、「0」の場合、最初の3個のクロック4CKについてそれらの周期(3/4t0)に「高電位のロウレベル」を出力し、残り1個のクロック4CKの周期にはハイレベルVxを出力する。これにより、制御データ信号発生手段14は、クロックCKを制御信号に基づいて(PWM)変調する。
次に、子局入力部3における入出力波形について説明する。
前記ラインレシーバ301のバッファ回路Bからの出力doの信号波形は、図9に示すように、制御信号(DP−DN)に基づいて(PWM)変調されたクロックCKの波形となる。出力doのハイレベル信号の値は5Vである。
出力stは、オンディレイタイマTonからのもので、立ち上がりをスタート信号STの立ち上りから3t0だけ遅延させ、立ち下がりはスタート信号STに同期させたものである。このように、ハイレベルの期間が3t0より長いスタート信号STについては出力stが現れるが、ハイレベルの時間が短い信号、即ち、クロックCKやエンド信号ENDについては、出力stが現われない。従って、スタート信号STを検出することができる。
出力dcは、前記プリセット加算カウンタ304からのもので、出力do、即ち、抽出されたクロックCKをその立ち上りでカウントし、カウント値が前記設定部スイッチのアドレス値と一致している間に出力される。その波形は、図9に示すように、1個前のアドレスの周期におけるクロックCKの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックCKの立ち上がりに同期してロウレベルとされる。例えば、0番地(tad=0)については、1個前のアドレスとなるスタート信号STの出力stの立ち上がりに同期してハイレベルとされ、当該アドレスの周期における立ち上り(3/4t0)に同期してロウレベルとなる。なお、アドレスが4番地(tad=4)の場合について、参考のために斜線を付して図示した。出力dcは入力データ部305の中のシフトレジスタに入力される。
出力dr1〜dr4は、入力データ部305のシフトレジスタSRからのもので、出力dcがハイレベルとなる期間中において、抽出されたクロックCKの立ち下がりに同期して、「1(又はハイレベル)」をシフトしたものである。即ち、「1」が、シフトレジスタSRの単位回路Sr1〜Sr4において、この順にシフトされる。従って、シフトレジスタSRの出力dr1〜dr4が、当該クロックCKの周期において、その立ち下がりに同期して、順に(次周期の立ち下がりまで)ハイレベルとされる。図9に示す出力dr1〜dr4の波形で、そのタイミングが1クロックづつずれているのが判る。なお、出力dcと同様、アドレスが4番地(tad=4)の場合について、参考のために斜線を付して図示した。
出力in0〜in3は前記センサ部7からのものであり、図9に示す実施例では、アドレス0〜3を付与されたセンサの監視信号が、「0」「0」「1」「1」となっている。出力in0〜in3は、それぞれ、出力dr1〜dr4とともに4個のANDゲートに入力され、出力dr1〜dr4のハイレベルの期間中に、図9に示すような値「0011」を採る。従って、監視信号(アドレス0〜3)「1」が出力されている期間中に、4個のANDゲートの各々が開いて、アドレス0〜3に重畳されるべき監視信号として、この順に、ANDゲートを経て、ORゲートから出力される。
出力dipは、監視データ信号発生手段306の前記NANDゲート308からのものである。NANDゲート308には、前述のように、インバータINVの出力、即ち、出力doの反転信号と、前記ORゲートの出力信号が入力される。そして、前記設定部スイッチに設定されたアドレスの監視信号「1」が出力されている期間中に、出力doの立ち下がりに同期してNANDゲート308が開いて、出力in0〜in3と同じ値を採る監視信号として出力される。
TR2は、トランジスタT2のオンオフ状態を、出力dipとの関係で示すタイムチャートである。出力dipは、トランジスタT1を介して、大きなトランジスタT2に入力される。即ち、監視データ信号が例えば「1」の場合、出力dipのロウレベルによりトランジスタT2がオンして、監視データ信号である電流IisがDP信号線8及びDN信号線9に流れる。
次に、子局出力部2における入出力波形について説明する。なお、前述のように、子局出力部2の構成の一部は子局入力部3と同一であることから、それらの構成において送受信される信号も子局出力部2と同一のものとなる。そのため、図10に示す出力波形のうち、子局出力部3と同一のものは、その説明を省略する。
出力d1は、オフディレイタイマToffからのものである。オフディレイタイマToffは、前述のように、オフ(ロウレベル)の期間のみを定められた遅延(この実施例では1/2t0)で出力する。ラインレシーバ301のバッファ回路からの出力doを、このオフディレイタイマToffに入力し、その立ち下がりを遅延させ、立ち上がりは元の入力doに同期させたものが信号d1である。即ち、入力doにおいてデータの値が「1」の場合における当該クロックの前の1/4周期の「高電位のロウレベル」は、そのオフの時間が短いので、現われなくなる(ハイレベルのままとなる)。また、「0」の場合における当該クロックの前の3/4周期の「高電位のロウレベル」はそのオフの時間が長いので、(3/4−1/2)=1/4の周期だけ、「高電位のロウレベル」が信号d1に現われる。
出力dr1〜dr4は、入力データ部205のシフトレジスタSRからのもので、子局入力部3のものと異なり、前記クロックCKの周期において、その立ち上がりに同期して、順に(次周期の立ち上がりまで)ハイレベルとされる。
出力out0〜out3は、アドレス0〜3番地の制御信号であり、出力データ部205を構成するフリップフロップ回路FF1〜FF4により復調されたものである。前述のように、フリップフロップ回路FF1〜FF4は、出力dr1〜dr4の立ち上がりに同期して、その時点の信号d1の値を取り込んで保持し、これを出力out0〜out3として出力する。従って、この実施例では、出力out0〜out3のデータ値は、それぞれ「0」「0」「1」「1」となる。これら、出力out0〜out3は、各々、反転された後、コンデンサC0にエミッタが接続された駆動用の大きなトランジスタT0〜T3を介して作動装置5のアクチュエータ部6に出力O0〜O3として出力される。
各構成において、上記のような信号の入出力が行われた結果、仲介局1において送受信される信号は次のようになる。図8には、仲介局1から出力される制御信号のアドレス0〜3番地のデータ値が「0101」であり、アドレス0〜3番地を付与されたセンサ部7からの入力が「0011」である場合が示されている。
この実施例における直列のパルス状電圧信号では、クロックCKの1周期(t0)、即ち、各アドレスを少なくとも入力期間(i)及びこれに続く出力期間(o)とに区分する。図8において、データ値が「0」となるアドレス0番地及びアドレス2番地では、「ロウレベル」となる前の3/4周期が入力期間と、残る1/4周期が出力期間となる。また、データ値が「1」となるアドレス1番地及びアドレス3番地では、「ロウレベル」となる前の1/4周期が入力期間と、残る3/4周期が出力期間となる。入力期間では、電流信号Isからなる監視データ信号が重畳され、仲介局入力部18は、この重畳された監視データ信号を抽出する。一方、出力期間では、パルス幅変調(PWM)した制御信号が重畳されることになる。なお、仲介局出力部15は、前の出力時に得た監視信号を制御信号として取り込んで、この出力期間において、制御データ信号を直列のパルス状電圧信号に重畳してDP信号線8、DN信号線9に出力する。
以上から判るように、この制御・監視信号伝送システムにおいては、前述のように入力信号(センサ部7からの監視信号)と出力信号(アクチュエータ6への制御信号)とを単純に1対1に対応させて伝送する。これにより、従来の制御部及び親局を省略した簡易な構成を実現して、保守を容易とし、コストを安価なものとすることができる。更に、伝送のサイクルにおける各々の入出力アドレス毎に、電流信号からなる入力信号により、パルス幅変調信号からなる出力信号を制御する。これにより、入力信号及び出力信号の事実上の双方向(実際には、後述するように、伝送の瞬間は双方向ではない)の伝送を行い、電力線を省略することができる。
また、この例のように、監視信号として電流信号を用い制御信号としてパルス幅変調された電圧信号を用いること(電流変調監視信号とパルス幅変調制御信号との組み合わせ)により、電圧ノイズの大きい悪条件の製造工場等において、高い信頼性の伝送制御システムを実現することができる。
この実施例における制御信号は、前述のように、電源電圧Vx、即ち24Vのレベルのパルス状電圧と、この電源電圧よりは(絶対値が)小さく他の回路部分におけるハイレベル信号よりも(絶対値が)大きいレベルである「高電位のロウレベル」、即ち19Vのレベルのパルス状電圧とで構成されている。そのため、他の回路部分(例えばCMOS論理の回路部分)におけるCMOSハイレベル信号5Vよりも十分に大きい。クロックCK、即ちパルス状電圧のハイレベルとロウレベルとの電位差Vsは5Vあるので、しきい値をその中間値(DN信号線9を基準レベルとすると21.5V)とすることにより、これらは十分に識別できる。換言すれば、電位差Vsは他の回路部分(例えばCMOS論理の回路部分)におけるCMOS論理振幅に等しい。従って、直列のパルス状電圧信号は、デューティ比50%で電位差Vsのクロックをそのままレベルシフトして、制御データ信号に応じてパルス幅変調したものと考えてよい。一方、このパルス幅変調され高電位で振幅制限されたクロックによれば、伝送される平均電力により実現される平均電源電圧は、図8に一点鎖線で示すように、およそ当該振幅の中心値である+21.5Vと言う非常に高い値となる。従って、電力線P等を省略しても、複数の子局4の各々が動作するのに十分な電力容量をこれらに伝送することができる。
DP信号線8及びDN信号線9上の直列のパルス状電圧信号をこのように変化させるには、2つの手段がある。第1の手段によれば、制御データ信号の値に応じて、DP信号線8の電位は最高電位の電源電圧Vx=24Vと「高電位のロウレベル」である19Vとの間で振動させられ、DN信号線9の電位はグランドレベルとされる。なお、DP信号線8の電位を0Vと−5Vとの間で振動させ、DN信号線9の電位を最低電位の−24Vとしてもよい。第2の手段によれば、制御データ信号の値に応じて、DP信号線8の電位は最高電位のグランドレベルとされ、DN信号線9の電位は最低電位の電源電圧Vx=−24Vと「高電位の(絶対値の大きい)ロウレベル」である−19Vとの間で振動させられる。なお、DP信号線8の電位を最高電位の+24Vとして、DN信号線9の電位を+5Vと0Vとの間で振動させてもよい。図11の波形はこの例による。いずれによっても、DP信号線8及びDN信号線9の間の相対的な電位差は、前述のようになる。
なお、クロック信号CKにより伝送される返金電力が低い場合、電力線Pを省略することはできない。例えば、これまで実用されてきた方式として、電源電圧Vxを同様に24Vとし、制御信号を振幅変調した振幅が12Vと0Vの2値としたものがあったが、このクロックにより伝送される平均電力により実現される平均電源電圧は12V以下と、低い値となる。従って、このような場合、電力線P等を省略してしまうと、全ての子局4を動作させることはできず、子局4の数を制限する他なかった。しかし、これは現実的ではないので、実際には、子局4の数を制限することなく、電力線P等を設けざるを得なかった。
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
例えば、クロックCKの1周期毎に(同一周期内において)、前半部(入力期間、i)と後半部(出力期間、o)とに概念的に区別し、入力期間を監視信号の入力に使用し、出力期間を制御信号の出力に使用する点に着目して、これを更に種々変形することができる。即ち、本発明の制御・監視信号伝送システムにおいて、入力期間の子局入力部3からの監視信号のオン又はオフに応じて、出力期間の子局出力部2への制御信号をオン又はオフとする。従って、入力期間が先行し重なることなくこの後に出力期間が続き、また、監視信号と制御信号とは、見かけ上はクロックCKの1周期において双方向に伝送されるが、実際には当該入力期間及び出力期間において別々に伝送される。入力期間及び出力期間は、1/2t0でなくてもよく、また、必ずしも同一の時間的長さでなくても良い。
つまり、仲介入力部18は、クロックCKの1周期毎に、当該周期を少なくとも入力期間及びこれに続く出力期間とに区分した場合における入力期間(i)において、DPデータ信号線8及びDNデータ信号線9を伝送される信号に重畳された監視データ信号を抽出することになる。一方、仲介局出力部15は、監視信号を制御信号として取り込んで、クロックCKの1周期毎に、出力期間(o)において、制御データ信号を直列のパルス状電圧信号に重畳してDPデータ信号線8及びDNデータ信号線9出力することになる。
また、仲介局1にエラーチェック回路を設けてもよい。エラーチェック回路は、DP信号線8を監視して、線路の状態(短絡など)をチェックする。エラーチェック回路の構成は、例えば特開平03−006997号に示すような構成とすればよい。
更に、図示はしないが、仲介局1及び子局4における動作を、各々に設けたCPU(中央演算処理装置)において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。