JP2002271878A - 制御・監視信号伝送システム - Google Patents

Abstract

(57)【要約】 【課題】本発明は、制御・監視信号伝送システムに関
し、クロック信号に制御信号及び監視信号を重畳し、制
御信号を所定のデューティ比の２値信号とし、監視信号
を電流信号として検出することを目的とする。 【解決手段】 親局出力部１３５は、制御データ信号の
各データの値に応じて、所定の電源電圧のレベル以外の
レベルの期間とこれに続く電源電圧Ｖｘのレベルの期間
とのデューティ比を変更することにより、制御データ信
号を直列のパルス状電圧信号に変換して、データ信号線
に出力する。親局入力部１３９は、データ信号線を伝送
される直列のパルス状電圧信号に重畳された監視データ
信号を、監視データ信号と電源電圧Ｖｘとの競合により
生じる電流信号Ｉｉｓの有無として電源電圧Ｖｘのレベ
ルの立ち上がり時に検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御・監視信号伝
送システムに関し、特に、制御部からの並列な制御信号
を直列信号に変換して伝送して離れた位置にある機器の
被制御部側で直・並列変換して機器を駆動し、機器の状
態を検出するセンサ部の監視信号を並・直列変換して制
御部側に伝送して直・並列変換を行って制御部へ供給
し、クロック信号に前記制御信号を重畳し、更にこれら
に前記監視信号をも重畳する制御・監視信号伝送システ
ムに関する。

【０００２】

【従来の技術】シーケンスコントローラ、プログラマブ
ルコントローラ、コンピュータなどの制御部から制御信
号を送信して離れた位置にある多数の被制御機器（例え
ば、モータ、ソレノイド、電磁弁、リレー、サイリス
タ、ランプ等）を駆動制御するとともに各機器の状態を
検出するセンサ部（リードスイッチ、マイクロスイッ
チ、押釦スイッチなどのオン、オフの状態）からの監視
信号を伝送して制御部に供給することは広く自動制御の
技術分野において用いられている。

【０００３】そのような技術において、制御部と被制御
部の間および、制御部とセンサ部の相互の接続のために
従来は電源線、制御信号線、アース線等の複数の線を用
いて配線したため、近年の被制御装置の小型化に伴って
機器の高密度な配置を行う上で配線作業が困難になり、
配線スペースが少なくなり、コストがかかるという問題
があった。

【０００４】この問題を解決するための方式として、
「信号の直並列変換方式」（特願昭６２−２２９９７８
号）および「並列のセンサ信号の直列伝送システム」
（特願昭６２−２４７２４５号）の２つの発明がある。
これらの方式によれば、電源を含むクロック信号の線路
に、各クロック対応に１つ（１ビット）の制御信号（ま
たはセンサ信号）を重畳することができるので、制御装
置と被制御装置の間の伝送システムや、制御装置とセン
サ装置の間の伝送システムの配線が少ない線路により実
現することができた。

【０００５】更に、「制御・監視信号伝送方式」（特願
平１−１４０８２６号）の発明によれば、親局に入力ユ
ニットと出力ユニットを接続し、親局から電源に重畳し
たクロック信号を共通のデータ信号線に出力することに
より制御部と被制御部およびセンサ部間の双方向の高速
な信号伝送を、簡易な構成で実現することができた。即
ち、少ない線路により構成することができ配線のコスト
が安価となり、ユニットの接続配置を簡単にすることが
でき、各ユニットに対するアドレスの割り付けを任意に
行うことができ、従って、ユニットの追加、削除を必要
な位置で自由に行うことができた。

【０００６】

【発明が解決しようとする課題】上記した従来の構成に
よれば、制御部と被制御部およびセンサ部間の双方向の
高速な信号伝送を実現することができた。しかし、制御
部から被制御部への信号（以下、制御信号）とセンサ部
から制御部への信号（以下、監視信号）とが、共通のデ
ータ信号線に出力されるため、これらを同時に伝送する
ことはできなかった。即ち、制御信号と監視信号とは、
相互に排他的にしか伝送することができず、同時に双方
向に伝送することはできなかった。従って、共通のデー
タ信号線における伝送の時間として、制御信号を伝送す
る期間と監視信号を伝送する期間とを別々に設ける必要
があった。

【０００７】本発明は、クロック信号に制御信号及び監
視信号を重畳し、当該制御信号を所定のデューティ比の
２値信号とし、当該監視信号を電流信号として検出する
制御・監視信号伝送システムを提供することを目的とす
る。

【０００８】また、本発明は、クロック信号に多重化し
た制御信号及び監視信号を重畳する制御・監視信号伝送
システムを提供することを目的とする。

【０００９】更に、本発明は、クロック信号に、所定の
デューティ比の２値信号及び電圧信号からなる第１及び
第２の制御信号を重畳し、電流信号からなる監視信号を
重畳する制御・監視信号伝送システムを提供することを
目的とする。

【００１０】更に、本発明は、クロック信号に、所定の
デューティ比の２値信号及び電圧信号からなる第１及び
第２の制御信号を重畳し、電流信号及び周波数信号から
なる第１及び第２の監視信号を重畳する制御・監視信号
伝送システムを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の制御・監視信号
伝送システムは、共通の構成として、制御部と、各々が
被制御部及び被制御部を監視するセンサ部を含む複数の
被制御装置とからなり、複数の被制御装置に共通のデー
タ信号線を介して制御部からの制御信号を被制御部に伝
送しかつセンサ部からの監視信号を制御部に伝送する。
そして、制御部及びデータ信号線に接続される親局と、
複数の被制御装置に対応して設けられデータ信号線及び
対応する被制御装置に接続される複数の子局とを備え
る。

【００１２】本発明の制御・監視信号伝送システムは、
前述の共通の構成に加えて、更に、親局が、所定の周期
のクロックに同期した所定のタイミング信号を発生する
ためのタイミング発生手段と、親局出力部と、親局入力
部とを備える。親局出力部は、タイミング信号の制御下
で、クロックの１周期毎に、制御部から入力される制御
データ信号の各データの値に応じて、所定の電源電圧の
レベル以外のレベルの期間とこれに続く電源電圧のレベ
ルの期間とのデューティ比を変更することにより、制御
データ信号を直列のパルス状電圧信号に変換して、デー
タ信号線に出力する。親局入力部は、タイミング信号の
制御下で、クロックの１周期毎に、データ信号線を伝送
される直列のパルス状電圧信号に重畳された監視データ
信号を、当該監視データ信号と電源電圧との競合により
生じる電流信号の有無として電源電圧のレベルの立ち上
がり時に検出することにより、直列の監視信号の各デー
タの値を抽出して、これを監視信号に変換して、制御部
に入力する。また、複数の子局が、各々、子局出力部
と、子局入力部とを備える。子局出力部は、タイミング
信号の制御下で、クロックの１周期毎に、直列のパルス
状電圧信号の電源電圧のレベル以外のレベルの期間とこ
れに続く電源電圧のレベルの期間とのデューティ比を識
別することにより、制御データ信号の各データの値を抽
出して、当該各データの値の中の当該子局に対応するデ
ータを対応する被制御部に供給する。子局入力部は、タ
イミング信号の制御下で、対応するセンサ部の値に応じ
て、異なる電流２値レベルからなる監視データ信号を形
成し、これを監視信号のデータの値として、直列のパル
ス状電圧信号の所定の位置に重畳する。

【００１３】本発明の制御・監視信号伝送システムによ
れば、制御部から被制御部への制御信号を所定のデュー
ティ比の２値（電源電圧のレベルとこれ以外のレベル）
信号とするとともに、センサ部から制御部への監視信号
を当該信号と電源電圧との競合により生じる電流信号の
有無として電源電圧のレベルの立ち上がり時に検出す
る。これにより、クロック信号に、制御信号及び監視信
号を重畳することができる。従って、制御部と被制御部
およびセンサ部間の双方向の高速な信号伝送を実現する
ことができると共に、制御信号と監視信号とを共通のデ
ータ信号線に出力し、かつ、これらを同時に双方向に伝
送することができる。この結果、共通のデータ信号線に
おいて制御信号又は監視信号を伝送する期間を別々に設
ける必要をなくすことができ、信号伝送の速度（レー
ト）を従来の２倍に高速化することができる。

【００１４】また、本発明の制御・監視信号伝送システ
ムは、前述の共通の構成に加えて、更に、親局が、所定
の周期のクロックに同期した所定のタイミング信号を発
生するためのタイミング発生手段と、親局出力部と、親
局入力部とを備える。親局出力部は、タイミング信号の
制御下で、クロックの１周期毎に、制御部から入力され
る第１制御データ信号の各データの値に応じて所定の電
源電圧のレベル以外のレベルの期間とこれに続く電源電
圧のレベルの期間とのデューティ比を変更し、制御部か
ら入力される第２制御データ信号の各データの値に応じ
て電源電圧のレベル以外のレベルの期間における当該レ
ベルを電源電圧と異なる所定のレベル又は擬似的なグラ
ンドレベルとすることにより、第１及び第２制御データ
信号を直列のパルス状電圧信号に変換し、これらをデー
タ信号線に出力する。親局入力部は、タイミング信号の
制御下で、クロックの１周期毎に、データ信号線を伝送
される直列のパルス状電圧信号に重畳された監視データ
信号を、当該監視データ信号と電源電圧との競合により
生じる電流信号の有無として電源電圧のレベルの立ち上
がり時に検出することにより、直列の監視信号の各デー
タの値を抽出して、これを監視信号に変換して、制御部
に入力する。また、複数の子局が、各々、子局出力部
と、子局入力部とを備える。子局出力部は、タイミング
信号の制御下で、クロックの１周期毎に、直列のパルス
状電圧信号の電源電圧のレベル以外のレベルの期間とこ
れに続く電源電圧のレベルの期間とのデューティ比を識
別することにより第１制御データ信号の各データの値を
抽出し、又は、電源電圧のレベル以外のレベルの期間に
おける当該レベルが電源電圧と異なる所定の電圧レベル
又は擬似的なグランドレベルかを識別することにより第
２制御データ信号の各データの値を抽出し、当該各デー
タの値の中の当該子局に対応するデータを対応する被制
御部に供給する。子局入力部は、タイミング信号の制御
下で、対応するセンサ部の値に応じて、異なる電流２値
レベルからなる監視データ信号を形成し、これを監視信
号のデータの値として、直列のパルス状電圧信号の所定
の位置に重畳する。

【００１５】本発明の制御・監視信号伝送システムによ
れば、制御部から被制御部への第１の制御信号を所定の
デューティ比の２値（電源電圧のレベルとこれ以外のレ
ベル）信号とし、第２の制御信号を第１の制御信号の電
源電圧のレベル以外のレベルを電源電圧と異なる所定の
電圧レベル又は擬似的なグランドレベルとするととも
に、センサ部から制御部への監視信号を当該信号と電源
電圧との競合により生じる電流信号の有無として電源電
圧のレベルの立ち上がり時に検出する。これにより、ク
ロック信号に、第１及び第２の制御信号及び監視信号を
重畳することができる。従って、制御部と被制御部およ
びセンサ部間の双方向の高速な信号伝送を実現すること
ができると共に、多重化（２重化）した制御信号と（多
重化しない）監視信号とを共通のデータ信号線に出力
し、かつ、これらを同時に双方向に伝送することができ
る。この結果、共通のデータ信号線において制御信号又
は監視信号を伝送する期間を別々に設ける必要をなくす
ことができ、信号伝送の速度（レート）を従来の３倍に
高速化することができる。

【００１６】また、本発明の制御・監視信号伝送システ
ムは、前述の共通の構成に加えて、更に、親局が、所定
の周期のクロックに同期した所定のタイミング信号を発
生するためのタイミング発生手段と、親局出力部と、親
局入力部とを備える。親局出力部は、タイミング信号の
制御下で、クロックの１周期毎に、制御部から入力され
る第１制御データ信号の各データの値に応じて所定の電
源電圧のレベル以外のレベルの期間とこれに続く電源電
圧のレベルの期間とのデューティ比を変更し、制御部か
ら入力される第２制御データ信号の各データの値に応じ
て電源電圧のレベル以外のレベルの期間における当該レ
ベルを電源電圧と異なる所定のレベル又は擬似的なグラ
ンドレベルとすることにより、第１及び第２制御データ
信号を直列のパルス状電圧信号に変換し、これらをデー
タ信号線に出力する。親局入力部は、タイミング信号の
制御下で、クロックの１周期毎に、データ信号線を伝送
される直列のパルス状電圧信号に重畳された第１監視デ
ータ信号を当該監視データ信号と電源電圧との競合によ
り生じる電流信号の有無として電源電圧のレベルの立ち
上がり時に検出し、データ信号線を伝送される直列のパ
ルス状電圧信号に重畳された周波数信号からなる第２監
視データ信号を検出することにより、直列の第１及び第
２監視データ信号の各データの値を抽出して、これらを
監視信号に変換し、制御部に入力する。また、複数の子
局が、各々、子局出力部と、子局入力部とを備える。子
局出力部は、タイミング信号の制御下で、クロックの１
周期毎に、直列のパルス状電圧信号の電源電圧のレベル
以外のレベルの期間とこれに続く電源電圧のレベルの期
間とのデューティ比を識別することにより第１制御デー
タ信号の各データの値を抽出し、又は、電源電圧のレベ
ル以外のレベルの期間における当該レベルが電源電圧と
異なる所定の電圧レベル又は擬似的なグランドレベルか
を識別することにより第２制御データ信号の各データの
値を抽出し、当該各データの値の中の当該子局に対応す
るデータを対応する被制御部に供給する。子局入力部
は、タイミング信号の制御下で、対応するセンサ部の値
に応じて、異なる電流２値レベルからなる第１監視デー
タ信号又は周波数信号からなる第２監視データ信号を形
成し、これらを第１又は第２監視データ信号のデータの
値として、直列のパルス状電圧信号の所定の位置に重畳
する。

【００１７】本発明の制御・監視信号伝送システムによ
れば、制御部から被制御部への第１の制御信号を所定の
デューティ比の２値（電源電圧のレベルとこれ以外のレ
ベル）信号とし、第２の制御信号を第１の制御信号の電
源電圧のレベル以外のレベルを電源電圧と異なる所定の
電圧レベル又は擬似的なグランドレベルとするととも
に、センサ部から制御部への第１の監視信号を当該信号
と電源電圧との競合により生じる電流信号の有無として
電源電圧のレベルの立ち上がり時に検出するとともに、
第２の監視信号を他の信号と異なる周波数（及び振幅）
の信号とする。これにより、クロック信号に、第１及び
第２の制御信号及び第１及び第２の監視信号を重畳する
ことができる。従って、制御部と被制御部およびセンサ
部間の双方向の高速な信号伝送を実現することができる
と共に、多重化（２重化）した制御信号及び多重化（２
重化）した監視信号を共通のデータ信号線に出力し、か
つ、これらを同時に双方向に伝送することができる。即
ち、制御信号及び監視信号を完全２重化することができ
る。この結果、共通のデータ信号線において制御信号又
は監視信号を伝送する期間を別々に設ける必要をなくす
ことができ、信号伝送の速度（レート）を従来の４倍に
高速化することができる。

【００１８】

【発明の実施の形態】（第１の実施の形態）図１、図３
及び図４は本発明の基本構成図であり、図２は本発明の
信号伝送説明図である。特に、図１は本発明の制御・監
視信号伝送システムの構成を示し、図３はその親局の構
成を示し、図４はその子局の構成を示す。

【００１９】制御・監視信号伝送システムは、図１に示
すように、制御部１０と、各々が被制御部１６及び被制
御部１６を監視するセンサ部１７を含む複数の被制御装
置１２とからなる。制御部１０は、例えばシーケンスコ
ントローラ、プログラマブルコントローラ、コンピュー
タ等からなる。被制御部１６とセンサ部１７とを被制御
装置１２という。被制御部１６は、被制御装置１２を構
成する種々の部品、例えば、アクチュエータ、（ステッ
ピング）モータ、ソレノイド、電磁弁、リレー、サイリ
スタ、ランプ等からなる。センサ部１７は、対応する被
制御部１６に応じて選択され、例えば、リードスイッ
チ、マイクロスイッチ、押釦スイッチ等からなり、オ
ン、オフの状態（２値信号）を出力する。

【００２０】制御・監視信号伝送システムは、複数の被
制御装置１２に共通のデータ信号線を介して、制御部１
０の出力ユニット１０２からの制御信号を被制御部１６
に伝送し、かつ、センサ部１７からの監視信号（センサ
信号）を制御部１０の入力ユニット１０１に伝送する。
図１に示すように、制御部１０に入出力される制御信号
及び監視信号は、複数ビットのパラレル（並列）信号で
ある。一方、データ信号線の上を伝送される制御信号及
び監視信号は、シリアル（直列）信号である。親局（主
局）１３が、制御信号についての並列／直列変換を行
い、監視信号についての直列／並列変換を行う。データ
信号線は、第１及び第２のデータ信号線Ｄ＋及びＤ−か
らなる。第１のデータ信号線Ｄ＋は、後述するように、
電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、
制御信号及び監視信号の双方向の同時の伝送に用いられ
る。第２のデータ信号線Ｄ−は、親局１３及び複数の子
局１１に共通の（信号用の）グランドレベルとされる。

【００２１】なお、この例においては、複数の子局１１
（の子局電源部２０）の各々への電源電圧Ｖｘの供給の
ための電力線Ｐを備える。電力線Ｐは第１及び第２の電
力線Ｐ₂₄及びＰ₀ からなる。後述するように、第１及び
第２の電力線Ｐ₂₄は、各々、電源電圧Ｖｘ（＝２４Ｖ）
及び複数の子局１１に共通の（電源用の）グランドレベ
ル（＝０Ｖ）を供給する。このために、第１及び第２の
電力線Ｐ₂₄及びＰ₀ は、その一端（又は両端）でローカ
ル電源２１に接続される。電力線Ｐの構成は、例えば特
願平１−１４０８２６号に示すような構成とすればよ
い。ローカル電源２１の電力容量は、複数の子局１１の
数に応じて変更可能とされ、複数の子局１１の各々が十
分に動作しうるものとされる。ローカル電源２１は親局
１３内に設けてもよい。

【００２２】このような信号伝送のために、図１に示す
ように、制御・監視信号伝送システムは、親局１３と、
複数の子局１１とを備える。親局１３は、制御部１０及
びデータ信号線に接続される。複数の子局１１は、複数
の被制御装置１２に対応して設けられ、任意の位置でデ
ータ信号線に接続され、また、対応する被制御装置１２
に接続される。複数の子局１１は、各々、子局出力部１
４と子局入力部１５とを備える。子局出力部１４と子局
入力部１５を子局１１という。子局出力部１４及び子局
入力部１５は、各々、被制御部１６及びセンサ部１７に
対応する。図１に示すように、子局入力部１５及び子局
出力部１４に入出力される制御信号及び監視信号は、複
数ビットのパラレル（並列）信号である。子局出力部１
４が制御信号についての直列／並列変換を行い、子局入
力部１５が監視信号についての並列／直列変換を行う。

【００２３】親局１３は、図３に示すように、タイミン
グ発生手段１３２と、親局出力部１３５と、親局入力部
１３９とを備える。図３には親局入力部１３９及び親局
出力部１３５は１個だけ示すが、親局入力部１３９は複
数個即ちｎ個（ｎ≧１）設けることができ、親局出力部
１３５も同様に複数個即ちｍ個（ｍ≧１）設けることが
できる。なお、これに対応して、子局出力部１４はｍ
個、子局入力部１５はｎ個設けるようにしてもよい。

【００２４】親局１３は、発振器（ＯＳＣ）１３１、タ
イミング発生手段１３２、親局アドレス設定手段１３３
を備える。タイミング発生手段１３２は、発振器１３１
の出力する発振出力に基づいて、所定の周期のクロック
ＣＫに同期した所定のタイミング信号を発生する。即
ち、タイミング発生手段１３２は発生したクロックＣＫ
に電源電圧Ｖ_X を重畳する。このために、タイミング発
生手段１３２は予め定められた一定のレベルの電源電圧
Ｖｘを発生するための電源手段（図示せず）を備える。
例えば、図２のアドレス０に一部点線で示すように、デ
ューティ比５０％で、クロックＣＫの１周期の前半が擬
似的なグランドレベル（０＋）とされ、後半が電源電圧
Ｖ_X のレベルとされる。この電源電圧を含むクロックＣ
Ｋは、原則的には、端子１３ａに出力され、第１データ
信号線Ｄ＋に供給される。一方、地気レベル（ＧＮＤ）
の信号は、端子１３ｂから、第２データ信号線Ｄ−に出
力される。

【００２５】タイミング発生手段１３２の出力する電源
電圧を含むクロックＣＫは、実際には、親局出力部１３
５に入力される。親局出力部１３５は、制御データ信号
発生手段１３６、ラインドライバ１３７を備える。出力
データ部１３４は、制御部１０から入力される並列の制
御データ信号を保持し、これを直列のデータ列に変換し
て出力する。制御データ信号発生手段１３６は、出力デ
ータ部１３４からの直列のデータ列の各データの値を電
源電圧を含むクロックＣＫに重畳する。図示とは異なる
が、出力データ部１３４は親局出力部１３５に含まれる
と考えてよい。制御データ信号発生手段１３６の出力
は、出力回路であるラインドライバ１３７を介して、第
１のデータ信号線Ｄ＋の上に出力される。

【００２６】図２に示すように、親局出力部１３５は、
タイミング信号の制御下で、クロックＣＫの１周期毎
に、制御部１０から入力される制御データ信号の各デー
タの値に応じて、所定の電源電圧Ｖｘのレベル以外のレ
ベルの期間とこれに続く電源電圧Ｖｘのレベルの期間と
のデューティ比を変更することにより、制御データ信号
を直列のパルス状電圧信号に変換して、データ信号線に
出力する。電源電圧Ｖｘのレベル以外のレベルは、例え
ば擬似的なグランドレベル０＋である。例えば、０＋＝
２Ｖである。

【００２７】即ち、図２において、親局出力部１３５
は、例えば、制御データ信号のデータの値が「０」の場
合には、当該クロックの前の３／４周期を擬似的なグラ
ンドレベル０＋とし、当該クロックの後の１／４周期を
電源電圧Ｖｘのレベルとする。また、「１」の場合に
は、当該クロックの前の１／４周期を擬似的なグランド
レベル０＋とし、当該クロックの後の３／４周期を電源
電圧Ｖｘのレベルとする。即ち、制御データ信号のデー
タの値に応じて、クロックのデューティ比が変更され
る。これにより、並列の制御データ信号を直列のパルス
状電圧信号に変換して、データ信号線に出力する。従っ
て、例えば制御データ信号のデータの値が「００１１」
の場合、制御データ信号発生手段１３６の出力は、図２
のようになる（後述する監視データ信号を除いたものと
なる）。なお、アドレスは、クロックＣＫの１周期毎に
割り当てられる。

【００２８】一方、第１のデータ信号線Ｄ＋の上の信号
は、親局入力部１３９に取り込まれる。親局入力部１３
９は、監視信号検出手段１３１１、監視データ抽出手段
１３１０を備える。監視信号検出手段１３１１は、第１
のデータ信号線Ｄ＋の上の信号を取り込んで、これに重
畳されている監視データ信号を検出して出力する。監視
データ抽出手段１３１０は、この検出出力を、タイミン
グ発生手段１３２からの電源電圧を含むクロックＣＫに
同期させて（波形整形して）出力する。入力データ部１
３８は、検出された監視データ信号からなる直列のデー
タ列を、並列の監視データ信号に変換して出力する。図
示とは異なるが、入力データ部１３８は親局入力部１３
９に含まれると考えてよい。

【００２９】図２に示すように、親局入力部１３９は、
タイミング信号の制御下で、クロックＣＫの１周期毎
に、データ信号線を伝送される直列のパルス状電圧信号
に重畳された監視データ信号を、当該監視データ信号と
電源電圧Ｖｘとの競合により生じる電流信号Ｉｉｓの有
無として電源電圧Ｖｘのレベルの立ち上がり時に検出す
る。これにより、直列の監視信号の各データの値を抽出
して、これを監視信号に変換して、制御部１０に入力す
る。従って、例えば監視データ信号のデータの値が「０
１０１」の場合、監視信号検出手段１３１１の出力（検
出電流）は、図２のようになる。

【００３０】以上のように、複数の子局１１に分配され
るべき制御信号を１個の親局１３からシリアル信号（直
列のパルス状電圧信号）としてデータ信号線上を伝送す
るので、当該分配の手段として、アドレスカウント方式
が用いられる。即ち、子局１１に送信（分配）すべき制
御データ信号のデータの総数は、予め知ることができ
る。そこで、全ての制御データ信号のデータの各々に、
１個のアドレスが割り当てられる。子局１１は、直列の
パルス状電圧信号からクロックＣＫを抽出してその数を
カウントし、自局が受信すべき制御データ信号のデータ
に割り当てられた（１又は複数の）アドレスの場合に、
その時点の直列のパルス状電圧信号のデータの値を、制
御信号として取り込む。なお、親局１３にも、エンド信
号形成のために、最終アドレスが割り当てられる。

【００３１】アドレスのカウントのための最初及び最後
を決定するために、各々、スタート信号及びエンド信号
が形成される。親局１３は、タイミング発生手段１３２
により、直列のパルス状電圧信号の出力に先立って、ス
タート信号を形成して第１のデータ信号線Ｄ＋に出力す
る。スタート信号は、電源電圧Ｖｘのレベルであって、
制御信号と識別可能なようにクロックＣＫの１周期より
長い信号とされる。また、親局アドレス設定手段１３３
は、当該親局１３に割り当てられたアドレスを保持す
る。親局１３は、直列のパルス状電圧信号から抽出した
クロックＣＫをカウントして予め自己に割り当てられた
アドレスを抽出し、その時点でエンド信号を第１のデー
タ信号線Ｄ＋に出力する。エンド信号は、電圧Ｖｘ／２
のレベルであって、クロックＣＫの１周期より長くスタ
ート信号より短い信号とされる。

【００３２】子局出力部１４は、図４に示すように、電
源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４
１、制御データ信号抽出手段１４２、子局アドレス設定
手段１４３、アドレス抽出手段１４４、出力データ部１
４５を備える。

【００３３】なお、子局出力部１４の電源電圧発生手段
１４０と、後述する子局入力部１５の電源電圧発生手段
（ＣＶ）１５０とで、子局電源部２０を構成する。子局
電源部２０は、電源電圧発生手段１４０及び１５０とを
一体に設けてもよい。また、電源電圧発生手段１４０と
子局出力部１４及び電源電圧発生手段１５０と子局入力
部１５の実際の接続については、図８及び図１０に示
す。

【００３４】電源電圧発生手段（ＣＶ）１４０は、図５
に示すように、ＤＣ（直流）−ＤＣコンバータであり、
当該子局出力部１４を構成する回路を電気的に駆動する
ための一定レベルの電源電圧Ｖｃｃを、電力線から発生
する。即ち、主として、電源線Ｐ₂₄の電源電圧Ｖｘを図
５に示す周知の手段により平滑し安定化することによ
り、安定化した電源電圧Ｖｃｃ（５Ｖ）及びラインレシ
ーバ１４１への出力（１２Ｖ）を得る。当該子局出力部
１４のラインレシーバ１４１への出力は、トランスＴに
より絶縁分離され、電源電圧Ｖｘの変動（ノイズ）の影
響を受けないようにされる。また、電源電圧発生手段１
４０は、対応する被制御装置１２の被制御部１６を電気
的に駆動するための電源電圧Ｖｃｃをも、直列パルス状
電圧信号から発生する。即ち、図示しないが、電源電圧
発生手段１４０が被制御部１６にその電源を供給する。

【００３５】なお、実際は、図示しないが、電源電圧発
生手段１４０は、当該子局出力部１４に付随する少消費
電力の回路（例えば、ＬＥＤ表示回路）を電気的に駆動
するための電源電圧Ｖｃｃを、直列のパルス状電圧信号
から発生する。即ち、主として、第１のデータ信号線Ｄ
＋上の直列のパルス状電圧信号の後半の電源電圧Ｖｘを
周知の手段により平滑し安定化することにより、安定化
した電源電圧Ｖｃｃを得る。

【００３６】入力回路であるラインレシーバ１４１は、
第１のデータ信号線Ｄ＋の上を伝送される信号を取り込
んで制御データ信号抽出手段１４２に出力する。制御デ
ータ信号抽出手段１４２は、当該信号から制御データ信
号を抽出して、アドレス抽出手段１４４及び出力データ
部１４５に出力する。子局アドレス設定手段１４３は、
当該子局出力部１４に割り当てられた自局アドレスを保
持する。アドレス抽出手段１４４は、子局アドレス設定
手段１４３に保持された自局アドレスと一致するアドレ
スを抽出し、出力データ部１４５に出力する。出力デー
タ部１４５は、アドレス抽出手段１４４からアドレスが
入力されると、第１のデータ信号線Ｄ＋の上を伝送され
る（直列）信号の中で当該時点で保持している１又は複
数のデータの値を、並列の信号として対応する被制御部
１６に出力する。即ち、出力データ部１４５は、制御信
号についての直列／並列変換を行う。

【００３７】図２に示すように、子局出力部１４は、タ
イミング信号の制御下で、クロックＣＫの１周期毎に、
直列のパルス状電圧信号の電源電圧のレベル以外のレベ
ル（擬似的なグランドレベル０＋）の期間とこれに続く
電源電圧Ｖｘのレベルの期間とのデューティ比を識別す
る。これにより、制御データ信号の各データの値を抽出
して、当該各データの値の中の当該子局に対応するデー
タを対応する被制御部１６に供給する。例えば、当該ク
ロックＣＫの前の３／４周期が擬似的なグランドレベル
０＋の場合には、元の制御データ信号のデータの値とし
て「０」が、１／４が擬似的なグランドレベル０＋の場
合には、元の制御データ信号のデータの値として「１」
が、各々、抽出される。従って、例えば直列のパルス状
電圧信号が図２のような場合、制御データ信号のデータ
の値「００１１」が抽出される。そして、子局出力部１
４は、当該各データの値の中の当該子局１１に対応する
データを対応する被制御部１６に供給する。

【００３８】一方、子局入力部１５は、図４に示すよう
に、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ
１５１、制御データ信号抽出手段１５２、子局アドレス
設定手段１５３、アドレス抽出手段１５４、入力データ
部１５５、監視データ信号発生手段１５６、ラインドラ
イバ１５７を備える。

【００３９】電源電圧発生手段１５０乃至アドレス抽出
手段１５４は、図４からも判るように、電源電圧発生手
段１４０乃至アドレス抽出手段１４４とほぼ同一の構成
であり、ほぼ同一の動作をする。電源電圧発生手段１５
０は、当該子局入力部１５を構成する回路を電気的に駆
動し、対応する被制御装置１２のセンサ部１７を電気的
に駆動する電源電圧Ｖｃｃを電力線Ｐ₂₄から発生する。
また、図示しないが、電源電圧発生手段１５０は、当該
子局入力部１５に付随する少消費電力の回路（例えば、
ＬＥＤ表示回路）を電気的に駆動するための電源電圧Ｖ
ｃｃを、第１のデータ信号線Ｄ＋上の直列のパルス状電
圧信号から発生する。

【００４０】入力データ部１５５は、対応するセンサ部
１７から入力された１又は複数の（ビットの）データの
値からなる監視信号を保持する。入力データ部１５５
は、アドレス抽出手段１５４からアドレスが入力される
と、保持している１又は複数のデータの値を、予め定め
られた順に直列の信号として監視データ信号発生手段１
５６に出力する。即ち、入力データ部１５５は、監視信
号についての並列／直列変換を行う。監視データ信号発
生手段１５６は、監視信号のデータの値に応じて、監視
データ信号を出力する。監視データ信号発生手段１５６
の出力する監視データ信号は、出力回路であるラインド
ライバ１５７により、第１のデータ信号線Ｄ＋の上に出
力される。従って、監視データ信号は、その時点で、第
１のデータ信号線Ｄ＋の上に出力されている制御信号の
データの値に重畳される。即ち、監視データ信号は、直
列のパルス状電圧信号の当該子局１１に対応するデータ
の位置に重畳される。換言すれば、同一アドレスの制御
信号のデータの値に、同一アドレスの監視信号のデータ
の値が重畳される。

【００４１】図２に示すように、子局入力部１５は、タ
イミング信号の制御下で、対応するセンサ部１７の値に
応じて、電源電圧と異なる２値レベルからなる監視デー
タ信号を形成し、これを監視信号のデータの値として、
直列のパルス状電圧信号の所定の位置に重畳する。例え
ば、監視データ信号のデータの値が「１」の場合には、
当該クロックＣＫの１周期において所定の位置に、監視
データ信号が形成されて重畳され、「０」の場合には監
視データ信号が形成されず重畳されていない。従って、
例えば監視データ信号のデータの値が「０１０１」の場
合、ラインドライバ１５７による監視データ信号の重畳
の結果、前述のように、監視信号検出手段１３１１の出
力（検出電流）は、図２のようになる。

【００４２】以下、図６乃至図１１により、この例の具
体的な構成及び動作について、制御部１０からの制御信
号の出力から制御部１０への監視信号の入力までを、順
を追って説明する。図６は親局１３の一例の構成図であ
る。図７は図６の親局１３における波形図である。図８
は子局出力部１４の一例の構成図である。図９は図８の
子局出力部１４における波形図である。図１０は子局入
力部１５の一例の構成図である。図１１は図１０の子局
入力部１５における波形図である。また、この例におけ
る双方向伝送の波形は図２に示すものになる。

【００４３】最初に、親局出力部１３５について説明す
る。図６及び図７において、タイミング発生手段１３２
が、スタート信号ＳＴ、所定の数のクロックＣＫ、エン
ド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば
制御部１０からの所定のコマンド（図示せず）の入力に
従って、出力される（ロウレベルとされる）。なお、同
様に、制御部１０からの所定の他のコマンド（図示せ
ず）の入力により、タイミング発生手段１３２が停止さ
れる。スタート信号ＳＴは、クロックＣＫとの区別のた
めに、その出力の期間が５ｔ０とされる。ｔ０はクロッ
クＣＫの１周期の時間である。クロックＣＫは、発振器
１３１からの発振出力を分周して、所定の周期に形成す
る。クロックＣＫは、出力Ｄｃｋに示すように、スター
ト信号ＳＴに連続して、この後にその立ち下がりに同期
して出力が開始され、所定の数（アドレスの数）だけ出
力される。このために、タイミング発生手段１３２はカ
ウント手段（図示せず）を備える。即ち、カウント手段
はスタート信号ＳＴの立ち上がりでカウントを開始す
る。カウント手段のカウント出力が所定の値となった
ら、クロックＣＫの出力は停止される。エンド信号ＥＮ
Ｄは、所定の数（アドレスの数）のクロックＣＫを検出
して、その後これに連続して、出力される。このため
に、タイミング発生手段１３２は比較手段を備える（図
示せず）。即ち、比較手段は、カウント手段のカウント
出力とアドレス設定手段１３３に設定されたアドレスと
を比較し、両者が一致した場合に所定の期間、エンド信
号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣ
Ｋとの区別のために、その出力の期間が１．５ｔ０とさ
れる。エンド信号ＥＮＤにより、カウント手段はリセッ
トされる。また、エンド信号ＥＮＤの終了に同期して、
再度、スタート信号ＳＴが出力され、同一の動作が繰り
返される。１回の伝送周期（１個のスタート信号ＳＴか
らその直後のエンド信号ＥＮＤまで）において伝送され
るデータ数に対応した数値がアドレスの最大値であり、
親局１３のアドレスである。１個のデータが、１クロッ
クに対応する。

【００４４】例えばアドレス（即ち、前述の制御信号の
データの数）が０〜３１番地までとすると、３２ビット
のパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１
が、出力ユニット１０２から出力データ部１３４に入力
される。この場合、出力データ部１３４は、３２ビット
のシフトレジスタからなり、スタート信号ＳＴの立ち下
がりを契機として、クロックＣＫに同期して制御信号Ｏ
ＵＴ０〜ＯＵＴ３１をシフトし、この順に出力Ｄｏｐｓ
として出力する。なお、アドレスは０〜６３、１２７、
２５５、・・・であってもよい。制御信号ＯＵＴ０〜Ｏ
ＵＴ３１の入力は、例えばスタート信号ＳＴに同期して
切り換えられる（更新される）。最大のアドレス（３１
番地）がアドレス設定手段１３３に設定される。これに
より、制御信号の３１番地のデータの処理の終了に合わ
せて、エンド信号ＥＮＤが信号線Ｐｃｋに出力される。
なお、アドレス設定手段１３３は、図６に示すように、
重み付けられたスイッチを左から５桁分だけ閉じること
により、ハイレベル信号「１１１１１０」が形成され、
３１番地が設定される（他においても同様である）。

【００４５】出力Ｄｏｐｓは、制御信号ＯＵＴ０〜ＯＵ
Ｔ３１のデータ値に応じて、１クロック毎に、ハイレベ
ル（又は「１」）又はロウレベル（又は「０」）とされ
る。これにより、例えば、「００１１・・・」のように
出力される。出力Ｄｏｐｓは、制御データ信号発生手段
１３６に入力される。スタート信号ＳＴ、エンド信号Ｅ
ＮＤも制御データ信号発生手段１３６に入力される。

【００４６】タイミング発生手段１３２は、発振器１３
１の発振出力を分周することにより、クロックＣＫの周
波数ｆ０の４倍の周波数（４ｆ０）のクロック４ＣＫを
形成する。データパルス信号発生手段１３６は、クロッ
ク４ＣＫをカウンタ（図示せず）によりカウントし、制
御信号ＯＵＴ０〜ＯＵＴ３１の値（信号Ｄｏｐｓ）が
「１」の場合、第１データ信号線Ｄ＋上には、最初の１
個のクロック４ＣＫの周期のみ擬似グランドレベル０＋
を出力し、残りの３個のクロック４ＣＫの周期にはハイ
レベルＶｘを出力する。逆に、「０」の場合、最初の３
個のクロック４ＣＫの周期には擬似グランドレベル０＋
を出力し、残りの１個のクロック４ＣＫの周期のみハイ
レベルＶｘを出力する。これにより、データパルス信号
発生手段１３６は、クロックＣＫを制御信号ＯＵＴ０〜
ＯＵＴ３１に基づいて（ＰＷＭ）変調する。

【００４７】データパルス信号発生手段１３６の出力
は、２値（レベルＶｘと０＋）の信号であり、１本の信
号線Ｐｃｋに出力される。信号線Ｐｃｋに出力された信
号は、比較器ＣＭＰを介して、ラインドライバ１３７に
入力され、データ信号線Ｄ＋（及びＤ−）に出力され
る。ラインドライバ１３７は、コンプリメンタリ接続さ
れたトランジスタＴＲ１及びＴＲ２により構成され、低
インピーダンスな駆動を可能とする。トランジスタＴＲ
１のエミッタには、監視信号検出手段１３１１であるフ
ォトカプラＰＣが接続される。比較器ＣＭＰは出力Ｐｃ
ｋを反転し、ラインドライバ１３７は信号（出力Ｐｃｋ
の反転信号）のレベル変換及び反転を行う。ラインドラ
イバ１３７は、その出力の振幅が２Ｖ〜２４Ｖに制限さ
れ、信号線Ｐｃｋと相似の信号を出力する。従って、第
１のデータ信号線Ｄ＋上の信号も、２値（レベルＶｘと
０＋）の信号である。なお、第２のデータ信号線Ｄ−の
電位は０Ｖ（グランドレベル０−）である。また、第１
のデータ信号線Ｄ＋上に、スタート信号ＳＴは電源電位
Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤ
は擬似グランドレベル０＋の信号として出力される。

【００４８】次に、子局出力部１４について説明する。
図８及び図９において、第１データ信号線Ｄ＋上の信号
は、主としてラインレシーバ１４１に入力される。電源
電圧発生手段１４０は、前述のように、電源Ｖｃｃ（５
Ｖ）及びラインレシーバ１４１への出力１２Ｖを生成す
る。

【００４９】ラインレシーバ１４１は、データ信号線に
接続されて直列のパルス状電圧信号に応じて当該状態が
変化する電流制限回路と、電流制限回路の状態に応じて
直列のパルス状電圧信号を検出して出力するフォトカプ
ラＰＣ１等とからなる。電流制限回路はトランジスタＴ
Ｒ１及びＴＲ２等からなる。ツェナーダイオードＺＤ１
及びＺＤ２の降伏電圧は、各々、１２Ｖ（ＰＣ１、ＴＲ
１及びＴＲ２への供給電源値）及び１６Ｖ（２４Ｖと１
２Ｖとのほぼ中間の値）である。電源電圧発生手段１４
０に接続されるダイオードＤは電源電圧発生手段１４０
からの電圧を整流し、ツェナーダイオードＺＤ１は（１
２Ｖの）直流電圧を作る。ツェナーダイオードＺＤ２
は、パルス状電圧信号の１６Ｖ以上を検出する。

【００５０】ラインレシーバ１４１を、従来のようにフ
ォトカプラＰＣ１等のみでなく、電力線から形成した電
源電圧を供給する電源電圧発生手段１４０及び前記電流
制限回路を付加した構成とすることにより、データ信号
線Ｄ＋及びＤ−上を流れる電流（レシーバ電流）を小さ
くすることができる。即ち、フォトカプラＰＣ１を駆動
するためにトランジスタＴＲ１及びＴＲ２において消費
する定電流を、電源電圧発生手段１４０から得ている。
この定電流は、電力線とはトランスにより分離されてい
るので、ノイズの影響を受けない。従って、第１のデー
タ信号線Ｄ＋に結合できる子局１１の数（ファンアウ
ト）を増加することができる。また、前記電流制限回路
を図示のように定電流回路として構成すると共に、第１
のデータ信号線Ｄ＋とトランジスタＴＲ１のベースとの
間にツェナーダイオード及び高抵抗を接続することによ
り、前記電流制限回路での電流消費を極めて小さくしか
つ安定化している。

【００５１】クロックＣＫが重畳された制御信号ｏｕｔ
０〜ｏｕｔ３１（直列のパルス状電圧信号）を考える
と、フォトカプラＰＣ１は、第１データ信号線Ｄ＋上の
信号が１６Ｖ以上の場合にロウレベル信号を出力し、こ
れ以外の場合にハイレベル信号を出力する。これの反転
信号が信号ｄ０である。即ち、復調された制御信号のデ
ータの値である。これは、位相変調されたクロックＣＫ
を含むと考えてよい。ラインレシーバ１４１の出力に基
づいて形成された信号ｄ０等が、プリセット加算カウン
タ１４３２及びシフトレジスタ１４４に入力される。信
号ｄ０の波形は、図９に示すように、制御信号ｏｕｔ０
〜ｏｕｔ３１に基づいて（ＰＷＭ）変調されたクロック
ＣＫの波形となる。なお、ＣＶから電源Ｖｃｃが供給さ
れているので、信号ｄ０のハイレベル信号の値は５Ｖで
ある。

【００５２】これに先だって、スタート信号ＳＴが同様
に信号ｄ０のハイレベルとして検出されて、オンディレ
イタイマＴｏｎに入力される。当該遅延は３ｔ０とされ
る。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延さ
せ、立ち下がりは元の信号ＳＴに同期させる。従って、
エンド信号ＥＮＤやクロックＣＫについては、ハイレベ
ルの時間が短いので、出力ｓｔは現われない。出力ｓｔ
は、微分回路∂に入力され、出力Ｓｔの立ち上がりで微
分信号がプリセット加算カウンタ１４３２及びシフトレ
ジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒ
として用いられる。これらには、信号ｄ０（従って、抽
出されたクロックＣＫ）も入力される。

【００５３】スタート信号ＳＴの検出はシュミット回路
（図示せず）により行う。即ち、スタート信号ＳＴ（ク
ロック周期の５倍の長さの信号）の反転信号が入力され
ると、比較器（２．５Ｖと入力電圧を比較、図示せず）
から検出出力が発生し、その出力を用いて抵抗Ｒとコン
デンサＣの時定数回路において時間を識別し、所定時間
以上継続するとシュミット回路から出力が発生して、カ
ウンタをクリアし、比較器で検出するそれ以降のクロッ
クＣＫがカウンタにおいてカウントされる。エンド信号
ＥＮＤ（クロック周期の１．５倍の長さの信号）の検出
も、ほぼ同様に、異なるシュミット回路（図示せず）に
より行う。

【００５４】子局アドレス設定手段１４３の設定部１４
３１には、当該子局出力部１４に割り当てられたアドレ
ス、例えば０〜３番地（図８は０番地を示す）が設定さ
れる。子局アドレス設定手段１４３のプリセット加算カ
ウンタ１４３２は、出力ｓｔの立ち上がり微分信号によ
りリセットされた後、抽出されたクロックＣＫをその立
ち上がりでカウントし、カウント値が設定部１４３１の
アドレスと一致している間、出力ｄｃを出力する。即
ち、１個前のアドレスの周期におけるクロックＣＫの立
ち上がりに同期してハイレベルとされ、当該アドレスの
周期におけるクロックＣＫの立ち上がりに同期してロウ
レベルとされる。また、０番地については、出力ｓｔの
立ち上がりに同期してハイレベルとされるので、図９の
ようになる。なお、アドレスが４番地の場合について、
参考のために斜線を付して図示した。タイミングが１ク
ロックづつずれているのが判る。出力ｄｃはシフトレジ
スタ１４４に入力される。

【００５５】一方、信号ｄ１が、信号ｄｏの入力された
オフディレイタイマＴｏｆｆにより出力される。オフデ
ィレイタイマＴｏｆｆは、オフ（ロウレベル）の期間の
みを定められた遅延で出力する。即ち、入力ｄｏの立ち
下がりを遅延させ、立ち上がりは元の入力ｄｏに同期さ
せる。当該遅延は１／２ｔ０とされる。従って、信号ｄ
１において、制御データ信号のデータの値が「１」の場
合における当該クロックの前の１／４周期の擬似的なグ
ランドレベル０＋は、そのオフの時間が短いので、現わ
れなくなる（ハイレベルのままとなる）。また、「０」
の場合における当該クロックの前の３／４周期の擬似的
なグランドレベル０＋は、そのオフの時間が長いので、
当該レベルの部分が残る。即ち、（３／４−１／２）＝
１／４の周期だけ、擬似的なグランドレベル０＋が信号
ｄ１に現われる。

【００５６】シフトレジスタ１４４は、出力ｄｃがハイ
レベルの期間中において、抽出されたクロックＣＫの立
ち上がりに同期して、「１（又はハイレベル）」をシフ
トする。即ち、「１」が、シフトレジスタ１４４の単位
回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。
従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４
が、当該クロックＣＫの周期において、その立ち上がり
に同期して、順に（次周期の立ち上がりまで）ハイレベ
ルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリッ
プフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力さ
れる。

【００５７】出力データ部１４５であるフリップフロッ
プ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調され
た制御信号のデータの値）が入力される。従って、例え
ばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上
がりに同期して、その時点の信号ｄ１の値を取り込んで
保持し、これを出力する。この場合、ロウレベルを出力
する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同
様にして、その時点の信号ｄ１の値を取り込んで保持
し、これを出力する。これにより、アドレス０〜３番地
の制御信号のデータの値「００１１」が、信号ｏｕｔ０
〜ｏｕｔ３として復調される。

【００５８】次に、子局入力部１５について説明する。
図１０及び図１１において、図４から及び図８との比較
から判るように、電源電圧発生手段１５０乃至アドレス
抽出手段１５４は、電源電圧発生手段１４０乃至アドレ
ス抽出手段１４４とほぼ同一の構成である。なお、割り
当てられるアドレスは、例えば、子局出力部１４と同一
（即ち、この場合、０〜３番地）である。また、抽出さ
れる制御信号のデータの数（４個）と同一の数の監視信
号のデータが入力される。

【００５９】入力データ部１５５は、割り当てられたア
ドレス０〜３番地と同一個数の４個（複数）の２入力Ａ
ＮＤゲートと、これらの出力を受けるＯＲゲートとから
なる。４個のＡＮＤゲートの各々に、図１０に示すよう
に、アドレス抽出手段１５４であるシフトレジスタ１５
４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄ
ｒ４は、前述のように、当該クロックＣＫの周期におい
て、その立ち下がりに同期して、順に（次周期の立ち下
がりまで）ハイレベルとされる。従って、出力ｄｒ１〜
ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの
各々が開いて、監視信号ｉｎ０〜ｉｎ３が、この順に、
ＡＮＤゲートを経て、ＯＲゲートから出力される。監視
信号ｉｎ０〜ｉｎ３は図８の制御信号ｏｕｔ０〜ｏｕｔ
３に対応する。

【００６０】ＯＲゲートの出力は、２入力ＮＡＮＤゲー
ト１５６２に入力される。ＮＡＮＤゲート１５６２に
は、インバータＩＮＶ２の出力、即ち、信号ｄ０の反転
信号が入力される。ＮＡＮＤゲート１５６２は監視デー
タ信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉ
ｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期
間中に図１１に示すような値「０１０１」を採る。従っ
て、監視信号ｉｎ０〜ｉｎ３が出力されている期間中
に、信号ｄ０の立ち下がりに同期してＮＡＮＤゲート１
５６２が開いて、値「０１０１」を採る監視信号ｉｎ０
〜ｉｎ３が、出力ｄｉｐとして出力される。

【００６１】出力ｄｉｐは、ラインドライバ１５７を介
して、レベル変換された後に第１のデータ信号線Ｄ＋に
出力される。即ち、出力ｄｉｐは、フォトカプラＰＣ２
により上記のクロック抽出部と電気的に分離された後、
レベル変換回路を構成するトランジスタＴＲ３に入力さ
れ、更に出力トランジスタＴＲ４に入力される。即ち、
フォトカプラＰＣ２がＯＮすると、トランジスタＴＲ３
及びＴＲ４がＯＮされる。これにより、第１のデータ信
号線Ｄ＋に、信号ｄｉｐに比例した信号が出力される。
この監視信号のハイレベルは、トランジスタＴＲ４がそ
のＯＦＦにより高抵抗となるので、データ信号線Ｄ＋の
信号電位に依存するようにされ、ロウレベルは、トラン
ジスタＴＲ４がそのＯＮにより低抵抗となるので、（ツ
ェナーダイオードＺＤ２の降伏電圧が３Ｖであること等
から）４Ｖとされる。

【００６２】以上から判るように、監視信号は、子局入
力部１５から、（抽出された）クロックｄ０の１周期に
おいて、第１のデータ信号線Ｄ＋上に出力される（重畳
される）。しかし、第１のデータ信号線Ｄ＋上の信号の
電圧値は、監視信号の電圧値にかかわりなく、強制的に
制御信号の電圧値とされる。このために、親局出力部１
３５のラインドライバ１３７は、監視信号を打ち消して
第１のデータ信号線Ｄ＋を制御信号の電圧値とすること
ができるような、十分に大きな駆動能力（電流供給能
力）を備える。

【００６３】また、トランジスタＴＲ４は、それを流れ
る電流が制限される。このために、トランジスタＴＲ４
のエミッタ側に、図１０に示すように、ツェナーダイオ
ードＺＤ３及び抵抗Ｒが直列に接続される。これによ
り、トランジスタＴＲ４を流れる電流は、例えば１００
ｍＡ（ミリアンペア）以下に制限される。従って、前述
の親局出力部１３５のトランジスタＴＲ１のＯＮによ
り、第１のデータ信号線Ｄ＋の電位を容易にＶｘ＝２４
Ｖ近傍にプルアップすることができる。このプルアップ
時、トランジスタＴＲ４がＯＮしているので、トランジ
スタＴＲ１のエミッタにも約１００ｍＡの電流が一時的
に流れる。流れる時間は、例えば２μｓｅｃである。こ
れをＩｉｓとして検出する。

【００６４】次に、親局入力部１３９について説明す
る。再び、図６及び図７において、第１のデータ信号線
Ｄ＋上に出力された監視信号が、監視信号検出手段１３
１１に入力され、その検出信号が反転されて、信号Ｄｉ
ｉｐとして出力される。信号Ｄｉｉｐの波形は、監視デ
ータ信号（のみ）を含んだ波形となる。信号Ｄｉｉｐに
おいては、監視信号のデータのアドレス位置に対応する
監視信号のデータが、当該制御信号のデータのアドレス
位置と同一のアドレス位置に存在する。

【００６５】親局入力部１３９は、監視信号検出手段１
３１１として、第１のデータ信号線Ｄ＋の上の電流変化
を検出して出力する電流検出回路を備える。即ち、親局
出力部１３５のラインドライバ１３７を構成するトラン
ジスタＴＲ１のエミッタ側に、図６に示すように、フォ
トカプラＰＣを挿入する。なお、ラインドライバ１３７
を構成するトランジスタＴＲ２のエミッタは、ツェナー
ダイオードを介することなく、所定の電位（擬似グラン
ドレベル０＋、例えば２Ｖ）に接続される。フォトカプ
ラＰＣが、監視信号検出手段１３１１であり、図６に示
す電流Ｉｉｓを検出する。即ち、電源電圧Ｖｘの立ち上
がり時におけるトランジスタＴＲ１のエミッタ側に流れ
る電流を検出する。このエミッタ電流Ｉｉｓの値は、電
源電圧Ｖｘの立ち上がり時において、これと監視信号と
の競合電流の有無に依存し、所定の閾値を設定すること
により、監視信号の「０」又は「１」とされる。子局入
力部１５のトランジスタＴＲ４がＯＮしている期間中
に、フォトカプラＰＣを流れる電流が一定の値Ｉｔｈ以
上あれば、フォトカプラＰＣはＯＮする。

【００６６】フォトカプラＰＣを流れる電流信号Ｉｉｓ
は、これに接続されるコレクタ抵抗Ｒ１における電圧降
下により電圧信号に変換され、インバータＩＮＶを介し
て信号Ｄｉｉｐが形成され、監視データ抽出手段１３１
０のフリップフロップＦＦに入力される。フリップフロ
ップＦＦには、そのクロックとして、クロックＣＫから
その１周期だけ遅延したクロックである信号Ｄｉｃｋ
が、タイミング発生手段１３２から入力される。従っ
て、フリップフロップＦＦの出力する信号Ｄｉｉｓは、
元のクロックＣＫから１周期だけ遅れたタイミングで、
監視データ信号のみの値を、クロックＣＫの１／４周期
又は３／４周期と等しい期間出力する信号となる。信号
Ｄｉｉｓは入力データ部１３８に入力される。

【００６７】入力データ部１３８は、３２ビットのレジ
スタからなり、入力される信号Ｄｉｉｓを所定の順に所
定のビットに取り込んで、新たなデータの値が入力され
るまでこれを保持し出力する。このために、クロックＣ
Ｋから１周期遅れたクロックである信号Ｄｉｃｋが入力
データ部１３８に入力される。これにより、元のクロッ
クＣＫの次の１周期において、信号Ｄｉｉｓが入力デー
タ部１３８のレジスタに取り込まれる。従って、最終的
には、アドレス０〜３１番地までの３２ビットのパラレ
ルデータである監視信号ＩＮ０〜ＩＮ３１が、直列／並
列変換され、入力データ部１３８から入力ユニット１０
１に入力される。これにより、監視信号が、例えば「０
１０１・・・」のように入力される。

【００６８】制御信号を強制的に出力することにより、
図１２に示すように、「０」又は「１」の監視信号と
「０」又は「１」の制御信号との組み合わせに基づい
て、４通りの状態が存在する。親局１３において、送出
した制御信号は知ることができるので、第１のデータ信
号線Ｄ＋上の電流の相違を検出することにより、監視信
号の状態を知ることができる。図１２に示すように、
「０」又は「１」の監視信号に基づいて、電流信号Ｉｉ
ｓの大小が定まる。

【００６９】図１２に示すように、トランジスタＴＲ１
のエミッタ電流Ｉｉｓは、監視信号が「１」の場合、こ
れと電源電圧Ｖｘとの間で競合電流が流れるので、約１
００ｍＡの電流となる。即ち、前述のように、図１０に
示す子局入力部１５のトランジスタＴＲ４を流れる電流
がこの値に制限されているので、電流Ｉｉｓもこの値以
上は流れない。これに対して、監視信号が「０」の場
合、これと電源電圧Ｖｘとの間で競合電流が流れないの
で、電流Ｉｉｓは、子局出力部１４、子局入力部１５の
ラインレシーバ、電源電圧発生手段に流れる電流ｉｐに
等しい電流となる。即ち、第１のデータ信号線Ｄ＋上の
電位が強制的に電源電圧Ｖｘ（＝２４Ｖ）とされると、
子局入力部１５のトランジスタＴＲ４は、データ信号が
無くなるので、ＯＮからＯＦＦに変化する。従って、監
視信号が「１」の場合において、強制的に電源電圧Ｖｘ
が供給されると、パルス電流Ｉｉｓが流れる。なお、子
局１１側の回路が少消費電流で、電流ｉｐは小さいもの
とする。

【００７０】ここで、電流Ｉｉｓの値の検出のための閾
値Ｉｔｈ＝ｉｓが定められる。閾値は、子局入力部１５
のトランジスタＴＲ２の制限電流（約１００ｍＡ）と電
流ｉｐとの中間の値とされる。これにより、電流Ｉｉｓ
の値が当該閾値より大きい場合には監視信号「１」が検
出され、逆の場合には監視信号「０」が検出される。な
お、実際は、この閾値はフォトカプラＰＣに接続された
抵抗Ｒ１の値を適切なものとすることにより実現され
る。

【００７１】即ち、図７に示すように、電源電圧Ｖｘの
立ち上がり時において、監視信号が「１」であると、フ
ォトカプラＰＣのトランジスタがＯＮし、これに接続さ
れたコレクタ抵抗の電圧降下でロウレベルがインバータ
ＩＮＶに入力される。従って、ハイレベルのパルス信号
が、信号Ｄｉｉｓとして入力データ部１３８に入力され
る。入力データ部１３８は、ハイレベルの信号Ｄｉｉｓ
を取り込む。従って、監視信号「１」を確実に検出する
ことができる。

【００７２】一方、電源電圧Ｖｘの立ち上がり時におい
て、監視信号が「０」であると、フォトカプラＰＣのト
ランジスタがＯＦＦし、ハイレベルがインバータＩＮＶ
に入力される。従って、入力データ部１３８は、ロウレ
ベルの信号Ｄｉｉｓを取り込む。即ち、監視信号「０」
を検出する。 （第２の実施の形態）第１の実施の形態においては、電
源電圧を含むクロックに１個（１チャネル）の制御信号
及び１個の監視信号を重畳したが、第２の実施の形態に
おいては、２個の制御信号及び１個の監視信号を重畳す
る。即ち、多重化（２重化）した制御信号と（多重化し
ない）監視信号とを共通のデータ信号線に出力し、同時
に双方向に伝送する。具体的には、出力データ部１３４
が１個追加され、２個設けられる。

【００７３】即ち、図１３に示すように、親局出力部１
３５は、タイミング信号の制御下で、クロックの１周期
毎に、制御部１０から第１の出力データ部１３４に入力
される第１制御データ信号の各データの値に応じて所定
の電源電圧のレベル以外のレベルの期間とこれに続く電
源電圧Ｖｘのレベルの期間とのデューティ比を変更し
（パルス幅変調する）、制御部１０から第２の出力デー
タ部１３４に入力される第２制御データ信号の各データ
の値に応じて電源電圧のレベル以外のレベルの期間にお
ける当該レベルを電源電圧Ｖｘと異なる所定のレベル
（例えば、Ｖｘ／２）又は擬似的なグランドレベル０＋
とする（電圧変調する）ことにより、第１及び第２制御
データ信号を直列のパルス状電圧信号に変換し、これら
をデータ信号線に出力する。

【００７４】従って、また、子局出力部１４は、タイミ
ング信号の制御下で、クロックの１周期毎に、直列のパ
ルス状電圧信号の電源電圧のレベル以外のレベルの期間
とこれに続く電源電圧Ｖｘのレベルの期間とのデューテ
ィ比を識別することにより、第１制御データ信号の各デ
ータの値を抽出し、当該各データの値の中の当該子局に
対応するデータを対応する被制御部１６に供給する。又
は、子局出力部１４は、タイミング信号の制御下で、ク
ロックの１周期毎に、直列のパルス状電圧信号の電源電
圧のレベル以外のレベルの期間における当該レベルが電
源電圧Ｖｘと異なる所定の電圧レベル（例えば、Ｖｘ／
２）又は擬似的なグランドレベルかを識別することによ
り、第２制御データ信号の各データの値を抽出し、当該
各データの値の中の当該子局に対応するデータを対応す
る被制御部１６に供給する。

【００７５】例えば、第１制御データ信号＃１のデータ
の値が「０」の場合には、当該クロックの前の３／４周
期を電源電圧Ｖｘと異なる所定のレベルとし、当該クロ
ックの後の１／４周期を電源電圧Ｖｘのレベルとする。
また、「１」の場合には、当該クロックの前の１／４周
期を電源電圧Ｖｘと異なる所定のレベルとし、当該クロ
ックの後の３／４周期を電源電圧Ｖｘのレベルとする。
これらを識別することにより、第１制御データ信号＃１
の各データの値を抽出する。更に、当該電源電圧Ｖｘと
異なる所定のレベルを、第２制御データ信号＃２のデー
タの値が「０」の場合にはＶｘ／２のレベルとし、
「１」の場合には擬似的なグランドレベル０＋とする。
これらを識別することにより、第２制御データ信号＃２
の各データの値を抽出する。従って、例えば第１及び第
２制御データ信号＃１及び＃２のデータの値が各々「０
０１１」及び「１０１０」の場合、図１３のようにな
る。

【００７６】第２の実施の形態の構成は基本的には第１
の実施の形態の構成と同一であるが、親局１３の構成の
一部が異なり、また、図８の構成の子局出力部１４の他
にこれとは異なる構成の子局出力部１４が存在する点が
異なる。図１４は親局１３の他の一例の構成図であり、
図１５は図１４の親局１３における波形図である。図１
６は子局出力部１４の他の一例の構成図であり、図１７
は図１６の子局出力部１４における波形図である。図８
の構成の子局出力部１４は、パルス幅変調された第１制
御データ信号＃１（ＯＵＴ０ｐ〜ＯＵＴ３１ｐ）を検出
し出力する。図１６の構成の子局出力部１４は、電圧変
調された第２制御データ信号＃２（ＯＵＴ０ｖ〜ＯＵＴ
３１ｖ）を検出し出力する。子局１１に付与されたアド
レス（子局アドレス）において、同一のアドレスに、図
８の子局出力部１４と図１６の子局出力部１４とが存在
する。同一のアドレスである図８の子局出力部１４と図
１６の子局出力部１４とは、同一の子局１１に存在して
も、異なる子局１１に存在してもよい。

【００７７】図１４及び図１５において、図１４の親局
１３は基本的には図６の親局１３の構成と同一である
が、第１の制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐに加え
て、第２の制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖをクロッ
クＣＫに重畳するので、やや構成が異なる。第１の制御
信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐの重畳については、第１
の実施の形態とほぼ同一である。

【００７８】第１制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐに
ついての信号Ｄｏｐｓと同様に、第２制御信号ＯＵＴ０
ｖ〜ＯＵＴ３１ｖについての信号Ｄｏｖｓが形成され
る。制御データ信号発生手段１３６は、信号Ｄｏｐｓに
基づいて信号Ｐｃｋを形成し、信号Ｄｏｖｓ（及びＰｃ
ｋ）に基づいて信号Ｄｖｌ及びＤｖｈを形成する。即
ち、信号Ｐｃｋがロウレベルである期間において、第２
制御信号がロウレベルであれば信号Ｄｖｌ（の「１」）
を形成し、第２制御信号がハイレベルであれば信号Ｄｖ
ｈ（の「１」）を形成する。

【００７９】制御データ信号発生手段１３６の出力Ｐｃ
ｋ、Ｄｖｌ及びＤｖｈが、ラインドライバ１３７に入力
される。ラインドライバ１３７は、比較器ＣＭＰ１〜Ｃ
ＭＰ３及びトランジスタＴＲ１〜ＴＲ３等からなる。ト
ランジスタＴＲ１及びＴＲ３とＴＲ２とはコンプリメン
タリ接続され、低インピーダンスでの駆動を可能とす
る。トランジスタＴＲ１は電圧Ｖｘを出力するためのも
の、トランジスタＴＲ２は擬似的なグランドレベル０＋
（２Ｖ）を出力するためのもの、トランジスタＴＲ３は
電圧Ｖｘ／２を出力するためのものである。なお、トラ
ンジスタＴＲ１のエミッタにフォトカプラＰＣが接続さ
れる。

【００８０】出力Ｐｃｋ、Ｄｖｌ及びＤｖｈの入力に基
づいて、ラインドライバ１３７は、出力Ｐｃｋがハイレ
ベルである期間にトランジスタＴＲ１により電源電圧Ｖ
ｘを重畳すると共に、信号（Ｄｖｌ及びＤｖｈ）のレベ
ル変換を行いこれをも重畳する。即ち、信号Ｄｖｌの
「１（Ｖｃｃ＝５Ｖ）」を電圧Ｖｘ／２（１２Ｖ）に変
換し、信号Ｄｖｈの「１（Ｖｃｃ＝５Ｖ）」を擬似的な
グランドレベル０＋（例えば、２Ｖ）に変換する。この
電圧Ｖｘ／２又は擬似的なグランドレベル０＋が、信号
Ｐｃｋがロウレベルである期間に重畳される。

【００８１】第１のデータ信号線Ｄ＋上に、スタート信
号ＳＴは電源電位Ｖｘのレベルの信号として出力され
る。また、制御データ信号発生手段１３６において、エ
ンド信号ＥＮＤに基づいて、信号Ｐｃｋがロウレベルと
され信号Ｄｖｌの（「１」）が形成されるので、エンド
信号ＥＮＤはＶｘ／２のレベルの信号として出力され
る。スタート信号ＳＴの出力前においては、第１のデー
タ信号線Ｄ＋の電位がＶｘ／２とされる。

【００８２】前述のように、親局１３の出力するパルス
幅変調された第１制御データ信号＃１は、当該アドレス
を有する図８の構成の子局出力部１４により検出され出
力される（復調される）。これについては、第１の実施
の形態の構成と同一であるので、その説明は省略する。
電圧変調された第２制御データ信号＃２は、当該アドレ
スを有する図１６の構成の子局出力部１４により検出さ
れ出力される（復調される）。

【００８３】図１６及び図１７において、図１６の子局
出力部１４は基本的には第１の制御信号ＯＵＴ０ｐ〜Ｏ
ＵＴ３１ｐを検出する図８の子局出力部１４の構成と類
似であるが、実際は、第２の制御信号ＯＵＴ０ｖ〜ＯＵ
Ｔ３１ｖを検出するので、やや異なる構成を有する。

【００８４】図１６の子局出力部１４は、図８の子局出
力部１４と同様の構成により、信号ｄ０を得て、更に、
シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４を得る。こ
こで、図８の場合と同様に、ラインレシーバ１４１にお
けるツェナーダイオードＺＤ１及びＺＤ２のツェナー電
圧が、各々、１２Ｖ及び１６Ｖとされるので、信号ｄ０
の波形も図１７のようになる（図９と同一である）。

【００８５】一方、図１６の子局出力部１４において、
信号ｄ１は、ラインレシーバ１４１により形成される。
即ち、フォトカプラＰＣ１とトランジスタＴＲ１及びＴ
Ｒ２とからなる回路（信号ｄ０形成回路）と同様の、フ
ォトカプラＰＣ２とトランジスタＴＲ３及びＴＲ４とか
らなる回路（信号ｄ１形成回路）により、信号ｄ１が出
力される。信号ｄ０形成回路は図８のラインレシーバ１
４１と同一である。信号ｄ１形成回路も、データ信号線
に接続されて直列のパルス状電圧信号に応じて当該状態
が変化する電流制限回路と、電流制限回路の状態に応じ
て直列のパルス状電圧信号を検出して出力するフォトカ
プラＰＣ２等とからなる。この電流制限回路はトランジ
スタＴＲ３及びＴＲ４等からなる。フォトカプラＰＣ２
のフォトダイオードは、フォトカプラＰＣ１のそれと並
列に接続される。ツェナーダイオードＺＤ１、ＺＤ２及
びＺＤ３の降伏電圧は、各々、１２Ｖ（ＰＣ１、ＰＣ
２、ＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４への供給電源
値）、１６Ｖ（２４Ｖと１２Ｖとのほぼ中間の値）及び
８Ｖ（１２Ｖと２Ｖとのほぼ中間の値）である。

【００８６】第２の制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖ
を考えると、ツェナーダイオードＺＤ３により、フォト
カプラＰＣ２は、第１データ信号線Ｄ＋上の信号が擬似
的なグランドレベル０＋（例えば、２Ｖ）の場合にハイ
レベル信号を出力し、これ以外の場合（例えば、Ｖｘ／
２）にロウレベル信号を出力する。即ち、第２の制御信
号が「１」の場合にハイレベル信号を、「０」の場合に
ロウレベル信号を、各々、出力する。

【００８７】出力データ部１４５であるフリップフロッ
プ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調され
た制御信号のデータの値）が入力される。従って、例え
ばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上
がりに同期して、その時点の信号ｄ１の値を取り込んで
保持し、これを出力する。この場合、ハイレベルを出力
する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同
様にして、その時点の信号ｄ１の値を取り込んで保持
し、これを出力する。これにより、アドレス０〜３番地
の制御信号のデータの値「１０１０」が、信号ｏｕｔ０
ｖ〜ｏｕｔ３ｖとして復調される。 （第３の実施の形態）第２の実施の形態においては、電
源電圧を含むクロックに２個の制御信号及び１個の監視
信号を重畳したが、第３の実施の形態においては、２個
の制御信号及び２個の監視信号を重畳する。即ち、多重
化（２重化）した制御信号と多重化（２重化）した監視
信号とを共通のデータ信号線に出力し、同時に双方向に
伝送する。換言すれば、制御信号及び監視信号を完全２
重化し、４チャネルのデータ伝送路を有する。具体的に
は、入力データ部１３８が１個追加され、２個設けられ
る。

【００８８】即ち、図１８に示すように、子局入力部１
５は、タイミング信号の制御下で、対応するセンサ部１
７の値に応じて、電源電圧Ｖｘと異なる２値レベルから
なる第１監視データ信号＃１を形成し、これを第１監視
データ信号のデータの値として、直列のパルス状電圧信
号の所定の位置に重畳する。又は、子局入力部１５は、
タイミング信号の制御下で、対応するセンサ部１７の値
に応じて、周波数信号からなる第２監視データ信号＃２
を形成し、これを第２監視データ信号のデータの値とし
て、直列のパルス状電圧信号の所定の位置に重畳する。

【００８９】また、親局入力部１３９は、タイミング信
号の制御下で、クロックの１周期毎に、データ信号線を
伝送される直列のパルス状電圧信号に重畳された第１監
視データ信号＃１を当該監視データ信号と電源電圧Ｖｘ
との競合により生じる電流信号Ｉｉｓの有無として電源
電圧Ｖｘのレベルの立ち上がり時に検出し、データ信号
線を伝送される直列のパルス状電圧信号に重畳された周
波数信号からなる第２監視データ信号＃２を検出する。
これにより、直列の第１及び第２監視データ信号の各デ
ータの値を抽出して、これらを監視信号に変換し、第１
及び第２の入力データ部１３８を介して、制御部１０に
入力する。

【００９０】例えば、第１監視データ信号＃１のデータ
の値が「０」の場合には、電源電圧Ｖｘとの競合により
電流信号Ｉｉｓを生じないような監視データ信号を重畳
する。また、「１」の場合には、電源電圧Ｖｘとの競合
により電流信号Ｉｉｓを生じるような監視データ信号を
重畳する。これらを識別することにより、第１監視デー
タ信号＃１の各データの値を抽出する。更に、第２監視
データ信号＃２のデータの値が「０」の場合には周波数
信号を重畳せず、「１」の場合には周波数信号を重畳す
る。これらを識別することにより、第２監視データ信号
＃２の各データの値を抽出する。従って、例えば第１及
び第２監視データ信号＃１及び＃２のデータの値が各々
「０１０１」及び「１１００」の場合、図１８のように
なる。

【００９１】第３の実施の形態の構成は基本的には第１
又は第２の実施の形態の構成と同一であるが、親局１３
の構成の一部が異なり、また、図１０の構成の子局入力
部１５の他にこれとは異なる構成の子局入力部１５が存
在する点が異なる。図１９は親局１３の他の一例の構成
図であり、図２０は図１９の親局１３における波形図で
ある。図２１は子局入力部１５の他の一例の構成図であ
り、図２２は図２１の子局入力部１５における波形図で
ある。図１０の構成の子局入力部１５は、電流変調され
た第１監視データ信号＃１（ＩＮ０ｉ〜ＩＮ３１ｉ）を
形成し重畳する。図２１の構成の子局入力部１５は、周
波数変調された第２制御データ信号＃２（ＩＮ０ｆ〜Ｉ
Ｎ３１ｆ）を形成し重畳する。子局１１に付与されたア
ドレス（子局アドレス）において、同一のアドレスに、
図１０の子局入力部１５と図２１の子局入力部１５とが
存在する。同一のアドレスである図１０の子局入力部１
５と図２１の子局入力部１５とは、同一の子局１１に存
在しても、異なる子局１１に存在してもよい。

【００９２】図１９及び図２０において、図１９の親局
１３は基本的には図１４の親局１３の構成と同一である
が、第１の監視信号ＩＮ０ｉ〜ＩＮ３１ｉに加えて、第
２の監視信号ＩＮ０ｆ〜ＩＮ３１ｆを抽出するので、や
や構成が異なる。第１の監視信号ＩＮ０ｉ〜ＩＮ３１ｉ
の抽出については、第１又は第２の実施の形態とほぼ同
一である。

【００９３】第１のデータ信号線Ｄ＋上の制御信号に重
畳された監視信号が、ライントランスＴから出力され
る。ライントランスＴからの信号は、周波数信号検出手
段１３１１の増幅器ＡＭＰに入力されて増幅され、更
に、比較器ＣＭＰに入力されて波形整形され（波高を揃
えられ）、出力Ｄｉｆｐとして出力される。出力Ｄｉｆ
ｐにおいては、制御信号のデータに対応する監視信号の
データが、当該制御信号のデータのアドレス位置と同一
のアドレス位置に存在する。出力Ｄｉｆｐは、２入力Ｏ
Ｒゲート回路を介して、受信データ抽出手段１３１０の
カウンタＣＮＴに入力される。

【００９４】カウンタＣＮＴは、クロックＣＫの１周期
毎に、入力された出力Ｄｉｆｐにおけるパルス数をカウ
ントして、その結果を信号Ｄｉｆｓとして出力する。こ
のために、カウンタＣＮＴのリセット入力には、信号Ｄ
ｉｃｋが微分回路∂を介して入力され、また、カウンタ
ＣＮＴのカウント出力Ｄｉｆｓが２入力ＯＲゲート回路
を介して入力される。カウンタＣＮＴは、信号Ｄｉｃｋ
によりリセットされ、信号Ｄｉｃｋの１クロック毎にリ
セットされかつカウント結果を出力する。このカウント
において、保持手段（レジスタ、図示せず）に保持され
た閾値Ｎが用いられる。例えば、Ｎ＝５とされる。即
ち、後述するように、監視信号の周波数が制御信号のそ
れの８倍であるので、１個のクロックＣＫの周期に８個
のパルスがカウントされるはずである。そこで、その１
／２よりもやや大きい値が閾値Ｎとされる。これによ
り、高周波数化により制御信号よりもややノイズに弱い
監視信号についても、正確に検出することができる。例
えば、制御信号の０番地における監視信号のデータが
「１」であるので、カウント値が８個となり、信号Ｄｉ
ｆｓとして「１（又はハイレベル）」が出力される。ま
た、制御信号の３番地における監視信号のデータが
「０」であるので、カウント値が４個以下となり、信号
Ｄｉｆｓとして「０（又はロウレベル）」が出力され
る。ただし、監視信号のデータをカウントするために、
その結果である信号Ｄｉｆｓの出力は、制御信号から１
番地ずれる。例えば、制御信号の０番地に重畳された監
視信号についての信号Ｄｉｆｓは、制御信号の１番地の
タイミングで出力される。換言すれば、これが監視信号
の０番地になる。なお、エンド信号ＥＮＤの期間が１．
５ｔｏであるので、最後のアドレス（３１番地）につい
ても、カウント結果を出力することができる。

【００９５】第２の入力データ部１３８は、３２ビット
のレジスタからなり、入力される信号Ｄｉｆｓを所定の
順に所定のビットに取り込んで、新たなデータの値が入
力されるまでこれを保持し出力する。従って、最終的に
は、アドレス０〜３１番地までの３２ビットのパラレル
データである監視信号ＩＮ０ｆ〜ＩＮ３１ｆが、直列／
並列変換され、入力データ部１３８から入力ユニット１
０１に入力される。これにより、監視信号が、例えば
「１１００・・・」のように入力される。

【００９６】前述のように、電流変調された第１監視デ
ータ信号＃１は、当該アドレスを有する図１０の構成の
子局入力部１５により重畳される。これについては、第
１又は第２の実施の形態の構成と同一であるので、その
説明は省略する。周波数変調された第２監視データ信号
＃２は、当該アドレスを有する図２１の構成の子局入力
部１５により重畳される。

【００９７】図２１及び図２２において、図２１の子局
入力部１５は基本的には第１の監視信号ＩＮ０ｉ〜ＩＮ
３１ｉを検出する図１０の子局入力部１５の構成と類似
であるが、実際は、第２の監視信号ＩＮ０ｆ〜ＩＮ３１
ｆを検出するので、やや異なる構成を有する。なお、子
局入力部１５が、重畳しようとする監視信号ｉｎ０〜ｉ
ｎ３が第１又は第２の監視信号のいずれであるかを意識
することはなく、その必要もない。

【００９８】図２１の子局入力部１５は、図１０の子局
入力部１５と同様の構成により、ＯＲ回路の出力とし
て、抽出したクロックＣＫに同期させた監視信号ｉｎ０
〜ｉｎ３のシリアル信号を得る。ＯＲ回路の出力は、２
入力ＡＮＤゲート回路１５６２の一方に入力される。Ａ
ＮＤゲート回路１５６２の他方には、発振器（ＯＳＣ）
１５６１の発振出力が入力される。この発振出力の周波
数は、例えば８ｆ０とされる。ｆ０はクロックＣＫの周
波数である。なお、発振出力の周波数は、クロックＣＫ
の周波数の８倍に限られず、より高い周波数、例えば１
６倍等であってもよい。ＡＮＤゲート回路１５６２及び
発振器１５６１は周波数信号重畳手段１５６を構成す
る。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜
ｄｒ４のハイレベルの期間中に図２２に示すような値
「１１００」を採る。従って、監視信号ｉｎ０及びｉｎ
１が出力されている期間中に、ＡＮＤゲート回路１５６
２が開いて、発振器１５６１の発振出力８ｆ０が、出力
ｄｉｆｐとして出力される。一方、監視信号ｉｎ２及び
ｉｎ３が出力されている期間中に、ＡＮＤゲート回路１
５６２が閉じて、発振器１５６１の発振出力８ｆ０は出
力されない。

【００９９】出力ｄｉｆｐは、ラインドライバ１５７１
及び１５７２を介して、ライントランスＴに出力され、
更に、ライントランスＴからパワーＭＯＳＦＥＴのゲー
ト電極に信号ｄｉｆとして印加される。この信号ｄｉｆ
に従って、ＦＥＴがオン／オフを繰り返すので、第１の
データ信号線Ｄ＋に、信号ｄｉｆに比例した信号が出力
される。即ち、図２２に示すように、制御信号に監視信
号が重畳される。重畳される監視信号の振幅は、直列に
接続されたダイオード、ＦＥＴ、抵抗の持つ抵抗値によ
り制限される。制御信号が擬似グランドレベル０＋（２
Ｖ）である場合、真のグランドレベル（０Ｖ）と擬似グ
ランドレベル０＋との差以内の振幅の信号（この場合、
２Ｖ以内）となる。監視信号は、制御信号に重畳される
ので、これに影響を与えるような信号であってはなら
ず、これと区別できるものでなければならない。

【０１００】なお、図１９に示す親局１３を、図２３に
示すような構成としてもよい。即ち、フリップフロップ
ＦＦの出力Ｄｉｉｓとカウンタの出力ＤｉｆｓとをＯＲ
ゲート回路に入力することにより、これらの論理和Ｄｉ
ｓを求め、この信号Ｄｉｓを入力データ部１３８に入力
するようにしてもよい。これは、ある子局アドレスから
は第１監視データ信号のみが重畳され第２監視データ信
号は重畳されず、他の子局アドレスからは第１監視デー
タ信号は重畳されず第２監視データ信号のみが重畳され
るように構成した場合（子局アドレスを重ならないよう
にした、即ち、直列マッピングの場合）であり、入力デ
ータ部１３８を１個にでき、監視信号を一括して取り込
むことができる。即ち、電流変調方式の子局と周波数変
調方式の子局とが混在する場合に、親局から見てこれら
を同一の機種のように取り扱いうるので、システムの拡
張等に有効である。また、この例においては、出力デー
タ部１３４及び制御データ信号発生手段１３６も１個と
される。即ち、この例の親局出力部１３５は、第１の実
施の形態における親局出力部１３５と同一である（図６
参照）。

【０１０１】以上、本発明をその実施の態様に従って説
明したが、本発明は、その主旨の範囲内において、種々
の変形が可能である。

【０１０２】例えば、図２４に示すように、第１データ
信号線Ｄ＋及び第２データ信号線Ｄ−の一方又は双方の
端部に、終端ユニット１８及び／又は１９を設けること
が好ましい。終端ユニット１８及び１９の構成は、例え
ば特願平１−１４０８２６号に示すような構成とすれば
よい。

【０１０３】また、例えば、図２４に示すように、親局
１３にエラーチェック回路を設けてもよい。エラーチェ
ック回路は、第１データ信号線Ｄ＋を監視して、線路の
状態（短絡など）をチェックする。エラーチェック回路
の構成は、例えば特願平１−１４０８２６号に示すよう
な構成とすればよい。

【０１０４】また、例えば、図２４に示すように、親局
１３から出力される第１データ信号線Ｄ＋に重畳されて
いる２４Ｖで子局１１の電源容量を満足できる場合、外
部電源を子局１１、被制御装置１２に供給するための電
力線Ｐ（Ｐ₂₄及びＰ₀ ）を省略してもよい。

【０１０５】更に、図示はしないが、例えば特願平１−
１４０８２６号に示すように、親局１３の親局出力部１
３５及び親局入力部１３９を複数個設け、特定の子局と
対応させてもよい。この場合、親局出力部１３５と子局
出力部１４とは、それぞれｍ個（ｍ≧１）ずつ設けら
れ、各々１対１の対応で関係付けられ、データ信号線に
予め定められたシーケンスで接続される。他方、親局入
力部１３９と子局入力部１５は、それぞれｎ個（ｎ≧
１）ずつ設けられ、各々１対１の対応で関係付けられ、
データ信号線に予め定められたシーケンスで接続され
る。各々の対応付けられた部分は、タイミング信号の制
御下で逐次作動されて、関連する被制御部１６に対する
制御データ及びセンサ部１７からの監視信号の伝送を行
う。更に、このような構成を１群とし、複数の群を設け
てもよい。各群における局の数は異なっていてもよい。

【０１０６】更に、図示はしないが、親局１３及び子局
１１における動作を、各々に設けたＣＰＵ（中央演算処
理装置）において上述の各処理を実行する当該処理プロ
グラムを実行することにより、実現してもよい。

【０１０７】

【発明の効果】本発明によれば、制御・監視信号伝送シ
ステムにおいて、制御信号を所定のデューティ比の２値
信号とするとともに、監視信号を当該信号と電源電圧と
の競合により生じる電流信号の有無として電源電圧のレ
ベルの立ち上がり時に検出することにより、クロック信
号に制御信号及び監視信号を重畳することができるの
で、双方向の高速な信号伝送を実現することができ、制
御信号と監視信号とを共通のデータ信号線に出力し、か
つ、これらを同時に双方向に伝送することができ、この
結果、共通のデータ信号線において制御信号又は監視信
号を伝送する期間を別々に設ける必要をなくすことがで
き、信号伝送の速度（レート）を従来の２倍に高速化す
ることができる。

【０１０８】本発明によれば、制御・監視信号伝送シス
テムにおいて、第１の制御信号を所定のデューティ比の
２値信号とし、第２の制御信号を第１の制御信号の電源
電圧のレベル以外のレベルを電源電圧と異なる所定の電
圧レベル又は擬似的なグランドレベルとするとともに、
監視信号を当該信号と電源電圧との競合により生じる電
流信号の有無として電源電圧のレベルの立ち上がり時に
検出することにより、クロック信号に第１及び第２の制
御信号及び監視信号を重畳することができるので、双方
向の高速な信号伝送を実現することができ、多重化（２
重化）した制御信号と（多重化しない）監視信号とを共
通のデータ信号線に出力し、かつ、これらを同時に双方
向に伝送することができる。即ち、共通のデータ信号線
において制御信号又は監視信号を伝送する期間を別々に
設ける必要をなくすことができ、信号伝送の速度（レー
ト）を従来の３倍に高速化することができる。

【０１０９】本発明によれば、制御・監視信号伝送シス
テムにおいて、第１の制御信号を所定のデューティ比の
２値信号とし、第２の制御信号を第１の制御信号の電源
電圧のレベル以外のレベルを電源電圧と異なる所定の電
圧レベル又は擬似的なグランドレベルとするとともに、
第１の監視信号を当該信号と電源電圧との競合により生
じる電流信号の有無として電源電圧のレベルの立ち上が
り時に検出するとともに、第２の監視信号を他の信号と
異なる周波数（及び振幅）の信号とすることにより、ク
ロック信号に第１及び第２の制御信号及び第１及び第２
の監視信号を重畳することができるので、双方向の高速
な信号伝送を実現することができ、多重化（２重化）し
た制御信号及び多重化（２重化）した監視信号を共通の
データ信号線に出力し、かつ、これらを同時に双方向に
伝送することができ、制御信号及び監視信号を完全２重
化することができ、この結果、共通のデータ信号線にお
いて制御信号又は監視信号を伝送する期間を別々に設け
る必要をなくすことができ、信号伝送の速度（レート）
を従来の４倍に高速化することができる。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】本発明の信号伝送説明図である。

【図３】本発明の基本構成図である。

【図４】本発明の基本構成図である。

【図５】子局出力部の一例の構成図である。

【図６】親局の一例の構成図である。

【図７】図６の親局における波形図である。

【図８】子局出力部の一例の構成図である。

【図９】図８の子局出力部における波形図である。

【図１０】子局入力部の一例の構成図である。

【図１１】図１０の子局入力部における波形図である。

【図１２】親局における監視信号の検出の説明図であ
る。

【図１３】本発明の信号伝送説明図である。

【図１４】親局の他の一例の構成図である。

【図１５】図１４の親局における波形図である。

【図１６】子局出力部の他の一例の構成図である。

【図１７】図１６の子局出力部における波形図である。

【図１８】本発明の信号伝送説明図である。

【図１９】親局の更に他の一例の構成図である。

【図２０】図１９の親局における波形図である。

【図２１】子局入力部の更に他の一例の構成図である。

【図２２】図２１の子局入力部における波形図である。

【図２３】親局の更に他の一例の構成図である。

【図２４】本発明の他の基本構成図である。

【符号の説明】

１０：制御部 １１：子局 １２：被制御装置 １３：親局 １４：子局出力部 １５：子局入力部 １６：被制御部 １７：センサ部 ２０：子局電源部 ２１：ローカル電源 Ｄ＋：第１データ信号線 Ｄ−：第２データ信号線 Ｐ₂₄及びＰ₀ ：電力線

フロントページの続き Ｆターム(参考） 2F073 AA11 AB01 BB04 BC01 CC05 CC10 CC12 CC14 CD14 CD16 CD24 CD27 DD05 DE13 EE11 EE12 FG01 FG05 GG01 GG02 GG03 GG07 GG09 5H215 BB01 CC10 CX05 CX08 DD06 EE05 GG02 GG03 GG14 HH08 KK01 KK06 5K048 AA08 BA21 DC04 EA03 EB02 EB04 EB05 EB10 HA01 HA02

Claims (10)

【特許請求の範囲】
1. 【請求項１】 制御部と、各々が被制御部及び前記被制
   御部を監視するセンサ部を含む複数の被制御装置とから
   なり、 前記複数の被制御装置に共通のデータ信号線を介して前
   記制御部からの制御信号を前記被制御部に伝送しかつ前
   記センサ部からの監視信号を前記制御部に伝送する制御
   ・監視信号伝送システムにおいて、 前記制御部及びデータ信号線に接続される親局と、 前記複数の被制御装置に対応して設けられ、前記データ
   信号線及び対応する被制御装置に接続される複数の子局
   とを備え、 前記親局が、 所定の周期のクロックに同期した所定のタイミング信号
   を発生するためのタイミング発生手段と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記制御部から入力される制御データ信号の各デ
   ータの値に応じて、所定の電源電圧のレベル以外のレベ
   ルの期間とこれに続く前記電源電圧のレベルの期間との
   デューティ比を変更することにより、前記制御データ信
   号を直列のパルス状電圧信号に変換して、前記データ信
   号線に出力する親局出力部と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記データ信号線を伝送される前記直列のパルス
   状電圧信号に重畳された監視データ信号を、当該監視デ
   ータ信号と前記電源電圧との競合により生じる電流信号
   の有無として前記電源電圧のレベルの立ち上がり時に検
   出することにより、直列の前記監視信号の各データの値
   を抽出して、これを前記監視信号に変換して、前記制御
   部に入力する親局入力部とを備え、 前記複数の子局が、各々、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記直列のパルス状電圧信号の電源電圧のレベル
   以外のレベルの期間とこれに続く前記電源電圧のレベル
   の期間とのデューティ比を識別することにより、前記制
   御データ信号の各データの値を抽出して、当該各データ
   の値の中の当該子局に対応するデータを対応する前記被
   制御部に供給する子局出力部と、 前記タイミング信号の制御下で、対応する前記センサ部
   の値に応じて、異なる電流２値レベルからなる監視デー
   タ信号を形成し、これを前記監視信号のデータの値とし
   て、前記直列のパルス状電圧信号の所定の位置に重畳す
   る子局入力部とを備えることを特徴とする制御・監視信
   号伝送システム。
2. 【請求項２】 請求項１において、 前記電源電圧のレベル以外のレベルは、擬似的なグラン
   ドレベルからなることを特徴とする制御・監視信号伝送
   システム。
3. 【請求項３】 制御部と、各々が被制御部及び前記被制
   御部を監視するセンサ部を含む複数の被制御装置とから
   なり、 前記複数の被制御装置に共通のデータ信号線を介して前
   記制御部からの制御信号を前記被制御部に伝送しかつ前
   記センサ部からの監視信号を前記制御部に伝送する制御
   ・監視信号伝送システムにおいて、 前記制御部及びデータ信号線に接続される親局と、 前記複数の被制御装置に対応して設けられ、前記データ
   信号線及び対応する被制御装置に接続される複数の子局
   とを備え、 前記親局が、 所定の周期のクロックに同期した所定のタイミング信号
   を発生するためのタイミング発生手段と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記制御部から入力される第１制御データ信号の
   各データの値に応じて所定の電源電圧のレベル以外のレ
   ベルの期間とこれに続く前記電源電圧のレベルの期間と
   のデューティ比を変更し、前記制御部から入力される第
   ２制御データ信号の各データの値に応じて前記電源電圧
   のレベル以外のレベルの期間における当該レベルを前記
   電源電圧と異なる所定のレベル又は擬似的なグランドレ
   ベルとすることにより、前記第１及び第２制御データ信
   号を直列のパルス状電圧信号に変換し、これらを前記デ
   ータ信号線に出力する親局出力部と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記データ信号線を伝送される前記直列のパルス
   状電圧信号に重畳された監視データ信号を、当該監視デ
   ータ信号と前記電源電圧との競合により生じる電流信号
   の有無として前記電源電圧のレベルの立ち上がり時に検
   出することにより、直列の前記監視信号の各データの値
   を抽出して、これを前記監視信号に変換して、前記制御
   部に入力する親局入力部とを備え、 前記複数の子局が、各々、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記直列のパルス状電圧信号の電源電圧のレベル
   以外のレベルの期間とこれに続く前記電源電圧のレベル
   の期間とのデューティ比を識別することにより前記第１
   制御データ信号の各データの値を抽出し、又は、前記電
   源電圧のレベル以外のレベルの期間における当該レベル
   が前記電源電圧と異なる所定の電圧レベル又は擬似的な
   グランドレベルかを識別することにより前記第２制御デ
   ータ信号の各データの値を抽出し、当該各データの値の
   中の当該子局に対応するデータを対応する前記被制御部
   に供給する子局出力部と、 前記タイミング信号の制御下で、対応する前記センサ部
   の値に応じて、異なる電流２値レベルからなる監視デー
   タ信号を形成し、これを前記監視信号のデータの値とし
   て、前記直列のパルス状電圧信号の所定の位置に重畳す
   る子局入力部とを備えることを特徴とする制御・監視信
   号伝送システム。
4. 【請求項４】 制御部と、各々が被制御部及び前記被制
   御部を監視するセンサ部を含む複数の被制御装置とから
   なり、 前記複数の被制御装置に共通のデータ信号線を介して前
   記制御部からの制御信号を前記被制御部に伝送しかつ前
   記センサ部からの監視信号を前記制御部に伝送する制御
   ・監視信号伝送システムにおいて、 前記制御部及びデータ信号線に接続される親局と、 前記複数の被制御装置に対応して設けられ、前記データ
   信号線及び対応する被制御装置に接続される複数の子局
   とを備え、 前記親局が、 所定の周期のクロックに同期した所定のタイミング信号
   を発生するためのタイミング発生手段と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記制御部から入力される第１制御データ信号の
   各データの値に応じて所定の電源電圧のレベル以外のレ
   ベルの期間とこれに続く前記電源電圧のレベルの期間と
   のデューティ比を変更し、前記制御部から入力される第
   ２制御データ信号の各データの値に応じて前記電源電圧
   のレベル以外のレベルの期間における当該レベルを前記
   電源電圧と異なる所定のレベル又は擬似的なグランドレ
   ベルとすることにより、前記第１及び第２制御データ信
   号を直列のパルス状電圧信号に変換し、これらを前記デ
   ータ信号線に出力する親局出力部と、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記データ信号線を伝送される前記直列のパルス
   状電圧信号に重畳された第１監視データ信号を当該監視
   データ信号と前記電源電圧との競合により生じる電流信
   号の有無として前記電源電圧のレベルの立ち上がり時に
   検出し、前記データ信号線を伝送される前記直列のパル
   ス状電圧信号に重畳された周波数信号からなる第２監視
   データ信号を検出することにより、直列の前記第１及び
   第２監視データ信号の各データの値を抽出して、これら
   を前記監視信号に変換し、前記制御部に入力する親局入
   力部とを備え、 前記複数の子局が、各々、 前記タイミング信号の制御下で、前記クロックの１周期
   毎に、前記直列のパルス状電圧信号の電源電圧のレベル
   以外のレベルの期間とこれに続く前記電源電圧のレベル
   の期間とのデューティ比を識別することにより前記第１
   制御データ信号の各データの値を抽出し、又は、前記電
   源電圧のレベル以外のレベルの期間における当該レベル
   が前記電源電圧と異なる所定の電圧レベル又は擬似的な
   グランドレベルかを識別することにより前記第２制御デ
   ータ信号の各データの値を抽出し、当該各データの値の
   中の当該子局に対応するデータを対応する前記被制御部
   に供給する子局出力部と、 前記タイミング信号の制御下で、対応する前記センサ部
   の値に応じて、異なる電流２値レベルからなる第１監視
   データ信号又は周波数信号からなる第２監視データ信号
   を形成し、これらを前記第１又は第２監視データ信号の
   データの値として、前記直列のパルス状電圧信号の所定
   の位置に重畳する子局入力部とを備えることを特徴とす
   る制御・監視信号伝送システム。
5. 【請求項５】 請求項４において、 前記周波数信号は、その周波数が前記クロックより高い
   周波数であり、その振幅が前記擬似的なグランドレベル
   と真のグランドレベルとの差の実質的に２倍以内である
   ことを特徴とする制御・監視信号伝送システム。
6. 【請求項６】 請求項１、３及び４において、 当該制御・監視信号伝送システムが、更に、前記複数の
   子局にその電源を供給する電力線を備え、 前記子局出力部が、前記データ信号線に接続されて前記
   直列のパルス状電圧信号に応じて当該状態が変化する電
   流制限回路と、前記電流制限回路の状態に応じて前記直
   列のパルス状電圧信号を検出して出力するフォトカプラ
   からなる出力回路と、前記電力線の供給する電源電圧を
   平滑し安定化することにより形成した前記電源を前記電
   力線とトランスにより分離して前記出力回路に供給する
   電源電圧発生手段とを備えることを特徴とする制御・監
   視信号伝送システム。
7. 【請求項７】 請求項１、３及び４のいずれかにおい
   て、 前記親局が、前記直列のパルス状電圧信号の出力に先立
   って、前記電源電圧のレベルであって前記クロックの１
   周期より長いスタート信号を前記データ信号線に出力す
   ることを特徴とする制御・監視信号伝送システム。
8. 【請求項８】 請求項１、３及び４のいずれかにおい
   て、 前記子局出力部が、前記直列のパルス状電圧信号から抽
   出したクロックをカウントして予め自己に割り当てられ
   たアドレスを抽出し、当該アドレスのデータを対応する
   前記被制御部に供給することを特徴とする制御・監視信
   号伝送システム。
9. 【請求項９】 請求項１、３及び４のいずれかにおい
   て、 前記子局入力部が、前記直列のパルス状電圧信号から抽
   出したクロックをカウントして予め自己に割り当てられ
   たアドレスを抽出し、前記直列のパルス状電圧信号の当
   該アドレスへ当該被制御部についての監視信号を重畳す
   ることを特徴とする制御・監視信号伝送システム。
10. 【請求項１０】 請求項１、３及び４のいずれかにおい
    て、 前記親局が、前記直列のパルス状電圧信号から抽出した
    クロックをカウントして予め自己に割り当てられたアド
    レスを抽出し、エンド信号を出力することを特徴とする
    制御・監視信号伝送システム。