JPH05235928A

JPH05235928A - 多重伝送装置

Info

Publication number: JPH05235928A
Application number: JP4069975A
Authority: JP
Inventors: Seiichi Miyazaki; 誠一宮崎
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-02-21
Filing date: 1992-02-21
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】クロック信号とデータ信号とを共用伝送路に重
畳させて伝送する多重伝送における、クロック信号を簡
単かつ確実分離抽出して同期を取る多重伝送装置を提供
することを目的とする。【構成】クロック信号を送信する制御装置（１）と、ク
ロック信号を受信しクロック信号に同期してデータ信号
を伝送する送信装置（２）および受信装置（３）を、共
用伝送路（４）および（５）によって互いに接続する。
クロック信号はフレーム同期のためのフレームクロック
とビット同期のためのビットクロックよりなり、送信装
置（２）と受信装置（３）は、クロック信号とデータ信
号が重畳している信号からロジックによってフレームク
ロックとビットクロックとを分離抽出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多重伝送装置に関し、と
くに、制御部から送信されるクロック信号に同期して伝
送部がデータ信号を伝送し、クロック信号とデータ信号
とを共用の伝送路に重畳して伝送する多重伝送装置に関
する。

【０００２】

【従来の技術】多重伝送装置においては、一般にクロッ
ク信号に同期させてデータ信号を伝送する。最も簡単に
は、クロック信号とデータ信号とを別の伝送路で伝送す
る方式がある。しかし多重伝送の目的は、配線本数の節
約にある。クロック信号とデータ信号とを共用の伝送路
で伝送できるなら、さらに経済性を高めることができ
る。

【０００３】この目的を満足するものとして、本発明者
はさきに、特願昭６２−１３１８８２において、クロ
ック信号とデータ信号とを共用の伝送路に重畳させて伝
送するデータ伝送装置を提案している。この提案におい
ては、クロック信号が電源の供給を兼ねるようにして、
さらに経済性を高めている。

【０００４】またさらに、本発明者は特願昭６３−１
７２６２７において、デイジタル・データだけでなくア
ナログ・データを伝送する装置についても提案してい
る。伝送するデータがアナログ信号になった点を除いて
は、特願昭６２−１３１８８２と類似の方式である。
以下、上記２つの提案を前願方式と呼ぶことにする。

【０００５】クロック信号とデータ信号とを共用の伝送
路に重畳させる方式では、伝送装置は何らかの方法で、
クロック信号とデータ信号とを分離抽出することが必要
である。前願方式においては、クロック信号とデータ信
号とのレベルが異なるようにして送信を行ない、両者の
レベル差を利用して、クロック信号とデータ信号とを分
離抽出している。

【０００６】この方式について、デイジタル・データを
伝送する場合を例にとって説明する。図１３において、
クロック信号のハイレベルは＋１２Ｖであり、クロック
信号のローレベルは、０Ｖまたはそれ以下の電圧であ
る。

【０００７】データ信号は、クロック信号がローレベル
の期間に伝送する。データ信号のハイレベルは０Ｖであ
り、ローレベルは−１２Ｖである。この条件のときは、
クロック信号のスレッショルドレベルＴＣを＋６Ｖにし
てクロック信号Ｃを検出し、データ信号のスレッショル
ドレベルＴＤを−６Ｖにしてデータ信号のローＡまたは
ハイＢを検出することができる。すなわち信号レベルの
差を利用して、クロック信号とデータ信号とを分離抽出
して検出することができる。

【０００８】また、クロック信号を電源供給に兼ねさせ
ることができる。すなわち、クロック信号ドライバの電
流駆動能力を大きくして、クロック信号がハイレベルの
期間を電源の供給に当てることができる。

【０００９】この方式は、クロック信号とデータ信号と
を分離検出するのに、スレッショルド電圧の差を利用し
ているので、ロジック回路を必要としない。したがって
ロジック回路が簡単であり、安価にできることが特徴で
ある。

【００１０】しかしながら最近の技術進歩によって、ロ
ジック回路は、専用のカスタムＩＣを使用すれば、かな
り複雑なロジックでも１個のＩＣにまとめることがで
き、コンパクトに、かつ安く製造できるようになった。
このような状況の変化から、最近では、ロジック回路に
よってクロック信号とデータ信号とを分離抽出する方
が、スレッショルド電圧の差によってクロック信号とデ
ータ信号とを分離抽出するよりも、かえって有利となる
傾向にある。

【００１１】ロジックによってクロック信号とデータ信
号とを分離検出する方法として、従来から広く使用され
てきたのは、符号化の技術である。符号化の技術は、デ
ータ自身にクロック情報を含むようなパルス符号を使用
して、データだけを送信し、受信側で、データに含まれ
ているクロック情報から、クロックを分離抽出する技術
である。

【００１２】バイフェイズ符号は、この目的に使用され
るパルス符号の代表例である。図１４はバイフェイズ符
号を示す。バイフェイズ符号は図に示すように、データ
信号ビットの中央に立ち上がりまたは立ち下がりがあ
り、毎ビットにクロック情報を含んでいる。このクロッ
ク情報はクロックそのものではないから、データ信号か
らクロック情報を分離抽出する必要がある。これは簡単
なロジック回路で実現できる。

【００１３】符号化の技術は優れた方式であるが、デー
タ信号にクロック情報を含ませて送信するので、データ
信号を送信する所がクロック情報を送出する必要があ
る。前願方式のように、クロック信号を制御装置から送
信し、データ信号は別の伝送装置から伝送する伝送方式
には、このような符号化の技術を利用することができな
い。

【００１４】クロック情報は、毎ビット必要であるとは
限らない。ある割合でクロック情報が含まれることが保
証されるなら、ビット毎にはクロック情報を含まない歯
抜けのクロック情報から、歯抜けの無い完全なクロック
を抽出再生することができる。通信で広く使用されてい
る非同期式の伝送は、この例である。非同期式伝送のフ
ォーマットを図１５に示す。

【００１５】非同期式は文字単位でデータが伝送され
る。図１５に示すように、文字データの前後に同期のた
めにスタートビットＴとストップビットＰを付加して送
信が行なわれる。このスタートビットとストップビット
によって、送信側から、文字の開始を示す同期情報が伝
送されるが、ビット同期情報送は伝送されない。しかし
受信側で、自分が持っている時計によって、文字同期情
報からビット同期情報を割り出して、ビット同期を取る
ことができる。文字同期情報からビット同期情報を作成
するのには、ロジック回路が使用されている。

【００１６】しかしこの方式も、データ信号の前後にス
タートビット／ストップビットを付加して送信する。ク
ロック信号とデータ信号を送信する場所が異なる方式に
は、この方式も使用することができない。またこの同期
方式では、スタートビット／ストップビットはともに、
データビットと本質的な違いがなく、単にシーケンスに
頼ってスタートビットとストップビットを検出している
だけである。したがって、何らかの原因で同期外れが発
生したときに、確実に同期が外れたことを検出すること
が困難である。すなわちデータ中のゼロのビットをスタ
ートビットＴと誤認して、同期外れが発生しても同期外
れであることを検出できずに、誤動作を見逃す危険性が
高い。

【００１７】このほか各種の方式が実用され、または提
案されている。しかし、いずれもデータ信号とクロック
信号とを同一の場所から送信するすることが、前提の方
式である。クロック信号とデータ信号とを別の場所から
送信する多重伝送に適用可能な、ロジックによるクロッ
ク信号の分離抽出の方式は見当らない。

【００１８】

【発明が解決しようとする課題】本発明が解決しようと
する課題の第１は、制御装置からクロック信号を送信
し、伝送装置がそのクロック信号を受信し、クロック信
号に同期してデータ信号を伝送し、クロック信号とデー
タ信号とを共用の伝送路に重畳させて伝送する、多重伝
送システムにおいて、クロック信号とデータ信号とを、
信号レベルの差を利用することなく、ロジック回路によ
って分離抽出する、より経済性の高い多重伝送システム
を実現することにある。

【００１９】本発明が解決しようとする課題の第２は、
簡単かつ確実性の高い同期が得られることである。多重
伝送においてはサイクリックに同一のデータが繰り返し
伝送される方式が多く使用されている。前願方式もこの
サイクリックな伝送方式に属する。サイクリックな伝送
方式においては、伝送誤りなどの原因によって同期が外
れたとき、その同期外れを検出できないで誤動作を引き
起こす恐れがとくに大きい。

【００２０】サイクリックな伝送においては、同一パタ
ーンのデータを複数フレームにまたがって伝送すること
が多い。このようなときは図１６に示すように、フレー
ム同期が外れたにも関わらず、同期外れが発生したこと
を検出できないで見逃してしまう危険性が大きい。

【００２１】図１６で、フレーム１とフレーム２は正し
く伝送されているフレームである。このとき受信装置
で、何らかの原因によってＳをフレームの開始と誤認し
たとする。受信装置ではフレームＥと解釈して受信す
る。エラー検出回路によって、エラーと判定できれば、
フレームＥを捨てることができる。しかしエラー検出回
路でチェックしたにも関わらず、エラーを検出できなか
ったときは、誤動作となる。したがって同期外れを引き
起こし難い、あるいは同期外れが発生したとき発見が容
易な、確実性の高い同期方式を使用することが必要であ
る。

【００２２】本発明が解決しようとする課題の第３は、
クロック信号が電源を兼ねないで電源を別線で供給する
システムにも高い経済性を有し、かつクロック信号が電
源を兼ねるシステムにも容易に適用できる、高い汎用性
と経済性とを有することである。

【００２３】

【課題を解決するための手段】前記課題を解決するため
の本発明の特徴は、制御部はクロック信号を送信し、伝
送部は前記クロック信号に同期してデータ信号を伝送
し、クロック信号とデータ信号を共用伝送路に重畳させ
て伝送する多重伝送において、伝送部は前記クロック信
号とデータ信号とが重畳した伝送路上の信号を、クロッ
ク信号とデータ信号とを識別することなく受信し、ロジ
ックによってクロック信号を分離抽出する多重伝送装置
にある。

【００２４】好ましくは、制御部が送信するクロック信
号は、ビットクロックと、ビットクロックよりも長い期
間非アクテイブとなるフレームクロックとからなり、伝
送部は、フレームクロックがビットクロックよりも長い
期間非アクテイブとなることを利用してフレームクロッ
クを分離抽出して、フレーム同期を取る。

【００２５】前記分離抽出したフレームクロックのみを
使用してビット同期を取り、またはフレームクロックお
よびビットクロック期間中に検出されたビットクロック
情報を使用してビット同期を取り、ビットクロックが非
アクテイブの期間にデータを送受信する。

【００２６】又、好ましくは、またビットクロック期間
中に検出されたクロック情報を使用してビット同期を取
る方式であって、ビットクロックが非アクテイブであ
り、かつそのときのデータ信号が、ビットクロックの非
アクテイブ状態とは逆の極性にあると判定されたとき、
そのビットはビットクロック情報を含むと判定する。

【００２７】好ましくは、または伝送部は、予定された
タイミング以外でフレームクロックを検出したときは、
前記フレームクロックを無視する。

【００２８】さらに、好ましくはクロック信号が電源の
供給を兼ねる。重伝送装置である。

【００２９】

【本発明の基本構成】図１は本発明による多重伝送装置
の基本構成例を示す。制御装置１と制御装置１の制御の
下にデータの伝送を行なう送信装置２および受信装置
３、それらを結ぶ伝送路４および５によって構成されれ
る。送信装置２および受信装置３は互いにデータ信号を
送受信して伝送を行なうので、送信装置２と受信装置３
とを総称して伝送装置と呼ぶことにする。伝送路４と伝
送路５は両者で一回線を構成し、クロック信号およびデ
ータ信号の伝送に共用されている。

【００３０】伝送装置は、１台で１点のデータを伝送す
るものであってもよく、１台で多数のデータを伝送する
ものであっても差し支えない。また伝送するデータは、
デイジタルのデータであってもよく、直接アナログ信号
のデータであっても差し支えない。さらには、デイジタ
ルとアナログのデータが混在するものであってもよい。

【００３１】この実施例では、各装置はそれぞれ単一の
機能を有しているが、複数の機能を一つの装置に内蔵し
ていても差し支えない。また、この構成例では、送信装
置２および受信装置３はそれぞれ１台であるが、一般に
は、伝送装置は多数の台数で構成されることが多い。

【００３２】制御装置１からは、装置全体の同期を取る
ためのクロック信号が送信される。このクロック信号
は、図２に示すように、フレーム・クロックとビット・
クロックとからなる。図のＨがハイレベル、Ｌがローレ
ベルを示す。ここで、ビット・クロックの周期はＴ_B 、
そのハイレベルの期間はＴ_H 、ローレベルの期間はＴ_L
である。一般には期間Ｔ_H と期間Ｔ_L とは等しいことが
多いであろうが、等しい必要はない。またフレーム・ク
ロックは、ハイレベルの期間がＴ_E 、ローレベルの期間
がＴ_F である。

【００３３】データ信号の送受信はビット・クロックの
各ビットで行なわれる。各ビットには、フレーム・クロ
ックの次に始まるビット・クロックから、図２のＢ₁ 、
Ｂ₂、Ｂ₃ に示すように、順にビット・アドレスが付い
ている。

【００３４】伝送装置は制御装置１が送信するクロック
信号を受信し、クロック信号に同期してデータ信号の送
受信を行なう。送信装置２および受信装置３は各々アド
レスを持ち、自己のアドレスと一致するビット・アドレ
スのタイミングで、送信装置２はデータ信号の送信を行
ない、受信装置３はデータ信号を受信する。したがっ
て、アドレスの等しいもの相互でデータの伝送が行なわ
れる。

【００３５】伝送装置のアドレスの割り付け方によっ
て、自由度の高い伝送が可能である。すなわちビット単
位での任意間伝送機能、１箇所の送信装置からの１回の
送信を同時に複数の受信装置が受信する機能、逆に複数
箇所の送信装置から１箇所の受信装置が受信する機能な
ど、各種の機能が可能である。各伝送装置は、それぞれ
複数のアドレスを持つことにより、多点の伝送装置を構
成することができる。

【００３６】本発明では、制御装置１が送信するクロッ
ク信号に、各伝送装置が同期してデータ信号を伝送する
が、本発明の要点は、その同期の方式に関する。

【００３７】

【実施例１】第１の実施例における、制御装置１のドラ
イバ回路の１例を図３に示す。１０はクロックのハイレ
ベルを出力するｐｎｐ形のトランジスタであり、トラン
ジスタ１０のエミッタは電源１１に接続されている。ト
ランジスタ１０のコレクタは、伝送路４に接続されてお
り、トランジスタ１０のコレクタはまた抵抗１２を介し
てグランド１３に接続されている。伝送路５はグランド
１３に接続されている。トランジスタ１０がオンのとき
伝送路４の電圧はハイレベルとなる。このトランジスタ
１０がオンの状態が、クロック信号のアクテイブクに対
応している。トランジスタ１０がオフのときは、クロッ
ク信号は非アクテイブの状態にある。

【００３８】制御装置１は、クロック信号発生器（図示
しない）を有し、クロック信号発生器の出力はトランジ
スタ１０のベース１４に接続され、トランジスタ１０の
オン／オフ、したがってクロック信号のアクテイブ／非
アクテイブを制御している。クロック信号の波形は図２
に示すとおりである。

【００３９】クロック信号が非アクテイブのとき、伝送
路４に接続されている伝送装置から出力されるデータ信
号が非アクテイブであれば、伝送路４は、抵抗１２によ
ってプルダウンされ、その電圧はローレベルとなる。ク
ロック信号が非アクテイブのときであっても、伝送路４
に接続されている伝送装置から出力されるデータ信号が
アクテブのときは、伝送路４から抵抗１２に電流が流れ
込み、伝送路４の電圧はハイレベルとなる。伝送装置
は、クロック信号が非アクテイブの期間に伝送路４をハ
イレベルまたはローレベルにすることができ、これを利
用して、伝送装置はクロック信号が非アクテイブの期間
に、データ信号を送受信することができる。

【００４０】送信装置２がデータ信号を送信するドライ
バ回路の１例を図４に示す。３１はドライバとして使用
するｐｎｐ形トランジスタであり、トランジスタ３１の
エミッタは電源３２に接続されている。トランジスタ３
１のコレクタは伝送路４に出力される。伝送路５は伝送
装置のグランド２０に接続されている。トランジスタ３
１のベース３３を制御することによって、トランジスタ
３１をオンにしたときデータ信号はアクテイブ、トラン
ジスタ３１をオフにしたときデータ信号は非アクテイブ
である。

【００４１】この実施例では制御装置１の電源１１の電
源電圧は１２Ｖであり、伝送路４のクロック信号はハイ
レベルが約１２Ｖとなる。送信装置２の電源３２の電源
電圧も１２Ｖであり、データ信号をアクテイブにしたと
きに、伝送路４のハイレベルも約１２Ｖである。したが
って伝送路４においては、クロック信号のハイレベルと
データ信号のハイレベルとはほぼ等しく、信号のレベル
差によって、クロック信号とデータ信号とを識別するこ
とはできない。

【００４２】データ信号が非アクテイブのときは、クロ
ック信号も非アクテイブの状態であるから、伝送路４の
信号レベルはローレベルとなって、この状態はハイレベ
ルと識別することができる。

【００４３】伝送装置は、制御装置１から送信されてく
るクロック信号を分離抽出し、そのクロック信号を使用
して、データ信号の送受信を行なう。伝送装置における
クロック信号分離抽出回路の１例を図５に示す。伝送路
５は伝送装置のグランド２０に接続されている。伝送路
４はレシーバ２１で受け、ハイレベルとローレベルが識
別されて取り込まれる。伝送路４の信号レベルは、この
例では、ハイレベルが約１２Ｖ、ローレベルが約０Ｖで
あり、レシーバ２１のスレッショルド・レベルは６Ｖで
ある。レシーバ２１以降のロジック回路が５Ｖの電源電
圧で動作する場合は、レシーバ２１は、信号レベル変換
の機能を持つ。レシーバ２１以降のロジック回路のロジ
ックは、”１”と”０”で表わすことにする。

【００４４】伝送路４上の信号には、制御装置１から出
力されたクロック信号と、いずれかの伝送装置から出力
されたデータ信号とが重畳している。この実施例ではレ
シーバ２１のスレッショルド・レベルは６Ｖであり、ク
ロック信号のハイレベルと、データ信号のハイレベルと
は識別できない。

【００４５】レシーバ２１の出力２６の波形の例を図６
に示す。最初の部分はフレームクロックである。Ｔ_E の
期間はクロック信号のアクテイブが送信されてくるか
ら、出力２６は”１”である。Ｔ_F の期間クロック信号
は非アクテイブである。伝送装置はデータをビットクロ
ックの期間に送信する。したがってフレームクロックの
期間にデータ信号を送信することは無いので、伝送路４
はローレベルであり、Ｔ_F の期間出力２６は必ず”０”
となる。Ｔ_E の期間は、伝送装置が”１”を認識できる
長さであればよく、この例では、期間Ｔ_F と同じであ
る。

【００４６】期間Ｔ_E は、たとえばビット・クロックが
アクテイブである期間Ｔ_H と同じでも良い。期間Ｔ_F
は、ビットクロックがローレベルである期間Ｔ_L よりも
十分長く、伝送装置が期間Ｔ_L と確実に識別できる時間
であれば良い。実用上はビットクロックの周期Ｔ_B の整
数倍が便利であろう。また、フレームクロックの全期間
すなわち期間（Ｔ_E ＋Ｔ_F ）が、ビットクロックの周期
Ｔ_B の整数倍になっているときも便利である。この実施
例では期間Ｔ_F は、ビットクロックの周期Ｔ_B の２倍に
なっている。

【００４７】ビットクロックの期間は、伝送路４には、
クロック信号の他にデータ信号が重畳される。図６は、
ビットクロックＢ₁ のときデータ信号がローレベル、ビ
ットクロックＢ₂ のときデータ信号がハイレベル、ビッ
ト・クロックＢ₃ のときデータ信号がローレベルのとき
の出力２６の波形を例示している。

【００４８】まず、伝送装置におけるフレーム同期につ
いて説明する。図５において、レシーバ２１の出力２６
は、立ち上がり検出回路２２に入力される。立ち上がり
検出回路２２は、入力信号２６が”０”から”１”に立
ち上がるときに、細いパルスを出力する。

【００４９】２３は同期用クロック発生器であって、伝
送装置がクロック信号に同期を取るための時計となる。
この同期用クロック発生器２３のクロック速度は、ビッ
トクロックのクロック速度にくらべて十分速くかつ整数
倍の速度とする。一般にはビットクロックの１６倍、３
２倍などの速度が用いられるであろう。この例では１６
倍を使用している。

【００５０】クロック・ジェネレータ２３の出力は、カ
ウンタ２５のクロック入力Ｃ₁ に入力される。カウンタ
２５はクロック入力Ｃ₁ に入力されるクロックパルスを
カウントする。このカウンタ２５はフレームクロックを
検出し、フレーム同期信号を得るためのものである。レ
シーバ２１の出力２６はデイレイ２４によって若干遅れ
させてカウンタ２５のリセット入力Ｒ₁ に入力されてい
る。リセット入力Ｒ₁が”１”のときは、カウンタ２５
の出力Ｑ₁ はクリアされ、カウントは行なわれない。

【００５１】カウンタ２５は、この例では２４進のカウ
ンタであり、出力Ｑ₁ はカウント数２４で”１”とな
る。リセット入力Ｒ₁ は、ビット周期Ｔ_B の間に必ず”
１”となる期間があるので、ビット周期Ｔ_B 期間内にカ
ウンタ２５はリセットされ、ビットクロック期間中は、
カウンタ２５はカウント数が２４に達することはない。
すなわち、カウンタ出力Ｑ₁ は、”１”になることは無
い。

【００５２】フレーム・クロックのＴ_F 期間中は、リセ
ット入力Ｒ₁ が”０”であるから、カウンタ２５のカウ
ントが進み、２４カウントでカウンタ出力Ｑ₁ がハイと
なる。したがってフレーム・クロックＴ_F 期間の終に立
ち上がり検出回路２２から出力されたパルスは、アンド
ゲート２７を通過する。このアンドゲート２７の出力２
８は、フレーム同期信号であり、伝送装置の制御に利用
される。なおデイレイ２４は、前記の立ち上がり検出回
路から出力されたパルスが、アンドゲート２７を通過す
ることを保証する時間を確保する目的のものである。

【００５３】この例ではカウンタ２５はカウント数２４
でカウント出力が”１”になる。しかし、ビット・クロ
ックの期間中にはカウンタ出力Ｑ₁ が”１”になること
が無く、フレーム・クロックのＴ_F 期間中のカウントで
はカウンタ出力Ｑ₁ が”１”になり、その”１”が、フ
レーム・クロックのＴ_F の終で発生する立ち上がり検出
回路２２の出力パルスまで持続するのであれば、どのよ
うなカウンタであってもよい。

【００５４】この方式では、動作が正常であるかぎり、
フレーム同期を検出するために使用するフレーム・クロ
ックのＴ_F の信号パターン、すなわち信号”０”がＴ_F
期間連続することは、ビット・クロックの期間にはあり
得ない。したがって、確実なフレーム同期を取ることが
できる。サイクリックに伝送を行なう多重伝送において
は、一般のデータ伝送に比べてフレーム同期の確実性が
強く要求されるから、この特徴は重要である。

【００５５】次に、伝送装置における、ビット同期に関
する１例について示す。カウンタ２９は、送信されてき
たビット・クロック信号に同期したクロックを発生させ
るカウンタである。このカウンタ２９のクロック入力Ｃ
₂ はクロック・ジェネレータ２３の出力に接続されてい
る。カウンタ２９は、この例では４ビットのカウンタで
ある。４ビット目のカウント出力がＱ₂ から出力され
る。カウンタ２９のクロック入力Ｃ₂ に入力されるクロ
ックは、ビット・クロックの１６倍の周波数であるか
ら、出力Ｑ₂ のクロック周波数は、ビット・クロックと
等しい。

【００５６】カウンタ２９のリセット入力Ｒ₂ には、ア
ンドゲート２７の出力２８が入力される。この出力２８
はフレーム同期信号であり、フレームクロックの期間Ｔ
_F の終のタイミングである。これは同時にビットクロッ
クの開始タイミングをも意味する。このリセットによっ
て、出力Ｑ₂ のクロックは、送信されてくるビット・ク
ロックに同期したクロックとなる。このクロックは３０
に出力され、伝送装置で利用される。

【００５７】なお伝送装置で作成された前記クロックと
同期し、位相の異なる制御信号、たとえばカウンタ２９
のカウント１２のタイミングを有する制御信号を、伝送
装置が必要とすることがある。カウンタ２９に回路を追
加することによって、前記必要な制御信号を作成するこ
とは容易であり、伝送装置はこの制御信号を利用するこ
とができる。

【００５８】送信されてくるクロック信号は、データ信
号が重畳するので、ビット・クロックは毎ビット毎のク
ロック情報は保証されない。しかし全てのデータ信号が
アクテイブであることは極めて稀であると考えられる。
一般にビット・クロックの期間中もクロック情報はかな
りの程度存在することが期待できる。したがって、フレ
ーム・クロックだけでなく、ビット・クロック期間中の
クロック情報をも利用して、ビット同期を取ることが考
えられる。

【００５９】これを実現する１例として、図５に代わる
クロック信号分離抽出回路を図７に示す。大略は図５と
おなじであるから、図５と異なる所だけを示す。図５と
共通の部分は図５と同じ記号で示してある。カウンタ２
９のリセット入力Ｒ₂ に、アンドゲート２７の出力２８
の代わりに、立ち上がり検出回路２２の出力が入力され
ている。立ち上がり検出回路２２の出力には、送信され
てきたビット・クロックの立ち上がり情報を含んでい
る。すなわち、そのビットにおいてデータ信号が非アク
テイブであれば、図７のＢ₁ またはＢ₃ に示すようにな
る。したがってＢ₁ 、Ｂ₃ の終に、立ち上がり検出回路
２２は細いパルスを出力している。図５の回路において
は、これらのクロック情報を利用していなかった。この
図７の回路では、これらのクロック情報もビット同期に
使用していることになる。

【００６０】ビットクロック期間においては、データ信
号が非アクテイブのときは、図６のビットＢ₂ に示すよ
うに、そのビットにはクロック情報を含まない。しかし
伝送装置の動作タイミングのずれなどの原因によって、
図６のＨ₁ またはＨ₂ のタイミングにハザードを発生す
る恐れがある。ハザードＨ₂ はタイミング的にはクロッ
ク情報として利用可能であるが、ハザードＨ₁ は完全に
有害である。したがって、有害なハザードが発生する恐
れのあるシステムでは、ハザードによって立ち上がり検
出回路２２が動作しないような立ち上がり検出回路を構
成する必要がある。最も簡単には、レシーバ２１または
レシーバ２１の出力もしくは立ち上がり検出回路２２に
ローパス・フィルタを挿入するすれば良い。このハザド
による誤動作を防止してることは、ビットクロックがそ
の後半でゼロになっていないものをビットクロック情報
を含むと判定しないことを意味する。

【００６１】伝送においては、このようなハザードだけ
でなく、正常なタイミング以外にクロック情報と混同さ
れる各種のノイズが信号中に混入する恐れがあり得る。
これらのノイズによる誤動作を防止する方法として、デ
ータに関しては、伝送誤り制御の手法が広く利用されて
おり、本発明にも適用することができる。しかし信頼性
の高い伝送を行なうためには、データだけでなく、クロ
ック信号に対する同期に関してもノイズによる誤動作を
防止する対策が必要となる。

【００６２】このために有効な手段は、伝送路４で、ビ
ットクロックが非アクテイブであり、かつそのときのデ
ータ信号がビットクロックの非アクテイブ状態とは逆の
極性にあると有効に判定されたとき、そのビットはクロ
ック情報を含むと判定しビット同期に利用することであ
る。これは、たとえば次のようにして実施することがで
きる。図６においてビットクロックが、おおよそＴ_L の
期間ゼロの状態が連続した判定されたとき、そのビット
は有効なクロック情報を含むと判定してビット同期に利
用し、その他のときはビット同期には利用しない方法で
ある。

【００６３】具体例を図１１に示す。図１１（ａ）は図
７に、このための回路を追加したものであって、追加し
た部分だけを示している。その他の部分は、図７と同じ
である。５１はクロック情報判定回路であって、同期用
クロック発生器２３の出力を入力して動作する。このク
ロック情報判定回路５１はレシーバ２１の出力２６によ
って制御される。クロック情報判定回路５１の出力はア
ンドゲート５２の一方の入力に入力されている。アンド
ゲート５２のもう一方の入力は立ち上がり検出回路２２
の出力に接続され、その出力はカウンタ２９のリセット
入力Ｒ₂ に入力されている。クロック情報判定回路５１
の波形を図１１（ｂ）に示す。Ａは入力２６の波形であ
り、Ｂはクロック情報判定回路５１の出力波形である。

【００６４】入力Ａが１から０に変化したことによっ
て、出力Ｂがスタートする。Ｂのスタート時はゼロから
始まる。入力Ａが一定期間Ｔ_C ゼロが継続したとき、出
力Ｂは１となる。この例では前記一定期間は、同期用ク
ロック発生器２３の６クロックである。正常なビットク
ロックがゼロである期間Ｔ_L は８クロック期間であるか
ら、Ｔ_C が６クロック期間ゼロが継続したということ
は、有効なクロック情報を含むビットと判定したことに
なる。このとき出力ＢはＴ_A 期間１となる。出力Ｂが１
の期間アンドゲートは、立ち上がり検出回路２２の出力
を通過させる。すなわちビット同期が取られる。

【００６５】データ信号がアナログ信号の場合には、ク
ロック信号が非アクテイブのときに伝送されるデータ信
号は、ハイレベル／ローレベルの２値信号ではなく、あ
る範囲の電圧となる。このときも、レシーバ２１は信号
を一定のスレッショルド電圧で判定している。結果とし
ては、レシーバ２１の出力はゼロと１の２値である。し
たがって、デイジタル信号と同様な方法で判定すること
ができる。ただしアナログ信号のときは、レシーバ２１
の出力が不安定になる恐れがある場合がある。その対策
として、たとえばアナログ信号をレシーバ２１とは別の
スレッショルド電圧を有するレシーバで受信し、その出
力信号によって判定することもできる。またはアナログ
のレシーバでアナログ信号として受信して、アナログ波
形によってビットクロックの非アクテイブとは逆の極性
にあると判定することもできる。

【００６６】フレームクロックの期間（Ｔ_E ＋Ｔ_F ）
が、ビット・クロックの整数倍のときは、ビットクロッ
クは、連続する複数のフレームにまたがって、位相が連
続となる。このときは、ビットクロック情報から、ＰＬ
Ｌ（フェイズ・ロック・ループ）などのより高度な技術
を利用して、ビットクロックを分離抽出して、ビット同
期の性能を高くすることができる。ＰＬＬなどの技術
は、前記のクロック情報の判定を行なうときにも、行な
わないときにも適用することができる。

【００６７】フレーム・クロックも一定周期の繰り返し
になるから、この性質を利用して、ビットクロックと類
似の考え方で、フレーム同期の信頼性を高めることがで
きる。すなわち前回検出されたフレーム同期信号によっ
て予定されたタイミング以外で検出された以外のタイミ
ングで検出されたフレームクロックを無視して使用しな
いようにする。図１２にその１例を示す。図１２（ａ）
は、図５に、この部分を追加したものであって、図５と
異なる部分だけを示してあり、その他は図５と同じであ
る。

【００６８】図１２において５３はタイミング発生器で
ある。アンドゲート５４は図５のアンドゲート２７に代
わるのであって、その入力は図５と同様カウンタ２５の
出力２５、および立ち上がり検出回路２２の出力に接続
されている。アンドゲート５４のもう一つの入力は、タ
イミング発生器５３に出力に接続されている。アンドゲ
ート５４の出力３０は、フレーム同期信号であり伝送装
置で利用されるが、同時にタイミング発生器５３の入力
にもなっている。

【００６９】タイムチャートを図１２（ｂ）に示す。タ
イミング発生器５３の入力信号がＦ、出力信号がＧであ
る。入力信号Ｆにパルスが入力されると、その入力のタ
イミングから（Ｔ_E ＋Ｔ_F ）時間後に、その時間に前後
した期間Ｔ_P のパルスを出力する。したがって立ち上が
り検出回路２２の出力は、期間Ｔ_P のパルスが１のとき
以外はアンドゲート５４を通過しない。すなわちフレー
ム同期信号としては無視される。ただしこれだけでは、
初期時に起動させ、または継続的な同期外れを発生した
ときに同期を回復させることができない。タイミング発
生器５３は、これに対応する回路を内蔵させる必要があ
る。たとえば、初期時や、同期外れと判定したときはサ
ーチモードにする。サーチモードでは、たとえば出力Ｇ
は１を連続して出力し、最初に入力Ｆにパルスを検出し
たときサーチモードを終了して正常な動作に入る。

【００７０】フレームクロックは一定終期の繰り返し信
号であるから、ＰＬＬなどの技術を応用して、さらにフ
レーム同期の性能を高めることができる。これも、前記
のフレーム同期判定の手法採用の有り無しに関係なく適
用可能である。

【００７１】この実施例では、クロック信号を電源に兼
用していないが、制御装置１のトランジスタ１０の電流
容量を大きくし、伝送装置でクロック信号を電源として
利用することは容易である。伝送装置で電源を取り込む
回路の１例を、図８に示す。伝送路５は伝送装置のグラ
ンド２０に接続する。伝送路４はダイオード３４に接続
され、クロック信号がアクテイブのときクロック信号
（電源を兼ねる）から電源を取り込む。取り込んだ電源
は、コンデンサ３５によって平滑化された電源となり、
３６から伝送装置の各部に供給される。

【００７２】クロック信号が電源供給を兼ねるときは、
必要な電源電圧または必要な電力の関係から、電源電圧
（したがってクロック信号の電圧も）をデータ信号の電
圧と異なる値にすることがある。一般には、電源電圧を
データ信号よりも高くする。たとえばデータ信号１２Ｖ
に対して、電源電圧を２４Ｖとする。この場合には、従
来技術である、クロック信号とデータ信号のレベルの差
を利用してクロック信号を分離抽出する方法を適用する
ことができる。しかしこの場合にも本発明を適用するこ
とができる。すなわちクロック信号とデータ信号を共通
のスレッショルド・レベルで検出する。本発明の特徴で
ある、ロジックによりクロック信号を分離抽出する方が
安くなる、という特徴を活用することができる。

【００７３】また、クロック信号が電源供給を兼ねると
きは、必要な電力を供給する目的で、クロックのデュー
ティを大きく取ることが必要な場合がある。逆にクロッ
ク信号が電源供給を兼ねないときは、クロック信号がア
クテイブであることを判別できる範囲で、クロック信号
のデューティを小さく取ることができる。

【００７４】

【実施例２】つぎに第２の実施例を示す。システムの構
成は第１の実施例と同じであり、図１の通りである。制
御装置１のドライバ回路の１例を図９に示す。図３と共
通の部分は同じ番号で示しているので、説明は省略す
る。この実施例では、プルダウン抵抗の代りにプルアッ
プ抵抗４０を使用している。すなわちプルアップ抵抗４
０は１端が電源１１に、他の１端が伝送路４に接続され
ている。またｎｐｎ形トランジスタ４１が追加されてい
る。トランジスタ４１のコレクタは伝送路４に接続さ
れ、エミッタはグランド１３に接続されている。

【００７５】クロック信号の送信は、図４で説明した第
１の実施例と同じである。しかしプルアップ抵抗４０を
使用しているので、クロック信号が非アクテイブでかつ
データ信号が非アクテイブのとき、伝送路４はハイレベ
ルとなる。クロック信号が非アクテイブでかつデータ信
号がアクテイブのとき、伝送路４はローレベルとなる。
伝送装置のデータ信号送信用ドライバも、図１０に例示
するように変更される。４３はｎｐｎ形トランジスタ
で、コレクタは伝送路４に、エミッタはグランド２０に
接続されている。伝送路５はグランド２０に接続されて
いる。トランジスタ４３のベース４４を制御して、トラ
ンジスタ４３をオンにすることによって、データ信号は
アクテイブとなり、電送路４はローレベルとなる。

【００７６】本発明においては、制御装置１からフレー
ム・クロックを送信する必要がある。フレーム・クロッ
クの期間は、データ信号が送信されないから、フレーム
・クロックの期間Ｔ_F はハイレベルとなり、そのままで
はフレーム・クロックが形成されない。トランジスタ４
１は、フレーム・クロックのＴ_F 期間をローレベルと
し、フレーム・クロックを作成するためのものである。
すなわちトランジスタ４１のべース４２を制御してフレ
ーム・クロックのＴ_F 期間トランジスタ４１をオンにす
る。

【００７７】データ信号のアクテイブ／非アクテイブと
伝送路４のハイレベル／ローレベルの対応が逆になる
が、伝送は第１の実施例と同様に行なうことができる。
この第２の実施例は、第１の実施例と比較して、制御装
置１のドライバ回路が複雑になるという欠点がある。し
かし伝送装置において、データ信号をアクテイブにした
ときに、第１の実施例に比べて、伝送装置の電力消費量
が少なくて済むという特徴がある。これは、クロック信
号が電源供給を兼ねるシステムでは有利となる。

【００７８】以上の各実施例においては、信号送信のド
ライバにオープン・コレクタ形トランジスタを使用して
いる。しかし本発明では、ドライバは、アクテイブと非
アクテイブな状態を取ることができるものであれば、ど
のようなものであってもよい。たとえばハイ・インピー
ダンス状態を有するスリーステート形のドライバを使用
することができる。また、ハイ・インピーダンス状態を
有する平衡形ドライバを使用することもできる。

【００７９】

【発明の効果】以上説明したように、本発明によれば多
重伝送装置において、簡単でしかも確実性が高い同期が
得られる。しかも本発明者の先の提案（特願昭６２ー
１３１８８２および特願昭６３ー１７２６２７）を本
発明によってモデイファイすることによって、その特徴
である１点単位の伝送も容易かつ安価であり、任意間伝
送が可能、アナログ信号を直接伝送可能などの機能も満
足することができる。また伝送路が電源供給を兼ねない
さらに簡易なシステムに対しても、本発明の簡単安価で
あるという特徴を活かして適用することができる。

【００８０】したがって、各種の用途に応じた、極めて
柔軟性の高い伝送システムを、極めて安いコストで構築
することができ、データ伝送、とくに簡易形データ伝送
の普及に寄与すると考えられる。

【図面の簡単な説明】

【図１】本発明による多重伝送装置の基本構成を示す。

【図２】本発明によるクロック信号の例を示す。

【図３】制御装置のクロック信号を送信するドライバ回
路の例を示す。

【図４】データ信号を送信するドライバ回路の例を示
す。

【図５】クロック信号分離抽出回路の例を示す。

【図６】図５におけるレシーバ２１の出力２６の波形の
例である。

【図７】クロック信号分離抽出回路の別の例を示す。

【図８】クロック信号を電源としてとり込む回路の例で
ある。

【図９】クロック信号を送信するドライバ回路の別の例
である。

【図１０】データ信号を送信するドライバ回路の別の例
である。

【図１１】クロック信号分離抽出回路の更に別の例を示
す。

【図１２】クロック信号分離抽出回路の更に別の例を示
す。

【図１３】従来のクロック信号をデータ信号の波形の例
を示す。

【図１４】従来のバイフェィズ符号を示す。

【図１５】従来の非同期式信号の例を示す。

【図１６】従来のフレーム同期外れの説明図である。

【符号の説明】

１制御装置２送信装置３受信装置４，５共用伝送路Ｔ_E ，Ｔ_F フレームクロックＴ_H ，Ｔ_L ビットクロック

Claims

【特許請求の範囲】

【請求項１】制御部はクロック信号を送信し、伝送部
は前記クロック信号に同期してデータ信号を伝送し、ク
ロック信号とデータ信号を共用伝送路に重畳させて伝送
する多重伝送において、伝送部は前記クロック信号とデータ信号とが重畳した伝
送路上の信号を、クロック信号とデータ信号とを識別す
ることなく受信し、ロジックによってクロック信号を分
離抽出することを特徴とする多重伝送装置。
【請求項２】請求項１記載の多重伝送装置において、制御部が送信するクロック信号は、ビットクロックと、
該ビットクロックよりも長い期間非アクテイブとなるフ
レームクロックとからなり、伝送部は、フレームクロックがビットクロックよりも長
い期間非アクテイブとなることを利用してフレームクロ
ックを分離抽出して、フレーム同期を取り、前記分離抽出したフレームクロックのみを使用してビッ
ト同期を取り、またはフレームクロックおよびビットクロック期間中に
検出されたビットクロック情報を使用してビット同期を
取り、ビットクロックが非アクテイブの期間にデータを送受信
することを特徴とする多重伝送装置。
【請求項３】請求項２記載の多重伝送装置において、ビットクロック期間中に検出されたクロック情報を使用
してビット同期を取る方式であって、ビットクロックが非アクテイブであり、かつそのときの
データ信号が、ビットクロックの非アクテイブ状態とは
逆の極性にあると判定されたとき、そのビットはビット
クロック情報を含むと判定することを特徴とするビット
同期方式。
【請求項４】請求項２記載の多重伝送装置において、伝送部は、予定されたタイミング以外でフレームクロッ
クを検出したときは、前記フレームクロックを無視する
ことを特徴とするフレーム同期方式
【請求項５】請求項１記載の多重伝送装置において、クロック信号が電源の供給を兼ねることを特徴とする多
重伝送装置。