JP3981805B2 - クロック抽出回路 - Google Patents
クロック抽出回路 Download PDFInfo
- Publication number
- JP3981805B2 JP3981805B2 JP2001108494A JP2001108494A JP3981805B2 JP 3981805 B2 JP3981805 B2 JP 3981805B2 JP 2001108494 A JP2001108494 A JP 2001108494A JP 2001108494 A JP2001108494 A JP 2001108494A JP 3981805 B2 JP3981805 B2 JP 3981805B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- serial
- extraction circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリアルエンコーダ付きのサーボモータを制御するコントローラに用いられ、シリアルエンコーダとシリアル通信を行うためのクロック信号を抽出するクロック抽出回路に関する。
【０００２】
【従来の技術】
図２は、特開平８−２０４６８６号公報に開示されたクロック抽出回路の構成の一例を示す回路図である。このクロック抽出回路は、シリアル通信によって受信したシリアルデータに同期するクロックをシリアルデータから抽出する回路である。
【０００３】
図２に示すように、このクロック抽出回路は、アップダウンカウンタ１と、クロックカウンタ２とを備えている。例えば、アップダウンカウンタ１としては７４Ｆ１６９（モトローラ製）が用いられ、クロックカウンタ２としてはＨＤ７４ＨＣ１６１（日立製）が用いられる。
【０００４】
アップダウンカウンタ１は、４８ＭＨｚのクロック信号ＣＰ４８でカウントする１６進の双方向カウンタで、４桁の出力端子ＱA〜ＱDを有しており、シリアルデータＤＡＴＡが、Ｕ／Ｄ端子に入力されている。すなわち、アップダウンカウンタ１は、入力するシリアルデータＤＡＴＡがハイ（以下、Ｈ）レベルであるときにはカウントアップを行い、シリアルデータＤＡＴＡがロー（以下、Ｌ）レベルであるときにはカウントダウンを行う。
【０００５】
ＡＮＤ回路３は、アップダウンカウンタ１の上位２桁の出力端子ＱD、ＱCとシリアルデータＤＡＴＡとを入力とする。ＮＯＲ回路４は、アップダウンカウンタ１の上位３桁の出力端子ＱD、ＱC、ＱBとシリアルデータＤＡＴＡを入力とする。ＯＲ回路６は、ＡＮＤ回路３の出力とＮＯＲ回路４の出力とを入力とし、その出力はアップダウンカウンタ１のＰ端子に接続されている。アップダウンカウンタ１は、Ｐ端子に入力される信号がＬレベルであるときにはカウントを行い、Ｈレベルであるときにはカウントを停止する。
【０００６】
以上の構成により、アップダウンカウンタ１は、シリアルデータＤＡＴＡがＨレベルでカウントアップ中に、カウント値がＣ（１６進数）となると、Ｐ端子に入力される信号はＨレベルとなるため、カウントアップを停止する。また、アップダウンカウンタ１は、シリアルデータＤＡＴＡがＨレベルからＬレベルに切り替わると、Ｐ端子に入力される信号がＨレベルからＬレベルに切り替わるため、カウントダウンを開始する。そして、カウント値が１になると、Ｐ端子に入力される信号はＨレベルとなるため、アップダウンカウンタ１はカウントダウンを停止する。
【０００７】
論理回路５は、信号ＴＸがＬレベルで、アップダウンカウンタ１のカウント値が１（１６進）で、シリアルデータＤＡＴＡがＬレベルからＨレベルに切り替わったとき、すなわちアップダウンカウンタ１のカウント値が１となったときに信号ＳＹＮＣを出力する。
【０００８】
クロックカウンタ２は、クロック信号ＣＰ４８でカウントアップする１６進のカウンタである。クロックカウンタ２の４桁の出力端子ＱD〜ＱAのうちの出力端子ＱDから出力される信号は、４ＭＨｚ、すなわち２５０μｓの周期（第２の周期）のクロック信号ＣＰ４として出力される。また、出力端子ＱD、ＱB、ＱAはＡＮＤ回路７に入力されている。ＡＮＤ回路７の出力および信号ＳＹＮＣは、ＮＯＲ回路８に入力されている。ＮＯＲ回路８の出力は、クロックカウンタ２のＬ端子に接続されている。
【０００９】
また、クロックカウンタ２の４桁の入力端子Ｄ〜Ａのうち、入力端子Ｄ、Ａには常に０が入力されており、入力端子Ｂには、常に１が入力されており、入力端子Ｃには、信号ＳＹＮＣが入力されている。すなわち、クロックカウンタ２は、図３に示すように、信号ＳＹＮＣが１とならない限り、４８ＭＨｚのクロックで２からＤのカウントアップを繰り返し、１／１２分周で、４ＭＨｚのクロック信号ＣＰ４を出力する。そして、信号ＳＹＮＣが１となると、クロックカウンタ２のカウント値は６に初期化され、クロックカウンタ２から出力される４ＭＨｚのクロック信号は、シリアルデータＤＡＴＡに同期するようになる。
【００１０】
上述したクロック抽出回路は、サーボモータに取り付けられたシリアルエンコーダからサーボモータの位置データをシリアルで受信し、その位置データに基づいてサーボモータを制御するコントローラに用いられる。つまり、このようなコントローラでは、このクロック抽出回路から出力されるクロック信号を用いて、シリアルエンコーダから出力される位置データを得る。
【００１１】
コントローラは、シリアルエンコーダから位置データを得ようとするときには、まず、シリアルエンコーダに送信要求を送信する。このような送信要求の送信は、固定長のタイマによって起動される伝送シーケンス回路によって実行される。起動された伝送シーケンス回路は、クロック抽出回路から出力されるクロック信号ＣＰ４を用いて、シリアルエンコーダに送信要求を送信し、クロック抽出回路を用いてシリアルエンコーダから送信される位置データを取得する。
【００１２】
しかし、図４に示すように、従来のコントローラでは、クロック抽出回路から出力されるクロック信号ＣＰ４は、伝送シーケンス回路が起動するタイミングと同期しておらず（図４に示すＣＰ４−１、ＣＰ４−２）、シリアルエンコーダへの送信要求は、いわゆるフリーラン状態のクロック信号に基づいて送出されている。この場合、送信要求の送信タイミングにはクロック信号の１周期程度のばらつきが発生し、結果的にシリアルエンコーダのサンプリングタイミングにもばらつきが生じる。例えば、伝送シーケンス回路が起動する周期（第１の周期）が５０μｓであり、伝送速度が４ＭＨｚであり、クロック信号のクロック幅が２５０ｎｓであるとすると、０．５％程度のシリアルエンコーダのサンプリングタイミングのばらつきが発生することになり、伝送シーケンス回路が起動する周期が６２．５μｓであり、伝送速度が４ＭＨｚであり、クロック信号のクロック幅が２５０ｎｓであるとすると、０．４％程度のシリアルエンコーダのサンプリングタイミングのばらつきが発生する。
【００１３】
このばらつきは、通常のシリアルデータ伝送では、無視することができる程度のものであるが、サーボモータの制御を行うコントローラにおいては、このばらつきがサーボモータのリップルを発生させる要因の一つとなり、コントローラの制御性能を低下させてしまう原因になってしまうという問題があった。
【００１４】
【発明が解決しようとする課題】
以上述べたように、従来のコントローラでは、シリアルエンコーダへの送信要求はフリーラン状態のクロック信号で送出されるため、シリアルエンコーダのサンプリングタイミングにばらつきが生じてしまうという問題があった。このばらつきは、サーボモータのリップルを発生させる要因の一つとなり、コントローラの制御性能を低下させてしまう原因になってしまう。
【００１５】
本発明は、シリアルエンコーダから一定の周期での正確な位置データを得ることができるクロック抽出回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明のクロック抽出回路では、第１の周期で起動し、サーボモータの位置データの送信要求を第２の周期のシリアル通信伝送用のクロック信号を用いてシリアルエンコーダに送信する伝送シーケンス回路を備えるコントローラに用いられるクロック抽出回路において、
前記第２の周期で巡回するカウント値に基づいて前記クロック信号を発生し、前記伝送シーケンス回路が起動するタイミングで前記カウント値を所定の値に初期化するクロックカウンタを有することを特徴とする。
【００１７】
本発明のクロック抽出回路では、シリアル通信伝送用のクロック信号を一定の周期で起動して送信要求を送出する伝送シーケンス回路の起動タイミングに同期させることができる。そのため、本発明のクロック抽出回路を用いることによって、コントローラでは、シリアルエンコーダに送信する送信要求のタイミングのばらつきをなくし、シリアルエンコーダにおける位置データのサンプリングのタイミングのばらつきをなくすことができ、一定の周期での正確な位置データを得ることができる。
【００１８】
【発明の実施の形態】
次に、本発明の一実施形態のクロック抽出回路を図面を参照して詳細に説明する。図１は、本実施形態のクロック抽出回路の構成を示す回路図である。図１に示すように、本実施形態のクロック抽出回路は、ＮＯＲ回路８の代わりに、ＮＯＲ回路９を備えている点が、図２のクロック抽出回路と異なっている。ＮＯＲ回路９は、ＮＯＲ回路８と同様に、信号ＳＹＮＣとＡＮＤ回路７の出力とを入力とし、さらに、伝送シーケンス回路が起動する時に出力される信号ＫＩＣＫを入力とする。こうすることによって、本実施形態のクロック抽出回路では、伝送シーケンス回路が起動するタイミングでも、クロックカウンタ２のカウント値が所定の値２に初期化される。よって、シリアル通信伝送用のクロック信号ＣＰ４は、一定の周期で起動して送信要求を送出する伝送シーケンス回路が起動するタイミングに同期するようになる。コントローラがこのクロック信号ＣＰ４を用いて位置データの通信要求を送信すると、シリアルエンコーダに送信する送信要求のタイミングのばらつきがなくなり、シリアルエンコーダにおける位置データのサンプリングのタイミングのばらつきがなくなる。コントローラは、結果的に、一定の周期での正確な位置データを得ることができる。
【００１９】
【発明の効果】
以上述べたように、本発明のクロック抽出回路では、シリアル通信に用いるクロック信号を一定の周期で起動して送信要求を送出する伝送シーケンス回路が起動するタイミングに同期するクロック信号を抽出することができる。そのため、本発明のクロック抽出回路を用いることによって、コントローラでは、シリアルエンコーダに送信する送信要求のタイミングのばらつきをなくし、シリアルエンコーダにおける位置データのサンプリング周期のばらつきをなくすことができ、一定の周期での正確な位置データを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のクロック抽出回路の構成を示す回路図である。
【図２】従来のクロック抽出回路の構成を示す回路図である。
【図３】従来のクロック抽出回路におけるクロックカウンタのカウント値と伝送クロック信号との関係を示すタイミングチャートである。
【図４】伝送シーケンス回路の起動タイミングとシリアル通信伝送用のクロック信号との関係を示すタイミングチャートである。
【符号の説明】
１ アップダウンカウンタ
２ クロックカウンタ
３、７ ＡＮＤ回路
４ ＮＯＲ回路
５ 論理回路
６ ＯＲ回路
８、９ ＮＯＲ回路
【発明の属する技術分野】
本発明は、シリアルエンコーダ付きのサーボモータを制御するコントローラに用いられ、シリアルエンコーダとシリアル通信を行うためのクロック信号を抽出するクロック抽出回路に関する。
【０００２】
【従来の技術】
図２は、特開平８−２０４６８６号公報に開示されたクロック抽出回路の構成の一例を示す回路図である。このクロック抽出回路は、シリアル通信によって受信したシリアルデータに同期するクロックをシリアルデータから抽出する回路である。
【０００３】
図２に示すように、このクロック抽出回路は、アップダウンカウンタ１と、クロックカウンタ２とを備えている。例えば、アップダウンカウンタ１としては７４Ｆ１６９（モトローラ製）が用いられ、クロックカウンタ２としてはＨＤ７４ＨＣ１６１（日立製）が用いられる。
【０００４】
アップダウンカウンタ１は、４８ＭＨｚのクロック信号ＣＰ４８でカウントする１６進の双方向カウンタで、４桁の出力端子ＱA〜ＱDを有しており、シリアルデータＤＡＴＡが、Ｕ／Ｄ端子に入力されている。すなわち、アップダウンカウンタ１は、入力するシリアルデータＤＡＴＡがハイ（以下、Ｈ）レベルであるときにはカウントアップを行い、シリアルデータＤＡＴＡがロー（以下、Ｌ）レベルであるときにはカウントダウンを行う。
【０００５】
ＡＮＤ回路３は、アップダウンカウンタ１の上位２桁の出力端子ＱD、ＱCとシリアルデータＤＡＴＡとを入力とする。ＮＯＲ回路４は、アップダウンカウンタ１の上位３桁の出力端子ＱD、ＱC、ＱBとシリアルデータＤＡＴＡを入力とする。ＯＲ回路６は、ＡＮＤ回路３の出力とＮＯＲ回路４の出力とを入力とし、その出力はアップダウンカウンタ１のＰ端子に接続されている。アップダウンカウンタ１は、Ｐ端子に入力される信号がＬレベルであるときにはカウントを行い、Ｈレベルであるときにはカウントを停止する。
【０００６】
以上の構成により、アップダウンカウンタ１は、シリアルデータＤＡＴＡがＨレベルでカウントアップ中に、カウント値がＣ（１６進数）となると、Ｐ端子に入力される信号はＨレベルとなるため、カウントアップを停止する。また、アップダウンカウンタ１は、シリアルデータＤＡＴＡがＨレベルからＬレベルに切り替わると、Ｐ端子に入力される信号がＨレベルからＬレベルに切り替わるため、カウントダウンを開始する。そして、カウント値が１になると、Ｐ端子に入力される信号はＨレベルとなるため、アップダウンカウンタ１はカウントダウンを停止する。
【０００７】
論理回路５は、信号ＴＸがＬレベルで、アップダウンカウンタ１のカウント値が１（１６進）で、シリアルデータＤＡＴＡがＬレベルからＨレベルに切り替わったとき、すなわちアップダウンカウンタ１のカウント値が１となったときに信号ＳＹＮＣを出力する。
【０００８】
クロックカウンタ２は、クロック信号ＣＰ４８でカウントアップする１６進のカウンタである。クロックカウンタ２の４桁の出力端子ＱD〜ＱAのうちの出力端子ＱDから出力される信号は、４ＭＨｚ、すなわち２５０μｓの周期（第２の周期）のクロック信号ＣＰ４として出力される。また、出力端子ＱD、ＱB、ＱAはＡＮＤ回路７に入力されている。ＡＮＤ回路７の出力および信号ＳＹＮＣは、ＮＯＲ回路８に入力されている。ＮＯＲ回路８の出力は、クロックカウンタ２のＬ端子に接続されている。
【０００９】
また、クロックカウンタ２の４桁の入力端子Ｄ〜Ａのうち、入力端子Ｄ、Ａには常に０が入力されており、入力端子Ｂには、常に１が入力されており、入力端子Ｃには、信号ＳＹＮＣが入力されている。すなわち、クロックカウンタ２は、図３に示すように、信号ＳＹＮＣが１とならない限り、４８ＭＨｚのクロックで２からＤのカウントアップを繰り返し、１／１２分周で、４ＭＨｚのクロック信号ＣＰ４を出力する。そして、信号ＳＹＮＣが１となると、クロックカウンタ２のカウント値は６に初期化され、クロックカウンタ２から出力される４ＭＨｚのクロック信号は、シリアルデータＤＡＴＡに同期するようになる。
【００１０】
上述したクロック抽出回路は、サーボモータに取り付けられたシリアルエンコーダからサーボモータの位置データをシリアルで受信し、その位置データに基づいてサーボモータを制御するコントローラに用いられる。つまり、このようなコントローラでは、このクロック抽出回路から出力されるクロック信号を用いて、シリアルエンコーダから出力される位置データを得る。
【００１１】
コントローラは、シリアルエンコーダから位置データを得ようとするときには、まず、シリアルエンコーダに送信要求を送信する。このような送信要求の送信は、固定長のタイマによって起動される伝送シーケンス回路によって実行される。起動された伝送シーケンス回路は、クロック抽出回路から出力されるクロック信号ＣＰ４を用いて、シリアルエンコーダに送信要求を送信し、クロック抽出回路を用いてシリアルエンコーダから送信される位置データを取得する。
【００１２】
しかし、図４に示すように、従来のコントローラでは、クロック抽出回路から出力されるクロック信号ＣＰ４は、伝送シーケンス回路が起動するタイミングと同期しておらず（図４に示すＣＰ４−１、ＣＰ４−２）、シリアルエンコーダへの送信要求は、いわゆるフリーラン状態のクロック信号に基づいて送出されている。この場合、送信要求の送信タイミングにはクロック信号の１周期程度のばらつきが発生し、結果的にシリアルエンコーダのサンプリングタイミングにもばらつきが生じる。例えば、伝送シーケンス回路が起動する周期（第１の周期）が５０μｓであり、伝送速度が４ＭＨｚであり、クロック信号のクロック幅が２５０ｎｓであるとすると、０．５％程度のシリアルエンコーダのサンプリングタイミングのばらつきが発生することになり、伝送シーケンス回路が起動する周期が６２．５μｓであり、伝送速度が４ＭＨｚであり、クロック信号のクロック幅が２５０ｎｓであるとすると、０．４％程度のシリアルエンコーダのサンプリングタイミングのばらつきが発生する。
【００１３】
このばらつきは、通常のシリアルデータ伝送では、無視することができる程度のものであるが、サーボモータの制御を行うコントローラにおいては、このばらつきがサーボモータのリップルを発生させる要因の一つとなり、コントローラの制御性能を低下させてしまう原因になってしまうという問題があった。
【００１４】
【発明が解決しようとする課題】
以上述べたように、従来のコントローラでは、シリアルエンコーダへの送信要求はフリーラン状態のクロック信号で送出されるため、シリアルエンコーダのサンプリングタイミングにばらつきが生じてしまうという問題があった。このばらつきは、サーボモータのリップルを発生させる要因の一つとなり、コントローラの制御性能を低下させてしまう原因になってしまう。
【００１５】
本発明は、シリアルエンコーダから一定の周期での正確な位置データを得ることができるクロック抽出回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明のクロック抽出回路では、第１の周期で起動し、サーボモータの位置データの送信要求を第２の周期のシリアル通信伝送用のクロック信号を用いてシリアルエンコーダに送信する伝送シーケンス回路を備えるコントローラに用いられるクロック抽出回路において、
前記第２の周期で巡回するカウント値に基づいて前記クロック信号を発生し、前記伝送シーケンス回路が起動するタイミングで前記カウント値を所定の値に初期化するクロックカウンタを有することを特徴とする。
【００１７】
本発明のクロック抽出回路では、シリアル通信伝送用のクロック信号を一定の周期で起動して送信要求を送出する伝送シーケンス回路の起動タイミングに同期させることができる。そのため、本発明のクロック抽出回路を用いることによって、コントローラでは、シリアルエンコーダに送信する送信要求のタイミングのばらつきをなくし、シリアルエンコーダにおける位置データのサンプリングのタイミングのばらつきをなくすことができ、一定の周期での正確な位置データを得ることができる。
【００１８】
【発明の実施の形態】
次に、本発明の一実施形態のクロック抽出回路を図面を参照して詳細に説明する。図１は、本実施形態のクロック抽出回路の構成を示す回路図である。図１に示すように、本実施形態のクロック抽出回路は、ＮＯＲ回路８の代わりに、ＮＯＲ回路９を備えている点が、図２のクロック抽出回路と異なっている。ＮＯＲ回路９は、ＮＯＲ回路８と同様に、信号ＳＹＮＣとＡＮＤ回路７の出力とを入力とし、さらに、伝送シーケンス回路が起動する時に出力される信号ＫＩＣＫを入力とする。こうすることによって、本実施形態のクロック抽出回路では、伝送シーケンス回路が起動するタイミングでも、クロックカウンタ２のカウント値が所定の値２に初期化される。よって、シリアル通信伝送用のクロック信号ＣＰ４は、一定の周期で起動して送信要求を送出する伝送シーケンス回路が起動するタイミングに同期するようになる。コントローラがこのクロック信号ＣＰ４を用いて位置データの通信要求を送信すると、シリアルエンコーダに送信する送信要求のタイミングのばらつきがなくなり、シリアルエンコーダにおける位置データのサンプリングのタイミングのばらつきがなくなる。コントローラは、結果的に、一定の周期での正確な位置データを得ることができる。
【００１９】
【発明の効果】
以上述べたように、本発明のクロック抽出回路では、シリアル通信に用いるクロック信号を一定の周期で起動して送信要求を送出する伝送シーケンス回路が起動するタイミングに同期するクロック信号を抽出することができる。そのため、本発明のクロック抽出回路を用いることによって、コントローラでは、シリアルエンコーダに送信する送信要求のタイミングのばらつきをなくし、シリアルエンコーダにおける位置データのサンプリング周期のばらつきをなくすことができ、一定の周期での正確な位置データを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のクロック抽出回路の構成を示す回路図である。
【図２】従来のクロック抽出回路の構成を示す回路図である。
【図３】従来のクロック抽出回路におけるクロックカウンタのカウント値と伝送クロック信号との関係を示すタイミングチャートである。
【図４】伝送シーケンス回路の起動タイミングとシリアル通信伝送用のクロック信号との関係を示すタイミングチャートである。
【符号の説明】
１ アップダウンカウンタ
２ クロックカウンタ
３、７ ＡＮＤ回路
４ ＮＯＲ回路
５ 論理回路
６ ＯＲ回路
８、９ ＮＯＲ回路
Claims (1)
- 第１の周期で起動し、サーボモータの位置データの送信要求を第２の周期のシリアル通信伝送用のクロック信号を用いてシリアルエンコーダに送信する伝送シーケンス回路を備えるコントローラに用いられるクロック抽出回路において、
前記第２の周期で巡回するカウント値に基づいて前記クロック信号を発生し、前記伝送シーケンス回路が起動するタイミングで前記カウント値を所定の値に初期化するクロックカウンタを有することを特徴とするクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108494A JP3981805B2 (ja) | 2001-04-06 | 2001-04-06 | クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108494A JP3981805B2 (ja) | 2001-04-06 | 2001-04-06 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305510A JP2002305510A (ja) | 2002-10-18 |
| JP3981805B2 true JP3981805B2 (ja) | 2007-09-26 |
Family
ID=18960618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108494A Expired - Fee Related JP3981805B2 (ja) | 2001-04-06 | 2001-04-06 | クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3981805B2 (ja) |
-
2001
- 2001-04-06 JP JP2001108494A patent/JP3981805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305510A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101719421B1 (ko) | 복수의 슬레이브 디바이스와의 에지-기반 통신 | |
| US7864906B2 (en) | System and method for clock signal synchronization | |
| JP3981805B2 (ja) | クロック抽出回路 | |
| JPH0529181B2 (ja) | ||
| US7116739B1 (en) | Auto baud system and method and single pin communication interface | |
| CN114677954B (zh) | 一种信号选择电路及led驱动芯片 | |
| WO2004068814A1 (ja) | 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路 | |
| US4216418A (en) | Speed regulation of D.C. motor using counter | |
| JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
| GB2279853A (en) | Data communication system with reduced risk of transmission errors | |
| SU1319298A2 (ru) | Устройство дл управлени передачей данных по радиоканалу | |
| SU1162057A1 (ru) | Устройство для управления передачей данных по радиоканалу | |
| JP2001077800A (ja) | シリアル伝送送受信回路 | |
| JPH02244201A (ja) | 信号伝達回路 | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| JPH05235928A (ja) | 多重伝送装置 | |
| JP2558119B2 (ja) | 送受信回路 | |
| SU1075368A1 (ru) | Широтно-импульсный частотно-фазовый детектор | |
| JPS6322679B2 (ja) | ||
| SU513520A1 (ru) | Стартстопный электронный приемник | |
| SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
| JPH0621999A (ja) | シリアル通信装置 | |
| JP2570813Y2 (ja) | ステップモータ駆動回路 | |
| SU1390759A1 (ru) | Цифровой электропривод | |
| JP3404893B2 (ja) | サンプリングパルス生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061004 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140713 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |