JP3458026B2 - 制御・監視システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一つの主局とこれに
分岐接続される１以上の従局とで構成され主局から送出
する制御信号を従局に伝送して制御を行うと共に従局の
状態を含む監視信号を主局に伝送する制御・監視システ
ムに関する。

【０００２】近年の産業用自動機械の高度化に伴い，設
備に使用するセンサやアクチュエータの数が千点以上と
なる場合が普通になってきた。それにつれて子局（被制
御装置）の数も増え，距離的にも広域にまたがり，異常
発生時の早期発見，復旧が困難になりつつある。また，
ダウンタイムを極力少なくするために交換保守が主体と
なり，真の原因が判らないまま対策をとらずにトラブル
を繰り返すことも見受けられる。

【０００３】制御・監視システムの従局及び伝送ケーブ
ル等の異常箇所及び異常状態を主局側で集中的に監視す
ることにより，専門的知識のないオペレータでも適切な
処置ができることが望まれている。

【０００４】

【従来の技術】本出願人は先に制御部（主局）と被制御
部（従局）の間及び制御部とセンサ部の相互の接続の配
線スペースを少なくするために，電源を含むクロック信
号の線路に各クロック対応に１つの信号（１ビット信
号）の制御信号また監視信号を重畳することができる方
式として，「信号の直列変換方式」（特願昭６２−２２
９９７８号）及び「並列のセンサ信号の直列伝送方式」
（特願昭６２−２４７２４５号）を提案した。本出願人
は，これらを改良して，制御部と被制御部及びセンサ部
をユニットとして任意に配置して信号の相互の伝送を簡
易な構成で実現する制御・監視信号伝送方式（特願平１
−１４０８２６号，特開平３−６９９７号公報）を提案
した。

【０００５】図１６は従来例の構成図であり，上記の制
御・監視信号伝送方式の発明の基本構成図である。図１
６のおいて，９０は制御部，９１は複数個（ｎ個）設け
られる第１出力ユニット、９２は複数個（ｍ個）設けら
れる第１入力ユニット，９３は分配部、９４は複数個
（ｍ個）設けられる第２出力ユニット，９５は複数個
（ｎ個）設けられる第２入力ユニット，９６は被制御
部，９７はセンサ部，９８，９９は終端ユニット，Ｄは
データ信号線、Ｇはアース線，Ｓはスタート信号線，Ｐ
は電源線を表し，第１出力ユニットと第１入力ユニット
を第１ユニット群，第２出力ユニットと第２入力ユニッ
トを第２ユニット群という。

【０００６】分配部９３には，発振器（ＯＳＣで表示）
９３１とクロック信号およびスタート信号を発生するタ
イミング発生手段９３２，設定手段９３３，およびチェ
ック手段９３４とを備えている。

【０００７】分配部９３のクロック発振器（ＯＳＣで表
示）９３１の出力はタイミング発生手段９３２に入力さ
れ，所定の周期のクロックｃｐを発生し，電源電圧Ｖ_X
と重畳され，イ．に示すようなデューティ比５０％で，
１周期の前半がＶ_X レベルで，後半が１ビットのデータ
を表す“０”，“１”に応じてＶ_X ／２レベルか，地気
（グランド）レベルに変調可能なＶ_X ／２のレベルであ
る。この信号は端子９３ａに出力されデータ信号線Ｄに
供給され，地気信号は端子９３ｂからアース線Ｇに出力
する。スタート信号はスタート信号線Ｓに供給される
か，クロック信号と異なる波形（クロックより長い期間
Ｖｘが継続する）としてデータ信号線Ｄに送出される。

【０００８】基本的な動作は，制御部９０から被制御部
９６への制御信号の伝送と、センサ部９７から制御部９
０への監視（センサ）信号の伝送を分配部９３からの電
源に重畳されたクロック信号の信号レベルを対応する位
置の制御信号および監視信号の“１”（オン）、“０”
（オフ）に応じて異なるレベルにすることにより行い，
そのために電源に重畳したクロック信号とスタート信号
およびアース信号が共通に設けられた分配部から発生
し，これらの信号線と制御部の間に入力ユニットと出力
ユニットが設けられ，信号線と被制御部の間に出力ユニ
ット，信号線とセンサ部の間に入力ユニットが設けられ
る。

【０００９】全体の作用の概要を説明すると，分配部９
３において，予め１回の伝送周期で伝送されるデータ数
（１データが１クロックに対応）に対応した数値を設定
手段９３３に設定しておき，分配部９３からのデータ信
号出力と同時にスタート信号が発生すると，最初に制御
部９０のＩ／Ｏユニット９０２からの並列な制御信号が
入力されている第１入力ユニット９２において，複数入
力の中の先頭の信号が選択され，データ信号線Ｄ上に対
応する電圧レベルとして現れる。

【００１０】このデータ信号線Ｄの信号は，同様にスタ
ート信号により選択された第２出力ユニット９４におい
て抽出されて，その“１”，“０”に対応した出力を発
生し，その出力は保持されるとともに被制御部９６に供
給され，図示しない１つの被制御機器を駆動（“１”の
場合）または停止（“０”の場合）させる。このような
動作が第１入力ユニット９２の他の複数の制御信号の個
々について順次行われ，これに対応して第２出力ユニッ
ト９４の他の対応する複数の出力端子に制御信号が出力
され，保持される。従って第１入力ユニット９２の入力
端子と第２出力ユニット９４の出力端子とは１対１で対
応しており，個数も同数となる。この後，次にセンサ部
９７からの並列な監視信号が入力された第２入力ユニッ
ト９５が駆動され，同時に第１出力ユニット９１が駆動
されると監視信号（センサ信号）の伝送が前記した制御
信号の伝送方向と反対方向で同様の原理で実行される。

【００１１】各入・出力ユニットの動作タイミングを制
御する方式として，スタート信号が直列に接続されたユ
ニット毎に順番に発生するスタート信号方式と，データ
信号線上の特定のパターンのスタート信号を全てのユニ
ットで検出して，データ信号をカウントしてユニットに
対し予め設定された値と一致すると，その時のデータ信
号線の信号を受信するか，その信号を送信のために変調
するアドレスカウント方式の２つがある。

【００１２】ユニット間での全部の信号伝送が終了する
と，タイミング発生手段９３２からの信号周期の最後の
複数個のクロック信号がチェック手段９３４に供給され
る。チェック手段９３４はその複数のクロック信号の個
々についてデータ信号線の出力を識別して複数項目の状
態チェックを行う。

【００１３】この場合のチェックには複数項目があり，
信号伝送のためのクロック（ｐとする）の次のｐ＋１の
時点で，最後のユニット（スタート信号方式の場合）か
らスタート信号が発生するので，これをチェックして，
データ信号が最後まで伝送したかチェックし，このチェ
ックによりスタート信号方式における伝送ケーブルの末
端までの断線を検出できる。

【００１４】次にｐ＋２のタイミングで，データ信号線
にＶ_X ／２（論理“０”）を発生した時に，チェック手
段で信号電圧を検出して，Ｖ_X ／２なら正常であるが，
Ｖ_X／２より低い信号（論理“１”）が検出されると，
伝送ケーブル間の短絡やノイズ等の外乱が発生したこと
を検出できる。これをデータ＝０チェックという。

【００１５】更にｐ＋３のタイミングで，データ信号線
にグランドレベル（論理“１”）を発生し，その時の信
号電圧をチェック手段検出して，論理“０”（Ｖ_X ／２
以上）なら伝送ケーブル間の短絡やノイズ等の外乱が発
生したことを検出できる。これをデータ＝１チェックと
いう。

【００１６】また，ｐ＋４ではスタート信号線方式のユ
ニットの終端に付加された終端ユニット９９または９８
が，ｐ＋４のタイミングで終端を表す信号を発生するの
をチェック手段でチェックし，発生しない場合はケーブ
ルの断線，短絡等の異常を検出できる。

【００１７】

【発明が解決しようとする課題】上記の図１６に示す従
来例の方式では，システム異常監視機能として上記した
ように，終端チェック，データ＝０チェック，データ＝
１チェック等を備えるが次のような問題があった。

【００１８】上記のようなチェックでは異常発生個所
が特定できないため，各ユニット及び伝送ケーブルが敷
設された現場に行かないと分からない。 伝送路が分岐していると分岐のケーブル断線を分配部
では発見できない。

【００１９】被制御部やセンサ部等のユニットの機器
が正常に動作しているか否かを分配部または制御部で知
ることができない。 システムに接続する従局を増設したり，削除する作業
が行われると，システムに接続する従局の個数を含めた
システム構成を主局において常時正確に識別することが
難しい。

【００２０】本発明は，上記の問題を解決し，異常発生
個所を中央の主局において検出することができ，伝送ケ
ーブルが分岐していても断線を検出し，被制御部やセン
サ部等の機器の状態を中央で識別することができる制御
・監視システムを提供することを目的とする。さらに，
本発明は中央の主局に伝送ケーブルで接続された複数の
各従局の識別信号（ＩＤ）を確認することができること
を目的とする。

【００２１】

【課題を解決するための手段】図１は本発明の基本構成
図である。図２はＩＤコードを含むフレームの説明図で
ある。

【００２２】図１において，１は主局，２−１，２−
２，２−３…は従局，３は主局と従局を接続する共通の
伝送線であり，伝送線３はデータ信号線Ｄ，アース信号
線Ｇ，電源線Ｐとで構成され，スタート線信号方式の場
合は他にスタート線信号が付加される。但し，電源線Ｐ
は従局の数が少ない場合は，データ信号線Ｄから抽出し
た電源により必要な電力を供給することができる。

【００２３】主局１において，１０はシステムの全体の
動作を制御すると共にシステムの保守（監視）のための
処理を行う監視制御回路であり，外部入力，外部出力の
端子及びシステムの保守等のための入力信号及び表示等
のための出力信号の端子を備える。１１はメモリ，１２
はフレームタイミング発生部，１３はデータ送信部，１
４はデータ受信部である。また従局２−１はデータ出力
用（被制御部へ出力），従局２−２はデータ入力用（セ
ンサ部から入力）であり，その他に各従局は入・出力用
の何れかもしくは双方を設けることができる。従局２−
１において，２０はＩＤ制御部，２１はアドレス制御
部，２２は出力部（従局２−２の場合は，ここが入力部
となる），２３はエンド応答部，２４はデータ検出部，
２５はクロック抽出部，２６はスタート検出部，２７は
拡張レスポンス発生部，２８は拡張コード制御部，２９
は拡張フラグ検出部である。

【００２４】複数の従局２−１，２−２，…（以下，各
従局を代表して従局２という）はデータ信号線Ｄ，アー
ス信号線Ｇ，電源線Ｐにより主局と接続されるが，これ
らは分岐した線路にも接続することができる。

【００２５】本発明は基本的に上記先に提案された発明
（制御・監視信号伝送方式）と同様に，データ信号線
Ｄ，アース線Ｇ，電源線Ｐにより構成し，データ信号線
Ｄ上に３値レベル信号を用いた直列の信号により制御信
号，監視信号を含むデータ信号が送受信される。

【００２６】本発明は，上記本出願人が先に提案した上
記の各発明と同様の３値レベル信号を使用し，非データ
状態を表す第１のレベルＶ_x ，データ状態のオフ（論理
“０”）を表す第２のレベル（Ｖ_x ／２），データ状態
のオン（論理“１”）を表す第３のレベル（０Ｖ）の３
つのレベルが存在する。データ信号や，後述する従局識
別信号（ＩＤ）の１ビットはクロック信号に同期した前
半が第１のレベル（非データ状態）で後半がデータ状態
（“０”または“１”）を表す。

【００２７】本発明では主局と従局の間の通常の制御信
号と監視信号の送受信だけでなく伝送線に接続された従
局の構成を識別するために特定のフレームを送受信し，
更に主局が知りたい従局の動作状態等を従局への指令に
応じて主局へ送信させるフレームを送受信するものであ
る。

【００２８】動作の概要を説明すると，予め，各従局２
のＩＤ制御部２０に従局識別符号（以下，ＩＤコードと
いう）を設定し，アドレス制御部２１にアドレスを設定
する。但しアドレスは，各従局が処理すべきデータ信号
（クロックに重畳された信号）がスタート信号から何番
目であるかを表す。この場合，各従局のＩＤコードとア
ドレスは別の値を設定できるが，この説明では同じ値を
使用する。システムの構成及び目的により選択できる。

【００２９】主局１側で伝送線３に接続された従局の構
成（接続して動作している全ての従局）を認識したい場
合，サイジング動作を行う。サイジングのために主局か
ら送信されるＩＤコードを含む信号は図２のＡ．に示さ
れ，サイジング用の各フレーム内にＩＤコードの値がそ
れぞれ一つ設定され，順番にＩＤコードが０〜Ｎ−１と
変化するＮ個のフレームが連続してフレームタイミング
発生部１２から伝送線３上に送信される。各従局２はス
タート検出部２６でスタートを検出し，クロック抽出部
２５でクロックを抽出し，ＩＤ制御部２０でデータ検出
部２４で検出したＩＤコードと自局のＩＤコードを比較
して一致を検出すると，エンド応答部２３により各フレ
ームの最後に設けられたエンド信号（図２では図示省
略）のＶ_X／２のレベルの部分を“１”に変調したエン
ド応答を伝送線３のデータ信号線Ｄに出力する。

【００３０】主局１では各ＩＤコードのフレーム毎にエ
ンド応答の電圧レベルをデータ受信部１４で識別し，メ
モリ１１に各ＩＤコード毎の応答結果を書き込む。こう
して，メモリ１１にはＩＤコードが０〜Ｎ−１のそれぞ
れに対応して応答があった（従局があった）ＩＤコード
に対しビット“１”が書き込まれ，それ以外のＩＤコー
ドに対しビット“０”を書き込み，このビットをタグビ
ットという。

【００３１】通常動作時には，図２のＢ．に示すように
エンド応答のタグビットが“１”であったＩＤコードを
持つ各従局に対して，データ信号，従局対応のＩＤコー
ド，エンド信号を含むフレーム（非拡張モードのフレー
ム）を送信する（図２のＢ．にはフレーム中のＩＤコー
ドだけ示す）。この図２の例ではＩＤ＝０，ＩＤ＝１
６，ＩＤ＝３２，…ＩＤ＝５６のフレーム０〜フレーム
４が繰り返し送信される。各従局２では，このフレーム
を受け取ると，従局２ではこのフレームの中のデータ信
号から抽出されたクロック信号によりアドレス制御部２
１でアドレスを計数して設定されたアドレスとの一致を
検出すると共に，ＩＤ制御部２０で予め設定されたＩＤ
コードが受信されたか判別する。

【００３２】データ信号をカウントしてアドレスの一致
が得られると，それ以降その従局に割り当てられた個数
の信号が出力部２２へ供給され，直並列変換されて外部
の被制御部へ出力される。この動作は従局が符号２−１
で示す出力用（出力ターミナル）の場合に行われ，図１
の符号２−２で示すように入力用（入力ターミナル）の
従局の場合は，センサ部（図示せず）等の並列信号が入
力部２２へ供給され，入力部２２で直列信号に変換され
データ信号線Ｄ上へ出力される。このように，主局１は
外部入力により出力用の従局２−１に対し制御用のデー
タ信号により変調された信号を送信し，入力用の従局２
−２の場合は従局の外部信号（センサ部）により変調さ
れたデータ信号を出力して主局１へ送信する。以上のよ
うな従局の送受信動作の後に，ＩＤコードが合致した従
局はエンド応答を返送する。

【００３３】次に主局は伝送ラインの異常や従局内の異
常状態を識別したい場合，拡張モードのフレーム（拡張
フレーム）を送信する。その拡張モードの拡張フレーム
は，図２のＣ．に基本構成が示され，各従局に対応する
フレーム毎に拡張を表示する特殊波形の拡張フラグと後
続する拡張コードとを付加したもので，拡張コードに
は，従局に対する指示を表すコマンドの種別と，コマン
ドに対応する従局から応答（レスポンス）する内容を設
定するコードとで構成される。

【００３４】各従局２はデータの送受信が終了し自局の
ＩＤコードと受信フレームのＩＤコードが一致した時，
拡張フラグ検出部２９により拡張フラグを検出すると，
拡張コード制御部２８を駆動し，拡張コードの中のコマ
ンドを識別し，拡張レスポンス発生部２７を駆動してコ
マンドにより指示された情報を含む拡張レスポンス（自
局の各部の動作状態または関連情報を表す）をフレーム
の対応する信号中に出力する。主局１は拡張コードのコ
マンドに対応するレスポンスを受信すると，メモリ１１
に格納したり，出力部へ出力して保守者に知らせること
ができる。

【００３５】上記のサイジング動作は非拡張フレームを
用いているが，サイジング動作時にも拡張フレームを使
用することができる。その場合，従局からは拡張レスポ
ンスにより従局の種別（入力，出力，入出力混合，点数
等）を応答して，主局でこれを取り込んで記録すること
により，保守性を向上できる。

【００３６】また，上記拡張モードは主局においてモー
ド設定により実行されるが，正常時の通常フレーム（非
拡張モード）に対して従局からエンド応答がないと次の
フレームから非拡張モードに切り替わるようにし，従局
は異常時にエンド応答を停止することにより，従局側か
ら拡張モードを要求する従局主導のシステムが構成でき
る。

【００３７】

【発明の実施の形態】図３は本発明の実施例１によるフ
レーム構成を示す図であり，Ａ．は通常フレーム（非拡
張モード），Ｂ．は拡張コードを含む拡張フレームであ
る。

【００３８】Ａ．に示す通常フレームは，主局と各従局
との間の制御信号及び監視信号の送受信を行う場合に使
用する。また，このフレーム構成は，主局からサイジン
グ動作を行う場合にも使用され，サイジング動作時もデ
ータ信号の授受が可能である。

【００３９】実施例１の通常フレームは，各従局毎に一
つのフレームが，従局の個数に相当する複数フレームが
発生し，各フレームは図３のＡ．にはフレームＮの例で
示すように，〜の信号で構成される。

【００４０】はスタート信号であり，各フレームの先
頭を識別するために設けられ，この実施例では５ビット
（データ信号の一つを１ビットとする）長の第１レベル
（Ｖ _x ）である２４Ｖが連続する信号である。

【００４１】はデータ信号であり，０〜（ｎー１）の
各入出力点に対応するｎ個の各クロックに同期したデー
タ用のビット信号により構成されている。はＩＤコー
ド（従局識別信号）であり，この例ではＤ₀ 〜Ｄ₇ の合
計８ビットで構成され，０〜２５５の合計２５６個の従
局を識別することができる。このＩＤコードは，ビット
数を増やすことによりそれ以上の個数の従局を識別する
ことが可能となる。

【００４２】はエンド信号であり，非拡張モード（拡
張コードを含まないモード）のエンド信号は，０．５ビ
ット長の第１レベル（Ｖ_x ＝２４Ｖ）とこれに続く１．
５ビット長の第２のレベル（Ｖ_x ／２＝１２Ｖ）を主局
が送出し，ＩＤコードに合致する従局は，０．７５ビッ
ト長を越えるデータ状態を検出して，そのデータ状態の
後半をオン（０Ｖ）にする。この従局によるオン動作を
「エンド応答」といい，この非データ状態とデータ状態
の組み合わせをエンド信号という。図の黒く塗り潰した
■の部分はエンド応答を表す。

【００４３】図３のＢ．は，実施例１の拡張フレームで
あり，主局が知りたい従局の動作状態や，属性情報等を
拡張コマンドにより指示して，それに対応する情報を従
局から応答させるためのフレームである。拡張フレーム
は，上記通常フレームと共通の〜の信号及び，通常
フレームと異なる，の信号とで構成され，との
信号について説明する。

【００４４】は拡張モード時のエンド信号であり，
０．５ビット長の第１レベル（２４Ｖ）とこれに続く
０．５ビット長の第３のレベル（０Ｖ），次に続く１ビ
ット長のデータ状態を表す第２のレベル（１２Ｖ）で構
成され，この後に，後続する拡張コードのためのビット
クロックが発生する。なお，０．５ビット長の０Ｖ（第
３のレベル）の信号は，通常フレームと拡張フレームと
を識別するために設けられ，これを拡張フラグという。

【００４５】ＩＤコードに合致する従局は，０．７５ビ
ット長を越えるデータ状態を検出してその状態の後半で
エンド応答を返送する。 は拡張コードであり，拡張フラグを含むエンド信号と
次フレームのスタート信号の間に設けられ，拡張コード
は次の２つのフィールド，とで構成される。

【００４６】は拡張コマンドであり，Ｃ₀ 〜Ｃ₃ の４
ビットで構成され，主局から従局へのコマンド（指令）
を表す。具体的には次に例を示すようなコマンドがあ
る。なお，ターミナルとは従局と同義である。

【００４７】ａ．ターミナル内部共通状態情報要求 ｂ．ターミナル内部個別状態情報要求 ｃ．ターミナル内部個別状態次情報要求 ｄ．ターミナル内部保持状態のリセット ｅ．ターミナル動作モード切換・設定 ｆ．ターミナル種別（従局の構成，機能，入出力の点数
等）問い合わせ は拡張レスポンスであり，Ｒ₀ 〜Ｒ₇ の８ビットで構
成され，従局から主局への応答内容を表す。図中の黒く
塗り潰した■は，レスポンスの内容を表す。

【００４８】拡張レスポンスの具体例としては，次のよ
うな例がある。上記のａ．のコマンド（ターミナル内部
共通状態情報要求）に対するレスポンスとして，内部局
部異常，電源電圧低下異常，コモン電圧異常，油空圧機
器圧力異常，及び内部保持状態。

【００４９】上記のｂ．及びｃ．のコマンド（ターミナ
ル内部個別状態情報要求）に対する応答として，出力過
電流負荷，センサー断線，排他的出力の同時オン状態，
出力応答無し，入出力回路種別，入出力回路使用・不使
用等。

【００５０】上記のｄ．，ｅ．のコマンドに対する応答
として，対応する情報や，コマンドに対応するリセッ
ト，切換・設定等のレスポンス。上記のｆ．のコマンド
に対する応答としては，ターミナル種別（従局の構成，
機能，入出力の点数等）。

【００５１】このように，従局は拡張フレームに対し自
局に何らかの異常を検出した時は，拡張レスポンス信号
で従局の異常状態情報を主局に送信することができる。
これにより，主局は接続された従局までのライン断線ま
たは致命的な従局故障を検出できると共に，それ以外の
状態では従局からの異常情報を集中的に検出できる。

【００５２】なお，サイジング動作は上記の図３のＡ．
の通常フレームにより行われると説明したが，サイジン
グ動作時に上記図３のＢ．の拡張フレームを使用するこ
とができる。その場合，各従局から拡張レスポンスとし
て従局種別等を応答させ，主局で各従局からの応答され
た従局種別情報を記憶する。この場合，主局に従局種別
情報を記憶するためのメモリ（ＥＥＰＲＯＭ等）を備え
る必要がある。

【００５３】図４は主局の実施例１の構成図である。図
中，３０は監視制御回路，３１はサイジング動作による
結果を格納するタグメモリ，３２は基本クロックを発生
する発振器（ＯＳＣ），３３は伝送フレーム・タイミン
グ発生回路，３４はデータ信号線（Ｄラインで表示）に
電源電圧レベル（Ｖ_X ，この実施例では２４Ｖとする）
を発生するドライバ（ＤＲＶで表示），３５はデータ信
号線にＶ_X ／２（＝１２Ｖ）の電圧レベルを発生するド
ライバ（ＤＲＶ）で，２つのドライバ３４，３５により
データ信号の区間ではクロック信号の前半が２４Ｖで後
半が１２Ｖの信号を発生する。３６はデータ信号線Ｄの
電圧をＶ_X ・２／３（＝１６Ｖ）と比較して，これより
高いと“１”，低いと“０”を発生しクロック信号を出
力する比較器（ＣＯＭＰで表示），３７はデータ信号線
Ｄにクロック信号の後半部分（データ信号表示部分）に
送信データ（ＴＸＤ）が“１”の時０Ｖ（グランドレベ
ル）を発生し，“０”の時は出力を発生しない（この
時，ドライバ３５からＶ_X ／２の電圧が発生）動作を行
うドライバ（ＤＲＶ），３８はデータ信号線Ｄの受信デ
ータの電圧レベルがＶ_X ／３（＝８Ｖ）より高いか
（“０”を表す１２Ｖか）低いか（“１”を表す０Ｖで
あるか）を判別する比較器（ＣＯＭＰ）である。なお，
この主局には図示されないが必要な電圧の電源を発生す
る装置が備えられているか，または外部供給される。

【００５４】監視制御回路３０は，発信器３００，ＣＰ
Ｕ（中央処理ユニット）３０１，割り込み回路３０２，
ＲＯＭ３０３，タイマ／カウンタ３０４，ＲＡＭ３０
５，シリアルポート３０６及びＩ／Ｏポート３０８を内
蔵するワンチップマイクロコンピュータで構成される。

【００５５】監視制御回路３０には外部入力及び外部出
力の端子ａ，ｂが設けられ，これらは主局が置かれる制
御盤内のシーケンスコントローラ（またはプログラマブ
ルコントローラ）等に接続された並列のＩ／Ｏ信号であ
り，制御動作を行う従局への制御信号が外部入力ａから
入力され，監視動作を行う従局からの監視信号を主局で
受け取ると外部出力ｂから出力される。また，サイジン
グ動作（後述する），拡張指令（コマンド）ｃ及び伝送
点数ｄは主局内の設定スイッチ等からの設定入力情報で
ある。表示・出力ｅは伝送路の断線個所や，従局の異常
状態を主局内の表示器（図示省略された液晶等の表示
器）及び外部のシーケンスコントローラ等に出力する情
報である。

【００５６】タグメモリ３１は，電気的書換可能不揮発
性メモリ（ＥＥＰＲＯＭ：Electrically Erasable Prog
ramable ＲＯＭ) により構成し，全てのＩＤコードの値
を網羅するアドレス空間を有し，各アドレスは１ビット
幅のデータを持つ。サイジング動作時は，Ｉ／Ｏポート
３０８からの制御信号ＰＲＯＧにより電気的に書き込み
可能な状態にして全てのＩＤコードに対する従局からの
エンド応答の有無に応じてタグビット“１”または
“０”を書き込む。通常動作時は，このタグビットが
“１”のアドレスに該当するＩＤコードだけを持つフレ
ームを順次送出し，そのＩＤコードを持つ従局からのエ
ンド応答を監視するのに使用する。

【００５７】比較器３６は，伝送フレーム・タイミング
発生回路３３から駆動されるドライバ３４，３５からデ
ータ信号線Ｄ上に送出されたタイミング情報だけを，デ
ータ信号線Ｄ上の３値レベル信号から抽出して直列のク
ロック信号を取り出す。

【００５８】送信データ（ＴＸＤで表示）は，“１”の
時ドライバ３７によりデータ信号線Ｄ上に０Ｖレベルを
送出し，“０”の時は何も発生しない（この時は，元の
１２Ｖレベルが残る）。そして，送信データのビットタ
イミングの同期を取るために上記クロックの割り込み回
路３０２の出力が利用される。

【００５９】受信データ（ＲＸＤ）はデータ信号線上の
３値レベル信号から１２Ｖ（Ｖ_X ／２）以下のデータ状
態情報（論理“１”を表す）だけを抽出した直列信号で
あり，そのため８Ｖ（Ｖ_X ／３）の値と比較を行う比較
器３８が設けられている。この比較器３８には上記の送
信データも入力される。

【００６０】伝送フレーム・タイミング発生回路３３
は，上記図３に示す通常フレームや，拡張フレームを構
成するスタート信号，データ信号，ＩＤコード，エンド
信号または，スタート信号，データ信号，ＩＤコード，
拡張フラグを含むエンド信号と拡張コードの伝送タイミ
ング（直列信号）及びタイミング信号（並列信号）を発
生する。直列の伝送タイミングは，２つのドライバ３
４，３５で２値レベル（Ｖ _X とＶ_X ／２）に変換され，
データ信号線Ｄに送出される。伝送フレーム・タイミン
グ発生回路３３からの並列のタイミング信号は，後述す
る監視制御回路の動作フロー（図５，図６参照）の分岐
判断に使用される。また，監視制御回路３０からの伝送
点数情報は，フレーム中のデータ信号ビット数ｎを設定
するパラメータ値である。更に，監視制御回路３０から
の拡張フレーム情報は，上記図３のＢ．に示す拡張モー
ド時のフレーム構成にするか否かを設定する制御信号で
ある。

【００６１】主局はシステムの立ち上げ時やシステム変
更時に，接続されている従局の構成を記録するためにサ
イジング動作を行う。サイジング動作は，主局に接続さ
れた複数の従局に対応するＩＤコードに対するエンド応
答の有無を上記のタグメモリ３１に書き込む動作であ
る。サイジング動作のフレームは，上記図３のＡ．と同
様の構成を使用し，ＩＤコードとして０，１，２，…Ｎ
−２，Ｎ−１を持つフレームを順次送出し，従局からの
応答してエンド応答を受信すると，ＩＤコードに対応す
るタグメモリ３１のアドレスにタグビット“１”を，エ
ンド応答のないアドレスにタグビット“０”を書き込
む。これにより，主局は，再設定されるまで，電源切断
の有無に関係なく，これらのＩＤコードに対応するタグ
ビットを保持できる。

【００６２】図５，図６は主局の実施例１の制御フロー
（その１），（その２）である。電源投入後，伝送点数
等の初期設定を行い（図５のＳ１），スタートタイミン
グになるのを待って（同Ｓ２），スタートタイミングの
場合はサイジング動作であるか判別する（同Ｓ３）。こ
の判定は，図４の監視制御回路３０のＩ／Ｏポート３０
８に対しサイジング動作を指定する入力があるか否かに
より行われ，サイジング動作の場合は図６のフローへ移
行する。

【００６３】サイジング動作では最初にサイジングモー
ドをセットする（図６のＳ２３）。このモードは監視制
御回路３０のＲＡＭ３０５のモード設定の領域に設定さ
れる。次に変数Ａのレジスタ（図４のＲＡＭ３０５に設
けられる）に０を設定し（図６のＳ２４），ＩＤコード
レジスタ（図４のＲＡＭ３０５内に割り当てられてい
る）に変数Ａの内容（最初は０）を設定し（同Ｓ２
５），ＩＤコードタイミングか判定し（同Ｓ２６），Ｉ
Ｄコードタイミングの場合は設定されたＩＤコードを送
出する（同Ｓ２７）。この後，エンド信号が伝送フレー
ム・タイミング発生回路３３から送出され，この動作フ
ローではエンドタイミングか判別し（同Ｓ２８），エン
ドタイミングになるとエンド応答（０Ｖのレベル）が有
るか判別する（同Ｓ２９）。エンド応答があると，変数
Ａのレジスタの内容（ＩＤコードのアドレスに対応）を
アドレスとしてタグメモリにタグビット“１”を書き込
み，エンド応答がないと“０”を書き込む（同Ｓ３０，
３１）。

【００６４】次に変数Ａを＋１にして更新し（図６のＳ
３２），Ａが伝送点数（図４のＩ／Ｏポート３０８へ設
定された値）と同じか判定し，同じでない場合は，スタ
ートタイミングか判定し，上記ステップＳ２５へ戻り，
更新された変数ＡをＩＤコードとし，Ｓ２６以下の動作
が順番に繰り返される。こうして，変数Ａが順番に更新
されて，順次ＩＤコードを更新してエンド応答に応じて
タグメモリへタグビットを書き込む動作が繰り返され
る。

【００６５】Ａが伝送点数と同じ値（ＩＤ最大値＋１）
になると（同Ｓ３３），サイジングモードをリセットし
（同Ｓ３５），変数Ａを０にし（同Ｓ３６），図５のＳ
２へ戻る。なお，図６のサイジング動作フローでは，
「外部入出力データ送受信」処理（図５のＳ９に相当）
が図示されていないので，主局内での出力データはオフ
となり，入力データは無視することになるが，図６のＳ
２５の次に，「外部入出力データ送受信」処理を実行す
れば，サイジング動作時にも主局の外部入出力データ送
受信処理が可能である。

【００６６】図５に戻って，Ｓ３の判定でサイジング動
作ではない場合，変数ＡをＩＤコードとして，そのＩＤ
コードをアドレスとしてタグメモリ３１を読み出して
（図５にはこのフロー図示省略），そのタグビットが１
か判別し（図５のＳ４），０の場合は，変数Ａを＋１し
て（同Ｓ５），そのＡが伝送点数（ＩＤ最大値＋１）と
一致するか判別する（同Ｓ６）。一致する場合は変数Ａ
を０にするが（同Ｓ７），一致しないと更新した変数Ａ
をアドレスとしてタグメモリを読み出し，該当するタグ
ビットが１であるか判別する（同Ｓ４）。タグビットが
１である場合，変数ＡをＩＤコードレジスタに設定し
（同Ｓ８），外部入出データの送受信を行う（同Ｓ
９）。この後，ＩＤコードタイミングであるか判別し
（同Ｓ１０），そのタイミングになるとＩＤコードを送
出する（同Ｓ１１）。

【００６７】この後，上記図６のＳ２６と同様にエンド
信号が送出されるタイミングであるか判別し（図５のＳ
１２），エンドタイミングになると，拡張モードか判別
する（同Ｓ１３）。この拡張モードか否かはＩ／Ｏポー
ト３０８へ拡張指令ｃにより拡張モードがＲＡＭのモー
ドを表示する領域にセットされているかで判定される。

【００６８】拡張モードの場合は，エンド信号内で拡張
フラグ（図３のＢ．参照）を送出し（図５のＳ１４），
続いてエンド応答が有るか判別する（同Ｓ１５）。エン
ド応答が無いと，その時のＩＤコードを記録（ＲＡＭ３
０５に）すると共に出力（表示）する（同Ｓ１６）。エ
ンド応答が有った場合，及び上記Ｓ１６の動作が終了す
ると，次に拡張モードか判定し（同Ｓ１７），拡張モー
ドで無い場合はステップＳ２に戻るが，拡張モードの場
合は拡張コマンドのタイミングか判別し（同Ｓ１８），
そのタイミングであると拡張コマンドを送出する（同Ｓ
１９）。この後，拡張レスポンスタイミングか判別し
（図５のＳ２０），そのタイミングになると拡張レスポ
ンスを受信し（同Ｓ２１），拡張レスポンス内容の記録
と出力を行い（同Ｓ２２），ステップＳ２に戻る。

【００６９】上記図５及び図６の動作フローにより，サ
イジング動作，通常フレーム（非拡張モード時）による
主局と従局の間での入出力データの送受信が行われると
共に拡張モードにおける拡張フレームの拡張コマンドと
レスポンスの送受信の動作が行われる。上記の主局の制
御フローでは，通常動作時において主局内の拡張指令か
らの設定入力により拡張モードになるか否かが決定され
る（図５のＳ１３参照）と説明されているが，これと異
なる動作を行うようにすることができる。

【００７０】すなわち，正常時は非拡張モードで動作
し，従局からのエンド応答を監視してエンド応答が返ら
ない時に，次フレーム以降を自動的に拡張モードに切り
変えるものである。この場合，従局側で異常が発生する
と主局からの非拡張フレームに対しエンド応答の送出を
行わないように動作させる。これにより，異常時に従局
側から拡張モードを主局に対して要求する従局主導のシ
ステムとなる。

【００７１】次に上記の主局の動作に対応する動作を行
う従局の実施例１の構成を説明する。図７，図８は従局
の実施例１の構成図（その１），（その２）である。こ
の実施例は従局が出力ターミナル（主局から制御データ
を受け取って従局に接続する被制御機器に出力するター
ミナル）である場合の構成を示すが，従局が入力ターミ
ナルの場合も殆どは同一の構成であり，異なるのは図８
の並列出力回路５９が並列入力回路に置き変わり，セン
サ部から信号が入力されて送信される点だけである。な
お，図７の右端の〜の各信号線は図８の左端の〜
の同じ番号の信号線と接続される。

【００７２】また，図７，図８には電源に関する構成が
図示省略されているが，本発明と同じ出願人により提案
された上記の発明（特開平３−７６９９号公報）と同様
に従局は主局との間に共通のデータ信号線Ｄ，グランド
線Ｇ及び電源線Ｐ（システムが小規模の場合は不要）と
で接続されており，データ信号線Ｄから電源を抽出し従
局内部の回路の電源を供給し，前記データ信号線Ｄから
抽出した電源または，電源線Ｐからの電源を従局に接続
する外部の被制御機器やセンサ部へ供給される。

【００７３】図７，図８において，４０はこの従局に割
り当てるＩＤコードを設定するＩＤ設定スイッチ，４１
はＩＤコード比較器であり，主局から送られたフレーム
内のＩＤコード（後述するＩＤコードラッチ４８に入力
される）とＩＤ設定スイッチ４０のＩＤを比較して，一
致するとＩＤ合致信号を発生し，エンドタイミングに合
わせてエンド応答として送信データ用ドライバ５８（後
述する）を駆動し，不一致の場合はエンド応答を発生さ
せない。

【００７４】最初に図７において，４２は当該従局に割
り当てられたアドレスを設定するアドレス設定スイッ
チ，４３はアドレスカウンタ５０（後述する）から出力
するクロックのカウント値とアドレス設定スイッチ４２
のアドレスを比較して一致するとアドレス合致の信号を
発生するアドレス比較器，４４はデータ信号線Ｄの信号
を２Ｖ_x ／３（＝１６Ｖ）と比較してクロック（ｃｐと
いう）を抽出する比較器（ＣＯＭＰ），４５はデータ信
号線Ｄの信号をＶ_x ／３（＝８Ｖ）と比較してデータ状
態（クロック信号の後半部分）のレベルが１２Ｖ
（“０”）か０Ｖ（“１”）かを識別する比較器（ＣＯ
ＭＰ），４６は比較器４４で抽出したクロックを反転積
分することにより，エンド信号の後半にだけある１．５
ビット長のデータ状態（Ｖ_x ／２＝１２Ｖ以下のレベ
ル）を検出してエンドタイミング信号を発生するエンド
検出部である。

【００７５】４７は，この実施例では５ビット長という
長い非データ状態（Ｖ_x レベル）が連続するスタート信
号を検出するスタート検出部であり，上記比較器４４で
抽出したクロックを積分することにより検出する。４８
は受信したデータの中でエンドタイミングの直前に受信
した８ビットのデータ（ＩＤコードを表す）がラッチさ
れるＩＤコードラッチであり，後述するデータ用８ビッ
トシフトレジスタ４９の出力（Ｑ₀ 〜Ｑ₇ ）として並列
に入力される。４９はデータ信号線Ｄから抽出した受信
データをシリアル入力し，クロックｃｐでシフトさせる
データ用８ビットシフトレジスタで，フレーム先頭のス
タートタイミング信号で全てがクリアされる。５０はフ
レーム先頭のスタート信号でクリアされ比較器４４から
発生するクロックｃｐを計数するアドレスカウンタ，５
１はフレーム中に主局からの拡張フラグ（図３のＢ．に
ついて上記した拡張モード時のエンド信号に含まれ
る）が有るか否かを検出する拡張フラグ検出部である。

【００７６】５２はエンドタイミング信号をシリアル入
力し，上記クロック（ｃｐ）でシフトする拡張コマンド
用４ビットのシフトレジスタであり，フレーム先頭のス
タートのタイミング信号で全ビットがクリアされる。５
３は上記データ用８ビットシフトレジスタ出力中の先頭
４ビット（Ｑ₀ 〜Ｑ₃ ）をパラレルに入力し，後述する
拡張レスポンス用８ビットシフトレジスタ６０の先頭出
力（Ｒ₀ ）の中央でラッチして，受信フレーム中の拡張
コマンドを保持する拡張コマンドラッチである。

【００７７】５４は上記したＩＤコード比較器４１から
のＩＤ合致信号及び拡張フラグ検出部５１の出力が有効
な時，上記拡張コマンドラッチ５３の出力（Ｃ₀ 〜
Ｃ₃ ）をデコードし，複数の選択信号線の一つ（主局か
らの指令の解読結果を表す）を活性化する拡張コード検
出・制御部である。５５はエンド応答を発生するアンド
回路，５６はエンド応答，拡張レスポンス及び従局から
主局へ送信すべきシリアルデータ（監視信号等で，図
中，Ｘで表す）を発生するオア回路，５７はデータの送
出のタイミングを制御するアンド回路，５８はデータ信
号線Ｄへこの従局からの送信データを出力するドライバ
である。

【００７８】続いて図８において，５９は並列出力回路
であり，前記アドレス比較器４３からのアドレス合致信
号の“１”がｍビットシフトレジスタ５９０へ入力さ
れ，その“１”がクロックｃｐによりシフトされると，
ｍビットシフトレジスタ５９０の各ビット位置に順番に
“１”が出力され，連続するｍビットの各受信データ信
号が各ラッチ（フリップフロップ回路で構成）５９１に
順番にセットされる。各ラッチ５９１の出力はバッファ
５９２を介して並列出力として外部（被制御機器）に供
給される。なお，“ｍ”は被制御機器の点数を表す。ま
た，この実施例は出力ターミナルの例であるため並列出
力回路５９が設けられているが，入力ターミナルの場合
は，ここに並列入力回路が設けられる。その場合の並列
入力回路の構成は図示されないが，上記先に本発明の出
願人により提案された発明である「制御・監視信号伝送
方式」（特開平３−６９９７号公報）にアドレスカウン
ト方式の入力ユニットとして記載されたものと同様であ
る。

【００７９】６０は上記各拡張コマンド用４ビットシフ
トレジスタ５２の最終出力をシリアル入力し，クロック
ｃｐでシフトする拡張レスポンス用８ビットシフトレジ
スタであり，その出力（Ｒ₀ 〜Ｒ₇ ）のそれぞれはフレ
ーム中の拡張レスポンスのシリアルビットの位置情報要
素を出力している。フレーム先頭の上記スタートのタイ
ミング信号で全ビットがクリアされる。６１は拡張レス
ポンス用８ビットシフトレジスタ６０の先頭出力Ｒ₀ の
中央で立上りタイミングを与える信号を発生するアンド
回路で，で表す信号は図７に示す上記拡張コマンドラ
ッチ５３のラッチ動作に使用される。

【００８０】６２は上記拡張コード検出・制御部５４か
らの拡張コマンドのデコード結果で発生する選択信号線
に対応する，従局各部からの異常検知信号のグループ
（８ビット／グループ）の情報を拡張レスポンス信号
（パラレル）として選択出力する拡張レスポンスセレク
タである。６３は，拡張レスポンスセレクタ６２からの
拡張レスポンス信号を８ビットのタイミングＲ₀ 〜Ｒ₇
に合わせ，順次シリアルな拡張レスポンス信号として出
力し，ドライバ５８（図７）からデータ信号線Ｄへ送出
するための２ＡＮＤ−８ＯＲゲートである。

【００８１】図９，図１０は従局の実施例１のタイミン
グチャートの例（その１），（その２）である。このタ
イミングチャートは，従局が上記図７，図８に示す出力
ターミナルの構成を備え，拡張モードのフレームが主局
から送られてきた場合の例である。なお，図９の拡張コ
マンドラッチ動作を表すｌ（エル）は，時間位置を合わ
せるため図１０にも同じものを重複して示した。

【００８２】図９のａ．に示すように主局から供給され
るフレームのスタート信号が受信されると，図７のスタ
ート検出部４７で図９のｄ．に示すようにスタートタイ
ミングの出力を発生し，図９のｆ，ｈ，図１０のｍ〜ｑ
に示す，データ用８ビットシフトレジスタ４９，ＩＤコ
ードラッチ４８，拡張コマンドラッチ５３，拡張フラグ
検出部５１等の回路はリセットされる。主局からのフレ
ームの中でａ．に示すデータ信号が発生すると図７の比
較器４４から，図９のｂ．に示すクロックｃｐが発生
し，比較器４５からは受信データの出力が図９のｃ．に
示すように発生する。但し，このｃ．に示す四角の中に
×を含む部分は，データ信号部分の電圧レベルが１２Ｖ
（Ｖ_x ／３＝８Ｖより高い電圧）の時“０”，０Ｖ（８
Ｖより低い電圧）の時“１”であることを表す。

【００８３】クロック信号は，上記本発明の出願人が先
に提案した制御・監視信号伝送方式（特開平３−６９９
７号公報）のアドレスカウンタ方式と同様であり，タイ
ミングチャートには図示省略されているが，動作の概要
は次の通りである。

【００８４】クロックｃｐをアドレスカウンタ５０（図
７）で計数し，その計数値がアドレス設定スイッチ４２
（図７）に設定されたアドレスと一致すると，その一致
出力（図７ので示す）により並列出力回路５９（図
８）のｍビットシフトレジスタ５９０（図８）が駆動さ
れ，それ以後に入力する受信データ（で示す）がラッ
チ５９１（図８）に順番にラッチされて，並列出力が被
制御機器（図示せず）に供給される。

【００８５】なお，図９のｆ．に示すようにデータ用８
ビットシフトレジスタ４９（図７）にはデータ信号が順
次入力されシフトされるが，その出力は通常は使用され
ない。しかし，ａ．に示すフレームのＩＤコードが入力
された後，エンド信号が入力すると，図９のｅ．に示す
エンドタイミング信号がエンド検出部４６（図７）から
発生すると，ＩＤコードラッチ４８（図７）が駆動され
て，その時のデータ用８ビットシフトレジスタ４９に格
納されていた８ビットの出力が並列にラッチされる。こ
のラッチ動作のタイミング及びＩＤコードラッチ出力の
発生状態を図９のｇ．及びｈ．に示す。この時，図７の
ＩＤコードラッチ４８の出力とＩＤ設定スイッチ４０が
ＩＤコード比較器４１で比較され，一致が得られると，
図９のｉ．に示すＩＤ合致信号が発生し，これによりア
ンド回路５５からエンド応答信号が発生し，拡張コード
検出・制御部５４が駆動される。

【００８６】図９のａ．のエンド信号は，上記したよう
に拡張モードを表す拡張フラグ（エンド信号の０．５ビ
ット長の第１のレベル（２４Ｖ）の後に０．５ビット長
の第３のレベル）が含まれており，図７の拡張フラグ検
出部５１でこれを検出することにより図１０のｎ．に示
す出力が発生する。この出力により拡張コード検出・制
御部５４が駆動される。また，エンドタイミングの信号
により，拡張コマンド用４ビットシフトレジスタ５２に
“１”がセットされ，以後のクロックｃｐで４ビット分
のシフト動作を行う。従って，図９のａ．に示すように
エンド信号に続く拡張コードが入力すると，先頭の４ビ
ット（拡張コマンド）がデータ用８ビットシフトレジス
タ４９の先頭側の４ビットにシフトされると，拡張コマ
ンド用４ビットシフトレジスタ５２の最終ビット位置か
ら図９のｊ．に示す出力（図７ので示す）が発生す
る。

【００８７】この信号（“１”）は，図８の拡張レスポ
ンス用８ビットシフトレジスタ６０の入力へ供給され，
次の拡張レスポンスの先頭のデータ信号状態のタイミン
グで，拡張レスポンス用８ビットシフトレジスタ６０の
先頭ビット信号Ｒ₀ の出力が発生し，図９，図１０の
ｌ．で示す拡張コマンドラッチ動作が行われる。これに
より，データ用８ビットシフトレジスタ４９の先頭の４
ビット（Ｑ₀ 〜Ｑ₃ ）が拡張コマンドラッチ５３にセッ
トされ，図１０のｍ．に示す拡張コマンドラッチ出力が
発生する。これにより，拡張コード検出・制御部５４が
拡張コマンドのデコードを行って図１０のｏ．に示すよ
うに選択信号線（並列信号）に出力を発生する。

【００８８】この選択信号線の出力を受けとった拡張レ
スポンスセレクタ６２は，その時の従局拡張部の異常検
出回路の複数の状態信号に応じて図１０のｐ．に示すよ
うに８本の並列信号で構成する拡張レスポンスを発生す
る。この拡張レスポンスは，２ＡＮＤ−８ＯＲゲート６
３へ入力され，ここで，拡張レスポンス用８ビットシフ
トレジスタ６０から発生するクロックｃｐにより順次シ
フトして発生する出力（Ｒ₀ 〜Ｒ₇ ）によりシリアル信
号に変換されて図１０のｑ．に示すタイミングで出力さ
れ，図７のＯＲ回路５６，ＡＮＤ回路５７を介してドラ
イバ５８からデータ信号線Ｄへ出力される。

【００８９】上記図９のａ．に示すフレームは，拡張モ
ードの例であるが，通常モード（非拡張モード）の場合
には，各フレームにはスタート信号，データ信号，ＩＤ
コード及びエンド信号（但し，拡張フラグを含まない）
により構成され，図７，図８の構成によりアドレス一致
の検出，データ信号の送受信，ＩＤコードの一致検出に
よるエンド応答の送信等の動作を行う。またサイジング
動作時には，全てのＩＤコードに対応するフレームは，
スタート信号，データ信号，ＩＤコード及びエンド信号
とで構成され，図７，図８の構成により各従局では自局
のＩＤコードと一致するとエンド応答を送信する動作を
行う。

【００９０】上記に説明した実施例１の構成において，
伝送路上のノイズがシステムの使用環境，使用状態等に
より増大する場合があるが，その場合には主局からの制
御信号が必ずしも正確に従局へ伝送されない。そのよう
なノイズが発生する環境において信頼性を損ねることな
るシステムを運用するための他の実施例２を以下に説明
する。

【００９１】図１１は本発明の実施例２によるフレーム
構成を示す図であり，Ａ．は通常フレーム（非拡張モー
ド），Ｂ．は拡張コードを含む拡張フレームである。
Ａ．に示す通常フレーム及びＢ．拡張フレームは，何れ
も上記図３のＡ．及びＢ．に示す各フレームと異なる点
は，ＩＤコードとエンド信号の間に新たに，有効性を表
示するビット（Validity bit: 以下Ｖビットという）を
設けた点である。このＶビットが“１”の場合は，デー
タ信号を有効として従局で取り込むことが可能で，Ｖビ
ットが“０”の場合は，データ信号はノイズ等により影
響を受けて信頼性が無いことを表し，この場合は従局で
そのデータ信号を使用しない処理を行わせるものであ
る。

【００９２】上記図４の主局の伝送フレーム・タイミン
グ発生回路３３は，実施例２による上記図１１に示す構
成を備えるフレームを作成する。図１２，図１３は主局
の実施例２の動作フロー（その１），（その２）であ
る。この実施例２の動作フローは，上記図５，図６と相
違する点を中心にして説明すると。

【００９３】ステップＳ３のサイジング動作であるかの
判別において，サイジング動作が指定されていると判別
されると，図１３の動作フローに移行し，ここで，サイ
ジングモードをセットし（図１３のＳ２５），以下上記
図６のＳ２４〜Ｓ２７と同じ各処理（図１３のＳ２６〜
Ｓ２９）を行って，ＩＤコードが送出されると，この実
施例２では，Ｓ３０においてＶビットタイミングか判別
し，そのタイミングの場合にＶビットが送出される（同
Ｓ３１）。この後のＳ３２〜Ｓ４０の動作は，上記図６
のＳ２８〜Ｓ３６と同様であり説明を省略する。

【００９４】上記図１２のステップＳ３において，サイ
ジング動作が指定されてない場合は，タグビット＝１が
成立するかの判別動作（同Ｓ４）からＩＤコード送出
（同Ｓ１１）の動作までは，上記図５に示す実施例１の
各ステップＳ４〜Ｓ１１と同じである。そのＳ１１のＩ
Ｄ送出コード送出の動作の後，この実施例２ではＶビッ
ト送出タイミングか判別し（図１２のＳ１２），そのタ
イミングの場合はＶビットが送出される（同Ｓ１３）。
この動作の後の，エンドタイミングかの判定（図１２の
Ｓ１４）から拡張レスポンス内容の記録・出力（同Ｓ２
４）までの各動作は上記図５のＳ１３〜Ｓ２２と同様で
あり説明を省略する。

【００９５】主局側からＶビットを“１”にするか
“０”にするかは，その時の使用条件や実際に伝送路上
のノイズの発生状況により設定する。操作者が入力部か
ら状況により設定することもできる。

【００９６】また，主局の監視制御回路（図４の３０）
でデータ信号線Ｄにドライバ３７から送信した送信デー
タ（ＴＸＤ）を，データ信号線Ｄから比較器３８により
受信して，その受信データ（ＲＸＤ）を送信データ（Ｔ
ＸＤ）と照合することによりデータ信号線Ｄ上の信号の
状況を判断してＶビットを設定することもできる。

【００９７】図１４，図１５は従局の実施例２の構成図
（その１），（その２）である。この従局の実施例２の
構成については，上記従局の実施例１の構成（図７，図
８）と相違する点を中心にして説明すると，主に次の３
つの点〜の構成が相違する。

【００９８】実施例１の構成ではデータ用８ビットシ
フトレジスタ４９（図７）を使用するのに対し，実施例
２では８ビット＋Ｖビットで合計９ビットを抽出する必
要があるため，図１４に示すようにデータ用９ビットシ
フトレジスタ４９’を設け，ＩＤコードラッチ４８に対
し端子Ｑ₁ 〜Ｑ₈ から並列な信号を供給するよう変更し
た。

【００９９】Ｖビットの判定を行うために，上記デー
タ９ビットシフトレジスタ４９’の出力Ｑ₀ （Ｖビット
の表示出力）とエンドタイミング（エンド検出部４６の
出力）との論理積をとるＡＮＤ回路６４（図１５）を設
けた。

【０１００】並列出力回路５９（図１５）の中にｍ個
のラッチ５９１とバッファ５９２の間にｍビットラッチ
５９３を設けた。 上記の構成を設けたことにより，Ｖビットがデータ用９
ビットシフトレジスタ４９’のＱ₀ 端子にはエンドタイ
ミングの時にＶビットが入力されており，このタイミン
グでアンド回路６４でＶビットが判定される。一方，並
列出力回路５９のｍビットシフトレジスタ５９０のシフ
ト出力により，主局から送られたｍビットのデータ信号
（制御信号）は順番にｍ個のラッチ（フリップフロッ
プ）５９１に一旦セットされるが，その後で検出される
Ｖビットが“１”であればＡＮＤ回路６４からの“１”
信号がｍビットラッチ５９３のクロック端子に供給され
て並列にラッチ動作を行う。しかし，Ｖビットが“０”
の場合は，ｍビットラッチが駆動されないため，各ラッ
チ５９１にセットされた主局からのデータ信号は制御信
号として出力されないで，前フレームの出力状態を保持
する。

【０１０１】上記のように実施例２では，Ｖビットの判
定をエンドタイミングにおいて実行し，その結果に応じ
て従局のデータ出力が制御される点を除いて，従局の他
の各部の動作は上記実施例１の従局の場合と同様であり
タイミングチャートの図示を省略する。

【０１０２】上記した構成において，更に以下のような
応用または変更を行うことが可能である。 従局のアドレス設定スイッチにＩＤコードの設定機能
を兼用するように構成することができる。その場合はＩ
Ｄ設定スイッチを省略可能である。また，その時アドレ
ス設定スイッチの値に加減算を施した値をＩＤ設定値と
して入力可能な機能（例えば，最下位ビット（ＬＳＢ）
を反転する排他的ＯＲ等）を設けると，アドレス設定値
と異なる値を用いることができる。これにより，同一ア
ドレスの２つの従局間で従局間通信を行わせる時に，各
従局にそれぞれ別個のＩＤを割り付けることを可能とな
る。

【０１０３】ＩＤコードの設定，比較等の機能を持た
ない，上記の従来例（図１６参照）のターミナルのそば
にＩＤコードに対するエンド応答を返す機能を有する従
局（外付けのエンド応答ユニット）を置くことによりラ
インの断線を監視することができる。

【０１０４】上記実施例１または実施例２では，主局
にシーケンスコントローラのような外部機器とのデータ
入出力機能を備えている場合の構成を示したが，伝送タ
イミングの発生機能と従局の制御・監視機能だけを主局
に設け，シーケンスコントローラ等との入出力を別のユ
ニットに備える構成（上記本発明の出願人が提案した従
来例の構成図（図１６）の第１ユニット群９１及び９２
（スタート信号方式）を別個に備える構成）に適用する
ことも可能である。

【０１０５】また，コンパクトで低廉なシステムとの
互換性を保つために伝送タイミングを発生するユニット
（図４の３２〜３５で構成される）と監視制御機能を持
つ付加ユニット（図４の３０，３１，３６〜３８で構
成）の別体とで構成される主局を設けることも可能であ
る。

【０１０６】 上記主局の実施例の構成では，従局の接
続構成を記録する回路として１ビット幅データのタグメ
モリとしてＥＥＰＲＯＭを使用しているが，８ビット幅
データを持つＩＤコードメモリを使用することもでき
る。また，ワン・チップマイクロコンピュータ内蔵また
は外付けバッテリバックアップ機能付きメモリを利用す
ることも可能である。

【０１０７】

【発明の効果】本発明によれば，３値レベルの信号を持
つデータ信号線を用いて主局と多数の従局を接続して相
互にデータ信号を送受信する場合に，サイジング動作を
行うことによりシステムに接続する各従局の構成をＩＤ
コードを変えたフレームを用いて確認することができ
る。また，通常フレームによる各従局とのデータ信号の
送受において，ＩＤコードの一致を検出した時に発生す
るエンド応答により主局において伝送ケーブルの断線や
従局ダウンのチェックを行うことが可能であり，障害が
発生した場合はそのＩＤコードにより不良箇所の特定が
容易となる。

【０１０８】更に，主局から拡張モードのフレームによ
り，従局に対してコマンドを送出して，従局からコマン
ドに対応する機器の異常状態を表す信号をレスポンスと
して送り返させて，従局の内部状態を主局において識別
することができ，現場に足を運ばないで原因を把握でき
る可能性を高くすることができる。

【０１０９】次に，実施例２のＶビットを設けることに
より，伝送路の状態に応じて外乱ノイズに対するデータ
信号を無効化したり有効化したりすることが可能とな
り，システムの不安定動作を一時的に回避することがで
きる。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】ＩＤコードを含むフレームの説明図である。

【図３】本発明の実施例１によるフレーム構成を示す図
である。

【図４】主局の実施例１の構成図である。

【図５】主局の実施例１の制御フロー（その１）であ
る。

【図６】主局の実施例１の制御フロー（その２）であ
る。

【図７】従局の実施例１の構成図（その１）である。

【図８】従局の実施例１の構成図（その２）である。

【図９】従局の実施例１のタイミングチャートの例（そ
の１）である。

【図１０】従局の実施例１のタイミングチャートの例
（その２）である。

【図１１】本発明の実施例２によるフレーム構成を示す
図である。

【図１２】主局の実施例２の動作フロー（その１）であ
る。

【図１３】主局の実施例２の動作フロー（その２）であ
る。

【図１４】従局の実施例２の構成図（その１）である。

【図１５】従局の実施例２の構成図（その２）である。

【図１６】従来例の構成図である。

【符号の説明】

１ 主局 １０ 監視制御回路 １１ メモリ １２ フレームタイミング発生部 １３ データ送信部 １４ データ受信部 ２−１ 従局（データ出力用） ２−２ 従局（データ入力用） ２０ ＩＤ制御部 ２１ アドレス制御部 ２２ 出力部 ２３ エンド応答部 ２４ データ検出部 ２５ クロック検出部 ２６ スタート検出部 ２７ 拡張レスポンス発生部 ２８ 拡張コード制御部 ２９ 拡張フラグ検出部 ３ 伝送線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝野 武治 神奈川県川崎市幸区下平間239番地 黒 田精工株式会社内 (72)発明者 渡辺 勇治 神奈川県川崎市幸区下平間239番地 黒 田精工株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04Q 9/00

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 共通のデータ信号線を介して接続する主
   局と１以上の従局とで構成され，主局からのクロックタ
   イミングに合わせて非データ状態を表す一定長の電源電
   圧レベル（Ｖ_x ) と，一定長のデータ状態を表す前記電
   源電圧のほぼ中間の電圧レベル( Ｖ_x ／２）とを有する
   直列のパルス状電圧信号とを発生し，主局から従局への
   送信データ，従局から主局への送信データ及び従局から
   従局への送信データは前記データ状態の電圧レベルを中
   間電圧レベル( Ｖ_x ／２) かグランドレベル（0V) にし
   て伝送する制御・監視システムにおいて，主局は前記電
   源電圧レベル( Ｖ_x ) の期間が長いスタート信号と，主
   局及び各従局間のデータの送受信のために割り当てられ
   た前記クロックの一定長の電源電圧レベル( Ｖ_x ) と前
   記中間レベル( Ｖ_x ／２) または主局からの送信データ
   により変調されたレベル(0V)を持つ複数の前記パルス状
   電圧信号で構成するデータ信号と，各従局の識別符号
   （ＩＤコード）を表す信号及び前記データ信号の波形と
   異なるエンド信号とで構成する通常フレームを各ＩＤコ
   ードに対応して順次繰り返し送信し，前記各従局は，予
   め自局に割り当てられた固有の識別番号と，自局のデー
   タ送受信アドレスを示すカウント値とをそれぞれ設定す
   る手段と，前記フレームを受信すると，データ信号をカ
   ウントして指定されたカウント値から当該従局に割り当
   てられた個数のデータ信号について送信または受信する
   手段と，フレーム中の前記エンド信号の前に受信したＩ
   Ｄコードを抽出する手段と，抽出したＩＤコードを前記
   設定された識別番号と比較する手段とを備え，前記ＩＤ
   コードが自局識別番号に一致すると，前記エンド信号の
   中のデータ状態を表すレベルを変調して主局に対し応答
   するエンド応答手段を備えることを特徴とする制御・監
   視システム。
2. 【請求項２】 請求項１において，前記主局は使用可能
   な全てのＩＤコードに対応する接続状態を記憶するメモ
   リを備え，制御・監視動作の開始前または動作中に，接
   続された従局識別のためにスタート信号とデータ信号と
   一つの従局のＩＤコードとエンド信号とで構成するフレ
   ームを，従局ＩＤコードの値が０から使用可能な最後の
   値まで順番に変化する複数フレームを連続して前記デー
   タ信号線に送信し，前記各従局は，それぞれ前記データ
   信号線から抽出したフレーム内のＩＤコードと前記自局
   に設定した識別番号の一致を検出すると前記エンド信号
   の中のデータ状態を表すレベルを変調するエンド応答手
   段により応答を行い，前記主局は前記ＩＤコードに対応
   するエンド応答信号を識別して応答がある場合は，前記
   メモリの前記ＩＤコードに対応する記憶領域に応答を表
   す情報を書き込み，主局は前記接続を表す情報が書き込
   まれたＩＤコードを持つフレームを順次送出し，従局か
   らのエンド応答の有無を監視することを特徴とする制御
   ・監視システム。
3. 【請求項３】 請求項１または２において，前記主局
   は，従局の機器の状態を検出するために拡張モードで使
   用する拡張フレームを前記データ信号線に送出し，前記
   拡張フレームは，各フレームのエンド信号の波形を通常
   フレームのエンド信号と異ならせると共に，該エンド信
   号の後に複数ビット分の拡張コードとで構成され，前記
   拡張コードは，主局から当該従局へ送信するためのコマ
   ンド信号と，従局から主局への機器状態等を送信するた
   めのレスポンス信号とを含み，前記従局は，前記拡張フ
   レームを識別する手段と，拡張フレーム内のコマンドを
   識別する手段を備え，前記ＩＤコードに一致する従局は
   前記識別したコマンドに対応する自局内の状態を表す信
   号を前記レスポンス信号を変調することにより送信し，
   前記主局は前記拡張フレームのＩＤコード及びコマンド
   に対応するレスポンス信号を識別することにより従局機
   器の状態を検出して異常監視を行うことを特徴とする制
   御・監視システム。
4. 【請求項４】 請求項１，２または３において，前記主
   局は，前記通常フレームまたは拡張フレーム内に，当該
   フレーム内のデータが有効であるか否かを表す有効表示
   信号（Ｖビットという）をＩＤコードとエンド信号の間
   に設け，前記従局は，前記Ｖビットを検出する手段と，
   複数ビットの受信データを受信のタイミングでそれぞれ
   一時保持する手段と，前記一時保持した手段のデータを
   自局の外部機器への出力レジスタとを備え，前記Ｖビッ
   トを検出する手段が有効を表示する出力により前記出力
   レジスタに前記一時保持する手段の出力をセットするこ
   とを特徴とする制御・監視システム。
5. 【請求項５】 請求項２において，前記主局は前記従局
   識別のための従局ＩＤコードの値が０から使用可能な最
   後の値まで順番に変化する複数フレームを連続して前記
   データ信号線に送信する時，各フレームとして請求項３
   に記載の拡張フレームの構成を用い，コマンドとして従
   局種別情報問い合わせのコマンドを備え，前記各従局
   は，前記フレームに対し前記ＩＤコードと自局の識別番
   号の一致を検出すると，自局の種別情報を表す信号を拡
   張フレーム内のレスポンス信号を変調することにより送
   信し，前記主局は前記各従局のＩＤコードに対応する従
   局種別情報を格納するメモリを備え，レスポンスを受信
   した各従局識別情報を前記メモリに格納することを特徴
   とする制御・監視システム。
6. 【請求項６】 請求項１において，前記主局は前記通常
   フレームを従局の各ＩＤコードに対応して順次送信し，
   前記各従局は，前記ＩＤコードと自局識別番号と一致を
   検出して，エンド応答手段により応答する時，自局内に
   何らかの異常がある場合エンド応答手段を不動作にし，
   前記主局はＩＤコードに対応するエンド応答が従局から
   受信しないとき，次フレームから請求項３に記載の拡張
   フレームを送信するモードに切替えることを特徴とする
   制御・監視システム。