JP2637992B2 - 直並列変換形遠隔制御方式 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 本発明は制御部から送られた直列の制御信号を、被制
御部で受け取って並列の制御信号に変換する際に、被制
御部では信号路線から直列信号中に重畳されたクロック
信号と制御信号とを分離抽出して、並列な制御信号を出
力するものである。

［産業上の利用分野］ 本発明は制御部から直列の制御信号を離れた位置にあ
る被制御部に送ると、被制御部で並列信号に変換して多
数の出力機器を制御する直並列変換形遠隔制御方式に関
する。

制御側から制御信号を送信して離れた位置にある多数
の被制御機器を制御することは広く自動制御の技術分野
において用いられている。

そのような技術において、被制御側の機器の出力が次
第に小型化して多数の機器を集中して設置する必要が生
じてきた。その場合、制御部と被制御部の各出力機器と
の間に個別に制御信号線路、クロック信号線路、電源線
路等の各線路を配線することは配線のための作業が多大
になるばかりでなく、空間が占有され、コストがかか
る。

具体的な例を挙げると、従来、自動工作機械（ロボッ
ト）等の制御に流体が用いられ、流体を電磁弁により開
閉制御することが行われており、マニホールドに電磁弁
を連設した、いわゆる電磁弁マニホールドがスペースを
小さくするために使用されるようになった。しかし、個
々の電磁弁の制御のための配線を個別に行うことはスペ
ースやコストの面から困難があった。

近年その欠点を解消する方法として、出旅機器を直列
に接続し各機器間を線路で結合し、制御部から各出力機
器に対する制御信号を直列信号として送信し、被制御部
側でその信号を並列に変換して、並列信号により各出力
機器を制御する方法が採用されている。

［従来の技術］ 制御部から離れた位置の変換回路に直列制御信号を送
出して，変換回路で並列信号に変換して制御を行う従来
例の構成（特開昭61−88081号公報参照）を第６図
（ａ）に示し、その動作のタイムチャートを第６図
（ｂ）に示す。

第６図（ａ）において、60は制御回路、61、62は夫々
制御回路60から送られてくる信号から電磁弁を構成する
ソレノイドSOL1,2とソレノイドSOL3、４を制御する信号
を作成する変換回路、SR1、SR2は夫々２段のフリップフ
ロップ回路からなるシフトレジスタ、RA1〜RA4は夫々ソ
レノイドSOL1〜SOL4を駆動する信号を保持するラッチ回
路である。

第６図（ａ）の構成の動作を第６図（ｂ）に示すタイ
ムチャートを用いて説明すると、制御回路60から各変換
回路61、62・・にはデータ線600、クロック線601、ラッ
チ線602、電源線603〜605（アースGND、5V、24V）の６
本の線が接続されている。その制御回路60からデータ線
600に第６図（ｂ）に示すような時間t1〜t4にクロック
信号に同期して“1"（ON制御）か“0"（OFF制御）を表
すデータ信号（制御信号）が発生し、図の場合、１、
０、１、１の順にデータ信号が発生する。

まず、時間t1に変換回路61のシフトレジスタSR1はシ
フトイン端子SIにデータ線600から“1"入力が供給され
ているので、クロック線601からのクロック信号により
その初段の出力Q1から出力“1"が発生する。但し、この
出力Q1はラッチRA1のデータ入力に供給されるだけでラ
ッチ線602から信号が供給されないのでラッチされな
い。

次の時間t2には、データ信号が“0"であるからシフト
レジスタSR1の初段の出力は“0"になり２段目の出力Q2
は初段の出力がシフトされるので“1"となる。次の時間
t3になると変換回路62のシフトレジスタSR2がシフトレ
ジスタSR1の出力Q2を受けてシフト動作を行う。

こうして、時間t4にシフトレジスタSR1とSR2の出力Q
1、Q2には第６図（ｂ）に示すように１、１、０、１が
発生し、その出力がラッチ信号によって夫々RA1〜RA4に
そのままラッチされ、各ラッチ回路の出力はソレノイド
を駆動する。なお、電源線604と605は夫々回路用とソレ
ノイド用として使用される。

［発明が解決しようとする問題点］ 上記の従来技術によれば、制御回路から各変換回路へ
の配線として合計６本の配線を必要とし、その配線の手
間やスペースもその本数に比例することは明らかであ
り、電磁弁を多数使用する場合等変換回路を多数連接し
た場合に線路本数の多い点が問題であった。

［問題点を解決するための手段］ 本発明の原理的構成を第１図に示す。

第１図において、10は制御部、101は並直列変換手
段、102はクロック信号発信器、103は信号変換手段、11
は被制御部を表し、スタートビット部12と変換部13およ
び後続する同様の構成の変換部とからなり、122は出力
駆動用電源生成手段、121、131は夫々回路用の安定化電
源生成手段、123はスタート信号（開始信号）検出手
段、132はクロック信号とデータ信号を抽出する信号抽
出手段、133は２段のフリップフロップ回路からなる信
号分配手段、134、135はデータ信号のラッチ手段、137
は次段スタート信号発生手段、138、139は出力手段を表
す。

本発明は、制御回路からデータ信号とクロック信号お
よび電源を同一の線路で伝送し、受信回路側でこれらの
信号を抽出するとともに電源を生成することにより配線
の本数を減らし、上記の問題点を解決するものである。

［作用］ 第１図において、制御部10は並列データを外部から受
取って並直列変換手段101に格納し、クロック信号発信
器102からのクロック信号に応じて並直列変換手段101か
ら直列信号が出力され信号変換手段103に入力する。信
号変換手段103では、電源電圧とクロック信号および並
直列変換手段の出力を入力として信号変換を施して、電
源電圧にクロック信号とデータ信号を重量した第１図の
（イ）に示すような直列出力信号OUTを信号線104に出力
する。

これと同期してスタートビットのタイミングを表す第
１図の（ロ）に示すスタート信号STARTが信号線105に出
力されるとともに、制御部10からは地気レベルを表す信
号GNDを信号線106に出力する。

信号線104にはクロック信号に同期してデータの
“1"、“0"に対応して異なるレベル（０ボルトおよびV_x
/2ボルト：但し、V_xは直列出力信号の無信号時の電圧レ
ベルを表す）になる信号が発生する。

第１図の（イ）の直列出力信号OUTが信号線104を介し
て被制御部11で受信されると、出力駆動用電源生成手段
122で出力手段138、139等の駆動用電源（ほぼV_xの電
圧）を生成し、安定化電源生成手段121、131等は電子回
路により構成される各手段（スタート信号検出手段、信
号抽出手段等）の電源（V_xより低い電圧）を生成する。
出力駆動用電源生成手段122からの出力線は変換部13に
接続されるとともに制御部10側のコネクタ124に結線さ
れており、通常は、このコネクタを使用しないが、非情
停止時や電源容量の不足時に、外部電源を受けるために
外部の電源との接続に使用して、出力手段を独立して駆
動させることができるよう構成されている。

電源の生成と並行してスタート信号（開始信号）検出
手段123では、時間t1に、信号線104のクロックに重畳し
た“1"のデータ信号とスタート信号線105のスタート信
号STARTにより駆動されてスタート信号検出出力stを信
号分配手段133に供給する。

その一方、信号抽出手段132では信号線104の信号レベ
ルを判別し、クロック信号の抽出出力ckと、クロック信
号に重畳したデータ信号が“1"（ON制御データ）か“0"
（OFF制御データ）であるかを表す抽出出力dtを発生す
る。

クロック信号ckは信号分配手段133に供給されてスタ
ート信号検出出力stの“1"信号がクロック信号ckにより
シフトインされ、その初段出力Q1からら“1"出力が発生
し、ラッチ手段134のクロック入力端子cpに供給され
る。

これにより、信号抽出手段132からの最初のデータ
（第１図の（イ）の例では時間t1のデータ“1"）がラッ
チ手段134のデータ入力端子Ｄに供給されている時にク
ロック信号ckが発生するので、データ“1"はラッチ手段
134にラッチされる。そして、ラッチ手段134の出力Ｑか
ら出力手段138をON状態にする出力が発生し、出力手段1
38は出力駆動用電源生成手段122からの電源により駆動
され出力機器（電磁弁のソレノイド、モータ、リレー
等）を動作させる。

次に時間t2に信号線104に現れる信号は第１図の
（イ）の波形の場合“0"を表すデータであり、信号抽出
手段132ではクロック信号の抽出出力ckと“0"を表すデ
ータ信号dtが出力され、信号分配手段133ではクロック
信号ckにより時間t1に“1"となった初段の状態がこの時
間t2に次段にシフトされて出力Q2に“1"出力が発生す
る。これによりラッチ手段135のクロック入力端子cpが
駆動され、データ入力端子Ｄの入力“0"がラッチされ
る。この時は、ラッチ手段135の出力Ｑから出力信号が
発生せず従って出力手段139は駆動されない。

第１図の場合被制御部11の変換部13は、２個の出力手
段138、139を制御するための直並列変換を行う構成であ
り、これと同様の構成の次段の変換部が接続されるが、
変換部13の出力手段を何個にするかは必要に応じて選択
される。

次段の変換部へスタート信号を供給するため次段スタ
ート信号発生手段137が信号分配手段133の出力２によ
り駆動され次段の変換部へスタート信号を供給する。

このように、第１図の（イ）の直列出力信号OUT中の
データ信号が被制御部11の変換部で並列信号に変換され
ることにより、出力手段138、139、図示されない次段変
換部の出力手段はON、OFF、ON、OFF、OFFの状態に駆動
され、次のデータが供給されるまでその状態を保持す
る。

なお、第１図ではスタート信号を伝送するために専用
の線を設けているが、直列出力信号用の線にスタート信
号も含むようにすることも可能である。その場合、クロ
ック信号に同期してデータの信号レベルとは異なるレベ
ルによりスタート信号を表すか、クロック信号とデータ
信号の幅とは異なるパルス幅を用いる等により実現でき
る。さらに、データの“1"、“0"を表示する信号形式と
して、第１図のようにクロックに重畳した信号レベルを
異ならせる方法の他に、パルス幅の変化を用いることも
可能である。

［実施例］ 本発明の実施例の構成を第２図（ａ）、第２図（ｂ）
に示し、その動作のタイムチャートを第３図に示す。

第２図（ａ）は第１図の制御部に対応する制御ユニッ
ト20の構成を示し、第２図（ｂ）は第１図の被制御部に
対応する複数ユニットの構成を示す。

第２図（ａ）において、20は制御ユニット、21は入力
インターフェイス回路（LED表示機能を有す）、22はパ
ラレルイン・シリアルアウト・レジスタ、23はタイミン
グ発生回路、25は信号発生回路を表し、第２図（ｂ）に
おいて、30はスタートビットユニット１、31は変換ユニ
ット１、32は変換ユニット２、33はエンドビットユニッ
ト、34はスタートビットユニット２を表し、ユニット内
のCVは安定化電源、FF1、FF2はフリップフロップ回路、
DT1はクロック信号の判別回路、DT2はデータ信号の
“0"、“1"の判別回路、RA1、RA2はラッチ回路、SOL1、
SOL2・・はソレノイドを表す。また、SELはその変換ユ
ニットで１つの出力機器（ソレノイド）を駆動すると次
段の変換ユニットの制御に移行させる（シングル制御）
か、２つの出力機器を駆動すると次段の変換ユニットの
制御に移行させる（ダブル制御）かの選択を、スイッチ
を端子SIか端子DBかに切替えて選択可能にした選択器を
表す。

第２図（ａ）の制御ユニット20と第２図（ｂ）の被制
御部のユニットとは直列出力信号線200とスタートビッ
ト信号線201および地気レベルの信号線202とで接続され
ている。

実施例の構成の動作を以下に説明する。

まず、第２図（ａ）の制御ユニット20の動作を説明す
ると、入力インターフェイス回路21は外部からパラレル
データ（機器の状態検出データ等）を入力して、その状
態に応じてシーケンス制御のための制御データをパラレ
ルに発生し、パラレルイン・シリアルアウト・レジスタ
（以下、単にレジスタという）22に供給する。

レジスタ22はタイミング発生回路23からクロック信号
230を端子cpに受け、スタートビット位置のビットデー
タをシフトアウトすると、端子STBからスタートビット
位置を表す信号が発生し、第３図に示すようなスタート
信号START1がドライバ26から信号線201に出力され、同
時にスタートビット位置の制御データがレジスタ22の端
子DATAからアンド回路24に入力する。

アンド回路24でクロック信号とデータ信号の論理積が
とられ、その出力は信号発生回路25に供給される。信号
発生回路25は、アンド回路24の出力とクロック信号およ
び信号電源供給線203からの電源電圧（24V）とを受入れ
て、クロック信号にデータ信号が重畳された出力信号と
して第３図のOUTに示す信号を信号線200に出力する。す
なわち、アンド回路24から“1"の入力がある時は出力と
して0V（地気レベル）を発生し、アンド回路24の出力
“0"でクロック信号が有る時は出力として12Vを発生
し、クロック信号が現れない時（クロック信号の間隔期
間）は出力として24Vを発生する。

時間t2以降の各データ信号も同様にしてクロック信号
と重畳されて出力される。

次に第３図のタイムチャートを用いて、第２図（ｂ）
の被制御部の動作を説明する。

制御ユニット20からの直列出力信号と地気信号は信号
線200と202により被制御部の全てのユニットに縦続接続
され、各ユニット内の安定化電源CV1〜CV4（ツェナーダ
イオードとコンデンサおよび抵抗を用いて構成される公
知の回路）等で電子回路用の電圧を生成し、ダイオード
301と大容量コンデンサーC1により各変換ユニットのソ
レノイドSOLを駆動するための電圧を生成する。

スタート信号はスタートビットユニット30の端子STAR
T1で受信され、受信されると発光ダイオードPD1から発
光が行われ、変換ユニット１の受光トランジスタPT1が
駆動されそのエミッタから得られた“1"信号がフリップ
フロップ回路FF1のデータ入力端子Ｄに入力され、この
時クロック信号判別回路312（DT1）からクロック信号の
判別出力が発生するのでその出力をクロック端子cpに入
力されるのでフリップフロップ回路FF1はセット状態と
なり出力Ｑから“1"が発生する（第３図参照）。

一方、データ信号判別回路313（DT2）は、そのレベル
を判別することによりデータが“1"か“0"かを識別し、
その判別結果の出力をラッチ回路RA1とRA2のデータ入力
端子Ｄに供給する。

したがって、ラッチ回路RA1は最初のデータ信号“1"
とフリップフロップ回路FF1の出力Ｑによりセット状態
となり、その出力信号（第３図参照）によりソレノイド
SOL1を駆動する。

次のクロック信号の時間t2にはフリップフロップ回路
FF1の“1"状態がクロック信号判別回路312からのクロッ
ク信号により、次段のフリップフロップ回路FF2へシフ
トされ、フリップフロップ回路FF2はセット状態とな
り、“1"出力をラッチ回路RA2に供給する。この時第３
図に示すように時間t2のデータ信号が“0"であると、ラ
ッチ回路RA2はリセット状態となり、出力Ｑからはソレ
ノイドSOL2を動作させる制御信号は発生しない。

選択器SELが図示のダブル制御DBを選択した状態の場
合は、２番目のクロック信号の時間t2でフリップフロッ
プ回路FF2の出力Ｑが“1"になった時に発光ダイオードP
D2が発光し、変換ユニット２の受光トランジスタPT2が
駆動される。しかし、この時はt2のクロック信号が消滅
しているので変換ユニット２（変換ユニット１と同一構
成）のフリップフロップ回路FF1等は動作せず、次の時
間t3のクロック信号（データ信号も）を受信するとフリ
ップフロップ回路FF1、ラッチ回路RA1等の回路が動作
し、次の時間t4においても同様に動作が行われ、第３図
に示すようにソレノイドSOL3、SOL4が夫々、ON、OFFの
状態に駆動される。

変換ユニット２の後にはエンドビットユニット33が接
続され、変換ユニット２の発光ダイオードPD3からの発
光信号を受光トランジスタPT3により検出してエンドビ
ットを発生する。このエンドビット信号は端子END1から
線路を介して次のスタートビットユニット２のSTART2端
子に入力し、既に説明したスタートビットユニット１と
同様の動作を行いクロック信号の時間t5、t6・・以下の
データに応じて夫々のソレノイドSOL5、SOL6等の制御を
行う（第３図参照）。

上記の実施例の構成ではスタートビットユニット１、
変換ユニット１、変換ユニット２の各ユニット間は発光
ダイオード（PD）と受光トランジスタ（PT）とによる光
結合で連接されているが、この他のコネクタ端子で接続
し電気的論理レベル信号で連接できることはいうまでも
ない。

第２図（ｂ）の各ユニット30、31、32、33、34は制御
すべきソレノイドの数に応じ必要なユニットを縦続接続
することにより増設が行える。

なお、試作装置による実際の動作によれば、クロック
信号（データ信号）の時間幅４μsec、繰り返し周期32
μsecの速度で良好に動作した。

本発明の適用例を第４図に示す。

第４図はマニホールド電磁弁に本発明を適用した場合
のブロック構成であり、制御ユニット40は実施例の第２
図（ａ）の構成に対応し、被制御部はスタートビット
（Ｓ・Ｂ）のユニットとマニホールド電磁弁およびエン
ドビット（Ｅ・Ｂ）ユニットとで１単位を構成し、この
単位を必要な数縦続接続することにより多数のマニホー
ルド電磁弁を制御することができる。

さらに、本発明の応用例を第５図に示す。

第５図の50〜52はセンサーターミナル、53は制御ユニ
ット、54、55は出力ターミナルを表す。

機器の状態（温度、角度、ON/OFF、位置等）を表す各
センサーからの信号はパラレルに各センサーターミナル
50〜52に入力され、シリアル信号に変換されて制御ユニ
ット53に入力する。制御ユニット53では入力インターフ
ェイス531で受信し、パラレル信号に変換してシーケン
サー532に入力する。シーケンサ532では入力信号の内容
に応じて予めプログラムされたシーケンスの制御出力を
パラレルに出力インターフェイス533に出力する。出力
インターフェイス533ではこれをシリアル信号に変換し
て各出力ターミナルに出力する。この場合、出力インタ
ーフェイス533からは複数の出力ターミナル54、55に対
し同時にシリアル信号を出力するが、出力機器（たとえ
ばソレノイド）の数が一定数以下なら出力インターフェ
イス533から１つのシリアル出力だけを使用する。

［発明の効果］ 本発明によれば多数の出力機器を搭載した装置を駆動
制御するための線路の数を大幅に減らすことができ、狭
小なスペースに搭載可能な出力機器を増大でき、配線作
業を簡易化し、コストを下げることができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図（ａ）、
第２図（ｂ）は本発明の実施例の構成を示す図、第３図
は実施例の動作のタイムチャートを示す図、第４図は本
発明の適用例を示す図、第５図は本発明の応用例を示す
図、第６図（ａ）は従来例の構成を示す図、第６図
（ｂ）は従来例の動作のタイムチャートを示す図であ
る。 第１図中、 10:制御部 11:被制御部 12:スタートビット部 13:変換部 123:スタート信号検出手段 132:信号抽出手段 133:信号分配手段 138、139:出力手段

フロントページの続き (56)参考文献 特開 昭56−127294（ＪＰ，Ａ) 特開 昭55−147796（ＪＰ，Ａ) 特開 昭59−132040（ＪＰ，Ａ) 実開 昭59−142888（ＪＰ，Ｕ) 特公 平７−99214（ＪＰ，Ｂ２)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】制御部と前記制御部から離れた位置に設け
   られた被制御部とを直列の信号を伝送する信号線路で接
   続された直並列変換形遠隔制御方式において， 前記制御部は，電源が外部から供給され，クロックパル
   ス列を生成する手段と，前記被制御部に接続された多数
   の機器を制御する制御情報に基づく直列の制御信号を発
   生する回路と，前記制御信号のスタート信号を生成する
   と共に前記直列の制御信号と前記クロックパルス列及び
   前記電源が入力され，クロックパルスに同期して制御信
   号の各２値信号の値に対応して地気か電源電圧の中間の
   電圧（V_X/2）を発生し，クロックパルスと次のクロック
   パルスの間は電源電圧（V_X）となる信号を発生して前記
   信号線に３値の電圧レベルを持つ信号を出力する信号変
   換手段とを備え， 前記被制御部は，電源を外部から供給されず，前記信号
   線に接続されて前記信号線のクロック信号と２値の制御
   信号を除去して被制御部の各部を駆動するための電源電
   圧を生成する電源生成回路と，前記スタート信号を検出
   するスタート信号検出手段と，前記信号線上の信号から
   前記クロックパルスと前記直列の２値の制御情報を取り
   出す信号抽出手段と，前記スタート信号及びクロックパ
   ルスに応答して被制御部の各機器に供給される２値の各
   制御信号の位置を表す信号を順に発生する信号分配手
   段，及び前記信号抽出手段から供給される前記２値の各
   制御信号を前記信号分配手段からの位置を表す信号に基
   づいて先頭から順に保持する保持手段と，前記各保持手
   段の出力に応じて前記各機器の状態を前記電源電圧を用
   いて並列に駆動する出力手段とを備えることを特徴とす
   る直並列変換形遠隔制御方式。
2. 【請求項２】特許請求の範囲の第１項に記載された直並
   列変換形遠隔制御方式において， 前記制御部は前記信号変換手段から発生するスタート信
   号を前記被制御部に伝送するためのスタート信号線を備
   え， 前記被制御部は前記スタート信号線に接続するスタート
   信号検出手段を備え，検出したスタート信号を前記信号
   分配手段に供給することを特徴とする直並列変換形遠隔
   制御方式。
3. 【請求項３】特許請求の範囲の第１項に記載された直並
   列変換形遠隔制御方式において， 前記制御部の前記信号変換手段からのスタート信号とし
   て前記クロックパルスと異なる長い時間幅を持つ信号波
   形を発生し，前記信号変換手段は前記信号線に対応する
   時間幅の波形を持つスタート信号を出力することを特徴
   とする直並列変換形遠隔制御方式。
4. 【請求項４】特許請求の範囲の第１項に記載された直並
   列変換形遠隔制御方式において， 前記制御部と信号線を介して接続された前記被制御部
   は，前記信号分配手段からの制御信号の位置を表す最後
   の信号により駆動されてスタート信号を発生する次段ス
   タート信号発生手段を備え，前記次段スタート信号発生
   手段の出力は前記被制御部と同じ構成を備えた次段の被
   制御部へスタート信号として供給されることを特徴とす
   る直並列変換形遠隔制御方式。