KR910006517B1

KR910006517B1 - 신호의 직병렬 변환 방식

Info

Publication number: KR910006517B1
Application number: KR1019880011783A
Authority: KR
Inventors: 고우지 나까니시; 요시따네 사이또
Original assignee: 구로다 세이꼬 가부시끼가이샤; 구지라이 마사나오; 가부시끼가이샤 나까무라 기끼 엔지니어링; 나까무라 게이지
Priority date: 1987-09-14
Filing date: 1988-09-13
Publication date: 1991-08-27
Also published as: FR2623036A1; JPS6472623A; KR890006002A; DE3830730A1; US4937568A; FR2623036B1; DE3830730C2; JP2637992B2

Abstract

내용 없음.

Description

신호의 직병렬 변환 방식

제1도는 본 발명의 원리적인 구성을 도시하는 도면.

제2a, b도는 본 발명의 실시예의 구성을 도시하는 도면.

제3도는 실시예의 동작의 타임차트를 도시하는 도면.

제4도는 본 발명의 적용예를 도시하는 도면.

제5도는 본 발명의 응용 예를 도시하는 도면.

제6a도는 종래 예의 구성을 도시하는 도면.

제6b도는 종래 예의 동작의 타임 차트를 도시하는 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어부 101 : 병직렬 변환 수단

102 : 클록신호 발신기 103 : 신호 변환 수단

123 : 검출 수단 133 : 신호분배 수단

134 : 래치 수단 137 : 다음 단 스타트 신호 발생 수단

138, 139 : 출력수단

본 발명은 제어부에서 직렬의 제어 신호를 벗어난 위치에 있는 피 제어부로 보내면, 피 제어부에서 이 제어 신호로부터 다수의 출력 기기를 제어하는 병렬 신호로 변환되는 신호의 직병렬 변환 방식에 관한 것이다.

제어 쪽에서 제어 신호를 송신하여 벗어난 위치에 있는 다수의 피 제어 기기를 제어하는 일은 널리 자동 제어의 기술분야에 있어서 사용되고 있다.

그와 같은 기술에 있어서, 피 제어 쪽의 기기의 출력이 차츰 소형화하여 다수의 기기를 집중하여 설치할 필요가 있다. 그런 경우, 제어부와 피 제어부의 각 출력기기와의 사이에 개별적으로 제어 신호선로, 클럭신호 선로, 전원선로 등의 선로를 배선하는 것은 배선을 위한 작업이 많아질 뿐만 아니라, 공간이 점유되어, 비용이 많이 든다.

구체적인 예를 들면, 종래 자동 공작기계(로버트)등의 제어에 유체가 사용되어, 유체를 전자밸브에 의해 개폐 제어하여지고 있으며, 매니 홀드(manifold)에 전자밸브를 연결한, 말하자면 전자밸브 매니 홀드가 공간을 적게 하기 위해서 사용되게 되었다. 그러나, 개개의 전자밸브의 제어를 위한 배선을 개별적으로 행하는 것은 공간 비용의 면에서 곤란하였다.

근래에 그 결점을 해소하는 방법으로서, 출력 기기를 직렬로 접속하여 기기 사이를 선로로 결합하여, 제어부에서 각 출력기기에 대한 제어 신호를 직렬 신호로서 송신하여, 피 제어부 쪽에서 그 신호를 병렬로 변환하여, 병렬 신호에 의해 각 출력 기기를 제어하는 방식이 채용되고 있다.

이와 같은 개량 기술의 예로서, 일본국 특허공개소화61-88081호 공보(공개일 1986년 5월6일)가 있다.

다음으로, 제6도에 따라서 이 종래 기술에 대해서 설명을 한다. 여기에서, 제6a도는, 이 종래 기술의 구성을 도시하고, 제6b도는 동작의 타임차트를 도시하는 것이다.

제6a도에 있어서, (60)은 제어회로(61), (62)는 각각 제어회로(60)에서 보내오는 신호에서 전자밸브를 구성하는 솔레노이드 SOL1, 2와 솔레노이드 SOL3, 4를 제어하는 신호를 작성하는 변환회로, SR1,SR2는 각각 2단의 플립플롭 회로로 이루어지는 시프트 레지스터, RA1 내지 RA4는 각각 솔레노이드 SOL1 내지 SOL4를 구동하는 신호를 유지하는 래치회로이다.

제6a도의 구성의 동작을 제6b도에 도시하는 타임 차트를 사용해서 설명을 하면, 제어 회로(60)에서 각 변환 회로(61), (62)…에는 데이터선(600), 클럭선(601), 래치선(602), 전원선(603) 내지 (605)(접지GND, 5V, 24V)의 6개의 선이 접속되어 있다. 그 제어 회로(60)에서 데이터선(600)에 제6b도에 도시한 바와 같은 시간 t₁내지 t₄에 클럭신호에 동기하여 ＂1＂(ON 제어)은 ＂0＂(OFF제어)을 표시하는 데이터 신호(제어신호)가 발생하여, 도면의 경우 1, 0, 1, 1의 순으로 데이터 신호가 발생한다.

먼저, 시간 t₁에 변환 회로(61)의 시프트레지스터SR1는 시프트인 단자 SI에 데이터선(600)에서 ＂1＂입력이 공급되어 있으므로, 클럭선(601)으로부터의 클럭신호에 의해 그 초단의 출력 Q1에서 출력＂1＂이 발생한다. 단, 이 출력 Q1은 래치(latch)RA1의 데이터 입력에 공급이 될 뿐으로 래치선(602)에서 신호가 공급되지 아니하므로 래치 되지 않는다.

다음 시간 t₂에는, 데이터 신호가 ＂0＂이므로 시프트 레지스터 SR1의 초단의 출력은 ＂0＂으로 되어 2단째의 출력 Q2은 초단의 출력이 시프트되므로 ＂1＂로 된다. 다음의 시간 t₃으로 되면 변환 회로(62)의 시프트 레지스터 SR2가 시프트 레지스터 SR1의 출력 Q2을 받아서 시프트 동작을 행한다.

이와 같이 하여, 시간 t₄에 시프트 레지스터 SR1와 SR2의 출력 Q1,Q2에는 제6b도에 도시하는 바와 같이 1, 1, 0, 1이 발생하여, 그 출력이 래치 신호에 의해 각각 RA1 내기 RA4로 그대로 래치 되어, 각 래치회로의 출력을 솔레노이드를 구동한다. 또한, 전원선(604)나 (605)는 각각 회로용과 솔레노이드용으로서 사용된다.

그러나, 이와 같은 종래 기술에 의하면, 제어 회로에서 각 결합 회로로의 배선으로서 합계 6개의 배선을 필요로 하고, 그 배선의 번거로움이나 공기도 그 개수에 비례하는 것은 명백하며, 전자 밸브를 다수 사용하는 경우등 변환 회로를 다수 인접한 경우에는 선로 본 수가 많은 점이 큰 문제로 되어 있었다.

본 발명의 목적은, 제어부에서 보내지는 직렬의 제어 신호 전원을 구비하지 아니한 피 제어부에 받아 병렬의 제어 신호로 변환하는 신호의 직병렬 변환 방식을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은, 제어부와 전원을 구비하지 않는 피 제어부와의 사이에 전원선을 설치하지 않고, 적은 본 수의 선로에 의해 접속하는 신호의 직병렬 변환방식을 제공함에 있다.

본 발명의 또 다른 목적은, 피 제어부를 복수의 유니트에 의해 1블록을 구성하여, 피 제어부의 피 제어 기기의 수에 의해 임의로 블록을 증설 가능토록 하는 신호의 직병렬 변환 방식을 제공하는 일이다.

상기하는 목적을 달성하기 위해서, 본 발명에서는, 직류 전압을 클럭신호로 펄스화하여, 이 펄스화할 때의 다른 신호 레벨에 의해 2치 정보를 표시하는 직렬의 제어 신호를 구성하여, 피 제어에 있어서, 이 제어 신호를 평활화 처리를 하는 과정에서 필요로 하는 전원전압을 생성함과 동시에, 이 제어 신호로부터 클럭신호와 2치 정보를 분리 추출하여 병렬의 제어로 변환하도록 구성되는 것이며, 이에 따라 전원 공급을 위한 선로를 생략할 수가 있음과 동시에, 클럭 신호의 전송을 위한 선로를 생략할 수 있도록 한 것이다.

본 발명은, 제어회로에서 데이터 신호와 클럭신호 및 전원을 동일한 선로로 전송하여, 수신 회로 쪽에서 이들의 신호를 추출함과 동시에 전원을 생성하므로서 배선의 갯수를 줄여, 종래 기술이 갖고 있던 문제점을 해결하는 것이다.

다음에, 제1도에 도시하는 본 발명의 원리적 구성도에 따라 본 발명의 개요에 대해 설명하고, 이어서 제2도에 도시하는 본 발명의 실시 예 구성도에 따라 본 발명을 상세하게 설명한다.

제1도에 있어서, (10)은 제어부, (101)은 병직렬 변환수단, (102)는 클럭신호 발신기(103)은 신호변환수단, (11)은 피 제어부를 표시하고, 스타트 비트부(12)와 변환부(13) 및 후속하는 동일한 구성의 변환부로 이루어지며, (122)는 출력 구도용 전원 생성 수단, (121), (131)은 각각 회로용의 안정화 전원생성 수단, (133)은 2단의 플립플롭 회로로 형성되는 신호 분배 수단, (134), (139)는 출력수단을 표시한다. 다음에, 이와 같이 구성되는 본 발명의 동작에 대해서 설명을 한다. 제어부(10)는 병렬 데이터를 외부에서 수취하여 병직렬 변환 수단(101)에 격납하여, 클럭신호 발신기(102)로부터의 클럭신호에 의해 병직렬 변환 수단(101)에서 직렬신호가 출력되어 신호 변환 수단(103)에 입력한다. 신호 변환 수단(103)에서는, 전원전압과 클럭신호 및 병직렬변환 수단의 출력을 입력으로 하여 신호 변환을 실시하여, 전원전압에 클럭신호와 데이터 신호를 중첩한 제1도의 A에 도시하는 바와 같은 직렬 출력 신호 OUT를 신호선(104)으로 출력한다.

이와 동기하여 스타트 비트의 타이밍을 표시하는 제1도의 A에 도시하는 스타트 신호 START가 신호선(105)에 출력이 됨과 동시에, 제어부(10)로부터는 자기 레벨을 표시하는 신호GND를 신호선(106)으로 출력한다.

신호선(104)에는 클럭신호에 동기하여 데이터의 ＂1＂, ＂0＂에 대응하여 다른 레벨(0볼트 및 V_x/2볼트 : 단, V_x는 직렬 출력신호의 무 신호시의 전압 레벨을 표시함)로 되는 신호가 발생한다.

제1도의 A의직렬 출력신호 OUT가 신호선(104)을 거쳐서 피 제어부(11)에서 수신되면, 출력 구동용 전원(거의 V_x의 전압)을 생성하여, 안정화 전원생성 수단(121), (131)등은 전자회로에 의해 구성되는 각 수단(스타트 신호 검출 수단, 신호 추출 수단은)의 전원(V_x보다 낮은 전압)을 생성한다. 출력구동용 전원생성수단(122)으로부터의 출력선은 변환부(13)에 접속이 됨과 동시에 제어부(11)쪽의 코넥타(124)에 결선되어 있으며, 통상은, 이 코넥타를 사용하지 아니하나, 비상 정지시나 전원용량의 부족시에, 외부 전원을 받기 위해서 외부의 전원과의 접속에 사용하여, 출력수단을 독립해서 구동시킬 수가 있도록 구성되어 있다.

전원의 생성과 병행해서 스타트 신호(개시 신호) 검출수단(123)에서는 시간 t₁에, 신호선(104)의 클럭에 중첩한 ＂1＂의 데이터 신호와 스타트 신호선(105)의 스타트 신호 START에 의해 구동되어서 스타트 신호 검출 출력 st를 신호 분배 수단(133)에 공급한다.

그 한편, 신호 추출 수단(132)에서는 신호선(104)의 신호레벨을 판별하여 , 클럭신호의 추출 출력 ck와, 클럭신호에 중첩한 데이터 신호가 ＂1＂(ON 제어데이터)이나 ＂0＂(OFF 제어데이터)인가를 표시하는 추출 출력 dt를 발생한다.

클럭신호 ck는 신호 분배 수단(133)에 공급되어서 스타트 신호검출 출력 st의 ＂1＂신호가 클럭신호ck에 의해 시프트인 되어, 그 초단 출력 Q1에서 ＂1＂출력이 발생하여, 래치수단(134)의 클럭 입력단자 CP에 공급된다.

이에 따라, 신호 추출 수단(132)으로부터의 최초의 데이터(제1도의 A의 예에서는 시간t₁의 데이터 ＂1＂가 래치수단(134)의 데이터입력 단자D에 공급되어 있을 때에 클럭신호 ck가 발생하므로 데이터 ＂1＂는 래치수단(134)에 래치된다. 그래서, 래치수단(134)의 출력 Q에서 출력수단(138)을 ON상태로 하는 출력이 발생하여, 출력수단(138)은 출력 구동용 전원 생성 수단(122)으로부터의 전원에 의해 구동이 되어 출력기기(전자밸브의 솔레노이드, 모터, 릴레이등)을 동작시킨다.

다음에 시간 t₂에 신호선(104)에 나타내는 신호는 제1도의 A의 파형의 경우 ＂0＂을 표시하는 데이터이며, 신호추출 수단(132)에서는 클럭신호의 추출출력 ck와 ＂0＂을 표시하는 데이터 신호 dt가 출력되어, 신호 분배 수단(133)에서는 클럭신호 ck에 의해 시간 t₁에 ＂1＂로 된 초단의 상태가 이 시간 t₂에 다음 단에 시프트되어서 출력 Q2에 ＂1＂출력이 발생한다. 이에 따라 래치수단(135)의 클럭 입력 단자 CP가 구동되어, 데이터 입력 단자D의 입력＂0＂이 래치된다. 이때는 래치수단(135)의 출력 Q에서는 출력신호가 발생하지 않고 따라서 출력 수단(139)은 구동되지 않는다.

그래서, 다음 단의 변환부로 스타트신호를 공급하기 위해 다음 단 스타트 신호 발생 수단(137)이 신호 분배 수단(133)의 출력Q-2에 의해 구동되어 다음 단의 변환부로 스타트 신호를 공급한다.

이와 같이, 제1도의 A의 직렬 출력 신호 OUT중의 데이터 신호가 피 제어부(11)의 변환부로 병렬 신호로 변환되므로서, 출력 수단(138), (139) 도시되지 아니한 다음 단 변환부의 출력 수단은 ON, OFF, ON, OFF, OFF의 상태로 구동되어 다음의 데이터가 공급될 때까지 그 상태를 유지한다.

또한, 제1도의 경우, 피제어부(11)의 변환부(13)는, 2개의 출력수단(138), (139)을 제어하기 위한 직병렬 변환을 하는 구성이며, 이것과 같은 구성의 다음 단의 변환부가 접속되나, 변환부(13)의 출력수단을 몇 개로 하느냐는 필요성에 의해서 선택된다. 이때, 신호 분배 수단(133)은 , 그 출력 수단의 개수에 의한 시프트레지스터를 갖고 구성되게 된다.

또한, 제1도에서는 스타트 신호를 전송하기 위해 전용의 선을 설치하고 있으나, 직렬출력 신호용의 선에 스타트 신호도 포함하도록 할 수도 있다. 그 경우, 클럭신호에 동기하여 데이터의 신호 레벨과는 다른 레벨에 의해 스타트 신호를 표시하거나, 클럭신호와 데이터 신호의 폭과는 다른 펄스 폭을 사용하는 등에 의해 실현이 된다. 또다시, 데이터의 ＂1＂, ＂0＂을 표시하는 신호 형성으로서, 제1도와 같이 클럭에 중첩된 신호 레벨을 다르게 하는 방법 외에, 펄스 폭의 변화를 사용하는 것도 가능하다.

다음에, 본 발명의 상세한 실시 예에 대해서 설명을 한다. 제2a도, 제2b도에 실시 예에의 구성을 도시하고, 제3도에 그 동작의 타임차트를 도시한다.

제2a도는 제1도의 제어부(10)에 대응하는 제어 유니트 (20)의 구성을 도시하고, 제2b도는 제1도의 피제어부(11)에 대응하는 복수 유니트의 구성을 도시한다.

제2a도에 있어서, (20)은 제어 유니트(21)은 입력 인터페이스 회로(LED 표시기능을 가짐, (22)는 패러럴, 실리알아우트, 레지스타, (23)은 타이밍 발생회로, (25)는 신호 발생 회로를 표시하고, 제2b도에 있어서, (30)은 스타트 비트 유니트(1), (31)은 변환 유니트(1), (32)는 변환 유니트(2), (33)는 앤드빗트 유니트, (34)는 스타트 비트 유니트(2)를 표시하고, 유니트 내의 CV는 안정화 전원 FF1, FF2는 플립플롭 회로 DT1은 클록신호의 판별회로, DT2는 데이터 신호의 ＂0＂, ＂1＂의 판별회로, RA1, RA2는 래치회로, SOL1, SOL2…는 솔레노이드를 표시한다. 또한 SEL은 그 변환유니트로 1개의 출력 기기(솔레노이드)를 구동하면 다음 단의 변환 유니트의 제어에 이행되는 (싱글제어)가, 2개의 출력 기기를 구동하면 다음 단의 변환유니트의 제어에 이행시키는(더블제어)가의 선택을 행하는 스위치를 표시하고, 스위치를 단자 SI가 단자 DB에로 전환하여 선택한다.

제2a도의 제어 유니트(20)와 제2b도의 피제어부의 유니트는 직렬출력 신호선(200)과 스타트 비트 신호선(201) 및 자기 레벨의 신호선(202)로 접속되어 있다.

실시예의 구성의 동작을 다음에 설명한다.

먼저, 제2a도의 제어유니트(20)의 동작을 설명하면, 입력 인터페이스 회로(21)는 외부에서 패러럴 데이터(기기의 상태검출 데이터등)를 입력하여, 그 상태에 의해서 시이퀀스 제어를 위한 제어데이터를 패러럴에 발생시켜, 페러럴, 실리알아우트, 레지스터(이하, 단지 레지스터라 함)(22)에 공급한다.

레지스터(22)는 타이밍 발생 회로(23)에서 클럭신호(230)를 단자 CP에 받아, 스타트 비트 위치의 비트 데이터를 시프트 아우트하면, 단자 STB에서 스타트 비트 위치를 표시하는 신호가 발생하여, 제3도에 도시하는 바와 같은 스타트 신호 START1가 드라이버(26)에서 신호선(201)에 출력되어, 동시에 스타트 비트 위치에 제어 데이터가 레지스터(22)의 단자 DATA에서 AND회로(24)에 입력한다.

AND회로(24)에서 클럭신호와 데이터 신호의 논리적이 잡혀, 그 출력은 신호 발생 회로(25)에 공급된다. 신호 발생회로(25)는 AND회로(24)의 출력과 클럭 신호 및 신호 전원 공급선(203)으로부터의 전원전압(24v)을 받아들여서, 클럭 신호에 데이터 신호가 중첩된 출력 신호로서 제3도의 OUT에 나타내는 신호를 신호선(200)에 출력한다. 즉, AND회로(24)에서＂1＂의 입력이 있을 시는 출력으로서 ov(지기 레벨)을 발생하여, AND회로(24)의 출력이 ＂0＂으로 클럭신호가 있을 시는 출력으로서 12V를 발생하여, 클럭신호가 나타나지 아니할 때(클럭신호의 간격기간)은 출력으로서 24V를 발생한다.

시간 t₂이후의 각 데이터 신호도 동일하게 하여 클럭신호와 중첩되어서 출력된다.

다음으로, 제3도의 타임차트를 사용해서, 제2b도의 피제어부의 동작을 설명한다.

제어유니트(20)로부터의 직렬출력신호와 지기 신호는 신호선(200)과 (202)에 의해 피제어부의 모든 유니트에 종속 접속이 되어, 각 유니트내의 안정화 전원 CV1내지 CV4(쎄어 다이오드와 콘덴서 및 저항을 사용해서 구성되는 공지의 회로)등으로 전자회로용의 전압을 생성하여, 다이오드(301)와 대용량 콘덴서 C1에 의해 각 변환 유니트의 솔레노이드 SOL를 구동하기 위한 전압을 생성한다.

스타트 신호는 스타트 비트 유니트(30)의 단자 START1로 수신되어, 수신되면 발광 다이오드 PD1에서 발광이 행해져, 변환 유니트(1)의 수광 트랜지스터 PT1가 구동되어 그 에미터에서 얻어진 ＂1＂신호가 플립플롭회로 FF1의 데이터 입력 단자 D에 입력되어, 이때 클럭신호 판별 회로(312)(DT1)에서 클럭신호의 판별 출력이 발생하므로 그 출력을 클락 단자 CP에 입력하는 플립플롭 회로 FF1은 셋트 상태로 되어 출력Q에서 ＂1＂이 발생한다.(제3도 참조)

한편, 데이터 신호 판별 회로(313)(DT2)는, 그 레벨을 판별하므로서 데이터가 ＂1＂이냐 ＂0＂이냐를 식별하여, 그 판별 결과의 출력을 래치회로 RA1와 RA2의 데이터 입력 단자 D에 공급한다.

따라서, 래치회로 RA1는 최초의 데이터 신호 ＂1＂와 플립플롭 회로 FF1의 출력 Q에 의해 셋트 상태로 되어, 그 출력 신호(제3도 참조)에 의해 솔레노이드 SOL1를 구동한다.

다음의 클럭신호의 시간 t₂에는 플립플롭 회로 FF1의 ＂1＂상태가 클럭 신호 판별 회로(312)로부터의 클럭 신호에 의해, 다음 단의 플립플롭 회로 FF2로 시프트되어, 플립플롭 회로 FF2는 셋트 상태로 되어, ＂1＂출력을 래치회로 RA2에 공급한다. 이때 제3도에 도시하는 바와 같이 시간 t₂의 데이터 신호가 ＂0＂이면, 래치회로 RA2는 리셋트 상태로 되어, 출력 Q로부터는 솔레노이드 SOL2를 동작되는 제어 신호는 발생하지 않는다.

선택기 SEL이 도시하는 더블제어 DB를 선택한 상태의 경우는, 2번째의 클럭신호의 시간 t₂로 플립플롭 회로 FF2의 출력 Q이 ＂1＂로 되었을 때에 발광 다이오드 PD2가 발광하여, 변환 유니트(2)의 수광 트랜지스터 PT2가 구동된다. 그러나, 이때는 t₂의 클럭신호가 소멸하고 있으므로 변환 유니트(2)(변환유니트(1)와 동일구성)의 플립플롭 회로 FF1등은 동작하지 않고, 다음 시간 t₃의 클럭신호(데이터신호도)를 수신하면 플립플롭 회로 FF1, 래치회로 RA1등의 회로가 동작하여, 다음 시간 t₄에 있어서도 동일하게 동작이 행해져, 제3도에 도시하는 바와 같이 솔레노이드 SOL3, SOL4가 각각 ON, OFF의 상태로 구동된다.

변환 유니트(2)의 뒤에는 엔드 비트 유니트(33)가 접속되어, 변환 유니트(2)의 발광 다이오드 PD3로부터의 발광 신호를 수광 트랜지스터 PT3에 의해 검출하여 앤드 비트를 발생한다. 이 엔드 비트 신호는 단자 END1에서 선로를 거쳐서 다음의 스타트 비트 유니트(2)의 START2 단자에 입력하여, 이미 설명한 스타트 비트 유니트(1)와 동일한 동작을 클럭신호의 시간t₅, t₆… 이하의 데이터에 의해 각각의 솔레노이드 SOL5, SOL6등의 제어를 한다.(제3도 참조).

상기하는 실시예의 구성에서는 스타트 비트 유니트(1), 변환유니트(1), 변환유니트(2)의 각 유니트간은 발광 다이오드(PD)와 수광 트랜지스터(PT)에 의한 광 결합으로 연접되어 있으나, 이밖에 콜렉터 단자로 접속하여 전기적 논리 레벨 신호로 연접할 수 있는 것은 말할 나위도 없다.

제2b도의 각 유니트(30), (31), (32), (33), (34)는 제어해야할 솔레노이드의 수에 의해 필요한 유니트를 종속 접속하므로서 증설이 행해진다.

시작 장치에 의한 실제의 동작에 의하면, 클럭신호(데이터 신호)의 시간폭 4μsec, 반복주기 32μsec의 속도로 양호하게 동작하였다.

본 발명의 적용예를 제4도에 도시한다.

제4도는 매니홀드 전자 밸브에 본 발명을 적용 한 경우의 블록 구성이며, 제어 유니트(40)는 실시예의 제2a도의 구성에 대응하여, 피제어부는 스타트 비트(S. B) 유니트와 매니 홀드 전자 밸브 및 앤드 비스(E. B) 유니트로 1단위를 구성하여, 이 단위를 필요한 수종속 접속하므로서 다수의 매니 홀드 전자 밸브를 제어할 수가 있다.

더욱이, 본 발명의 응용 예를 제5도에 도시한다.

제5도의 50 내지 52는 센서 터미널, (53)은 제어 유니트, (54), (55)는 출력 터미널을 표시한다.

기기의 상태(온도, 각도, ON/OFF위치등)을 표시하는 각 센서로부터의 신호는 패러럴에 각 센서 터미널(50) 내지 (52)에 입력되어, 시리알 신호로 변환되어서 제어 유니트(53)에 입력한다. 제어 유니트(53)에서는 입력인터페이스(531)로 수신하여, 패러럴 신호로 변환하여 시이퀀서(532)에 입력한다. 시이퀀서(532)에서는 입력신호의 내용에 의해서 미리 프로그램된 시이퀀스의 제어출력을 패러럴에 출력인데 페이스(533)에 출력한다. 출력 인터페이스(533)에서는 이것을 시리알 신호로 변환하여 각 출력 터미널에 출력한다. 이 경우, 출력 인터페이스(533)에서는 복수의 출력 터미널(54), (55)에 대해서 동시에 시리알 신호를 출력하나, 출력기기(예를 들면 솔레노이드)의 수가 일정수 이하면 출력 인터페이스(533)에서 1개의 시리알 출력만을 사용한다.

이상으로 설명한 바와 같이, 본 발명에 의하면 다수의 출력 기기의 탑재된 장치를 구동 제어하기 위한 선로의 수를 대폭적으로 줄일 수가 있고, 따라서 협소한 공간에 탑재가 가능한 출력 기기를 증대할 수 있음과 동시에, 배선 작업을 간단하게 하여, 가격을 낮출 수가 있다.

Claims

제어부로부터의 직렬신호를 전원을 구비하지 아니한 피제어부에서 수신하여 병렬신호로 변환하는 직병렬 변환 방식에 있어서, 상기 제어부는, 클럭신호와 동기하는 스타트 신호를 발생하는 스타트 신호 발생 수단과, 클럭신호에 중첩하여 2치 정보에 의한 다른 신호 레벨을 취하는 직렬 신호 발생 수단을 구비함과 동시에, 이 스타트 신호 발생 수단 및 직렬 신호 발생 수단과 선로로 접속되는 상기 피제어부는, 상기 직렬선 발생 수단에서 발생하는 직렬 신호를 평활화하므로서 피제어부에서 필요로 하는 전원전압을 생성하는 전원 생성 수단과, 상기 스타트 신호 발생수단에서 발생하는 스타트 신호를 검출하는 스타트 신호 검출수단과,상기 직렬 신호발생 수단이 발생하는 직렬 신호에서 클럭 신호와, 2차 정보를 추출하는 신호 추출수단과, 상기 스타트 신호 검출 수단이 검출하는 스타트 신호와 상기 신호 추출 수단이 검출하는 클럭 신호를 사용해서 상기 신호 추출 수단이 추출하는 2치 정보의 분배 위치를 정하는 분배 위치 신호를 생성하는 신호 분배수단을 구비하고, 상기 피제어부는, 이 신호 분배 수단에 의해 생성된 분배 위치 신호와 상기 신호 추출 수단이 추출하는 2치 정보에 따라서, 각 분배 위치에 설치된 출력수단의 상태를 제어하는 병렬 신호를 생성하여서 되는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 직렬신호 발생 수단이 발생하는 직렬 신호는, 클럭신호 시간 이외의 시간대에서 거의 일정한 직류 전압 레벨을 취함과 동시에, 클럭신호 시간에 직류 전압 레벨의 상이로 2치 정보를 표시하는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제2항에 있어서, 상기 신호 추출 수단은 직류 전압 레벨을 비교하므로서 상기 직렬 신호에서 클럭신호와 2치 정보를 추출하는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 직렬 신호 발생 수단이 발생하는 직렬 신호는, 클럭신호 시간 이외의 시간대에서 거의 일정한 직류전압 레벨을 취함과 동시에, 클럭신호 시간에서는 펄스폭이 다르므로서 2치 정보를 표시한 것을 특징으로 하는 신호의 직병렬 변환 방식.
제4항에 있어서, 상기 신호 추출 수단은 , 펄스폭을 비교하므로서 상기 직렬신호에서 클럭신호와 2치 정보를 추출하는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 신호 분배 수단은, 상기 스타트 신호 검출 수단의 검출하는 스타트 신호를 상기 신호 추출 수단의 추출하는 클럭 신호로 시프트하므로서 분배 위치 신호를 생성하여서 되는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 전원 생성 수단이 생성하는 전원전압으로서 상기 피 제어부에 접속되는 상기 출력 수단의 구동 전원을 이루고, 또한 상기 전원 생성 수단의 생성하는 전원전압으로서 상시 피제어부를 구성하는 회로 수단을 위한 전원전압을 생성하여서 되는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 피제어부는 스타트 신호를 검출하는 스타트 비트 유니트, 병렬 신호를 발생하는 변환 유니트, 다음의 블록으로서의 스타트 신호를 생성하는 엔드 비트 유니트에 의해 1블록을 구성하는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제8항에 있어서, 상기한 복수 유니트에 의해 구성하는 블록을 임의의 수로 접속하기 위한 커넥터를 각 유니트 전, 후부에 구비하는 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 스타트 신호 발생 수단의 발생하는 스타트 신호는 상기 직렬 신호 발생 수단이 발생하는 직렬 신호에 상기 2치 정보와 다른 직류 전압 레벨을 포함토록 한 것을 특징으로 하는 신호의 직병렬 변환 방식.
제1항에 있어서, 상기 스타트 신호 발생 수단이 발생하는 스타트 신호는 상기 직렬 신호 발생 수단이 발생하는 직렬신호에 상기 2치 정보와는 다른 펄스 폭을 포함시키도록 한 것을 특징으로 하는 신호의 직병렬 변환 방식.