CN111983270A - 扩展电路、测试仪及测试方法 - Google Patents

Abstract

本发明涉及一种扩展电路、及测试仪及测试方法。该扩展电路包括移位寄存器和多个继电器，所述移位寄存器包括：多个并行输出端，用于与所述继电器一一对应连接；串行输入端，用于与测试仪的控制位板卡连接，并接收所述控制位板卡输出的串行信号；移位脉冲输入端，用于输入移位脉冲信号；所述移位寄存器用于根据所述移位脉冲信号将所述串行信号转化为多位所述并行信号后通过多个所述并行输出端输出，进而控制与所述并行输出端连接的各个继电器的导通和关断。本申请通过控制位板卡的一个控制位通道控制多个继电器的导通和关断，达到增加测试仪控制的继电器的数量的目的，消除了测试及电气控制位通道数对并行测试SITE数的限制，提高了测试效率。

Description

扩展电路、测试仪及测试方法

技术领域

本发明涉及半导体测试技术领域，特别是涉及一种扩展电路，一种测试仪及一种测试方法。

背景技术

为了降低测试仪测试芯片的测试成本，需要提升并行测试的SITE数，一种示例性的测试仪配置的继电器控制位通道数为128个，每个继电器控制位通道对应控制1个继电器，当集成电路测试电路所需要的继电器数量超过16个时，8site并行测试就已经无法实现了，测试仪继电器控制位通道数的成为提升SITE数的瓶颈之一。通常模拟修调产品(如电源管理类芯片)需要修调2-3个或以上的参数，每个参数的修调一般需要用到5-8个继电器，因此，每颗芯片测试时需要使用20-30个继电器，测试仪继电器控制位通道数很明显已经制约了并行测试SITE数和测试效率的提升。

发明内容

基于此，有必要针对上述测试仪继电器控制位通道数不足的问题，提供一种扩展电路、一种测试仪和一种测试方法。

一种扩展电路，应用于测试仪，包括移位寄存器和多个继电器，所述移位寄存器包括：

多个并行输出端，用于与所述继电器一一对应连接；

串行输入端，用于与所述测试仪的控制位板卡连接，并接收所述控制位板卡输出的串行信号；

移位脉冲输入端，用于输入移位脉冲信号；

所述移位寄存器用于根据所述移位脉冲信号将所述串行信号转化为多位并行信号后通过多个所述并行输出端输出，进而控制与所述并行输出端连接的各个继电器的导通和关断。

在其中一个实施例中，所述移位寄存器还包括串行输出端，所述扩展电路包括2个级联的移位寄存器，前一级移位寄存器的串行数据输出端与后一级移位寄存器的串行数据输入端连接。

在其中一个实施例中，所述移位脉冲输入端与所述控制位板卡连接，用于接收所述控制位板卡输入的移位脉冲信号。

在其中一个实施例中，所述扩展电路包括第一电源模块，所述移位脉冲输入端与所述第一电源模块相连，用于接收所述第一电源模块输入的移位脉冲信号；

所述移位寄存器还包括：

存储脉冲输入端，用于输入存储脉冲信号；

使能端，用于输入使能信号。

在其中一个实施例中，所述扩展电路还包括驱动电路；

所述驱动电路的多个输入端与多个所述并行输出端一一对应连接，所述驱动电路的多个输出端与多个所述继电器一一对应连接，用于对各个所述并行信号进行放大。

一种测试仪，包括：

上述任一项所述的扩展电路；

设置模块，用于设置所述串行信号。

在其中一个实施例中，所述测试仪包括8个所述扩展电路。

在其中一个实施例中，所述测试仪还包括与所述继电器相连的电源，所述测试仪还用于测量所述目标芯片的参数；

所述测试仪被配置为当测量参数不等于目标参数时，根据所述测试参数与所述目标参数的偏差得到串行信号；

所述扩展电路用于将所述串行信号转换成多位并行信号后控制继电器的导通和关断；

所述电源被配置为当所述继电器导通时，开始向目标芯片供电；当所述继电器关断时，停止向目标芯片供电。

上述扩展电路及测试仪，通过移位寄存器的串行输入端接收测试仪的控制位板卡输出的串行信号，根据移位脉冲信号将所述串行信号转化为多位并行信号后通过多个所述并行输出端输出，进而控制与并行输出端连接的继电器的导通和关断，通过控制位板卡的一个控制位通道控制多个继电器的导通和关断，达到增加测试仪控制的继电器的数量的目的，消除了测试以及电气控制位通道数对并行测试SITE数的限制，提高了测试效率。

一种测试方法，应用于测试仪，所述测试仪包括控制位板卡，所述方法包括：

所述控制位板卡将用于控制各继电器的导通和关断的信号以串行信号的方式输出；

移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号；

通过多位所述并行信号控制各继电器的导通和关断。

在其中一个实施例中，所述移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号的步骤包括：

所述移位寄存器在所述移位脉冲信号的上升沿对所述串行信号进行移位，得到对应的移位信号；

所述移位寄存器在存储脉冲信号的上升沿将所述移位信号转化成对应的多位并行信号。

上述测试方法，应用于测试仪，所述测试仪包括控制位板卡，通过控制位板卡将用于控制各继电器的导通和关断的信号以串行信号的方式输出；移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号；通过多位所述并行信号控制各继电器的导通和关断，通过控制位板卡的一个控制位通道控制多个继电器的导通和关断，达到增加测试仪控制的继电器的数量的目的，消除了测试以及电气控制位通道数对并行测试SITE输的限制，提高了测试效率。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为第一实施例中扩展电路的示意图；

图2为第二实施例中扩展电路的示意图；

图3为第三实施例中扩展电路的示意图；

图4为一实施例中使用图3所示的扩展电路控制继电器时的控制时序图；

附图标记说明：

102、移位寄存器；104、控制位板卡；202、第一移位寄存器；204、第二移位寄存器；302、控制位板卡。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

增加测试仪的继电器控制位板卡数量能够增加测试仪的继电器控制位通道数量，但是增加测试仪的继电器控制位板卡具有以下缺点：第一，有些测试仪本身只支持一块控制位板卡，不能增加测试仪的继电器控制位板卡数量；第二，一个控制位板卡的价格很高，增加继电器控制位板卡的数量大大增加了产品的测试成本；第三，增加的继电器控制位板卡会占用测试仪机柜上有限的槽位，限制了其他资源数量的增加；第四，增加继电器控制位板卡意味着与之对应的接口之举也必须进行相应的更改，例如转接盒、测试盒等，这会增加大量的工作和测试成本。

使用单片机加驱动电路也可以实现继电器控制位通道数量的扩展，但是使用单片机加驱动电路具有以下缺点：第一，单片机和驱动电路作为下位机嵌套在测试仪的测试电路中，测试效率会受到一定程度的影响；第二，单片机电路的维护包括单片机软件和单片机硬件电路的维护，随着时间的推移，后期推广和维护的难度会成倍增加。

在其中一个实施例中，提供一种扩展电路，应用于测试仪，包括移位寄存器和多个继电器，所述移位寄存器包括：

多个并行输出端，用于与所述继电器一一对应连接；

串行输入端，用于与所述测试仪的控制位板卡连接，并接收所述控制位板卡输出的串行信号；

移位脉冲输入端，用于输入移位脉冲信号；

所述移位寄存器用于根据所述移位脉冲信号将所述串行信号转化为多位并行信号后通过多个所述并行输出端输出，进而控制与所述并行输出端连接的各个继电器的导通和关断。

在其中一个实施例中，所述扩展电路包括1个移位寄存器。

如图1所示，所述移位寄存器102包括Q1-Qn N个并行输出端，每个并行输出端均与一个继电器电连接，即并行输出端Q1与继电器1电连接，并行输出端Q2与继电器2电连接，以此类推，并行输出端Qn与继电器n电连接；移位寄存器102的串行输入端DS与测试仪的控制位板卡104的一个输出端CBIT1电连接，用于接收控制位板卡104输出的串行信号，假设通过输出端CBIT1控制与移位寄存器102连接的A个继电器的导通和关断，其中A≤n，则所述串行信号为A位的串行信号；移位寄存器102的移位脉冲输入端SHCP用于输入移位脉冲信号，所述移位脉冲信号为具有A个边沿的移位脉冲信号，所述串行信号和所述移位脉冲信号均是根据与A个并行输出端连接的继电器的导通和关断进行设定的；移位寄存器102在移位脉冲信号的上升沿对所述串行信号进行移位获取A位并行信号或在移位脉冲信号的下降沿对所述串行信号进行移位得到A位并行信号，然后通过A个并行输出端输出得到的A位并行信号，其中，并行输出端QA输出的并行信号与串行信号的第一位相同，并行输出端Q1输出的并行信号与串行信号的第A位相同；并行输出端Q1-QA输出的并行信号一起组成所述A位并行信号，并行输出端Q1-QA根据输出的并行信号控制与其对应电连接的继电器1-继电器A的导通和关断。

控制位板卡104的一个输出端CBIT1输出A位串行信号给移位寄存器102后，移位寄存器102根据移位脉冲信号将A位串行信号转化为A位并行信号，进而控制与移位寄存器A个并行输出端一一对应连接的A个继电器的导通和关断，使得控制位板卡104的一个输出端可以控制A个继电器，消除了控制位板卡104输出端数量对可以控制的继电器数量的限制，提高了并行测试SITE的数量，降低了测试的成本。

在其中一个实施例中，所述移位寄存器还包括串行输出端，所述扩展电路包括2个级联的移位寄存器，前一级移位寄存器的串行数据输出端与后一级移位寄存器的串行数据输入端连接，前一级移位寄存器的移位脉冲输入端与后一级移位寄存器的移位脉冲输入端输入相同的移位脉冲信号。

在其中一个实施例中，所述扩展电路包括2个并行输出端的数量相同的移位寄存器。例如2个相同型号的移位寄存器或2个并行输出端的数量相同的不同型号的移位寄存器。

如图2所示，扩展电路包括相互级联的第一移位寄存器202和第二移位寄存器204，第一移位寄存器202的并行输出端Q1-Qn分别与继电器1-继电器n一一对应连接，第二移位寄存器204的并行输出端Qn+1-Q2n分别与继电器n+1-继电器2n一一对应连接；第一移位寄存器202的串行数据输入端DS1与控制位板卡104的一个输出端CBIT1电连接，用于接收控制位板卡104输出的串行信号，第一移位寄存器202的串行数据输出端Qn’与第二移位寄存器204的串行数据输入端DS2连接，用于将第一移位寄存器202和第二移位寄存器204串联在一起；第一移位寄存器202的移位脉冲输入端SHCP1与第二移位寄存器204的移位脉冲输入端SHCP2并联，用于输入相同的移位脉冲信号，此时，假设通过输出端CBIT1控制与第一移位寄存器202和第二移位寄存器204连接的B个继电器的导通和关断，其中B≤2n，控制位板卡104的一个输出端CBIT1输出的串行信号为B位的串行信号；输入的移位脉冲信号为具有B个边沿的移位脉冲信号，所述串行信号和所述移位脉冲信号均是根据与B个并行输出端连接的继电器的导通和关断进行设定的；第一移位寄存器202和第一移位寄存器204在移位脉冲信号的上升沿对所述串行信号进行移位，获取B位并行信号；或第一移位寄存器202和第一移位寄存器204在移位脉冲信号的下降沿对所述串行信号进行移位，得到B位并行信号；然后通过B个并行输出端输出得到的B位并行信号，其中，并行输出端QB输出的并信号与串行信号的第一位相同，并行输出端Q1输出的并行信号与串行信号的第B位相同；并行输出端Q1-QB输出的并行信号一起组成所述B位并行信号，并行输出端Q1-QB根据输出的并行信号控制与其对应电连接的继电器1-继电器B的导通和关断。

控制位板卡104的一个输出端CBIT1输出B位串行信号给第一移位寄存器202后，第一移位寄存器202和第二移位寄存器204根据移位脉冲信号将B位串行信号转化为B位并行信号，进而控制与B个并行输出端一一对应连接的B个继电器的导通和关断，使得控制位板卡104的一个输出端可以控制B个继电器，消除了控制位板卡104输出端数量对可以控制的继电器数量的限制，进一步提高了并行测试SITE的数量，降低了测试的成本。

在其中一个实施例中，所述扩展电路包括2个并行输出端的数量不相同的移位寄存器。2个移位寄存器之间的相互关系与2个并行输出端的数量相同的移位寄存器的描述类似，这里不做赘述。

在其中一个实施例中，所述移位寄存器包括串行输出端，所述扩展电路包括不小于3个级联的移位寄存器，前一级移位寄存器的串行数据输出端与后一级移位寄存器的串行数据输入端连接，所述扩展电路中的移位寄存器的移位脉冲输入端均并联在一起。控制位板卡的一个输出端输出的串行信号的位数和移位脉冲信号边沿的数量均等于与其相连的扩展电路中需要控制导通和关断的继电器的数量，且控制位板卡的一个输出端输出的串行信号的位数和移位脉冲信号边沿的数量不大于与其相连的扩展电路中继电器的数量之和；各个移位寄存器之间的连接与2个并行输出端的数量相同的移位寄存器的描述类似，这里不做赘述。

扩展电路中级联的各个移位寄存器的型号和并行输出端的数量可以相同，也可以不同，在实际应用中可以根据实际需要进行选择扩展电路中的移位寄存器。

在其中一个实施例中，所述移位脉冲输入端与所述控制位板卡连接，用于接收所述控制位板卡输入的移位脉冲信号；所述移位寄存器还包括：

存储脉冲输入端，用于输入存储脉冲信号；

使能端，用于输入使能信号。

控制位板卡上的一个输出端在同一时间只能输出一种信号，移位脉冲输入端与控制位板卡上未与移位寄存器连接的一个端口连接。

在其中一个实施例中，所述存储脉冲输入端与控制位板卡连接，用于接收所述控制位板卡输入的存储脉冲信号，和/或所述使能端与控制位板卡连接，用于接收所述控制位板卡输入的使能信号。

在其中一个实施例中，所述扩展电路包括第一电源模块，所述移位脉冲输入端与所述第一电源模块相连，用于接收所述第一电源模块输入的移位脉冲信号。第一电源模块可以是测试仪的第一精密测量单元(第一PMU源)，通过电压的添加和去除向移位脉冲输入端输入不同的移位脉冲信号。

在其中一个实施例中，所述扩展电路包括第二电源模块，所述存储脉冲输入端与所述第二电源模块连接，用于接收所述第二电源模块输入的存储脉冲信号。第二电源模块可以是测试仪的第二精密测量单元(第二PMU源)，通过电压的添加和去除向存储脉冲输入端输入不同的存储脉冲信号。

在其中一个实施例中，所述扩展电路包括第三电源模块，所述使能端与所述第三电源模块连接，用于接收所述第三电源模块输入的使能信号。第三电源模块可以是测试仪的第三精密测量单元(第三PMU源)，通过控制电压的添加和去除向使能端输入不同的使能信号。

当所述扩展电路包括不小于1个移位寄存器时，所述移位寄存器的存储脉冲输入端均输入相同的存储脉冲信号，所述移位寄存器的使能端均输入相同的使能信号。

在其中一个实施例中，所述扩展电路还包括驱动电路；

所述驱动电路的多个输入端与多个所述并行输出端一一对应连接，所述驱动电路的多个输出端与多个所述继电器一一对应连接，用于对各个所述并行信号进行放大。

驱动电路的输入端和输出端的数量相同，移位寄存器的一个并联输出端和驱动电路的一个输入端对应连接，扩展电路中驱动电路的输入端的数量和移位寄存器的并联输出端的数量相同。

在其中一个实施例中，所述移位寄存器为74HC595移位寄存器，所述驱动电路为ULN2803,所述驱动电路ULN2803对各个并行信号进行反转放大后输出给继电器，进而控制继电器的导通和关断。

在其中一个实施例中，移位寄存器和驱动电路一一对应，扩展电路中驱动电路的数量与移位寄存器的数量相同，一个移位寄存器的多个并行输出端与一个驱动电路的多个输入端一一对应连接。

如图3、图4所示，以下依扩展电路包括2个相同的74HC595移位寄存器和2个相同的ULN2803驱动电路，移位寄存器的串行输入端、移位脉冲输入端、存储脉冲输入端、使能端均与控制位板卡连接进行举例说明；扩展电路包括移位寄存器U1、U2，驱动电路U3、U4，与驱动电路U3输出端连接的继电器8K1A-8K8A(8K1A中8表示标号为K1A的继电器有8个管脚)，以及与驱动电路U4输出端连接的继电器8K9A-8K16A；移位寄存器U1的串行输入端DS与控制位板卡302的输出端CBIT1电连接，用于输出端CBIT1输入的串行信号，接收移位寄存器U1的移位脉冲输入端SHCP和移位寄存器U2的移位脉冲输入端SHCP’并联后与控制位板卡302的输出端CBIT2电连接，用于接收CBIT2输入的移位脉冲信号SHCP，移位寄存器U1的存储脉冲输入端STCP和移位寄存器U2的存储脉冲输入端STCP’并联后与控制位板卡302的输出端CBIT3电连接,用于接收CBIT3输入的存储脉冲信号STCP，移位寄存器U1的使能端

和移位寄存器U2的存储脉冲输入端

并联后与控制位板卡302的输出端CBIT4电连接,用于接收CBIT4输入的使能信号

移位寄存器U1、U2的电源端VCC与系统电源V1连接，用于提供移位寄存器的工作电源，移位寄存器U1复位端

和移位寄存器U2的复位端

与电源V2电连接。移位寄存器U1的并行输出端Q1-Q8分别与驱动电路U3的输入端IN1-IN8一一对应连接，移位寄存器U2的并行输出端Q01-Q08分别与驱动电路U4的输入端IN01-IN08一一对应连接，驱动电路U3的输出端OUT1-OUT8和驱动电路U4的输出端OUT01-OUT08分别与继电器8K1A-8K16A一一对应连接，驱动电路U3和U4对输入的并行信号进行反相和放大，进而控制继电器8K1A-8K16A的导通和关断。通过驱动电路实现了对并行输出端的输出的并行信号的放大，使其能够驱动继电器的导通和关断。

通过控制位板卡302的4个输出端控制16个继电器的导通和关断，避免了对测试仪电源的占用。采用了本申请中的扩展电路实现测试仪继电器控制位扩展的同时，避免了成本增加，效率下降和维护难度增加。

假设调整目标芯片的一个参数需要控制继电器8K1A-8K8A的导通和关断，电源V4为5V，如图4所示，通过CBIT1输入8位串行信号10000000，使能信号

为低电平，串行信号在移位脉冲信号SHCP上升沿依次进入移位寄存器，在STCP上升沿依次输出到并行输出端Q1-Q8，最终输出8个并行信号00000001，8个并行信号通过驱动电路U3的反相后输出信号11111110给继电器8K1A-8K8A，从而控制继电器8K1A-8K7A关断，控制继电器8K8A导通，向与继电器8K8A接触的目标芯片的修调pad提供5V电源。使能信号

为高电平时，并行输出端为高阻态，不能控制继电器的导通和关断。

74HC595的最大时钟频率为100MHz，本方案电路完成一次继电器控制位扩展，在1ms时间内足以完成，跟500-2000ms的测试时间相比，显然本方案控制板卡运行增加的时间几乎可以忽略不计。

在其中一个实施例中，提供一种测试仪，包括：

上述任一项所述的扩展电路；

设置模块，用于设置所述串行信号。

在其中一个实施例中，所述测试仪包括8个所述扩展电路。

在其中一个实施例中，所述测试仪还包括与所述继电器相连的电源，所述测试仪还用于测量所述目标芯片的参数；

所述测试仪被配置为当测量参数不等于目标参数时，根据所述测试参数与所述目标参数的偏差得到串行信号；

所述扩展电路用于将所述串行信号转换成多位并行信号后控制继电器的导通和关断；

所述电源被配置为当所述继电器导通时，开始向目标芯片供电；当所述继电器关断时，停止向所述目标芯片供电。

上述扩展电路及测试仪，通过移位寄存器的串行输入端接收测试仪的控制位板卡输出的串行信号，根据移位脉冲信号将所述串行信号转化为多位并行信号后通过多个所述并行输出端输出，进而控制与并行输出端连接的继电器的导通和关断，通过控制位板卡的一个控制位通道控制多个继电器的导通和关断，达到增加测试仪控制的继电器的数量的目的，消除了测试以及电气控制位通道数对并行测试SITE数的限制，提高了测试效率。

在其中一个实施例中，提供一种测试方法，应用于测试仪，所述测试仪包括控制位板卡，所述方法包括：

所述控制位板卡将用于控制各继电器的导通和关断的信号以串行信号的方式输出；

移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号；

通过多位所述并行信号控制各继电器的导通和关断。

在其中一个实施例中，所述移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号的步骤包括：

所述移位寄存器在所述移位脉冲信号的上升沿对所述串行信号进行移位，得到对应的移位信号；

所述移位寄存器在存储脉冲信号的上升沿将所述移位信号转化成对应的多位并行信号。

上述测试方法，应用于测试仪，所述测试仪包括控制位板卡，通过控制位板卡将用于控制各继电器的导通和关断的信号以串行信号的方式输出；移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号；通过多位所述并行信号控制各继电器的导通和关断，通过控制位板卡的一个控制位通道控制多个继电器的导通和关断，达到增加测试仪控制的继电器的数量的目的，消除了测试以及电气控制位通道数对并行测试SITE输的限制，提高了测试效率。

本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种扩展电路，应用于测试仪，其特征在于，包括移位寄存器和多个继电器，所述移位寄存器包括：

多个并行输出端，用于与所述继电器一一对应连接；

串行输入端，用于与所述测试仪的控制位板卡连接，并接收所述控制位板卡输出的串行信号；

移位脉冲输入端，用于输入移位脉冲信号；

所述移位寄存器用于根据所述移位脉冲信号将所述串行信号转化为多位并行信号后通过多个所述并行输出端输出，进而控制与所述并行输出端连接的各个继电器的导通和关断。

2.根据权利要求1所述的扩展电路，其特征在于，所述移位寄存器还包括串行输出端，所述扩展电路包括2个级联的移位寄存器，前一级移位寄存器的串行数据输出端与后一级移位寄存器的串行数据输入端连接，前一级移位寄存器的移位脉冲输入端与后一级移位寄存器的移位脉冲输入端输入相同的移位脉冲信号。

3.根据权利要求1所述的扩展电路，其特征在于，所述移位脉冲输入端与所述控制位板卡连接，用于接收所述控制位板卡输入的移位脉冲信号；

所述移位寄存器还包括：

存储脉冲输入端，用于输入存储脉冲信号；

使能端，用于输入使能信号。

4.根据权利要求1所述的扩展电路，其特征在于，所述扩展电路包括第一电源模块，所述移位脉冲输入端与所述第一电源模块相连，用于接收所述第一电源模块输入的移位脉冲信号。

5.根据权利要求1所述的扩展电路，其特征在于，所述扩展电路还包括驱动电路；

所述驱动电路的多个输入端与多个所述并行输出端一一对应连接，所述驱动电路的多个输出端与多个所述继电器一一对应连接，用于对各个所述并行信号进行放大。

6.一种测试仪，其特征在于，包括：

权利要求1-5任一项所述的扩展电路；

设置模块，用于设置所述串行信号。

7.根据权利要求6所述的测试仪，其特征在于，所述测试仪包括8个所述扩展电路。

8.根据权利要求6所述的测试仪，其特征在于，所述测试仪还包括与所述继电器相连的电源，所述测试仪还用于测量所述目标芯片的参数；

所述测试仪被配置为当测量参数不等于目标参数时，根据所述测试参数与所述目标参数的偏差得到串行信号；

所述扩展电路用于将所述串行信号转换成多位并行信号后控制继电器的导通和关断；

所述电源被配置为当所述继电器导通时，开始向目标芯片供电；当所述继电器关断时，停止向目标芯片供电。

9.一种测试方法，应用于测试仪，其特征在于，所述测试仪包括控制位板卡，所述方法包括：

所述控制位板卡将用于控制各继电器的导通和关断的信号以串行信号的方式输出；

移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号；

通过多位所述并行信号控制各继电器的导通和关断。

10.根据权利要求9所述的测试方法，其特征在于，所述移位寄存器根据移位脉冲信号将所述串行信号转化为对应的多位并行信号的步骤包括：

所述移位寄存器在所述移位脉冲信号的上升沿对所述串行信号进行移位，得到对应的移位信号；

所述移位寄存器在存储脉冲信号的上升沿将所述移位信号转化成对应的多位并行信号。

Images