DE3545293A1 - Schaltungsanordnung zur seriellen datenuebertragung - Google Patents

Schaltungsanordnung zur seriellen datenuebertragung

Info

Publication number
DE3545293A1
DE3545293A1 DE19853545293 DE3545293A DE3545293A1 DE 3545293 A1 DE3545293 A1 DE 3545293A1 DE 19853545293 DE19853545293 DE 19853545293 DE 3545293 A DE3545293 A DE 3545293A DE 3545293 A1 DE3545293 A1 DE 3545293A1
Authority
DE
Germany
Prior art keywords
data
bit
circuit arrangement
data transmission
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853545293
Other languages
English (en)
Other versions
DE3545293C2 (de
Inventor
Hartmut Hantsch
Peter Thoma
Josef Mahalek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Bayerische Motoren Werke AG
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bayerische Motoren Werke AG, Telefunken Electronic GmbH filed Critical Bayerische Motoren Werke AG
Priority to DE19853545293 priority Critical patent/DE3545293A1/de
Priority to EP19860116724 priority patent/EP0229948B1/de
Priority to DE8686116724T priority patent/DE3688060D1/de
Priority to JP61301898A priority patent/JPH0771087B2/ja
Publication of DE3545293A1 publication Critical patent/DE3545293A1/de
Application granted granted Critical
Publication of DE3545293C2 publication Critical patent/DE3545293C2/de
Priority to US07/685,179 priority patent/US5067076A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
    • G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
    • G08C15/12—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division the signals being represented by pulse characteristics in transmission link
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Error Detection And Correction (AREA)

Description

Die Erfindung betrifft eine elektronische Schaltungsanordnung zur seriellen Datenübertragung mit einer Sendeeinrichtung mit mehreren bitparallelen Eingangsinformationen, einer seriellen Datenübertragungsstrecke und einer Empfangseinrichtung, über die die übertragenen Daten in bitparallele Ausgangsinformationen zur Ansteuerung von Stellgliedern oder Logikschaltkreisen entsprechend gewandelt werden, wobei auf der Datenübertragungsstrecke die zu übertragenden Daten ein Datenwort bilden, das sich aus einem Startimpuls, mehreren Informationseinheiten entsprechend der Anzahl der bitparallelen Eingangsinformationen, die einen Datenblock bilden, und einer definierten Datenpause zusammensetzt.
Die Umwandlung von bitparallelen Signalen in bitserielle Signale bzw. die Umkehrung dieses Vorgangs ist eine Notwendigkeit bei der Datenfernverarbeitung bzw. beim Fernschreibverkehr. Aber auch lokale Rechnerverbundnetzwerke bedienen sich dieser Umwandlung, wenn beispielsweise ein Terminal in einem anderen Gebäudetrakt als der Rechner installiert ist.
Bei Microprozessoren sind für diese Wandlung gesonderte Peripheriebausteine, sogenannte Universal Synchronous/ Asynchronous Receiver/Transmitter (USART) verwendbar. Es sind aber auch Software-Lösungen bekannt, bei denen Standard I/O Ports zur Anwendung kommen können.
Bei der Übertragung von beispielsweise Fernschreibsignalen sind die zu übertragenden Daten durch den ASCII- Code (American Standard Code for Information Interchange) definiert und die Pegel auf den Übertragungsleitungen in besonderen Normen wie beispielsweise bei der Spannungsschnittstelle RS 232 (CCITT-Empfehlung V24) normiert.
Für bestimmte Anwendungsbereiche wie beispielsweise in der Kraftfahrzeug-Elektronik ist eine Microprozessor- Lösung zur seriellen Datenübertragung zu aufwendig, wenn beispielsweise Schalterstellungen für verschiedene Verbraucher als parallele Eingangsinformationen in ein serielles Datenwort gewandelt werden sollen, um auf der Empfängerseite entsprechend den Schalterstellungen bitparallele Relais als Stellglieder anzusteuern.
Eine Erweiterung der bitparallelen Eingangsinformationen erfolgt bei Microprozessoren über die I/O Ports mit einer entsprechenden Adressierung und einem softwaremäßigen Programmieraufwand.
Daher liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung zur Wandlung von bitparallelen in bitserielle Daten und umgekehrt anzugeben, die wenig Schaltungsaufwand erfordert und ohne Softwareaufwand auskommt, und daß bei Bedarf die Anzahl der bitparallelen Eingangs- bzw. Ausgangsinformationen verändert werden können.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Anzahl der bitparallelen Eingangs- und Ausgangsinformationen durch Kaskadierung mehrerer gleichartiger Sende- bzw. Empfangseinrichtungen veränderbar ist und dadurch auf der Datenübertragungsstrecke das Datenwort entsprechend verändert wird und durch sequentielles Aneinanderfügen einer entsprechenden Anzahl Datenblöcke mit jeweils der gleichen Anzahl von Informationseinheiten pro Datenblock.
Vorteile:
Die erfindungsgemäße Schaltungsanordnung hat den wesentlichen Vorteil, daß ohne Programmieraufwand und mittels gleichartiger Sende- und Empfangseinrichtungen im Hinblick auf die Kraftfahrzeug-Elektronik viele Steuerleitungen eines Kabelbaums eingespart werden können, die Datenübertragungssicherheit durch Mehrfachvergleich erhöht ist und eine Unterbrechung der Datenübertragungsstrecke diagnostiziert werden kann.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im folgenden näher beschrieben:
Es zeigen:
Fig. 1: Ein Blockschaltbild mehrerer kaskadierter Sende- bzw. Empfangseinrichtungen zur seriellen Datenübertragung.
Fig. 2: Den zeitlichen Verlauf eines Datenwortes.
Fig. 3: Ein Blockschaltbild der Sendeeinrichtung.
Fig. 4: Ein Blockschaltbild der Empfangseinrichtung.
Fig. 5: Eine Schaltungsanordnung zur Speisespannungsversorgung der Sendeeinrichtung über die Datenübertragungsstrecke.
Fig. 6: Ein Impulsschema für die Decodierschaltungen.
Fig. 7: Beschaltung der Empfangseinrichtung.
Das in Fig. 1 gezeigte Blockschaltbild setzt sich aus mehreren gleichartigen Sendeeinrichtungen S 0, S 1, . . . S n , einer Datenübertragungsstrecke Ü und mehreren Empfangseinrichtungen E 0, E 1, . . . E n zusammen.
Jede Sendeeinrichtung S n besitzt eine gleiche Anzahl paralleler Eingangsinformationen I En , im ausgeführten Beispiel sind es acht, die entsprechend der Anordnung der n Sendeeinrichtungen S n sequentiell auf der Datenübertragungsstrecke Ü zu einem Datenwort zusammengefügt sind, wie es die Fig. 2 zeigt. Auf der Empfängerseite werden in den zugeordneten Empfangseinrichtungen E n die Eingangsinformationen I En in die gleiche Anzahl entsprechender paralleler Ausgangsinformationen I An gewandelt, um Relais als Stellglieder (St) oder direkt Logikschaltkreise anzusteuern.
Dabei besteht das Datenwort in Fig. 2 aus einem Startimpuls SI mit einer Impulsdauer von beispielsweise 312 µs, dem sich mehrere Datenblöcke DB entsprechend der Anzahl der bitparallelen Eingangsinformationen anschließen, gefolgt von einer definierten Datenpause DP.
Ein Datenblock besteht dabei aus einem Synchronisationsbit mit beispielsweise 156 µs, einem anschließenden Informationsbit der gleichen Zeitdauer, gefolgt von zwei Nullbits zu je 156 µs Dauer.
Die Sendeeinrichtung S ist zu diesem Zweck wie in Fig. 3 gezeigt aufgebaut:
Über eine Oszillator OSZ, der durch externe Beschaltung am Anschluß O in seiner Grundfrequenz beeinflußt werden kann, wird eine Taktfrequenz f 0 erzeugt, die über den einen Eingang eines ersten OR-Gatters OR 1 einer Frequenzteilerstufe T zugeführt ist. Dem anderen Eingang des OR-Gatters OR 1 kann ein externer Taktgeber über den Anschluß Takteingang TE zugeführt werden, insbesondere dann, wenn mehrere gleichartige Sendeeinrichtungen S n kaskadiert werden und von nur einer Sendeeinrichtung, dem Master - beispielsweise S 0 - der Takt für alle nachgeordneten Sendeeinrichtungen S n abgeleitet wird. Dazu werden die Oszillatoreingänge O n dieser nachgeordneten Sendeeinrichtungen mit Low-Potential verbunden, und sie arbeiten dann als sogenannte Slaves im Zusammenwirken mit dem Master.
Die nachfolgenden Erläuterungen beziehen sich auf ein Ausführungsbeispiel der Erfindung mit zwei gleichartigen Sende- bzw. Empfangseinrichtungen.
Die Frequenzteilerstufe T besteht dabei aus einer Kette von rückgekoppelten bistabilen Kippstufen, beispielsweise D-Flip-Flops, so daß verschiedene Frequenzteilerverhältnisse vorhanden sind, und die heruntergeteilten Frequenzlagen werden zur Bildung des Datenwortes über erfindungsgemäße Decodierschaltungen wie Startimpuls- Decoder SID, Kaskade-Rest-Decoder KD, Puls-Pausen-Decoder PPD, Freigabedecoder FD und Scan-Impuls-Decoder SCD miteinander verknüpft, daneben steuert die Frequenzteilerstufe T eine Verzögerungschaltung VZ an.
Das in Fig. 6 gezeigte Impulsschema zeigt die Ausgangssignale der einzelnen Decodierschaltungen.
Aus der Taktfrequenz f 0 des Oszillator-Ausgangssignals gemäß Fig. 6a werden über die Decodierschaltungen folgende Ausgangssignale erzeugt:
- Scan-Impulse für die Abfrage der Schalterstellungen gemäß Fig. 6b bis 6i.
- Puls-Pausendecoder-Impulse gemäß Fig. 6l.
- Startimpuls gemäß Fig. 6k.
- Die Eingangsinformationen gemäß Fig. 6m an einem Beispiel dargestellt.
- Freigabeimpulse gemäß Fig. 6n.
- Die zwischengespeicherten Eingangsinformationen gemäß Fig. 6o.
- Das eigentliche Datenwort wie es auf der Datenübertragungsstrecke ausgesendet wird, gemäß Fig. 6p.
- Das Ausgangssignal des Kaskade-Reset-Decoders gemäß Fig. 6q.
Das Zusammenwirken der einzelnen dekodierten Impulse geschieht folgendermaßen:
Jeder Scanimpuls SCI n des Scan-Impuls-Decoders SCD wird der Basis eines zugeordneten Transistores T n in Fig. 3 zugeführt, dessen Emitter mit der Schnittstelle der Eingangsinformationsgeberschaltung verbunden wird. Der Anschluß-Pin für diese Eingangsinformation I En ist außerdem über eine in Sperrichtung gepolte Zenerdiode gegen Bezugspotential geschaltet. Die Kollektoren aller Transistoren T n sind zusammengeschaltet und dem invertierenden Eingang eines Komparators K 7 zugeführt. Dieser Eingang wird außerdem über einen Widerstand R 1 mit einer Betriebsspannungsversorgungseinheit U stab /POR verbunden.
Die gleiche Betriebsspannungsversorgungseinheit speist einen Spannungsteiler aus den zwei Widerständen R 2, R 3, deren Verbindungsknotenpunkt dem nichtinvertierenden Eingang der Komparatorstufe K 7 zugeführt ist.
Zeigt die Eingangsinformation I En zum Zeitpunkt des anstehenden Scan-Impulses SCI n einen logischen High- Pegel größer beispielsweise 2,5 V, wird dieser Zustand als geöffneter Schalter interpretiert und das Ausgangssignal des Komparators K 1 ist logisch Null bzw. Low- Potential. Umgekehrt, wenn die Eingangsinformation logisch Null ist oder auf Low-Pegel liegt, der Schalter also geschlossen ist, ist das Ausgangssignal des Komparators K 1 logisch 1 oder High-Pegel.
Die Ausgangssignale von Komparatorstufe K 7 und Freigabedecoder FD werden über ein AND-Gatter AND 1 verknüpft, dessen Ausgangssignal einem Eingang eines zweiten OR- Gatters OR 2 mit mehreren Eingängen zugeführt wird. Den weiteren Eingängen dieses OR-Gatters werden die Ausgangssignale des Startimpulsdecoders SID und des Puls- Pausendecoders PPD zugeführt. Über einen Verstärker V 1 mit dem Anschluß Dateneingang Slave DES, werden die Daten der nachgeordneten Sendeeinrichtung, beispielsweise S 1, welche als Slave betrieben wird, einem weiteren Eingang des OR-Gatters OR 2 zugeführt, dessen Ausgang eine Gegentaktendstufe GT ansteuert, deren Ausgangssignal das Datenwort auf der Datenübertragungsstrecke Ü darstellt.
Die Gegentaktendstufe GT wird zur Aussendung eines Datenwortes W unmittelbar nach dem Anlegen der Versorgungsspannung U s über den Ausgang der Verzögerungsschaltung VZ für einen definierten Zeitraum blockiert, der durch Auszählen einer bestimmten Frequenzlage der Teilerstufe T festgelegt ist.
Das Ausgangssignal des Kaskade-Reset-Decoders KD wird über eine zweite Verstärkerschaltung V 2 dem Anschluß für den Kaskade-Reset Ausgang KRA zugeführt.
Über einen dritten Verstärker V 3 steht das Signal der Grundfrequenz f 0 am Anschluß des Taktausgangs TA an.
Der Speisespannungsversorgungseinheit U stab /POR wird eine Versorgungsspannung U s zugeführt, von der die stabilsierte Spannung U Stab abgeleitet wird.
Das in Fig. 6p gezeigte Datenwort W beginnt mit einem Startimpuls von beispielsweise 312 µs Dauer, ihm folgen acht Datenblöcke DB zu je 624 µs Dauer, wobei jeder Datenblock mit einem Synchronisationsbit von 156 µs Dauer beginnt. Ihm schließen sich die gescannten Eingangsinformationen I En an, wobei eine logische 0 bedeutet, daß der betreffende Schalter geschlossen ist. Im Beispiel der Fig. 6p ist also jeder zweite Schalter geschlossen. Auf das Informationsbit folgen zwei Nullbits zu je 156 µs.
Über die Master-Slave Programmierstufe MS können die Frequenzteilerstufen T und der Puls-Pausendecoder PPD bei logischem Null-Pegel an ihrem Kaskade-Reset-Eingang KRE gesperrt und bei einem High-Pegel freigegeben werden. Die Umschaltung dieser Pegel wird bei kaskadierendem Betrieb im Master-Slave Modus durch das Kaskade-Reset-Signal vorgenommen, welches im Kaskadereset-Decoder KD erzeugt wird und am Kaskade-Reset-Ausgang KRA des Masters zur Verfügung steht, und der als Slave betriebenen, nachgeordneten Sendeeinrichtung zugeführt wird.
Als Datenübertragungsstrecke Ü kann eine galvanisch gekoppelte elektrische Verbindungsleitung eingesetzt werden. Es ist aber auch eine optoelektronische Übertragungsstrekke möglich, die auf der Senderseite beispielsweise aus einer Leuchtdiode LED besteht, die von der Gegentaktendstufe GT mit dem Anschluß DA des Datenausgangs der Sendeeinrichtung angesteuert wird.
Diese Leuchtdiode pulst das Datenwort W galvanisch getrennt beispielsweise über eine Glasfaser auf einen Phototransistor, der auf der Empfängerseite angeordnet ist und die nachgeschaltete Empfangseinrichtung ansteuert.
Der Dateneingang DE der Empfangseinrichtung E ist mit dem invertierenden Eingang einer Komparatorstufe K 6 und mit der Kathode einer in Sperrichtung gepolten Zenerdiode Z 2 verbunden, deren Anode mit Bezugspotential verbunden ist.
Der nichtinvertierende Eingang dieses Komparators ist über den Mittelabgriff eines Spannungsteilers, bestehend aus den Widerständen R 5, R 6, an eine Referenzspannung angeschlossen.
Durch den Komparator K 6 wird das empfangene Datenwort W zur Weiterverarbeitung in der Empfangseinrichtung E digital auf einen definierten Spannungspegel aufbereitet und einer Startimpuls-Erkennungsschaltung STE, einer Abtastimpuls-Erzeugerstufe AP und einem Eingang eines AND-Gatters AND 2 zugeführt. Das AND-Gatter AND 2 wird dann freigegeben, wenn in der Startimpuls-Erkennungs- Schaltung STE der Startimpuls detektiert wurde und mit diesem Signal der andere Eingang des AND-Gatters AND 2 angesteuert wird. Die Startimpuls-Erkennungsschaltung wird von einer heruntergeteilten Frequenzlage einer Frequenzteilerstufe der Empfangseinrichtung T E angesteuert, in der nach dem Ende der Datenpause mit der ersten negativen Flanke durch Auszählen geprüft wird, ob eine Mindestimpulsdauer vorhanden ist, die als Startimpuls interpretiert werden kann. Die Frequenzteilerstufe T E wird zu diesem Zweck von einer Oszillatorschaltung OSZ E mit dem Anschluß O E der Empfangseinrichtung angesteuert, deren Grundfrequenzlage f 0E ca. 4 mal so groß ist wie die der Sendeeinrichtung. Der Oszillator OSZ E kann über den Ausgang eines Betriebsart-Speichers BA gesperrt oder freigegeben werden, indem dessen Anschluß, der Programmierpin PP, auf High oder Low-Potential gelegt wird.
Die Grundfrequenz f 0E des Oszillators OSZ E wird zusätzlich einer Taktausgangsstufe TA mit dem Anschluß TA E zugeführt, deren Funktion ebenfalls durch ein entsprechendes Steuersignal des Betriebsart-Speichers BA bestimmt wird.
Die Frequenzteilerstufe T E steuert weitere Baugruppen der Empfangseinrichtung E mit verschieden heruntergeteilten Frequenzlagen an. Dazu gehöhren die Abtastimpuls- Erzeugerstufe AP, ein Daten-Ende-Decoder DED, der das Ende der übertragenen Daten erkennt und diesen Zeitpunkt einer Ablaufsteuerung A mitteilt.
Die Ablaufsteuerung A wird ebenfalls von verschiedenen Frequenzlagen der Teilerstufe T E angesteuert.
Die weitere Verarbeitung des empfangenen Datenwortes erfolgt über eine erste Zähleinrichtung Z 1, die über ein weiteres Ausgangssignal des Betreibsartspeichers BA angesteuert wird und dementsprechend die ersten acht bit als Master-Empfänger oder die zweiten acht bit als Slave-Empfänger auszählt. Daneben wird dem Zähler Z 1 noch das Ausgangssignal des AND-Gatters AND 2 zugeführt.
Der Ausgang des Zählers Z 1 und der Ausgang der Abtastimpuls- Erzeugerstufe AP steuern eine Datendecodier- Schaltung DD an, deren Steuerleitungen eine Verteilerfunktion übernehmen, indem sie einem nachgeschalteten Auffangspeicher SPA, der aus taktgesteuerten D-Flip- Flops besteht, an deren Takteingängen zugeführt werden.
An allen Dateneingängen dieser D-Flip-Flops liegt dabei das Ausgangssignal des AND-Gatters AND 2 an, welches identisch ist mit dem Datenwort. Dadurch werden in die Flip-Flops des Auffangspeichers SPA nacheinander im Raster des Abtastimpulses nur die Eingangsinformationen I En eingelesen und stehen somit als bitparallele Information zur Verfügung. Dem Auffangspeicher SPA ist ein identischer Zwischenspeicher SPZ nachgeschaltet.
Die in den Auffangspeicher SPA eingelesenen Informationen werden nach dem Erkennen des Datenendes mit dem Inhalt des Zwischenspeichers SPZ verglichen. Bei Äquivalenz wird ein zweiter Zähler Z 2, der als 4-er Zähler arbeitet, eine Stufe weitergezählt. Der Vergleich der Dateninhalte von Auffangspeicher SPA und Zwischenspeicher SPZ erfolgt in der Komparatorstufe K 1, die bei Äquivalenz ein Steuersignal an den Zähler Z 2 und die Ablaufsteuerung abgibt.
Bei Antivalenz wird der Zähler Z 2 über die Ablaufsteuerung A zurückgesetzt. Diese steuert außerdem die Speicher SPA, SPZ und SPO sowie die Komparatoren K 1 und K 2 an. Nach jedem Vergleich werden die Daten aus dem Auffangspeicher SPA in den Zwischenspeicher übernommen. Nach viermaliger Äquivalenz wird der Inhalt des Zwischenspeichers SPZ mit dem Inhalt des ihm nachgeschalteten Ausgangsspeichers SPO über einen Komparator K 2 verglichen. Bei Äquivalenz wird der Zähler Z 2 zurückgesetzt, da sich die Eingangsinformationen I En nicht geändert haben. Bei Antivalenz, haben sich die Eingangsinformationen geändert und folgender Vorgang läuft ab: Die Informationen werden vom Zwischenspeicher SPZ in den Ausgangsspeicher SPO übernommen und auf die dem Ausgangsspeicher SPO nachgeschalteten Treiberstufen übertragen, wo sie als bitparallele Ausgangsinformationen I An zur Ansteuerung von Stellgliedern oder Logikschaltkreisen zur Verfügung stehen.
Ein Ausgang des Komparators K 2 und eine Steuerleitung der Ablaufsteuerung sind einer Kurzschlußerkennungsschaltung KS zugeführt, durch die nach ca. 35 ms nach der Datenausgabe des Ausgangsspeichers auf die Treiberstufen diese für ca. 10 ms lang auf Kurzschlußverhalten überprüft werden. Dazu werden die Kollektor-Emitterspannungen der aktiven Treiberstufen, die als Open-Kollektor- Transistoren mit den Anschlüssen TRA bzw. I An ausgeführt sind, über eine Komparatorstufe viermal hintereinander abgefragt, um sicherzustellen, daß kein Störimpuls vorliegt.
Steht ein Kurzschlußsignal für ca. 10 ms an, wird der entsprechende Transistor gesperrt.
Der gesperrte Zustand bleibt gespeichert und kann nur durch Abschalten und nochmaliges Einschalten der Speisespannungsversorgungseinheit U stab /POR durch ein sogenanntes "Power On Reset" wieder gelöscht werden, die in der gleichen Art wie die der Sendeeinrichtung ausgeführt ist.
Eine weitere Schutzmaßnahme für die Treiberstufen wird durch eine Sicherheitsprüfeinrichtung PR, die von einer Frequenzlage der Frequenzteilerstufe T E angesteuert wird, vorgenommen.
Dadurch wird sichergestellt, daß bei einem Bruch oder Kurzschluß der Datenübertragungsstrecke Ü alle Treiberausgänge nach einer definierten Zeit von ca. 50 ms gesperrt werden. Der Störfall kann optisch oder akustisch angezeigt werden, wenn eine Eingangsinformation der Sendereinrichtung fest mit Bezugspotential auf einem logischen Low-Pegel liegt und der entsprechende Ausgang gemäß Fig. 7 beschaltet wird.
Weitere Baugruppen der Empfängerschaltung sind drei Komparatoren K 3, K 4, K 5, deren Ausgangssignale auf die Treiberstufen einwirken.
Werden von den Ausgangsstufen beispielsweise Relais angesteuert, so können diese nach dem Einschalten für ca. 120 ms statisch angesteuert werden. In dieser Zeit findet auch die Kurzschlußprüfung der Ausgänge statt. Anschließend können die Ausgänge getaktet angesteuert werden, mit der Grundfrequenz des Oszillators der Empfängerschaltung f oE , um die Verlustleistung in den Treiberstufen zu reduzieren. Die Betriebsart für statische oder getaktet Ansteuerung der Ausgänge kann durch den Anschlußpin T Aus mit dem nichtinvertierenden Eingang des Komparators K 5 festgelegt werden, und die Ansteuerung erfolgt statisch, wenn T Aus mit der Versorgungsspannung U s verbunden wird. Verbindung mit Bezugspotential führt zu getakteter Ansteuerung.
Die nichtinvertierenden Eingänge der Komparatoren K 4 und K 3 sind miteinander verbunden und an den Anschluß LD herausgeführt.
Der Ausgang des Komparators K 4 ist mit dem Ausgang des Komparators K 5 verbunden.
Der Eingang LD fühlt die Spannung des Bordnetzes ab.
Ist der Spannungspegel der Bordspannung, der über einen Spannungsteiler am Anschluß LD zur Verfügung steht, unterhalb einer eingestellten Referenzspannung U Ref1, welche am invertierenden Eingang des Komparators K 4 anliegt, wird über den Komparatorausgang von K 4 die getaktete Ansteuerung der Relais unterbunden.
Bei positiven Spannungsspitzen und hohen Störimpulsen werden die Treibertransistoren der Treiberstufen über den Ausgang des Komparators K 3, an dessen invertierendem Eingang die Referenzspannung U Ref2 liegt, in den leitenden Zustand geschaltet. Außerdem wird bei positiven Überspannungen jede Kurzschlußabfrage unterbunden.
Kaskadierung (Master-Slave-Betrieb) der Empfangseinrichtung:
Die Bestimmung von Master oder Slave wird durch Beschaltung des Programmierpins PP vorgenommen:
Master: PP an Us
Allein: PP offen
Slave: PP an Masse
In der Betriebsart Master wird der Oszillator OSZ E am Pin O E mit einem RC Glied beschaltet und der Taktausgang TA E ist aktiv.
Wird der Empfänger allein betrieben, ist TA E gesperrt.
In der Betriebsart Slave ist der Oszillator gesperrt und muß vom Taktausgang des Masters angesteuert werden, der Taktausgang des Slaves ist gesperrt.
Datenerkennung: Der Master erkennt das Startbit und dekodiert die ersten 8 Informationsbits.
Der Slave erkennt ebenfalls das Startbit, dekodiert jedoch die zweiten 8 Informationsbits.
Bis auf die synchrone Taktsteuerung laufen die Funktionen bei Master und Slave unabhängig voneinander ab.
In Fig. 5 ist eine Beschaltungsart der Sendeeinrichtung S 0 dargestellt. Dabei erfolgt die Speisespannungsversorgung der Sendeeinrichtung über die Datenübertragungsstrecke Ü. Dazu wird der Widerstand R p in Fig. 1 durch die Diode D p ersetzt, wobei die Kathode mit dem Anschluß-Pin U S der Sendereinrichtung S 0 und die Anode direkt mit der Datenübertragungsstrecke Ü verbunden werden.
Die in den Fig. 3 und 4 dargestellten Schaltungsblöcke sind vollständig monolithisch integrierbar.

Claims (12)

1) Schaltunganordnung zur seriellen Datenübertragung mit einer Sendeeinrichtung (S) mit mehreren bitparallelen Eingangsinformationen (I En ), einer seriellen Datenübertragungsstrecke (Ü) und einer Empfangseinrichtung (E), über die die übertragenen Daten in bitparallele Ausgangsinformationen (I An ) zur Ansteuerung von Stellgliedern (St) oder Logikschaltkreisen entsprechend gewandelt werden, wobei auf der Datenübertragungsstrecke (Ü) die zu übertragenden Daten ein Datenwort (W) bilden, das sich aus einem Startimpuls (SI), mehreren Informationseinheiten entsprechend der Anzahl der bitparallelen Eingangsinformationen, die einen Datenblock (DB) bilden, und einer definierten Datenpause (DP) zusammensetzt, dadurch gekennzeichnet, daß die Anzahl der bitparallelen Eingangs- und Ausgangsinformationen (I En , I An ) durch Kasdadierung mehrerer gleichartiger Sende- bzw. Empfangseinrichtungen (S n , E n ) veränderbar ist und dadurch auf der Datenübertragungsstrecke (Ü) das Datenwort (W) entsprechend verändert wird, durch sequentielles Aneinanderfügen einer entsprechenden Anzahl Datenblöcke (DB) mit jeweils der gleichen Anzahl von Informationseinheiten pro Datenblock (DB).
2) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei der Kasdadierung mehrerer gleichartiger Sende- bzw. Empfangseinrichtungen die Generierung des Datenwortes (W) auf der Datenübertragungsstrecke (Ü) eine Verkürzung der Datenpause oder Verlängerung des Datenwortes oder Erhöhung der Sendefrequenz zur Folge hat, und das sequentielle Aneinandersetzen der Datenblöcke über eine Kaskadierungsschaltung (KD) und einer extern programmierbaren Speichereinrichtung (MS) in der Sendeeinrichtung (S) erfolgt, wodurch die Reihenfolge der einzelnen Datenblöcke auf der Datenübertragungsstrecke (Ü) festgelegt wird und auf der Seite der Empfangseinrichtungen (E) über eine entsprechend programmierbare Speichereinrichtung (BA) für die gewählte Betriebsart die einzelnen Datenblöcke den entsprechend Empfangseinrichtungen (E n ) zugeordnet werden.
3) Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenausgabe der Sendeeinrichtung (S) auf der Datenübertragungsstrecke (Ü) über eine Gegentaktendstufe (GT) mit einer Strombegrenzung erfolgt.
4) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in der Empfangseinrichtung (E) über eine Ablaufsteuerung (A), einen Auffangspeicher (SPA), einen nachgeschalteten Zwischenspeicher (SPZ), dem ein Ausgangsspeicher (SPO) nachgeschaltet ist, einem ersten Komparator (K 1), der den Inhalt von Auffangspeicher (SPA) mit dem Inhalt des Zwischenspeichers (SPZ) vergleicht und einem zweiten Komparator (K 2), der den Inhalt des Zwischenspeichers (SPZ) mit dem Inhalt des Ausgangsspeichers (SPO) vergleicht und einem Zähler (Z 2) die Übertragungssicherheit von Sendeeinrichtung (S) und Datenübertragungsstrecke (Ü) gegenüber Störeinflüssen erhöht wird durch mehrmaliges Abfragen derselben Eingangsinformationen (I En ) und anschließendem Vergleich des empfangenen Bit-Musters in den Komparatoren (K 1, K 2) mit anschließender Inkrementierung im Zähler (Z 2) bei Äquivalenz, bis eine definierte Sollzahl erreicht ist, oder durch Zurücksetzen des Zählers (Z 2) bei Antivalenz und erneuter Abfragung der Eingangsinformationen (I En ).
5) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei Kurzschluß oder Bruch der Datenübertragungsstrecke (Ü) in der Empfangseinrichtung (E) alle Treiberstufen (Tr) der bitparallelen Ausgänge nach einer definierten Ansprechzeit gesperrt werden.
6) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Datenübertragungsstrecke (Ü) aus einer elektrischen Verbindungsleitung oder einer senderseitigen optoelektronischen Sendeeinrichtung, einer Glasfaser und einer empfängerseitigen optoelektronischen Empfangseinheit besteht.
7) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Unterbrechung der Datenübertragungsstrecke (Ü) optisch über eine Leuchtdiode (DK) oder akustisch über eine elektroakustische Wandlereinheit zur Anzeige gebracht wird, indem eine der bitparallelen Eingangsinformationen (I En ) konstant auf Bezugspotential eingestellt bleibt und in der zugeordneten bitparallelen Treiberstufe die Leuchtdiode oder elektroakustische Wandlereinheit angeschlossen ist.
8) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Speisespannungsversorgung der Sendereinrichtung gesondert oder über die Datenübertragungsstrecke (Ü) erfolgt.
9) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die bitparallelen Treiberstufen (Tr) der Empfangseinrichtung (E) bei hohen schädlichen Spannungsspitzen der Versorgungsspannung in den leitenden Zustand geschaltet werden.
10) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die bitparallelen Ausgangsinformationseinheiten (I An ) bei der Ansteuerung von Relais als Endverbraucher wahlweise statisch oder getaktet angesteuert werden zur Minimierung der Verlustleistung.
11) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die bitparallelen Treiberstufen der Empfangseinrichtung (E) durch mehrmaliges aufeinanderfolgendes Abfragen der Kollektor- Emitter Spannungen auf Kurzschlußverhalten der angeschlossenen Last überprüft werden, in einem Zeitrahmen, in dem in der Empfangseinrichtung (E) die Treiberstufen (Tr) in den leitenden Zustand geschaltet werden.
12) Schaltungsanordnung nach einem der vorangehenden Ansprüche, gekennzeichnet durch die Verwendung in der Kraftfahrzeug-Elektronik.
DE19853545293 1985-12-20 1985-12-20 Schaltungsanordnung zur seriellen datenuebertragung Granted DE3545293A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19853545293 DE3545293A1 (de) 1985-12-20 1985-12-20 Schaltungsanordnung zur seriellen datenuebertragung
EP19860116724 EP0229948B1 (de) 1985-12-20 1986-12-02 Schaltungsanordnung zur seriellen Datenübertragung
DE8686116724T DE3688060D1 (de) 1985-12-20 1986-12-02 Schaltungsanordnung zur seriellen datenuebertragung.
JP61301898A JPH0771087B2 (ja) 1985-12-20 1986-12-19 直列デ−タ伝送回路装置
US07/685,179 US5067076A (en) 1985-12-20 1991-04-15 Circuit arrangement for serial data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853545293 DE3545293A1 (de) 1985-12-20 1985-12-20 Schaltungsanordnung zur seriellen datenuebertragung

Publications (2)

Publication Number Publication Date
DE3545293A1 true DE3545293A1 (de) 1987-07-02
DE3545293C2 DE3545293C2 (de) 1989-01-05

Family

ID=6289077

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19853545293 Granted DE3545293A1 (de) 1985-12-20 1985-12-20 Schaltungsanordnung zur seriellen datenuebertragung
DE8686116724T Expired - Fee Related DE3688060D1 (de) 1985-12-20 1986-12-02 Schaltungsanordnung zur seriellen datenuebertragung.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8686116724T Expired - Fee Related DE3688060D1 (de) 1985-12-20 1986-12-02 Schaltungsanordnung zur seriellen datenuebertragung.

Country Status (4)

Country Link
US (1) US5067076A (de)
EP (1) EP0229948B1 (de)
JP (1) JPH0771087B2 (de)
DE (2) DE3545293A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3830730A1 (de) * 1987-09-14 1989-03-30 Kuroda Precision Ind Ltd Serien-parallel-umsetzer
DE3833004A1 (de) * 1987-09-30 1989-04-13 Kuroda Precision Ind Ltd Parallel/serien-umsetzer fuer parallele fuehlersignale
DE10102995A1 (de) * 2001-01-24 2002-08-14 Bosch Gmbh Robert Datenbus für Rückhaltemittel in einem Fahrzeug
DE10105857A1 (de) * 2001-02-08 2002-08-14 Marten Saal Kaskadierbarer Ein-/Ausgabedecoder

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760382B2 (ja) * 1989-06-02 1998-05-28 黒田精工株式会社 制御・監視信号伝送方式
US5461561A (en) * 1991-09-10 1995-10-24 Electronic Retailing Systems International Inc. System for recognizing display devices
US5598442A (en) * 1994-06-17 1997-01-28 International Business Machines Corporation Self-timed parallel inter-system data communication channel
US5724554A (en) * 1994-11-30 1998-03-03 Intel Corporation Apparatus for dual serial and parallel port connections for computer peripherals using a single connector
ES2177443B1 (es) * 2000-12-26 2005-03-01 Lear Automotive (Eeds) Spain, S.L. Sistema distribuido y procedimiento de adquisicion de datos a distancia, en paquetes con protocolo de comunicacion que optimiza la velocidad de transmision.
CN117435426B (zh) * 2023-10-18 2024-05-07 成都观岩科技有限公司 一种芯片内串行数据溢出校验方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634194A1 (de) * 1976-07-29 1978-02-02 Siemens Ag Mit verknuepfungsgliedern aufgebauter statischer binaercodierer mit mehreren signaleingaengen und mehreren signalausgaengen
US4308526A (en) * 1980-09-15 1981-12-29 Motorola Inc. Binary to one of N decoder having a true and a complement output
DE3209862A1 (de) * 1982-03-18 1983-09-29 Philips Kommunikations Industrie AG, 8500 Nürnberg Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale
DE3306285A1 (de) * 1983-02-23 1984-08-30 B & B Beteiligungs- und Verwaltungsgesellschaft mbH & Co Auto-Exclusiv-Service KG, 6000 Frankfurt Elektrische steuervorrichtung fuer fahrzeuge
DE3410082A1 (de) * 1984-03-20 1985-09-26 Robert Bosch Gmbh, 7000 Stuttgart Steuergeraet fuer kraftfahrzeuge

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975712A (en) * 1975-02-18 1976-08-17 Motorola, Inc. Asynchronous communication interface adaptor
US3980956A (en) * 1975-08-25 1976-09-14 Rca Corporation Counter type remote control receiver including noise immunity system
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor
US4200936A (en) * 1976-08-17 1980-04-29 Cincinnati Milacron Inc. Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control
US4227075A (en) * 1977-08-30 1980-10-07 International Telephone And Telegraph Corporation Multichannel fiber optic control system
DE2813383A1 (de) * 1978-03-28 1979-10-11 Siemens Ag Datensende/-empfangs-einrichtung mit parallel/seriell- und seriell/parallel- zeichen-umsetzung, insbesondere zum datenaustausch zwischen kommunizierenden datenverarbeitungsanlagen
DE2920994A1 (de) * 1979-05-23 1980-11-27 Siemens Ag Datensende/-empfangseinrichtung mit parallel/seriell- und seriell/parallel- zeichenumsetzung, insbesondere zum datenaustausch zwischen kommunizierenden datenverarbeitungsanlagen
CA1170723A (en) * 1980-05-26 1984-07-10 United-Carr Division Of Trw Canada Ltd. Optically coupled remote-control system
US4375078A (en) * 1981-03-26 1983-02-22 Gte Automatic Electric Labs Inc. Data transfer control circuit
US4710922A (en) * 1985-12-18 1987-12-01 Advanced Micro Devices, Inc. Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals
US4717914A (en) * 1985-12-18 1988-01-05 Advanced Micro Devices, Inc. Methods for receiving and converting high speed serial data pattern input signals to parallel data pattern outputs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634194A1 (de) * 1976-07-29 1978-02-02 Siemens Ag Mit verknuepfungsgliedern aufgebauter statischer binaercodierer mit mehreren signaleingaengen und mehreren signalausgaengen
US4308526A (en) * 1980-09-15 1981-12-29 Motorola Inc. Binary to one of N decoder having a true and a complement output
DE3209862A1 (de) * 1982-03-18 1983-09-29 Philips Kommunikations Industrie AG, 8500 Nürnberg Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale
DE3306285A1 (de) * 1983-02-23 1984-08-30 B & B Beteiligungs- und Verwaltungsgesellschaft mbH & Co Auto-Exclusiv-Service KG, 6000 Frankfurt Elektrische steuervorrichtung fuer fahrzeuge
DE3410082A1 (de) * 1984-03-20 1985-09-26 Robert Bosch Gmbh, 7000 Stuttgart Steuergeraet fuer kraftfahrzeuge

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Buch: TTL-Kochbuch herausgegeben von Texas Instruments Deutschland GmbH, 8.Aufl., 1980, S.161-167 *
DE-Z:Industrie und Elektronik 1984, Nr.6, S.25-28 *
W.DHEN, "Eigenschaften und Einsatzmöglichkeiten elektronischer Fernwirksysteme für Versorgungs- betriebe", S.6, in: Fernwirktechnik VI, Bd.31, 1966, Verlag Vieweg, Braunschweig *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3830730A1 (de) * 1987-09-14 1989-03-30 Kuroda Precision Ind Ltd Serien-parallel-umsetzer
DE3833004A1 (de) * 1987-09-30 1989-04-13 Kuroda Precision Ind Ltd Parallel/serien-umsetzer fuer parallele fuehlersignale
DE10102995A1 (de) * 2001-01-24 2002-08-14 Bosch Gmbh Robert Datenbus für Rückhaltemittel in einem Fahrzeug
DE10102995B4 (de) * 2001-01-24 2006-05-24 Robert Bosch Gmbh Datenbus für Rückhaltemittel in einem Fahrzeug
DE10105857A1 (de) * 2001-02-08 2002-08-14 Marten Saal Kaskadierbarer Ein-/Ausgabedecoder

Also Published As

Publication number Publication date
JPH0771087B2 (ja) 1995-07-31
EP0229948A2 (de) 1987-07-29
DE3688060D1 (de) 1993-04-22
JPS62159548A (ja) 1987-07-15
EP0229948A3 (en) 1989-04-26
EP0229948B1 (de) 1993-03-17
US5067076A (en) 1991-11-19
DE3545293C2 (de) 1989-01-05

Similar Documents

Publication Publication Date Title
EP0852859A1 (de) Verfahren zur synchronisierung von daten, schnittstellen zur übertragung und zum empfang
EP2000866B1 (de) Überwachungseinrichtung zur Erkennung einer fehlerhaften Adressierung eines Slaves in einem Feldbus-System
DE3545293C2 (de)
EP1194858B1 (de) Datenübertragungseinrichtung
EP0863639B1 (de) System zum Übertragen von Daten
EP0977406B1 (de) Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen
EP1221220A2 (de) Verfahren und vorrichtung zur bidirektionalen kommunikation wenigstens zweier kommunikationsteilnehmer
DE3109166A1 (de) Mit einem mikrocomputer gesteuertes fernbedienungssystem
DE19824768B4 (de) Leistungsverstärker und Verfahren zum Ansteuern eines Leistungsverstärkers
DE4328932C2 (de) Verfahren und Einrichtung für die Fernabfrage von Meßstellen
DE2457611C3 (de) Multiplex-Übertragungssystem
DE4020809C2 (de) Verfahren zum Informationsaustausch über einen seriellen Bus
EP0459005B1 (de) Verfahren und Anordnung zum Übermitteln von Betriebszustandsinformationen zwischen zentralen und dezentralen Einrichtungen eines Kommunikationssystems
DE3315683C1 (de) Schaltungsanordnung zum Abfragen einer Matrix aus Tastenkontakten
DE2814124A1 (de) Einrichtung zur dateneingabe in mikroprozessoren
EP3841688B1 (de) Medienkonverter und verfahren zum betreiben eines medienkonverters
DE19822146A1 (de) Vorrichtung zur Kommunikation zwischen einer Vielzahl von elektrischen Komponenten
EP0468234B1 (de) Verfahren zur Erhöhung der Störsicherheit bei Gefahrenmeldeanlagen
DE2034487C3 (de) Schaltungsanordnung zur Erfassung und Auswertung von Störungen einer Nachrichtenübertragungsanlage
DE2117819B2 (de) Anordnung zur Bildung von Impulstelegrammen in Fernwirkanlagen
DE2020666C3 (de) Schaltung zum Feststellen von Fehlerort und -art von Übertragungsfehlern in einem seriellen Nachrichtenübertragungssystem
EP0003755B1 (de) Schaltungsanordnung zum Empfang von Einfachstrom- und Doppelstrom-Telegrafiezeichen
DE19629699C1 (de) Verfahren zur Übertragung von Daten, Schnittstelle zum Aussenden von Daten und Schnittstelle zum Empfang von Daten
EP0410117A2 (de) Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE1248514B (de) Signalanlage

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8339 Ceased/non-payment of the annual fee