DE2457611C3 - Multiplex-Übertragungssystem - Google Patents

Description

Die Erfindung betrifft ein Multiplex-Übertragungssystem zur Übertragung einer Mehrzahl von EIN-AUS-Signalen nach dem Oberbegriff des Patentanspruchs 1.

Bei fernbedienbaren Arbeitsmaschinen muß ein Steuertableau eines Bedienungsfelds mit der jeweiligen Arbeitsmaschine über Signalübertragungsleitungen verbunden sein. Dabei ist es üblich, für jedes Signal jeweils zwei Übertragungsleitungen vorzusehen. Mit zunehmender Perfektion und Komplexität der Regel-, Steuer- und Überwachungseinrichtungen wächst jedoch auch die Anzahl der zu übertragenden Signale, so daß häufig mehrere Hundert bis mehrere Tausend Signalübertragungsleitungen benötigt werden. Die Installation derart vieler Übertragungsleitungen verursacht sowohl von der Material- als auch von der Lohnseite her hohe Kosten. Andererseits sinkt mit zunehmender Zahl an Übertragungsleitungen die Zuverlässigkeit des Regel- und Steuersystems, und die Wartung wird unter Umständen äußerst schwierig. Um diese Schwierigkeiten zu vermeiden, wurde bereits die Übertragung von Steuer- und Regelsignalen in Multiplex-Technik vorgeschlagen. So ist aus der DE-OS 22 09 060 eine Einrichtung zum Übertragen von Signalen durch Impulsfolgen nach dem Zeit-Multiplexverfahren mit einem Taktgeber, einem Taktverteiler und entsprechenden Kodiereinrichtungen im Sender und Empfänger bekannt, bei dem die Taktgeber und Taktverteiler beider Stellen miteinander synchronisiert sind. Bei dieser Multiplexeinrichtung werden mit Hilfe von drei Taktgebern wahlweise drei Signalzustände auf die Übertragungsleitung gegeben und beim Empfänger entsprechend dekodiert. Diese bekannte Einrichtung wird jedoch noch insoweit als aufwendig empfunden, als nicht nur für jeden Signalzustand sin Taktgeber, sondern auch die entsprechende Anzahl von Auswerteschaltungen im Empfänger vorgesehen werden muß. Dadurch wird das bekannte Multiplex-System relativ kompliziert und in der Herstellung teuer.

Der Erfindung liegt damit die Aufgabe zugrunde, ein Multiplex-Übertragungssystem zu schaffen, das für eine Vielzahl von zu übertragenden EIN-AUS-Signalen nur ein Minimum an Übertragungsleitungen benötigt und gleichwohl einen einfachen Aufbau aufweist und kostengünstig herstellbar ist. Dabei soll das zu schaffende Multiplex-Übertragungssystem so auslegbar sein, daß eine Standardisierung für die Geräte auf der Senderseite und auf der Empfängerseite möglich wird, so daß sich auch die Installations- und Wartungskosten ganz wesentlich senken lassen.

Ausgehend von einem Multiplex-Übertragungssystern nach der eingangs genannten Gattung wird die gestellte Aufgabe in Übereinstimmung mit dem kennzeichnenden Teil des Patentanspruchs 1 erfindungsgemäß dadurch gelöst, daß die Impulsfolgen und

die Informationsimpulse verschieden hohe Pegel mit zueinander entgegengesetzter Polarität aufweisen und durch Gleichrichter voneinander trennbar sind.

Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet

Mit einem derartigen Multiplex-Obertragungssystem ist es möglich, die Impulse durch übliche Gleichrichter zu trennen. Damit läßt sich ein einfacher schaltungstechnischer Aufbau des Systems erreichen.

Bei einem Multiplex-Übertragungssystem mit Merkmalen nach der Erfindung ist eine Gebereinrichtung (im folgenden als »Sender« bezeichnet), eine Signalempfangseinrichtung (im folgenden als »Empfänger« bezeichnet) und ein Signal-Übertragungsschaltkreis vorgesehen, der Sender und Empfänger verkoppelt Der Sender weist eine Mehrzahl von Steuerschaltern, einen Taktimpulsgenerator, eine erste synchron zu dem Taktimpuls arbeitende Zählschaltung zur periodischen und sequentiellen Abtastung des EIN-AUS-Zustands zugeordneter Steuerschalter und zur sich wiederholenden Erzeugung einer ersten Impulsfolge entsprechend den abgetasteten EIN-AUS-Zuständen, eine Einrichtung zur periodischen Erzeugung eines Rücksetz-Impulses für die erste Zählschaltung sowie eine Übertragungseinrichtung für die erste Impulsfolge, den oder die Taktimpulse und den Rücksetz-Impuls über den Übertragungsschaltkreis auf.

Der Empfänger umfaßt einen Trigger-Impuls-Generator, eine Mehrzahl von Flip-Flop-Schaltungen zur Speicherung und Abgabe einer Information über den Zustand der Impulse der ersten von der Übertragungsschaltung zu einem Zeitpunkt empfangenen ersten Impulsfolge, zu dem der Trigger-Impuls an den Flip-Flop-Schaltungen anliegt, eine zweite synchron zu dem von der Übertragungsschaltung empfangenen Taktimpuls betätigbare Zählschaltung zur aufeinanderfolgenden Beaufschlagung der Flip-Flop-Schaltungen mit dem Trigger-Impuls, eine Einrichtung zur Zuführung des über die Übertragungsschaltung empfangenen Rücksetz-Impulses auf die zweite Zählschaltung, um diese in jeder Periode rückzusetzen sowie eine Mehrzahl von Ausgangsschaltungen, die in Abhängigkeit von den Ausgangssignalen der Flip-Flop-Schaltungen steuerbar sind. Mit diesem System läßt sich die Information über die EIN-AUS-Zustände der Steuerschalter im Sender in Zeitunterteilung, d.h. in Zeitmultiplex, übertragen und auf der Ausgangsseite des Empfängers wieder reproduzieren.

Weist die Übertragungsschaltung eine einzige Übertragungsleitung auf, so enthält der Sender eine Einrichtung, mit der sich die erste Impulsfolge, der Taktimpuls und der Rücksetz-Impuls in eine zweite Impulsfolge umsetzen lassen, die vier Pegel aufweist. Weiterhin ist eine Einrichtung zur Übertragung dieser zweiten Impulsfolge über die einzige Übertragungsleitung vorgesehen, und der Empfänger weist eine Einrichtung zur Dekodierung der empfangenen zweiten Impulsfolge auf, mit der sich die erste Impulsfolge, der Taktimpuls und der Rücksetz-Impuls zurückgewinnen lassen.

Umfaßt die Übertragungsschaltung dagegen zwei Übertragungsleitungen, so enthält der Sender eine Einrichtung, mit der sich die erste Impulsfolge und der Taktimpuls in eine zweite Impulsfolge umsetzen lassen, bei der die erste Impulsfolge und der Taktimpuls positiven oder negativen Pegel aufweisen. Außerdem ist eine Einrichtung zur Übertragung der zweiten Impulsfolge über eine der Übertragungsleitungen und außerdem eine Einrichtung zur Übertragung des Rücksetz-Impulses über die andere Übertragungsleitung vorhanden. Der Empfänger dagegen weist eine Einrichtung zur Dekodierung der zweiten über die eine Übertragungsleitung empfangenen Impulsfolge auf, derart, daß die erste Impulsfolge und der Taktimpuls zurückgewonnen werden, und außerdem ist ein logischer Umsetzer vorhanden, mit dem sich die negativen Impulse in positive logische Impulse invertieren lassen.

Die Erfindung wird im folgenden durch Ausführungsbeispiele anhand der Zeichnung näher erläutert Es zeigt F i g. 1 das Blockschaltbild eines Senders, der sich für ein erfindungsgemäßes Übertragungssystem bei Verwendung nur einer einzigen Übertragungsleitung eignet,

Fig.2 das Blockschaltbild eines dazugehörigen Empfängers,
Fig.3 und 4 veranschaulichen Signalverläufe an verschiedenen Punkten und Abschnitten von Sender und Empfänger bei dem durch die Fig. 1 und 2 verdeutlichten Übertragungssystem,

F i g. 5 und 6 zeigen Blockschaltbilder eines Senders und eines Empfängers für eine abgewandelte Ausfüh-

rungsform eines erfindungsgemäßen Übertragungssystems mit zwei Übertragungsstrecken und

Fig.7 und 8 verdeutlichen Signalverläufe an verschiedenen Punkten und Abschnitten von Sender und Empfänger gemäß den F i g. 5 bzw. 6.

F i g. 1 zeigt den Sender und F i g. 2 den Empfänger bei einer ersten Ausfühningsform der Erfindung, für die nur eine einzige Übertragungsleitung zur Übertragung und zum Empfang einer Vielzahl von EIN-AUS-Signalen benötigt wird.

Der in F i g. 1 als Blockschaltbild dargestellte Sender umfaßt einen Taktimpuls-Generator 1 zur Erzeugung von Taktimpulsen, einen Pegeleinsteller 2 zur Umwandlung der Taktimpulse in Impulse mit einer Folge +1 und — 1, einen Binärzähler 4, der vier-Bit-binärkodierte Impulse erzeugt, einen Rücksetz-Impuls-Generator 3 zur Erzeugung jeweils nur eines Rücksetz-Impulses für den Binärzähler 4, wenn der Sender an Netzspannung gelegt wird sowie einen Dezimal-Dekodierer 5 zur Umsetzung der binärkodierten Ausgangssignale des Binärzählers 4.in dezimalkodierte Impulssignale. Der Ausgang des Pegeleinstellers 2 gelangt über eine Diode D_x auf eine Ausgangsklemme 6 und damit auf eine Übertragungsleitung oder Übertragungsstrecke 7. Eine Eingangsklemrne eines NAND-Glieds 8 ist mit dem

so Ausgang des Pegeleinstellers 2 verbunden, während der andere Eingang an den Übertrag-Ausgang OVF des Binärzählers 4 über ein NEIN-Glied, also einen Inverter 9, angeschlossen ist. Der Ausgang des NAND-Glieds 8 ist mit der Basis eines Steuertransistors TRi über ein NEIN-Glied 10 und einen Widerstand R$ verbunden. Der Emitter des Transistors TR₃ ist mit dem Ausgang 6 und der Kollektor mit Emittern von Transistoren TR₂-I, 77?2_2... 77?2-i6 verbunden. Die Basen der Transistoren 7Ä2-1, 77?2-2 · · · 77?2-i6 sind jeweils mit den Ausgängen 1, 2... 16 des Dezimaldekodicrers 5 verbunden und sind außerdem jeweils über Widerstände /?2-i> Ä2-2... Ä2-16 an eine Versorgungsklemme + V_a angeschlossen. Die Kollektoren der Transistoren TR₂-\, TR₂ 1... TR₂-M sind mit dem Verbindungspunkt zwisehen dem Pegeleinsteller 2 und der Diode D\ über eine Mehrzahl von Steuerschaltern Su S₂... S^ und eine Diode D₂ verbunden, die umgekehrt gepolt ist wie die Diode D\. Der Ausgang OVF des Binärzählers 4 ist

außerdem mit der Basis des Transistors 77?, über einen Widerstand Ri verbunden. Der Kollektor des Transistors TRi ist mit der Ausgangsklemme 6 und sein Emitter mit einer Versorgungsklemme - V_2x verbunden.

Der in Fig.2 ebenfalls in Blockbilddarstellung veranschaulich'c Empfänger 2 umfaßt einen mit der Übertragungsstrecke 7 verbundene Eingangsklemme U, eine eingangsseitig mit der Klemme 11 über eine Diode D₃ verbundene Pegelanhebeschaltung 12, die dazu dient, den Pegel der einlaufenden Impulse auf + V_1x anzuheben. Der Ausgang der Pegelanhebeschaltung 12 gelangt über ein NAND-Glied 17 und ein NEIN-Glied 21 auf einen Trigger-Eingang CP eines Binärzählers 14. Der Verbindungspunkt zwischen der Diode Di und der Pegelanhebeschaltung 12 liegt über die Reihenschaltung einer Diode Ds, einer Zener-Diode ZDi und eines Widerstands A₅ an Masse, wobei letzterer über einen dazu parallel geschalteten Rausch-Unterdrückungskondensator Ci geshuntet ist. Der Verbindungspunkt zwischen der Zener-Diode ZD_x und dem Widerstand Rs ist mit der Basis eines Transistors TRa fiber einen Widerstand Re verbunden. Der Emitter des Widerstands TR₄ liegt an Masse, während der Kollektor an eine Versorgungsklemme — Vi_x über einen Widerstand angeschlossen ist Der Kollektor ist außerdem an die Rücksetzklemme R des Binärzählers 14 über die Reihenverbindung von NEIN-Gliedern 19 und 20 angeschlossen, deren Verbindungspunkt wiederum an den anderen Eingang des NAND-Glieds 17 angeschlossen ist Der Ausgang des NEIN-Glieds 21 ist mit dem Eingang eines Markierungs-Impuls-Generators 16 verbunden, dessen Ausgang an die Eingänge von NAND-Gliedern 18a, 186, 18c und 18d angeschlossen ist Die Ausgänge der NAND-Glieder 18a, 186, 18c und 18</sind mit Ausgangsklemmen Qi, Q2, Q3 und Q4 des Binärzählers 14 verbunden, während die Ausgänge der NAND-Glieder 18a, 186, 18c und 18</ an die Eingänge eines Dezimaldekodierers 15 über NEIN-Glieder 22a, 226, 22c bzw. 22c/ angeschlossen sind. Weiterhin ist eine Mehrzahl von JK-Flip-Flops 25-1 bis 25-16 vorgesehen. Die J-Klemmen dieser Flip-Flops sind über einen Inverter 13 und ein NEIN-Glied 23 mit dem Verbindungspunkt zwischen einer Diode D* und einem Widerstand R₄ verbunden, die ihrerseits in Serie zwischen der Eingangsklemme 11 und Masse liegen. Die CP-KJemmen der Flip-Flops 25-1 bis 25-16 sind jeweils mit den Ausgängen 1 bis 16 des Dezimaldekodierers 15 verbunden, während die K-Klemmen der Flip-Flops an den Ausgang des NEIN-Glieds 23 über ein NEIN-Glied 24 angeschlossen sind. Die Ausgänge der JK-Flip-Flops 25-1 bis 25-16 sind mit den Basen von Transistoren 7K₅-I bis TKs-16 über Widerstände /?₇-i bis R₇_,₆ verbunden. Die Emitter der Transistoren 77?s_i bis TR₅-I₆ liegen gemeinsam an Masse, während die Kollektoren jeweils mit den entsprechenden Ausgangsklemmen LuLa... Lit verbunden sind.

Im folgenden wird nun die Betriebsweise der Schaltungen nach den F i g. 1 und 2 unter Bezug auf die Signalverläufe gemäß den F i g. 3 und 4 erläutert wobei die Hinweissymbole A bis G die in den F i g. 1 und 2 mit den gleichen Symbolen angegebenen Abgriffpunkte verdeutlichen:

Der Taktimpulsgenerator 1 erzeugt die in Fig.3A dargestellten Taktjmpulse, die in die in Fig.3B gezeigten Impulse so umgesetzt werden, daß die Pegel unter Wirkung des Pegelemstellers 2 zwischen +1 und — 1 liegen. (In Fi g. 3B sind die Werte +1 bzw. — 1 mit + V_x bzw. — Vcc angegeben.) Diese Impulse werden als Taktimpulse für den Dezimaldekodierer 4 verwendet. Die Rücksetzschaltung 3 erzeugt zu diesem Zweck ein Rücksetz-Signal C

Der Binärzähler 4 ist so aufgebaut, daß er vier Bits erzeugt, d.h. 2⁴ == 16 binärkodierte Impulse, die den Dezimaldekodierer 5 von den Binärzähler-Ausgangsklemmen Q\ — Qa her beaufschlagen, wobei ein positiver impuls am Ausgang OVF nach jedem Zyklus (16

to Zählschritten) erscheint Die Ausgangssignale an der O VF- Klemme des Binärzählers 4 zeigen den in F i g. 3F dargestellten Signalverlauf. Die OVF-Impulse werden durch den Transistor TRi invertiert und gelangen auf die Ausgangsklemme 6, und zwar als Impulse mit einem negativen logischen Pegel von — 2 (in F i g. 3 als — V₂M-angegeben).

Gelangt ein bin ärkodiertes Signal vom Binärzähler 4 auf den Dezimaldekodierer 5, so erzeugt dieser an seinen Ausgängen 1,2... 16 Ausgangssignale, und zwar genau in der Folgefrequenz der Taktimpulse. Diese in Fig.3D veranschaulichten Ausgangsimpulse beaufschlagen die Basen der Transistoren TR₂-1 bis TR₂ _i&.

Die Ausgangsimpulse des Pegeleinstellers 2 werden — wie Fig.3E erkennen läßt — unter Wirkung der Diode L\ in positive Impulse umgesetzt die die Kollektoren der Transistoren TR₂-, bis TR₂-ie über die Steuerschalter Si bis Si₆ beaufschlagen. Dabei werden diejenigen Transistoren leitend, bei denen einerseits kollektorseitig ein Impulssignal gemäß F i g. 3E anliegt und die andererseits basisseitig mit Impulsen gemäß F i g. 3D beaufschlagt sind. In anderen Worten: Von den den Steuerschaltern zugeordneten Transistoren TR₂-I bis TR₂-Xf, werden nur diejenigen leitend, deren zugeordneter Schalter geschlossen ist während die Transistoren, deren zugeordneter Schalter offen steht nicht leitend werden. Damit ergibt sich eine Impulsfolge, die dem geöffneten bzw. geschlossenen Zustand der Steuerschalter Si bis Si₆ entspricht Diese Impulsfolge beaufschlagt den Kollektor des Transistors TR₃. Da an der Basis des Transistors TR3 ein dem logischen Produkt des invertierten Signals der Impulse gemäß F i g. 3F und Impulse gemäß F i g. 3B entsprechendes Signal anliegt wird dieser Transistor TR₃ nur leitend, wenn die Impulse gemäß Fig.3F einen niedrigen negativen Pegel

aufweisen, d. h. es ergibt sich kein Rücksetz-Signal, und der Impuls gemäß Fig.3B steht auf hohem Pegel. Damit gelangen Kanalimpulse entsprechend der Bedingung OFFEN bzw. GESCHLOSSEN der Steuerschalter S₁ bis Sie auf die Ausgangsklemme 6, und zwar synchron mit den Impulsen gemäß F i g. 3B. F i g. 3G zeigt die auf

die Übertragungsstrecke gelangenden Impulse, wenn zwei Steuerschalter, nämlich S₂ und Si₅, geschlossen sind.

Der negative Impuls gemäß F i g. 3B beaufschlagt die Ausgangsklemme 6 über die Diode D_x, die umgekehrt zur Diode D₂ gepolt ist Es ergibt sich also, wie F i g. 3G veranschaulicht über die Klemme 6 auf der Ubertragungsstrecke 7 eine Impulsfolge, die aus positiven Kanalimpulsen, negativen Impulsen mit Pegel —1 und — aufgedrückt über den Transistor TRi — aus negativen Rücksetz-Impulsen mit Pegel —2 bestehen.

Der in Fig.2 dargestellte Empfänger arbeitet wie folgt:
Die Impulse gemäß Fig.3G gelangen auf die Eingangsklemme 11 und werden zunächst hinsichtlich der negativen Impulse gemäß F i g. 4H und der positiven Impulse gemäß 4Q unter Wirkung der Dioden D₃ und A aufgespalten. Die Dioden D₃ und A bilden also eine

Trennstufe. Die negativen Impulse beaufschlagen die Zener-Diode ZDi über die Diode Ds, die positive Pegel sperrt. Es sei nun angenommen, daß die Zenerspannung Vzd der Zener-Diode ZDi so gewählt werde, daß die Gleichung

erfüllt ist. Erreicht der Scheitelwert des negativen Impulses entsprechend Fig.4H den Pegel - Vi_ro so erreicht das an der Basis des Transistors TR₄ liegende Potential das Potential von Masse, womit dieser Transistor leitend wird. Erreicht andererseits der Scheitelwert des negativen Impulses nach Fig.4H den Wert - V_2m so wird das Basispotential des Transistors TRa zu (- V₂Cc+ Vzd), was zur Folge hat, daß das Koüektorpotentia! des Transistors TR* gleich dem Ausgang F wird, d. h. es wird der Rücksetz-Impuls des Binärzählers 4 erzeugt.

Die negativen Impulse nach Fig.4H beaufschlagen außerdem die Pegel-Anhebeschaltung 12 und werden in positive Impulse mit Pegeln 0 und +1 V_n? umgesetzt, was Fig.41 veranschaulicht. Die positiven Impulse nach Fig.4M entsprechen dem logischen Produkt der Impulse am Punkt K, die wiederum den invertierten Impulsen am Punkt / entsprechen, und damit dienen die Impulse am Punkt /als Taktimpulse für den Binärzähler 14. Der positive Impuls am Punkt M gelangt ebenfalls auf den Markierungsimpuls-Generator 16.

Der Markierungsimpuls-Generator weist eine Schaltung auf, die ein Verzögerungselement enthält, das auf die Vorderflanke des bei M zugeführten Impulses anspricht. Weiterhin ist eine dazu in Reihe liegende Schaltung vorgesehen, die das Ausgangssignal differenziert, so daß Markierungsimpulse am Punkt N auftreten, deren Impulsbreite kleiner ist und die als positive Werte zu einem Zeitpunkt erscheinender etwas später liegt als der Zeitpunkt, zu dem die Impulse am Punkt fauf hohen Pegel springen. Diese Markierungsimpulse sind in F i g. 4N dargestellt. Das logische Produkt der Markierungsimpulse am Punkt Λ/und der Ausgangsimpulse der Ausgangsklemmen φ bis ζ)₄ des Binärzählers 14 gelangen auf den Dezimaldekodierer 15. Damit erscheinen an den Punkten P, d. h. an den Ausgängen des Dezimaldekodierers 15 Signale, die alle die gleiche Impulsbreite aufweisen wie der Markierungsimpuls N. Diese Ausgangsimpulse verdeutlicht die Fig.4P. Die Ausgangsimpulse des Dezimaldekodierers 15 gelangen auf die Triggereingänge CP von jeweils zugeordneten JK-Flip- Flops 25-1 bis 25-16.

Die positiven Impulse am Punkt Q beaufschlagen die J-KIemmen der jeweiligen JK-Flip-Flops 25-1 bis 25-16 über den Inverter 13 und die NEIN-Schaltung 23. Die am Punkt R (Fig.4R) auftretenden Impulse entsprechen jenen Impulsen, die aufgrund des offenen oder geschlossenen Zustande der Steuerschalter S\ bis Sie gebildet werden. Die durch Invertierung der Impulse am Punkt R über die NEIN-Schaltung 24 erzeugten Impulse beaufschlagen die K-KJemmen der jeweiligen JK-FIip-Flops 25-1 bis 25-16.

Als Folge davon speichert jedes JK-Flip-Flop die Impulse am Punkt R bei Eintreffen des Trigger-Impulses am Punkt P vom Dezimaldekodierer 15 und liefert die eingespeicherte Bedingung als AusgangssignaL Diese Ausgangssignale beaufschlagen die Basen der zugeordneten Transistoren 77?5-i bis 77?s_i6. Durch Verbinden der zu steuernden Einrichtung mit den Kollektoren dieser Transistoren über die Ausgangsklemmen Li bis Lie wird es somit möglich, eine steuerbare Vorrichtung in Abhängigkeit vom öffnen bzw. Schließen der senderseitigen Kontrollschalter S\ bis S^ zu steuern.

Die aus den Impulsen am Punkt K durch Invertierung über das NEIN-Glied 20 erzeugten Rücksetz-Impulse am Punkt L beaufschlagen die Rücksetzklemme R des Binärzählers 14. In anderen Worten: Der Binärzähler 14 wird, nach jeweils einem Zyklus (16 Zählschritte), synchron zum Binärzähler gemäß F i g. 1 rückgesetzt. Auf diese Weise werden beide Binärzähler 4 und 14

ίο zwangsweise in jedem Zyklus synchronisiert, so daß nicht die Gefahr besteht, daß unterschiedliche Zählwerte in beiden Zählern gespeichert werden.

Wie bereits erwähnt, werden die JK-Flip-Flops durch die Markierungsimpulse mit geringer Impulsbreite getriggert. Auf diese Weise wird es mit hoher Sicherheit möglich, Fehlschaltungen dieser JK-Flip-Flops aufgrund von Rauschen zu vermeiden.

Wird die zu steuernde Einrichtung mit den Ausgangsklemmen L\ bis Lm über Relais oder andere zwischengeschaltete Geräte und nicht unmittelbar verbunden, so ist es möglich, die richtige Betriebsfunktion selbst dann sicherzustellen, wenn die JK-Flip-Flops, etwa aufgrund von Rauschsignalen, falsch geschaltet werden. Dies kann dadurch erfolgen, daß die Ansprechzeit, beispielsweise der zwischengeschalteten Relais, länger gewählt wird als die Wiederholungsperiode des Dezimaldekodierers 15. (Das Intervall eines Zyklus besteht dabei aus 16 Zählschritten.) Wird beispielsweise die Schwingungsfrequenz des Taktimpuls-Oszillators 1 zu 10 kHz gewählt, so beträgt die Wiederholungsperiode des Dezimaldekodierers 1,6 ms, so daß die jeweiligen JK-Flip-Flops kontinuierlich Ausgangssignale des gleichen Werts, also während einer Dauer von insgesamt 1,6ms (= 0,1 ms χ 16) erzeugen. Wird nun angenommen, daß die an die Ausgangsklemmen L\ bis Lm jeweils angeschlossenen Relais eine Ansprechzeit von beispielsweise 6 ms benötigen, so würde ein bestimmtes Relais so lange nicht ansprechen, bis das zugeordnete JK-Flip-Flop ein Ausgangssignal von gleichem Wert, d. h. von mindestens vierfacher Dauer erzeugt (1,6 χ 4 = 6,4 6 ms). In anderen Worten: Nur wenn die JK-Flip-Flop-Ausgangssignale des gleichen Werts während vier Arbeitszyklen erzeugen, werden die zugeordneten Relais betätigt. Aus diesem Grund wird die richtige Funktion der gesteuerten Einrichtung auch dann nicht nachteilig beeinflußt, wenn eines oder mehrere der JK-Flip-Flops aufgrund von Rauschsignalen falsch betätigt werden.

Bei der soweit beschriebenen Ausführungsform der Erfindung ist es möglich, eine Vielzahl von EIN-AUS-Signalen über nur eine Übertragungsleitung in Zeitmultiplex zu übertragen, wobei miteinander Taktimpulse, Steuerimpulse und Rücksetzimpulse über die Übertragungsstrecke übertragen werden.

Obgleich bei der beschriebenen Ausführungsform 16 verschiedene EIN-AUS-Signale vorgesehen waren, sei darauf hingewiesen, daß die Anzahl der Signale auch größer oder kleiner als 16 sein kann. Anstelle der Verwendung positiver Abschnitte bei den über die Übertragungsleitung übertragenen Impulsen als Steuersignal und von negativen Abschnitten als Zähl- und Synchronisierungssignale ist es auch möglich, den positiven Abschnitt als Steuersignal und den negativen Abschnitt als Takt- oder Rücksetzimpulse vorzusehen.

Die Erfindung ermöglicht also nicht nur die Multiplexübertragung einer Mehrzahl von EIN-AUS-Signalen, vielmehr läßt sich vor allem die Anzahl der Übertragungsleitungen zwischen der steuernden und der zu

steuernden Einrichtung ganz wesentlich vermindern. Damit lassen sich nicht nur die Installationskosten senken, vielmehr wird vor allem auch die Wartung und Inspektion beträchtlich vereinfacht. Da das über die Übertragungsleitung übertragene Signal ein Impulssignal ist und die Einrichtung so ausgelegt ist, daß Störbzw. Rauschsignale praktisch keinen Einfluß ausüben, ist kein abgeschirmter Leiter für die Übertragungsstrecke erforderlich, so daß sich auch von dieser Seite her die Kosten beträchtlich senken lassen. Weiterhin ist es möglich, den Aufbau des Senders und des Empfängers so zu standardisieren, daß eine wesentliche Vereinfachung für die Montage und die dafür erforderlichen Einrichtungen möglich wird. Werden auf der Empfängerseite Vielfachkontakt-Relais verwendet, so kann auch das Steuerpult weiter vereinfacht werden. Durch Beobachtung des Signalverlaufs der über die Übertragungsstrecke übertragenen Impulse, beispielsweise mittels eines Oszillographen oder dergleichen, lassen sich die Betriebsbedingungen des Steuersystems sehr gut beobachten und mithin kann der Betriebszustand des gesamten Systems auch gut fernüberwacht werden.

Die F i g. 5 und 6 zeigen eine Anordnung aus Sender und Empfänger für ein abgewandeltes Multiplex-System, bei dem zwei Übertragungsleitungen 7 und TA vorgesehen sind. Der Aufbau des in F i g. 5 gezeigten Senders ist ähnlich dem der F i g. 1 mit der Ausnahme, daß ein Schaltkreis mit den NEIN-Gliedem 9 und 10 und Jem NAND-Glied 8 eingepart werden kann, d.h. die Basis des Transistors TR₃ ist mit dem Ausgang des Pegeleinstellers 2 über den Widerstand R₃ verbunden, und der Kollektor des Transistors TR_x ist an die zweite Übertragungsleitung TA angeschlossen.

Bei dem in F i g. 6 dargestellten Empfänger entspricht die Anordnung aus dem Binärzähler 14, dem Dezimaldekodierer 15, dem Markierungs-Impuls-Generator 16, den JK-Flip-Flops 25-1 bis 25-16, den Transistoren 77?5_i bis r/?5_i6, den Ausgangsanschlüssen L\ bis Z._]6 und den Verbindungen zu den J- und K-Klemmen der Flip-Flops von der Eingangsklemme 11 aus genau dem in Fig. 2 gezeigten Aufbau. Jedoch sind die Verbindungen zu den CP- bzw. R-Klemmen des Binärzählers in folgender Weise abgewandelt: Der Ausgang von der Pegelanhebeschaltung 12 liegt direkt an der CP-Klemme des Binärzählers 14, und zwischen der Rücksetzklemme R dieses Zählers 14 und einer Eingangsklemme 11Λ der zweiten Übertragungsleitung TA ist ein logischer Umsetzer 33 vorgesehen, der einen negativen logischen Impuls in einen positiven logischen Impuls umzusetzen vermag.

Im folgenden wird nun die Betriebsweise dieser abgewandelten Ausführungsform der Erfindung unter Be?ug auf die F i g, 7A. bis 7H und 8G bis 8P erläutert:

Bei dem Sender "ach Fig.5 liefert der Taktimpulsgenerator 1 Taktimpulse mit dem in Fig. 7A veranschaulichten Signalverlauf, die durch den Pegeleinsteller 2 in Impulse am Punkt B umgesetzt werden, die aufgrund der Formung durch den Pegeleinsteller 2 den in Fig. 7B gezeigten Verlauf, d. h. Pegel zwischen +1 und —1 aufweisen. Diese Taktimpulse gelangen außerdem auf den Binärzähler 4. Bei Einschaltung des Systems muß der Binärzähler 4 auf Null rückgesetzt werden. Den erforderlichen Rücksetzimpuls am Punkt C liefert die Rücksetzschaltung 3. Nach erfolgter Rücksetzung liefert der Binärzähler 4 einen positiven Impuls am Punkt F, d.h. an seiner CO-Klemme. Den dort auftretenden Signalverlauf zeigt F i g. 7F.

Der Binärzähler 4 ist so aufgebaut, daß er 4 Bits oder 2⁴=16 binärverschlüsselte Zahlen erzeugt, die auf den Dezimaldekodierer 5 gelangen und an dessen Ausgangsklemme O VF in jedem Zyklus (also 16 Zählschritte) den in F i g. 7F gezeigten positiven Impuls erzeugen. Die Polarität der Impulse nach F i g. 7F wird durch den Transistor TOi invertiert, so daß ein negativer logischer Impuls am Punkt C erscheint, der über die zweite Übertragungsleitung 7A übertragen wird. Der Grund, weshalb der Impuls für die Übertragung über die

ίο Übertragungsleitung TA zunächst in einen negativen logischen Impuls umgewandelt wird, dient vor allem dazu, eine Fehlübertragung von Signalen zu verhindern.

Bei Empfang der vom Binärzähler 4 gelieferten

binärverschlüsselten Zeichen erzeugt der Dezimaldekodierer 15 an seinen Ausgangsklemmen 1 bis 16 aufeinanderfolgend Impulse, die synchron zur Periode der Taktimpulse erscheinen. Dies ist in F i g. 7D gezeigt. Diese Ausgangsimpulse gelangen auf die Basen der Transistoren 77?2_i bis TO2-16 in gleicher Weise wie oben in bezug auf F i g. 1 beschrieben.

Die Ausgangsimpulse des Pegeleinstellers 2 am Punkt B werden durch die Diode Eh in die in F i g. 7 E gezeigten positiven Impulse umgesetzt und beaufschlagen die Kollektoren der Transistoren TO₂-I bis TO2-16 jeweils über die Steuerschalter Si bis S^. Entsprechend werden die kollektorseitig mit den Impulsen gemäß Fig.7E beaufschlagten Transistoren dann leitend, wenn einer der Impulse an den Punkten D gleichzeitig den Basen zugeführt werden. In anderen Worten: Von den Transistoren 77?2_ι bis TO₂-16 werden jene leitend, deren zugeordnete Kontrollschalter geschlossen sind, während alle anderen, deren zugeordneter Schalter offen ist, im nichtleitenden Zustand verbleiben. Als Folge davon tritt am Kollektor des Transistors TO3 eine Impulsfolge auf, die dem OFFEN- bzw. GESCHLOS-SEN-Zustand der Steuerschalter Si bis Sie entspricht. Da die Impulse vom Pegeleinsteller 2 am Punkt ßder Basis des Transistors TO3 aufgeprägt werden, wird dieser Transistor nur dann leitend, wenn der Impuls am Punkt B positiv ist. Als Folge davon gelangt eine, dem OFFEN- bzw. GESCHLOSSEN-Zustand der Steuerschalter entsprechende Impulsfolge (im folgenden als »Steuersignal« bezeichnet) über die Ausgangsklemme 6 auf die erste Übertragungsleitung 7. Fig. 7H zeigt den Signalverlauf, wenn die beiden Steuerschalter S₂ und Si₅ geschlossen sind.

Der Ausgangsklemme 6 wird außerdem der negative Impuls aus den Impulsen am Punkt S über die Diode D\ zugeführt Damit besteht die über die Übertragungsleitung 7 geleitete Impulsfolge aus einem Steuersignal mit positiven Impulsen und negativen Impulsen für Zählzwecke entsprechend der F i g. 7 H.

Nachfolgend wird unter Bezug auf die F i g. 8G his 8P die Betriebsweise des Empfängers nach F i g. 6 erläutert:

Die über die Übertragungsleitungen 7 und TA übertragenen Signale der Punkte H und G erscheinen an den Eingangsklemmen 11 bzw. 11Λ. Die Impulse an der Eingangsklemme 11 werden durch die Dioden D₃ und D4 getrennt, und zwar in negative Impulse gemäß Fig.81 und in positive Impulse nach Fi g. 8L. Der Pegel der negativen Impulse an der Stelle / wird durch die Pegelanhebeschaltung 12 angehoben, und es ergeben sich die in Fig.8J dargestellten positiven Impulse, die einerseits dem Binärzähler 14 als Triggerimpulse und andererseits dem Markierungsimpuls-Generator 16 zugeführt werden.

Der Markierungsimpuls-Generator 16 ist genauso aufgebaut wie der nach F i g. 2 und erzeugt Markie-

rungsimpulse am Punkt K, die die in Fig.8K angedeutete schmale Impulsbreite aufweisen. Auch hier wird das logische Produkt der Markierungsimpulse und der Ausgangssignale des Binärzählers 14 auf UND-Glieder gegeben und dem Dezimaldekodierer 15 zugeführt. Auch hier entspricht die Impulsbreite der Ausgangsimpulse des Dezimaldekodierers derjenigen der Markierungsimpulse. Die Ausgangsimpulse am Punkt P (Fig.8P) beaufschlagen die Trigger-Eingänge CP der jeweiligen JK-Flip-Flops 25-1 bis 25-16.

Die am Punkt L auftretenden positiven Impulse beaufschlagen die J-Klemmen der jeweiligen Flip-Flops über den Inverter 13 und ein NEIN-Glied 20. Die Impulse am Punkt N entsprechen dem geöffneten bzw. geschlossenen Zustand der Kontrollschalter Si bis Sie is bei dem in F i g. 5 gezeigten Sender. Diese Impulse am Punkt N werden durch das NEIN-Glied 24 invertiert und gelangen dann auf die K-Klemmen der JK-Flip-Flops 25-1 bis 25-16. Diese Flip-Flops speichern die am Punkt N auftretenden Impulse zu einem Zeitpunkt, in dem die Kanalimpulse Pvom Dezimaldekodierer 15 aus zugeführt werden. Die Ausgänge der JK-Flip-Flops beaufschlagen die Basen der jeweiligen Transistoren 77?5_i bis 77?5_!6, so daß diese EIN-geschaltet werden. Damit wird eine an die Kollektoren der Transistoren 77?5_i bis 77?5_i6 angeschlossene zu steuernde Einrichtung entsprechend dem öffnen und Schließen der Kontrollschalter S\ bis Si₆ auf der Senderseite gesteuert.

Die auf der Eingangsklemme WA einlaufenden Impulse G werden in positive logische Impulse mittels des logischen Umsetzers 33 umgesetzt, und die am Ausgang, d. h. am Punkt M, erscheinenden Impulse beaufschlagen die Rücksetzklemme des Binärzählers 14. Damit wird der Binärzähler 14 in jedem Zyklus (16 Zählschritte) synchron zum Binärzähler 4 bei der Anordnung in F i g. 5 rückgesetzt. Auch hier werden also beide Binärzähler 4 bzw. 14 im Sender bzw. im Empfänger zwangsweise in jedem Zyklus synchronisiert, so daß nicht die Gefahr besteht, daß Zählwertdifferenzen zwischen den beiden Binärzählern gespeichert werden. Auch hier gilt — falls zwischengeschaltete Relais vorgesehen sind — daß die JK-Flip-Flop-Ausgangssignale gleichen Pegels während beispielsweise vier Zyklen erzeugen müssen, damit die Relais zum Ansprechen gebracht werden. Ergibt sich eine Fehlerregung der JK-Flip-Flops, beispielsweise durch Störsignale, so wird gleichwohl die zu steuernde Einrichtung nicht falsch bedient.

Wie erwähnt, werden bei dieser abgewandelten Ausführungsform die Taktimpulse und die Steuerimpulse über die eine und die Rücksetz- oder Synchronisierungsimpulse über die andere Übertragungsleitung übertragen. Diese Abwandlung ergibt die gleichen Vorteile wie bei der erstbeschriebenen Ausführungsform, mit dem einzigen Unterschied, daß zwei Übertragungsleitungen vorgesehen sind. Diese abgewandelte Ausführungsform der Erfindung läßt sich also vorteilhaft dort verwenden, wo der Abstand zwischen Sender und Empfänger relativ kurz ist.

Hierzu 8 Blatt Zeichnungen

Claims (7)

24 576Π Patentansprüche:

1. Multiplex-Obertragungssystem zur Übertragung einer Mehrzahl von EIN-AUS-Signalen in diesen zugeordneten Kanälen über wenigstens eine Übertragungsstrecke von einem Sender, der einen Taktimpulsgenerator, einen Rücksetzimpulsgenerator, einen Impulsfolgegenerator, der der Kanalzahl entsprechende und synchron zu den Taktimpulsen auftretende Impulsfolgen und jeweils an einer bestimmten Führungsposition jeder Impulsfolge auftretende, der Synchronisation dienende Impulse erzeugt, einen ersten Trigger-Impuls-Generator zur Erzeugung von Triggerimpulsen synchron zu den Taktimpulsen, sowie eine Schaltung zur Speicherung und Abgabe von Informationsimpulsen entsprechend den Trigger-Impulsen und EIN-AUS-Signalen aufweist, zu einem Empfänger, in dem eine Trennstufe zum Trennen der Informationsimpulse und der Kanalimpulse von den Impulsfolgen, ein zweiter Trigger-Impuls-Generator zum Erzeugen von Kanalimpulsen synchron zu den Taktimpulsen und mehrere Torschaltungen vorgesehen sind, die die Informationsimpulse entsprechend den Triggerimpulsen durchlassen, dadurch gekennzeichnet, daß die vom Impulsfolgegenerator (1, 2, 4, D₁) erzeugten Impulsfolgen und die Informationsimpulse verschieden hohe Pegel mit zueinander entgegengesetzter Polarität aufweisen und durch Gleichrichter (Eh, D*) voneinander trennbar sind.

2. Multiplex-Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß eine Rücksetzimpuls-Trennstufe (D₅, ZD\, R₅, Ci, TR*) zum Trennen der Rücksetzimpulse von den Impulsfolgen vorgesehen ist, die den von den Kanalimpulsen verschiedenen Pegel bzw. Dachwert der Rücksetzimpulse feststellt.

3. Multiplex-Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß es eine zusätzliche Übertragungsleitung zum Übertragen der Rücksetzimpulse aufweist.

4. Multiplex-Übertragungssystem nach Anspruch

1, dadurch gekennzeichnet, daß der Impulsfolgegenerator einen Pegeleinsieller (2) zur Einpegelung des Dachwerts der Taktimpulse, einen die negativen Komponenten der eingepegelten Taktimpulse zur Übertragungsleitung durchschaltenden Gleichrichter (Di) sowie einen Binärzähler (4) umfaßt, der eine der Zahl der Kanäle entsprechende Speicherkapazität aufweist und bei Überschreiten seiner Stellenzahl einen Übertragsimpuls und mit dem Rücksetzimpulsgenerator (77?i, R\) verbunden ist, der entsprechend den Übertragsimpulsen die Rücksetzimpulse erzeugt.

5. Multiplex-Übertragungssystem nach Anspruch 4, dadurch gekennzeichnet, daß der erste Trigger-Impuls-Generator einen Dezimaldekodierer (5) zum Erzeugen von Triggerimpulsen entsprechend der Ausgangsinformation vom Binärzähler (4) aufweist.

6. Multiplex-Übertragungssystem nach Anspruch

2, dadurch gekennzeichnet, daß die Rücksetzimpuls-Trennstufe eine Zenerdiode (ZA), die Impulse mit einem gegenüber einem vorbestimmten Dachwert höheren Dachwert durchläßt, sowie einen Verstärker aufweist, der die von der Zenerdiode durchgelassenen Impulse verstärkt und die Rücksetzimpulse erzeugt.

7. Multiplex-Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Trigger-Impuls-Generator einen Binärzähler (14) zum Zählen der Kanalimpulse von der Trennstufe, einen Markierimpuls-Generator (16) zum Erzeugen von Markierimpulsen entsprechend den Kanalimpulsen sowie einen Dezimal-Dekodier-Schaltkreis (18a bis iSd, 22a bis 22d, 15) aufweist, der entsprechend der vom Zähler (14) gelieferten Ausgangsinformation die Triggerimpulse erzeugt