DE19629699C1 - Verfahren zur Übertragung von Daten, Schnittstelle zum Aussenden von Daten und Schnittstelle zum Empfang von Daten - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zur Übertragung von Daten bzw. von Schnittstellen für das Aussenden oder den Empfang von Daten nach der Gattung der unabhängigen Patentansprüche 1, 6 und 11.

Aus der DE 35 06 118 A1 ist bereits ein Verfahren zur Übertragung von Daten über eine Datenleitung bekannt, bei dem eine Folge von ersten und zweiten voneinander unterscheidbaren Zuständen auf der Datenleitung übertragen werden. Diese Zustände stellen dabei ein High-Bit oder ein Low-Bit dar.

Aus der Druckschrift Feichtinger, H.: Ein neues Bus-System In: mc 3/1982, Seite 62 ist ein Übertragungsverfahren bekannt, bei dem Peripheriegeräte untereinander und mit einem Computer über einen Bus verbunden sind. Dieser Bus verwendet als Übertragungsverfahren einen 3-Level-Code. Dieser 3-Level-Code weist drei unterschiedliche Spannungspegel auf. Im Ruhezustand wird ein Null-Pegel übertragen, eine Synchronisation wird mit diesen Null-Pegeln jedoch nicht durchgeführt.

Aus der Druckschrift EP-A1 0 664 515 ist eine Datenübertragungsschnittstelle für einen multimoden Signalbus bekannt, die sich auf unterschiedliche Betriebsarten einstellen kann. In einer ersten Betriebsart wird mit einem Spannungspegel von 0 bis 5 V gearbeitet, in eine zweiten Betriebsart mit 0 bis 3,3 V. Eine Kombination der Betriebsarten bzw. die Erzeugung eines 3-Level-Codes wird nicht vorgeschlagen.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren bzw. die erfindungsgemäßen Schnittstellen mit den kennzeichnenden Merkmalen der unabhängigen Patentansprüche haben dem gegenüber den Vorteil, daß ein dritter Zustand vorgesehen ist, der zur Übertragung eines Synchronisationssignals genutzt wird. Die Synchronisation kann daher in einer der beteiligten Datenstationen erzeugt werden und über die Datenleitung den anderen beteiligten Stationen mitgeteilt werden. Es ist so möglich, daß nur eine der beteiligten Datenstationen intern die Mittel zur Erzeugung eines Synchronisationssignals aufweist, während die anderen Stationen keine derartigen Mittel aufweisen müssen.

In den abhängigen Patentansprüchen werden vorteilhafte Weiterbildungen und Verbesserungen des Verfahrens bzw. der Schnittstelle nach den unabhängigen Patentansprüchen angegeben. Besonders einfach wird das Synchronisations­ signal, wenn es darin besteht, daß die Datenleitung für eine vorbestimmte Mindestzeit in den dritten Zustand gebracht wird. Die empfangende Station kann sich dann auf die Signalflanke synchronisieren, die das Ende des dritten Zustands anzeigt. Das Einlesen eines High-Bit oder ein Low-Bit erfolgt dann einfacherweise dadurch, daß nach dem Synchronisationssignal eingelesen wird, ob die Datenleitung im ersten oder im zweiten Zustand vorliegt. Vorteilhaft ist weiterhin daran, daß die Länge des Synchronisationssignals oder des High-Bit oder ein Low-Bits nicht ins Gewicht fallen, soweit sie jeweils eine vorgegebene Mindestzeit überschreiten, die zur zuverlässigen Erkennung des jeweiligen Zustandes auf der Datenleitung erforderlich ist. Besonders einfach werden die verschiedenen Zustände auf der Datenleitung durch unterschiedliche Spannungspegel realisiert.

Zeichnungen

Ausführungsbeispiele der Erfindung sind in der nachfolgenden Beschreibung erläutert und in den Zeichnungen dargestellt. Es zeigen die Fig. 1 schematisch zwei Datenstationen, die mit einer Datenleitung verbunden sind, Fig. 2 unterschiedliche Zustände auf der Datenleitung, Fig. 3 zwei erfindungsgemäße Schnittstellen und Fig. 4 eine einfache Logik zur Auswertung von Daten.

Beschreibung

In der Fig. 1 wird eine erste Datenstation 31 und eine zweite Datenstation 32 gezeigt, die durch eine Übertragungsleitung 1 miteinander verbunden sind. Die erste Datenstation 31 weist einen Mikroprozessor 33 und eine Schnittstelle 2 auf, die über mehrere Leitungen 34 miteinander verbunden sind. Die zweite Datenstation 32 weist eine Logikschaltung 35 auf, die über mehrere Leitungen 36 mit einer Schnittstelle 3 verbunden ist. Die Schnittstellen 2 und 3 haben dabei die Aufgabe, Daten, die sie vom Mikroprozessor 33 oder von der Logikeinheit 35 erhalten, für die Übertragung über die Übertragungsleitung 1 aufzubereiten bzw. Daten die die Schnittstellen 2, 3 von der Übertragungsleitung 1 erhalten, für den Mikroprozessor 33 bzw. die Logikeinheit 35 entsprechend aufzubereiten. Wesentlich ist dabei, daß die Schnittstellen 2, 3 derart ausgebildet sind, daß auf der Übertragungsleitung 1 drei unterschiedliche Zustände realisiert werden.

Die unterschiedlichen Zustände, die auf der Übertragungsleitung 1 realisiert werden, werden in der Fig. 2 in einem Diagramm dargestellt. Aufgetragen ist die Zeit t gegenüber dem Signal s, wobei das Signal hier als unterschiedliche Spannungspegel V0, V1 und V2 realisiert ist. Dabei ist V2 der höchste und V0 der geringste Spannungspegel. Im Zeitintervall t1 befindet sich die Übertragungsleitung 1 im Ruhezustand der hier durch den Spannungspegel V2 realisiert ist. Für die folgende Beschreibung wird davon ausgegangen, daß die erste Datenstation 31 ein Signal an die zweite Datenstation 32 überträgt. Im Zeitintervall t2 zieht die Schnittstelle 2 die Übertragungsleitung 1 auf den Spannungspegel V1. Dadurch wird angezeigt, daß eine Datenübertragung vorgenommen werden soll. Eine derartige Vorwarnung der zweiten Datenstation 32 kann beispielsweise dazu genutzt werden, ein entsprechendes Programm in der zweiten Datenstation 32 zu aktivieren, welches die Verarbeitung der Daten vornimmt, sofern die zweite Datenstation 32 ebenfalls einen Mikrorechner zur Auswertung der Daten aufweist. Die Zeitdauer t2 und die danachfolgende Zeitdauer t3, indem auf der Übertragungsleitung 1 wieder der Ruhepegel V2 eingestellt wird, werden dabei von ihrer Länge so bemessen, daß ausreichend Zeit für die Vorbereitung der zweiten Datenstation 32 für die Aufnahme von Daten zur Verfügung steht. Der Buspegel V2 stellt im folgenden den Bitzustand High dar, während der Buspegel V1 den Bitzustand Null darstellt. Weiterhin kann die Übertragungsleitung 1 von den Schnittstellen 2, 3 noch auf den Pegel V0 gelegt werden, wie diese im Zeitintervall t4 der Fall ist. Dieses Zeitintervall t4 mit dem Spannungspegel V0 stellt ein Synchronisationssignal auf der Übertragungsleitung 1 dar. Dieses Synchronisationssignal wird beispielsweise vom Mikroprozessor 33 erzeugt und dann über eine Leitungen 34 an die Schnittstelle 2 weitergegeben. Das Synchronisationssignal wird auch als Taktsignal oder Clock (CLK) bezeichnet. In Abhängigkeit von diesem Synchronisationssignals des Mikroprozessors 33 erzeugt die Schnittstelle 2 auf der Übertragungsleitung 1 das Synchronisationssignal, indem die Übertragungsleitung 1 für eine vorgegebene Mindestzeitdauer t4 auf den Spannungspegel VO gezogen wird. Die Mindestzeitdauer ist dabei so ausgelegt, daß die empfangende zweite Datenstation 32 dieses Signal auf der Übertragungsleitung 1 sicher erkennen kann.

Die empfangende zweite Datenstation 32 benutzt dann dieses Synchronisationssignal, um ein internes Synchronisationssignals zu erzeugen, mit dem die Verarbeitung der Daten getaktet wird. Dabei kann sich die empfangende Datenstation beispielsweise auf das Ende der Zeitdauer t4 synchronisieren. Wie aus der Fig. 2 zu erkennen ist, wird jedesmal, nachdem der Buspegel V0 eingenommen wurde, entweder der Buspegel V1 oder der Buspegel V2 eingenommen, d. h. jedesmal nach dem Synchronisationssignal wird entweder ein High-Bit oder ein Low-Bit übertragen. Die empfangende Datenstation muß daher jeweils nach dem Ende des Spannungszustands V0 den Spannungspegel auf der Übertragungsleitung 1 abtasten, um ein High-Bit oder ein Low-Bit zu erkennen. Im Intervall t5 wird beispielsweise mit dem Spannungspegel V2 ein High-Bit übertragen. Im Zeitintervall t6 erfolgt wieder ein Synchronisationssignal und im Zeitintervall t7 wird wiederum ein High-Bit durch den Spannungspegel V2 angezeigt. Nach dem Synchronisationssignal im Zeitintervall t8 wird im Zeitintervall t9 ein Low-Bit auf der Übertragungsleitung 1 angezeigt. Ebenso wird im Zeitintervall t10 ein Synchronisationsbit und im Zeitintervall t11 ein darauf folgendes Low-Bit übertragen. Bis zu diesem Zeitpunkt wurden in der Fig. 2 die Synchronisationssignale jeweils durch gleichlange Zeitintervalle t4, t6, t8, t10 und die Bitzustände ebenfalls durch gleichlange Zeitinervalle t5, t7, t9 und t11 dargestellt. Aufgrund der einfachen Synchronisation ist es jedoch nicht erforderlich, daß die Zeitdauer für das Synchronisationssignal oder das einzelne Datenbit eine vorbestimmte Länge aufweisen, solange wie eine gewisse Mindestlänge, die zur ausreichenden Identifizierung des Spannungspegels auf der Übertragungsleitung erforderlich ist, eingehalten wird. Im Zeitintervall t12 und im Zeitintervall t13 werden exemplarisch ein Synchronisationssignal und ein Low-Bit gezeigt, die eine abweichende Zeitdauer t12 bzw. t13 aufweisen. Das hier vorgestellte Übertragungsverfahren ist somit nicht darauf angewiesen, daß für die Signalpegel vorbestimmten Längen eingehalten werden.

In der Fig. 1 wurde nur eine einzige Datenleitung 1 dargestellt, die beispielsweise durch einen Draht realisiert sein kann, der die beiden Datenstationen 31 und 32 miteinander verbindet. Alternativ ist es auch möglich, daß statt der einen Datenleitung 1 auch zwei Datenleitungen vorhanden sind, die mit einem Differenzsignal betrieben werden. Das Signal der Fig. 2 bestände dann nicht in einem absoluten Spannungspegel auf einer Übertragungsleitung, sondern in der Differenz der Spannungspegel, die auf den beiden Datenleitungen anliegen. Statt Spannungspegel könnte auch eine oder zwei Datenleitungen verwendet werden, auf denen Ströme fließen. Weiterhin sind auch Lichtleitfasern als Übertragungsleitung geeignet, wobei dabei dann das Signal in unterschiedlichen Lichtintensitäten bestehen könnte.

Zur ersten Datenstation 31 wurde ausgeführt, daß sie ein Mikroprozessor 33 aufweist, während die zweite Datenstation 32 eine Logikschaltung 35 aufweist. Das erfindungsgemäße Verfahren ist zur Übertragung von Daten besonders vorteilhaft, wenn eine der beteiligten Datenstationen eine große "Intelligenz" aufweist, und die andere Datenstation bzw. die anderen Datenstationen vergleichsweise einfach ausgestaltet sind. Die intelligente Datenstation 31 weist daher einen Mikrorechner 33 auf, der eine Vielzahl von komplexen Aufgaben bearbeiten kann. Weiterhin weist der Mikrorechner 33 eine interne Uhr (clock) auf, mit der ein internes Taktsignal zur Erzeugung von Synchronisationssignalen zur Verfügung steht. Dieses Synchronisationssignal wird dann durch die Übertragungsleitung 1 übertragen und dient als Maßstab für die Verarbeitung der Daten in der einfach ausgestalteten zweiten Datenstation 32. Die zweite Datenstation 32 weist beispielsweise nur eine einfache Logikschaltung 35 auf, die durch das Synchronisationssignal getaktet wird. Ein einfaches Beispiel für eine derartige Logikschaltung wird in der Fig. 4 beschrieben. Weiterhin ist es möglich auch die Datenstation 31 als Logikschaltung auszuführen, die eine Quelle für ein Synchronisationssignal aufweist. Diese Station kann dann beispielsweise in zeitlichen Abständen Informationen an die Datenstation 32 senden. Weiterhin kann die Datenstation ein Mikrorechner aufweisen der zu übertragende Daten durch parallele Busleitungen an eine Logikeinheit abgibt, die dann die eigentliche Übertragung über die Datenleitung 1 vornimmt.

In der Fig. 1 ist der Datenaustausch zwischen einer ersten und einer zweiten Datenstation 31, 32 beschrieben. Ebensogut kann das erfindungsgemäße Verfahren jedoch auch angewandt werden, wenn mehrere Datenstationen beteiligt sind, wobei in diesem Fall mindestens eine der Datenstationen in der Lage ist, ein Synchronisationssignals zu erzeugen. Die übertragenen Daten sollten in diesem Fall Adressen aufweisen, durch die klargestellt wird, für welche Station die jeweiligen Daten gerade bestimmt sind.

In der Fig. 3 wird eine konkrete Ausgestaltung der Schnittstellen 2 und 3 dargestellt. In der Schnittstelle 2 ist die Übertragungsleitung 1 mit einem Knoten 4 eines Spannungsteilers aus den Widerständen 5 und 6 verbunden. Der Knoten 4 ist über den Widerstand 5 und einen Schalter 15 mit einer Versorgungsspannung VCC verbunden. Weiterhin ist der Knoten 4 über den Widerstand 6 mit dem Kollektor eines Transistors 7 verbunden, dessen Emitter mit Masse verbunden ist. Die Basis des Transistors 7 ist mit einer Leitung Out- Data mit dem hier nicht dargestellten Mikroprozessor 33 verbunden. Weiterhin ist in der Schnittstelle 2 die Übertragungsleitung 1 mit dem Kollektor eines Transistors 8 verbunden, dessen Emitter mit Masse verbunden ist. Der Basisanschluß des Transistors 8 ist mit einer Leitung Out-CLK mit dem nicht dargestellten Mikroprozessor 33 verbunden. Weiterhin ist in der Schnittstelle 2 die Übertragungsleitung 1 mit einem Eingang eines Komparators 9 verbunden, wobei der Komparator einen weiteren Eingang für eine Vergleichsspannung V aufweist. Der Komparator 9 weist einen Ausgang In-Data auf, der mit dem Mikroprozessor 33 verbunden ist.

In der Schnittstelle 3 ist die Übertragungsleitung 1 mit jeweils einem Eingang eines Komparators 10 und eines Komparators 11 verbunden. Jeder dieser Komparatoren 10, 11 weist noch einen weiteren Eingang für eine Vergleichsspannung V auf. Der Komparator 10 weist einen Ausgang In-Data auf, der mit der nicht dargestellten Logikschaltung 35 verbunden ist. Der Komparator 11 weist einen Ausgang IN-CLK auf, der ebenfalls mit der Logikschaltung verbunden ist. Weiterhin ist in der Schnittstelle 3 die Übertragungsleitung 1 über einen Widerstand 12 mit dem Kollektor eines Transistors 13 verbunden. Der Emitter des Transistors 13 ist mit Masse verbunden. Die Basis des Transistors 13 ist über eine Leitung Out-Data mit der Logikschaltung 35 verbunden.

Wenn der Schalter 15 der Schnittstelle 2 geschlossen ist, ist die Übertragungsleitung 1 über den Widerstand 5 mit dem Potential VCC verbunden und es wird so das Ruhepotential von V2 auf der Übertragungsleitung 1 eingestellt. Wenn auf der Leitung Out-Data ein Signal anliegt, wird der Transistor 7 leitend geschaltet und die Übertragungsleitung 1 wird durch den Spannungsteiler aus den Widerständen 5 und 6 auf ein Potential V1 gezogen. Wenn auf der Leitung Out-CLK ein Signal anliegt, wird der Widerstand 8 leitend geschaltet, und die Übertragungsleitung 1 wird niederohmig mit Masse verbunden, so daß sich dann auf der Übertragungsleitung ein Potential V0 einstellt. Die Schnittstelle 2 weist somit alle Mittel auf, um in Abhängigkeit von Steuersignalen des Mikroprozessors 33 auf der Übertragungsleitung 1 alle drei Spannungspegel V2, V1 und V0 zu realisieren.

In der Schnittstelle 3 ist für den Komparator 10 die Vergleichsspannung V so gewählt, daß am Ausgang In-Data des Komparators ein Signal, beispielsweise ein High-Pegel, anliegt, wenn die Übertragungsleitung 1 auf dem Wert V2 ist. Weiterhin ist die Vergleichsspannung V so gewählt, daß am Ausgang In-Data kein Signal bzw. ein Low-Signal anliegt, wenn die Übertragungsleitung 1 auf dem Spannungspegel V1 ist. Typischerweise wird dazu eine Vergleichsspannung gewählt, die zwischen V1 und V2 liegt. Der Komparator 11 weist eine Vergleichsspannung V auf, die so gewählt ist, daß der dritte Zustand, d. h. der Spannungspegel V0 sicher erkannt werden kann. Dazu liegt die Vergleichsspannung zwischen V0 und V1. Die Schnittstelle 3 weist somit Mittel auf, den ersten, zweiten und dritten Spannungspegel auf der Übertragungsleitung 1 zu unterscheiden und in Folge dessen Signale für die Logikschaltung 35 zur Verfügung zu stellen. Dabei wird aufgrund der Synchronisationssignale, die von der Schnittstelle 2 auf der Übertragungsleitung 1 erzeugt werden, in der Schnittstelle 3 ein Taktsignal auf der Leitung In-CLK (CLK=Clock) zur Verfügung gestellt, durch das die Logikschaltung 35 mit einem Taktsignal versorgt wird. Die Steuerung der Schnittstelle 2 durch den Mikroprozessor 33 erfolgt derart, daß vor der Ausgabe jedes High-Bit oder Low-Bit ein Synchronisationssignal ausgegeben wird. Dieses Synchronisationssignal stellt für die zweite Schnittstelle und die damit verbundene Logikeinheit 35 das Synchronisationssignal dar, mit dem die Bearbeitung der Bitpegel in der Schnittstelle 2 und der Logikeinheit 35 getaktet werden. Weiterhin sind in der Fig. 3 Mittel angegeben, die eine Rückübertragung von Daten von der Schnittstelle 3 zur Schnittstelle 2 erlauben. Dazu weist die Schnittstelle 3 den Transistor 13 auf, der mit der Leitung Out-Data der Logikschaltung 35 verbunden ist. Über den Widerstand 12, der zusammen mit dem Widerstand 5 der Schnittstelle 2 einen Spannungsteiler bildet, kann so die Übertragungsleitung 1 wahlweise mit dem Potential V2 oder V1 beaufschlagt werden. Der Komparator 9 der Schnittstelle 2 ist mit einem entsprechenden Vergleichspotential V verbunden, welches dann erlaubt, zwischen den Spannungszuständen V2 und V1 auf der Übertragungsleitung 1 zu unterscheiden. Dabei ist jedoch zu beachten, daß die Schnittstelle 3 keinerlei Mittel aufweisen, die es erlauben, den dritten Zustand mit dem Spannungspegel V0 auf der Übertragungsleitung 1 zu realisieren. Nur die Schnittstelle 2 weist die dazu gehörigen Mittel auf. Wenn somit eine Datenübertragung von der Schnittstelle 3 zur Schnittstelle 2 geplant ist, so wird das Taktsignal nach wie vor von der Schnittstelle 2 zur Verfügung gestellt. Dazu gibt die Schnittstelle 2 ein Synchronisationssignal auf die Übertragungsleitung 1, indem sie über den Transistor 8 mit Masse verbunden wird. Wenn dann der Transistor 8 sperrt, wird sich in Abhängigkeit des Schaltzustandes des Transistors 13 der Schnittstelle 3 ein entsprechender Spannungspegel V2 oder V1 auf der Übertragungsleitung 1 einstellen.

Der Schalter 15 kann auch genutzt werden um die Datenstation 32 aus einem "stand-by" Zustand, mit geringer Stromaufnahme, in einen Betriebszustand zu bringen. Dazu wäre dann die Datenleitung 1 noch mit einem Bauelement zu verbinden, welches im "stand-by" Zustand die Beaufschlagung der Datenleitung 1 mit dem Spannungspegel V2 erkennt. Im Falle eines Reglers für eine Lichtmaschine würde der Schalter 15 mit dem Zündschloß gekoppelt werden.

Wenn mehrere Schnittstellen mit der Übertragungsleitung 1 verbunden sind, ist das Gesamtsystem so ausgelegt, daß zu jedem Zeitpunkt nur eine einzige Station ein Synchronisationssignal auf der Übertragungsleitung 1 erzeugen kann. Vorteilhaft ist an diesem System besonders, daß nur die Station, die das Synchronisationssignal erzeugt, eine gewisse Intelligenz aufweisen muß, und die Mittel besitzen muß, ein Synchronisiersignal zu erzeugen. Die anderen Datenstationen können besonders einfach ausgebildet sein, insbesonders müssen in diesen Stationen keine Schwingkreise vorliegen, mit denen ein Taktsignal erzeugt wird. Weiterhin können diese Stationen in Form einer einfachen Logikschaltung realisiert sein.

In der Fig. 4 wird ein einfaches Beispiel für eine Logikschaltung 35 gezeigt. Dieses Beispiel bezieht sich auf einen Regler für eine Lichtmaschine, wie sie im Kraftfahrzeug verwendet wird. Bei einem derartigen Regler ist es wünschenswert, daß eine Motorsteuerung an einen Lichtmaschinenregler ein Signal übertragen kann, mit dem die Regelspannung des Lichtmaschinenreglers eingestellt wird. Es soll somit durch eine Übertragungsleitung ein analoges Signal, welches einer Spannung entspricht, zum Regler übertragen werden. Da in einem Kraftfahrzeug zahlreiche Störspannungen auftreten, ist es nicht möglich, ein derartiges analoges Signal direkt zu übertragen, da die Spannungspegel auf der Leitung in Folge von Störungen variieren können. Der Regler muß jedoch nur das in Form von Bits übertragene Spannungssignal verstehen und kann ansonsten vergleichsweise einfach aufgebaut sein. Ein derartiger Regler, der einer Schnittstelle 3 nachgeordnet ist, wird in der Fig. 4 gezeigt. Der Regler weist ein Schieberegister 41 auf, dessen Dateneingang mit der Leitung In-Data der Schnittstelle 3 verbunden ist. Weiterhin weist das Schieberegister 41 einen Takteingang 46 auf, die mit einer Verzögerung 45 verbunden ist. Bei einer derartigen Verzögerung kann es sich um jedes beliebige Bauteil handeln, mit dem eine kurze Verzögerung des Signals verbunden ist. Dies ist erforderlich, da sich nach dem Übergang von V0 auf einem der Bitpegel V1 oder V2 am Dateneingang des Schieberegisters 41 erst ein definierter Signalpegel einstellen muß. Wenn über die Übertragungsleitung 1 die Abfolge von Spannungspegeln geschickt wurde, wie sie in der Fig. 2 dargestellt sind, so wird in das Schieberegister 41 der Wert 11 000 eingelesen. Dieser Wert liegt dann an den parallelen Ausgangsleitungen 42 des Schieberegisters 41 an und dient als Eingangswert für einen Digital-Analog-Wandler 43. In Abhängigkeit von dem an dem parallelen Leitungen 42 anliegenden Bits wird dann ein Ausgangswert, beispielsweise eine analoge Ausgangsspannung auf der Ausgangsleitung 44 des Digital-Analog-Wandlers ausgegeben. Ein derartiger Spannungswert stellt dann den Schaltpegel des Generatorreglers dar.

Weiterhin weist das Schieberegister 41 einen Reseteingang 48 auf, mit dem der Inhalt des Schieberegisters 41 auf einen vorgegebenen Startwert gesetzt werden kann. Der Reseteingang 48 ist mit einem Reset-Baustein 47 verbunden das mit der In-Data-Leitung und der In-CLK-Leitung verbunden ist. Der Reset-Baustein 47 erkennt ob eine Spannungsänderung auf der Leitung In-Data erfolgt ist, ohne daß zuvor ein Signal auf der In-CLK-Leitung angelegt war. Wenn dies der Fall ist so wird ein Resetsignal erzeugt, mit dem das Schieberegister 41 auf den Startwert gesetzt wird. Ein derartiges Signal wird in der Fig. 2 im Intervall t2 genutzt um den Beginn einer Datenübertragung zu signalisieren. Das Schieberegister 41 kann somit immer ausgehend von einem vorgegebenen Startwert neu geladen werden.

Wie in der Fig. 4 zu erkennen ist, können auf der Empfangsseite einfache logische Schaltkreise dazu genutzt werden, die digital über die Übertragungsleitung 1 übertragenen Datenworte auszuwerten. Eine gewisse Intelligenz zum Betreiben der Datenübertragung muß im wesentlichen nur in der Station vorhanden sein, die auch das Synchronisationssignal zur Verfügung stellt. Das System ist daher besonders gut geeignet, wenn eine intelligente Hauptstation eine oder mehrere vergleichsweise einfach aufgebaute Stationen anspricht.

Claims (15)

1. Verfahren zur Übertragung von Daten über eine Übertragungsleitung (1) durch Übertragung einer Folge eines ersten oder eines zweiten voneinander unterscheidbaren Zustands auf der Übertragungsleitung, die ein High-Bit oder ein Low-Bit darstellen, dadurch gekennzeichnet, daß ein dritter Zustand auf der Übertragungsleitung (1) erzeugbar ist, der von den ersten beiden Zuständen unterscheidbar ist, und daß der dritte Zustand als Synchronisationssignal verwendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Synchronisationssignal gebildet wird indem die Übertragungsleitung für eine vorbestimmte Mindestzeit in den dritten Zustand gebracht wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Datenleitung für eine vorbestimmte Mindestzeit in den ersten oder zweiten Zustand gebracht wird, um ein High-Bit oder Low-Bit anzuzeigen, und daß vor jedem High-Bit oder Low-Bit ein Synchronisationssignal übertragen wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungsleitung einen Ruhezustand aufweist, indem sie in einem der drei Zustände gehalten wird, und daß der Beginn einer Datenübertragung dadurch angezeigt wird, daß die Übertragungsleitung in einem anderen als den Ruhezustand gebracht wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichne,t, daß die drei unterschiedlichen Zustände dadurch realisiert werden, daß auf einem elektrischen Leiter unterschiedliche Spannungspegel erzeugt werden.

6. Schnittstelle zum Aussenden von Daten, die mit einer Übertragungsleitung verbunden ist, wobei die Schnittstelle erste Mittel aufweist, eine Folge eines ersten oder eines zweiten voneinander unterscheidbaren Zustands auf der Übertragungsleitung zu erzeugen, die High-Bits oder Low-Bits darstellen, dadurch gekennzeichnet, daß zweite Mittel vorgesehen sind, um in Umsetzung eines Synchronisationssignals auf der Datenleitung einen dritten Zustand zu erzeugen, der vom ersten und zweiten Zustand unterscheidbar ist.

7. Schnittstelle nach Anspruch 6, dadurch gekennzeichnet, daß die drei unterschiedlichen Zustände durch Spannungspegel auf einem elektrischen Leiter realisiert sind.

8. Schnittstelle nach Anspruch 7, dadurch gekennzeichnet, daß die ersten Mittel einen Spannungsteiler mit einem ersten Widerstand (5) und einem zweiten Widerstand (6) aufweisen, daß der erste Widerstand (5) zwischen einer ersten Spannung (VCC) und einem Knoten angeordnet ist, daß der zweite Widerstand zwischen dem Knoten und einem Schalter angeordnet ist, und daß der Schalter zwischen dem zweiten Widerstand (6) und einer zweiten Spannung (Masse) angeordnet ist, daß der Schalter wahlweise zur Ausgabe eines High-Bit oder Low-Bit schaltbar ist, und daß die Übertragungsleitung (1) mit dem Knoten (4) verbunden ist.

9. Schnittstelle nach Anspruch 8, dadurch gekennzeichnet, daß die zweiten Mittel einen Schalter aufweisen, mit dem die Übertragungsleitung mit der ersten oder der zweiten Spannung verbindbar ist, und daß der Schalter in Abhängigkeit vom Synchronisationssignalen schaltbar ist.

10. Schnittstelle nach Anspruch 7 bis 9, dadurch gekennzeichnet, daß eine Datenleitung (Out-Data) und eine Synchronisationsleitung (Out-CLK) zur Ansteuerung der Schalter vorgesehen sind, und daß die Datenleitung (Out-Data) und die Synchronisationsleitung (Out-CLK) mit einem Mikroprozessor, insbesondere einem Mikroprozessor eines Motorsteuergerätes, verbunden sind.

11. Schnittstelle zum Empfang von Daten, die mit einer Übertragungsleitung verbunden ist, wobei die Schnittstelle dritte Mittel aufweist, eine Folge eines ersten oder eines zweiten voneinander unterscheidbaren Zustands auf der Übertragungsleitung (1) zu erkennen, die ein High-Bit oder ein Low-Bit darstellen, dadurch gekennzeichnet, daß vierte Mittel vorgesehen sind, um auf der Übertragungsleitung (1) einen dritten Zustand zu erkennen, der vom ersten und zweiten Zustand unterscheidbar ist, und daraus ein Synchronisationssignal zu erzeugen.

12. Schnittstelle nach Anspruch 11, dadurch gekennzeichnet, daß die drei Zustände durch voneinander unterscheidbare Spannungspegel realisiert ist.

13. Schnittstelle nach Anspruch 12, dadurch gekennzeichnet, daß die dritten Mittel und die vierten Mittel jeweils einen Komparator aufweisen, daß jeweils ein Anschluß der Komparatoren mit der Übertragungsleitung und jeweils ein zweiter Anschluß der Komparatoren mit einer Vergleichsspannung verbunden ist.

14. Schnittstelle nach Anspruch 11 bis 13, dadurch gekennzeichnet, daß die Komparatoren mit einer Datenleitung (In-Data) und einer Synchronisationsleitung (In-CLK) verbunden sind, mit denen Daten und ein Synchronisationssignal an einen Empfänger, insbesondere einen Regler für eine Lichtmaschine, übertragbar sind.

15. Schnittstelle nach Anspruch 11 bis 14, dadurch gekennzeichnet, daß fünfte Mittel (12, 13) vorgesehen sind, auf der Übertragungsleitung (1) den ersten oder den zweiten Zustand zu erzeugen, um ein High-Bit oder ein Low-Bit auszusenden, und daß diese Mittel nur in Folge eines empfangenen Synchronisationssignals betätigt werden.