DE3209862A1 - Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale - Google Patents

Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale

Info

Publication number
DE3209862A1
DE3209862A1 DE19823209862 DE3209862A DE3209862A1 DE 3209862 A1 DE3209862 A1 DE 3209862A1 DE 19823209862 DE19823209862 DE 19823209862 DE 3209862 A DE3209862 A DE 3209862A DE 3209862 A1 DE3209862 A1 DE 3209862A1
Authority
DE
Germany
Prior art keywords
power stage
input signal
transistor
balanced
earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823209862
Other languages
English (en)
Other versions
DE3209862C2 (de
Inventor
Hans-Robert Dipl.-Ing. 8500 Nürnberg Schemmel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Kommunikations Industrie AG
Original Assignee
Philips Kommunikations Industrie AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Kommunikations Industrie AG filed Critical Philips Kommunikations Industrie AG
Priority to DE19823209862 priority Critical patent/DE3209862A1/de
Publication of DE3209862A1 publication Critical patent/DE3209862A1/de
Application granted granted Critical
Publication of DE3209862C2 publication Critical patent/DE3209862C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

  • Leistungsstufe für zwei erdsymmetrische binäre Aus-
  • gangssignale Die Erfindung betrifft eine Leistungsstufe gemäß dem Oberbegriff des Anspruches 1.
  • Eine derartige Leistungsstufe wird benötigt, um erdsymmetrische Leitungen, über die hohe Leistungen übertragen werden sollen, mit-binären Signalen zu speisen.
  • Die Leistungsstufe muß im Betriebszustand einen niedrigen Ausgangswiderstand haben, damit bei den meist kleinen Lastwiderständen eine möglichst gute Leistungsanpassung erreicht wird.
  • Bisher wurde eine Leistungsstufe für den oben angegebenen Zweck mit einem Leistungsverstärker realisiert, der an einen Ausgangsübertrager mit niederohmigem Ausgangswiderstand angeschlossen ist; die Sekundärwicklung des Übertragers enthält eine geerdete Mittelanzapfung. An den Eingang einer solchen Stufe können binäre Signale aus Logikschaltungen üblicher Art gegeben werden.
  • Um bei Ausfall des Verstärkers die Übertragung nicht unterbrechen zu müssen, ist es üblich, zwei Leistungsstufen vorzusehen, die beide an die gleiche Leitung anschließbar sind. Im Störungsfalle trennt eine Überwachungsschaltung automatisch die defekte Stufe von der Übertragungsleitung-, die dann gleichzeitig mit dem Ausgang der redundanten Leistungsstufe verbunden wird.
  • Es ist Aufgabe der Erfindung, eine Leistungsstufe für symmetrische binäre Ausgangssignale anzugeben, die in einfacher Weise aus Halbleiterbausteinen und Widerständen aufgebaut ist und deren Ausgang ohne Gefahr für die Bauteile kurzgeschlossen werden kann.
  • Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruches 1 angegebenen Merkmale gelöst.
  • Die Leistungsstufe nach der Erfindung weist im Betriebszustand, in dem Dioden an ihrem Ausgang durchgeschaltet sind, einen geringen Ausgangswiderstand auf. Gleichzeitig stabilisieren die Dioden die Ausgangsspannung der Leistungsstufe.
  • Durch eine Ausgestaltung der Erfindung wird dieXSpannung zwischen jeweils einer Ausgangsklemme und Erde stabilisiert.
  • Schließlich lassen sich - bei Anwendung einer weiteren Ausgestaltung der Erfindung - zwei Leistungsstufen ohne weiteres parallel an die gleiche Übertragungsleitung anschließen. Senden beide Stufen gleichzeitig, dann braucht die Übertragung bei Ausfall einer Stufe nicht unterbrochen zu werden. Sendet nur eine Stufe, dann bleibt die zweite in einem passiven Zustand mit hochohmigem Ausgangswiderstand an die Übertragungsleitung angeschlossen und wird nur dann eingeschaltet, wenn in der ersten Stufe ein Defekt auftritt.
  • Anhand der Figur soll ein Ausführungsbeispiel der Erfindung näher erläutert werden.
  • An einer Eingangsklemme 1 der erfindungsgemäßen Leistungsstufe muß ein binäres Signal angelegt werden, dessen Logikpegel erdsymmetrisch liegen. Der eine Binärwert wird z.B. durch +5V gegenüber Erde und der andere durch -5V gegenüber Erde realisiert. Da die üblichen Logikschaltungen meist binäre Ausgangssignale abgeben, deren Logikpegel erdunsymmetrisch - z.B. bei 0V und -5V - liegen, läßt sich die oben gestellte Forderung durch Zwischenschalten eines handelsüblichen Bausteins erfüllen, der für die Umsetzung von Binärsignalen mit unterschiedlichen Logikpegeln (z.B. von Pegeln für TTL-Schaltungen in Pegel für CtqOS-Schaltungen)vorgesehen ist. Dabei wird - um bei den angegebenen Zahlenbeispielen für die Logikpegel zu bleiben - die Klemme des Bausteines, die für das Bezugspotential gedacht ist, auf -5V (gegenüber Erde)gelegt. Die beiden weiteren Anschlüsse für die Versorgungsspannungen werden mit OV bzw. +5V beaufschlagt.
  • Das Eingangssignal wird über zwei parallel liegende Zweige 2, 13 geführt und im ersten Zweig 2 durch einen Inverter 3 invertiert. Die Weiterleitung der Signale in den beiden Zweigen an die Basen von Transistoren 6 und 7 bzw. 17 und 18 wird durch jeweils ein Tristate-Gatter 4 bzw. 16 unterbunden, wenn diese Gatter durch ein Signal an der Klemme 21 (Disable-Eingang) in ihren passiven Zustand mit hochohmigem Ausgang geschaltet werden.
  • Hierdurch wiederum werden die Transistoren 6 und 7 des ersten und die Transistoren 17 und 18 des zweiten Zweiges gesperrt. Die gesamte Leistungsstufe nimmt dann ebenfalls einen passiven Zustand mit hochohmigem Ausgangswiderstand an; in einem solchen Zustand kann sie als redundante Stufe parallel mit einer weiteren aktiven Leistungsstufe an eine gemeinsame Übertragungsleitung angeschlossen werden.
  • An einer Klemme 5 wird der positive und einer Klemme 22 der negative Pol einer Versorgungsspannungsquelle für die Transistoren 6, 7, 17 und 18 angeschlossen. Die Potentiale der Pole liegen erdsymmetrisch.
  • Die Klemme 5 ist mit dem Kollektor des npn-Transistors 6 im ersten Zweig 2 und mit dem Kollektor des npn-Transistors 17 im zweiten Zweig 13 der Leistungsstufe verbunden. Der Kollektor des pnp-Transistors 7 bzw. 18 des Zweiges 2 bzw. 13 ist mit der Klemme 22 verbunden. Die Emitter der Transistoren eines jeden Zweiges sind über Widerstände 11, 12 bzw. 14, 15 an eine Ausgangsleitung 8 bzw. 19 der Leistungsstufe geführt.
  • Bei positivem Potential an der Eingangsklemme 1 - die Gatter 4 und 16 seien offen - schaltet der npn-Transistor 17 im zweiten Zweig und der pnp-Transistor 7 im ersten Zweig durch. Zwischen den Anschlüssen 5 und 22 der Versorgungsspannungsquelle fließt nun Strom über die Widerstände 14 und 12, über zwei Zweige 9b und 9d einer Diodenbrücke 9, die zwischen den Ausgangsleitungen 8 und 19 angeordnet ist, und über einen nicht eingezeichneten Verbraucherwiderstand, der über eine symmetrische Übertragungsleitung mit den Ausgangsklemmen 10 und 20 verbunden wird.
  • Bei negativem Potential an der Klemme 1 ist der npn-Transistor 6 im ersten Zweig und der pnp-Transistor 15 im zweiten Zweig geöffnet. Der Signal strom fließt nun über die Widerstände 11 und 15, über die Zweige 9a und 9c der Diodenbrücke sowie über den Verbraucherwiderstand.
  • Für symmetrische Belastung durch den Verbraucher ist der Strom über eine Erdbrücke 9g vernachlässigbar.
  • In jedem Zweig der Diodenbrücke 9 ist die gleiche Anzahl von Dioden in Serie geschaltet. Der Verbindungspunkt der Brückenzweige 9a und 9c und der der Zweige 9b und 9d - also die Anschlußpunkte für einen Diagonalzweig der Brücke - können über die Erdbrücke 9g geerdet sein. Die Erdung verbessert die Erdsymmetrie der Ausgangssignale. An die Anschlußpunkte 9e und 9f des anderen Diagonalzweiges der Brücke sind die Ausgangsleitungen 8 und 19 der Leistungsstufe angeschlossen.
  • Wegen des geringen dynamischen Widerstandes der Dioden im durchgeschalteten Zustand, hat die Leistungsstufe im Betriebsfalle ebenfalls einen niederohmigen Ausgangswiderstand.
  • Wird die erfindungsgemäße Leistungsstufe an den Ausgangsklemmen 10 und 20 versehentlich kurzgeschlossen, so wird der Kurzschlußstrom durch die Widerstände 11 und 15 bzw. 14 und 12 begrenzt. Diese Widerstände sind daher so zu bemessen, daß z.B. die Transistoren 6, 7, 14 und 15 in ihrem zulässigen Arbeitsbereich bleiben und folglich durch den Kurzschluß nicht zerstört werden können.
  • Leerseite

Claims (3)

  1. Patentansprüche Leistungsstufe für zwei erdsymmetrische binäre Ausgangssignale, die durch ein binäres Eingangssignal angesteuert wird, dessen Logikpegel erdsymmetrisch liegen, dadurch gekennzeichnet, a) daß das Eingangssignal an die Basis eines ersten (17) und eines zweiten (18) Transistors und über einen Inverter (3) an die Basis eines dritten (6) und eines vierten (7) Transistors geführt ist, b) daß der erste (17) und zweite (18) Transistor sowie der dritte (6) und vierte (7) Transistor jeweils von unterschiedlichem Leitfähigkeitstyp sind, c) daß die Kollektoren der Transistoren des einen Leitfähigkeitstyps mit dem ersten Pol (5) und die Kollektoren der Transistoren des anderen Leitfähigkeitstyps mit dem zweiten Pol (22) einer Versorgungsspannungsquelle mit erdsymmetrischen Polpotentialen verbunden sind, d) daß der Emitter des ersten (17) und des zweiten (18) Transistors über je einen Widerstand (14, 15) mit einer ersten Ausgangsleitung (19) und der Emitter des dritten (6) und des vierten (7) Transistors über je einen Widerstand (11, 12) mit einer zweiten Ausgangsleitung (8) der Leistungsstufe verbunden ist, e) daß die erste und die zweite Ausgangsleitung (8, 19) der Leistungsstufe an die Anschlußpunkte eines Diagonalzweiges einer Diodenbrücke (9) geführt sind.
  2. 2. Leistungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlußpunkte des anderen Diagonalzweiges der Diodenbrücke (9) geerdet sind.
  3. 3. Leistungsstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Eingangssignal und das invertierte Eingangssignal über jeweils ein Tristate-Gatter (4, 16) an die Basen der Transistoren (6, 7, 17, 18) geleitet wird.
DE19823209862 1982-03-18 1982-03-18 Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale Granted DE3209862A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823209862 DE3209862A1 (de) 1982-03-18 1982-03-18 Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823209862 DE3209862A1 (de) 1982-03-18 1982-03-18 Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale

Publications (2)

Publication Number Publication Date
DE3209862A1 true DE3209862A1 (de) 1983-09-29
DE3209862C2 DE3209862C2 (de) 1987-01-15

Family

ID=6158590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823209862 Granted DE3209862A1 (de) 1982-03-18 1982-03-18 Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale

Country Status (1)

Country Link
DE (1) DE3209862A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545293A1 (de) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh Schaltungsanordnung zur seriellen datenuebertragung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2416534B2 (de) * 1973-04-07 1977-08-11 Nippon Electric Co, Ltd, Tokio Transistorschaltung zum umkehren der stromrichtung in einem verbraucher
DE2133148B2 (de) * 1971-07-03 1978-08-17 Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg Elektronischer umpoler
DE3047149A1 (de) * 1979-12-17 1981-09-10 Casio Computer Co., Ltd., Tokyo Elektronische miniatureinrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133148B2 (de) * 1971-07-03 1978-08-17 Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg Elektronischer umpoler
DE2416534B2 (de) * 1973-04-07 1977-08-11 Nippon Electric Co, Ltd, Tokio Transistorschaltung zum umkehren der stromrichtung in einem verbraucher
DE3047149A1 (de) * 1979-12-17 1981-09-10 Casio Computer Co., Ltd., Tokyo Elektronische miniatureinrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
U.Tietze, Ch.Schenk "Halbleiter-Schaltungstechnik", Springer 1980, S. 344-355 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545293A1 (de) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh Schaltungsanordnung zur seriellen datenuebertragung

Also Published As

Publication number Publication date
DE3209862C2 (de) 1987-01-15

Similar Documents

Publication Publication Date Title
DE2416534C3 (de) Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher
DE3217237A1 (de) Schaltungsanordnung zur pegelumsetzung
DE3400973A1 (de) Monolithisch integrierte gleichrichterbrueckenschaltung
DE2648577A1 (de) Elektrisch veraenderbare impedanzschaltung
DE3447002C2 (de)
AT392710B (de) Schaltkreis mit hoher eingangsimpedanz
DE1537379A1 (de) Sicherheitsschaltung zum Durchfuehren logischer Verknuepfungen,insbesondere fuer das Eisenbahnsicherungswesen
EP0196627B1 (de) Integrierte Verstärkerschaltung
EP0021085A2 (de) Monolithisch integrierbarer Transistorverstärker
DE3209862A1 (de) Leistungsstufe fuer zwei erdsymmetrische binaere ausgangssignale
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
EP0363626B1 (de) Schaltungsanordnung zur Pegelumsetzung digitaler Signale
DE3237364C2 (de) Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals
EP0048490B1 (de) Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal
EP0588111B1 (de) Speicherelement
DE3801530C2 (de)
EP0351756B1 (de) Schaltungsanordnung zum Schutze einer integrierten Schaltung vor einem an einer Eingangsstufe anliegenden unzulässigen Eingangspotential
EP0590303B1 (de) Integrierbarer Nullpunktdetektor
DE2844632A1 (de) Elektronischer zweipol
DE2846934A1 (de) Vollelektronische schleifenschlussschaltung
EP0511524B1 (de) Schaltungsanordnung zum Schalten von Analogsignalen auf eine Ausgangsklemme
DE2639601C2 (de) Brückenschaltung mit geringen Spannungsverlusten
EP0246689A2 (de) Schaltung zum Umsetzen von Drei-Zustands-Signalen in binäre Signale
EP0726512B1 (de) Integrierbare Stromquellenschaltung
DE3218919C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee