DE3237364C2 - Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals - Google Patents

Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals

Info

Publication number
DE3237364C2
DE3237364C2 DE3237364A DE3237364A DE3237364C2 DE 3237364 C2 DE3237364 C2 DE 3237364C2 DE 3237364 A DE3237364 A DE 3237364A DE 3237364 A DE3237364 A DE 3237364A DE 3237364 C2 DE3237364 C2 DE 3237364C2
Authority
DE
Germany
Prior art keywords
transistor
switching
collector
bias
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3237364A
Other languages
English (en)
Other versions
DE3237364A1 (de
Inventor
Hideyuki Yokohama Hagino
Takashi Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3237364A1 publication Critical patent/DE3237364A1/de
Application granted granted Critical
Publication of DE3237364C2 publication Critical patent/DE3237364C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15073—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6271—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only and without selecting means
    • H03K17/6278—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only and without selecting means using current steering means

Abstract

Eine Differentialschaltanordnung besitzt eine Eingangsschaltung (10), die auf ein Eingangssignal (Ei) anspricht und Schaltbefehle (I1-I3) liefert, die dem Pegel des Eingangssignals (Ei) entsprechen, eine an die Eingangsschaltung (10) gekoppelte Vorspannungsschaltung (20) zum Erzeugen von Vorspannungssignalen (V1-V3), die jeweils den Schaltbefehlen (I1-I3) entsprechen, und eine Differentialtransistorschaltung (30), die an die Vorspannungsschaltung (20) gekoppelt ist, um nach Maßgabe des Potentials jedes der Vorspannungssignale (V1-V3) mehrere Ausgangssignale (Eo1-Eo3) abzugeben. Die Eingangsschaltung (10) enthält Vergleicher (11-13), die auf drei Pegel des Eingangssignals (Ei) ansprechen und die Schaltbefehle (I1-I3) derart abgeben, daß diese jeweils den Pegeln des Eingangssignals (Ei) entsprechen. Die Vorspannungsschaltung (20) enthält drei Vorspannungsquellen (21-23), von denen jede eines der Vorspannungssignale (V1-V3) entsprechend den Schaltbefehlen (I1-I3) erzeugt. Die Differentialtransistorschaltung (30) enthält eine Stromquelle (34) und drei Schalttransistoren (Q1-Q3), deren Emitter jeweils an die Stromquelle (34) gekoppelt ist, deren Basis jeweils eines der Vorspannungssignale (V1-V3) empfängt, und deren Kollektor jeweils eines der Ausgangssignale (Eo1-Eo3) liefert.

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.
Der Ausgestaltung eines Video-Bandaufnahme/Wiedergabe-Systems (VTR-System) sind das NTSC-System und das CCIR-System vorgegeben. Zusätzlich zu dem Beta-Format des NTSC-Systems sind eine β II-Betriebsart für einen Bandlauf mit Normalgeschwindigkeit des VTR-Systems und eine/?IU-Betriebsart für eine langsame Bandlaufgeschwindigkeit bei Langzeitaufnahmen vorgesehen. Folglich ist es bei einem diese drei Betriebsarten (ß\\, ß\\\ und CClR) zulassenden VTR-Systems notwendig, die Betriebsweise der internen Schaltung des VTR-Systems nach Maßgabe der System-Auslegung und der Bandlaufgeschwindigkeit zu ändern. Besteht die interne Schaltung des VTR-Systems aus einer integrierten Halbleiterschaltung (IC), so benötigt das »IC« zwei besondere externe Anschlußstifte (Pins). Ein Anschluß dient zum Kennzeichnen der Systemart (NTSC oder CCIR), der andere Anschluß dient zur Auswahl der Bandlaufgeschwindigkeit (ß II oder/ΊΙΙ).
Grundsätzlich sollte die Anzahl der Anschlußstifte eines IC so klein wie möglich gehalten werden, da eine große Anzahl von IC-Anschlußstiften die Größe des IC-Bauelements vergrößert. Ein großes IC bringt unvermeidlich wesentliche Nachteile mit sich: erhöhte Stückkosten des IC, Schwierigkeiten beim kompakten Aufbau des elektronischen Schaltungsteiles, usw. Darüber hinaus ist die Anzahl der externen Anschlußstifte eines IC im is allgemeinen standardisiert, wie es z.B. bei dem sogenannten DIL-Gehäuse zum Ausdruck kommt. Bei der praktischen Auslegung einer Schaltanordnung zum Auswählen der drei Betriebsarten (j3\\,ß\\\ und CClR) müssen im Stand der Technik zwei Eingangsstifte für die ßetriebsartauswahl vorgesehen werden.
Eine Schaltungsanordnung der eingangs angegebenen Art ist aus der US-PS 30 41 469 bekannt. Mit einer solchen Schaltungsanordnung läßt sich eine analoge Information in Form von π verschiedenen Pegeln eines Signals in eine digitale Information in Form eines 1-aus-n-Signals umsetzen. Die bekannte Schaltungsanordnung besitzt zu diesem Zweck als Vergleicher Z-Dioden, die jeweils eine andere Z-Spannung aufweisen. Diese Z-Spannungen bilden Bezugsspannungen, mit denen die Eingangssignalspannung verglichen wird. Zur Erzielung eines 1 -aus-n-Signals müssen die Schalttransistoren gegeneinander verriegelt werden, das heißt es muß sichergestellt sein, daß von η Schalttransistoren immer nur einer leitet und alle anderen gesperrt sind bzw. immer nur einer gesperrt ist und alle anderen leiten. Diese Verriegelung erfolgt beim erwähnten Stand der Technik dadurch, daß die Basis jedes der Schalttransistoren nicht nur mit dem zugehörigen Vorspannungsschalter, sondern auch mit dem Ausgang des Vergleichers, also der Z-Diode der folgenden Stufe verbunden ist. Die an die Basis der Schalttransistoren angelegte Vorspannung hängt also nicht nur vom Schaltzustand des zugehörigen Vorspannungsschalters, sondern zusätzlich vom Ausgangssignal des Vergleichers der nächsten Stufe ab. Dabei ist abhängig vom Eingangssignalpegel einer der Schalttransistoren gesperrt, während alle übrigen Schalttransistoren leitend sind. Der einzige gesperrte Schalttransistor erhält eine Basisvorspannung, die bezogen auf Masse annähernd null ist, während alle übrigen Transistoren eine Basisvorspannung erhalten, die höher als die Transistorschwellenspannung ist. Für den Schaltzustand der Schalttransistoren ist also der absolute Wert der ihren Basen zugeführten Vorspannungen maßgeblich, was die bekannte Schaltungsanordnung in hohem Maß empfindlich gegenüber Temperatureinflüssen und Bauteiltoleranzen macht
Aufgabe der Erfindung ist es, eine Schaltungsanordnung der eingangs angegebenen Art zu schaffen, die sich zur Ausbildung in Form einer integrierten Schaltung eignet und eine hohe Stabilität gewährleistet.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst.
Bei dieser Lösung erhalten die Schalttransistoren Basisvorspannungen, die bei einer Anschaltung gemäß dem beschriebenen Stand der Technik dazu führen könnten, daß keine eindeutige Zuordnung zwischen dem Eingangssignalpegel und den Schaltzuständen der Schalttransistoren vorliegt. In Verbindung mit der Differentialschaltanordnung der Schalttransistoren, bei der es nicht auf die absolute Spannung an der Basis der Schalttransistoren, sondern auf die Differenzspannung ankommt, wird jedoch sichergestellt, daß immer nur einer der Schalttransistoren zur Zeit leitet und dadurch automatisch alle anderen Schalttransistoren in den Sperrzustand versetzt werden. Die beim Stand der Technik erforderliche Verbindung zwischen zwei aufeinanderfolgenden Stufen zum Zwecke der gegenseitigen Verriegelung der Schalttransistoren kann bei dieser Lösung entfallen. Wegen der hohen Zuverlässigkeit eignet sich die erfindungsgemäße Schaltungsanordnung besonders für den eingangs erwähnten Einsatzzweck für die Betriebsartumschaltung bei einem VideogerSt.
Vorteilhafte Weiterbildungen der Erfindung sind in den ünteransprüchen gekennzeichnet.
Im Folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Für gleiche oder ähnliche Bauelemente werden zur Vereinfachung gleiche oder ähnliche Bezugszeichen verwendet. Es zeigt F i g. 1 den grundsätzlichen Aufbau einer erfindungsgemäßen Schaltungsanordnung,
F i g. 2 ein Schaltbild der in F i g. 1 skizzierten Schaltung,
F i g. 3A—3E Impulsdiagramme, die die Arbeitsweise der Schaltung nach F i g. 2 veranschaulichen,
Fig. 4 ein Schaltbild einer den Aufbau nach Fig. 1 aufweisenden konkreten Schaltungsanordnung zum Ändern der Verstärkung eines Chromaverstärkers verwendet wird,
Fig. 5A—5! Impulsdiagramme, die die Arbeitsweise der Schaltung nach F i g. 4 veranschaulichen,
F i g. 6 eine weitere Schaltung mit dem in F i g. 1 skizzierten Aufbau, und
F i g. 7 ein Schaltbild eines bezüglich der Anordnung gemäß F i g. 1 modifizierten Schaltungsaufbaus, bei dem entsprechend dem Pegel eines Eingangssignals eines von neun Ausgangssignalen erhalten wird.
F i g. 1 zeigt den grundsätzlichen Aufbau einer erfindungsgemäßen Schaltungsanordnung. Ein Eingangssignal (Ei) wird an Vergleicher 11,12 und 13 gelegt, die ein erstes, zweites bzw. drittes Bezugspotential Vre/1, Vre/2 bzw. Vre/3 empfangen. Diese Bezugspotentiale sind hier so gewählt daß beispielsweise die Beziehung
Vre/1 > Vre/2 = Vre/3
gilt Der Vergleicher 11 vergleicht das Potential des Eingangssignals Ef'mit dem Bezugspotential Vre/1. Wenn Ei > Vre/1, gibt der Vergleicher 11 einen Schaltbefehl /1 ab, der anzeigt, daß das Eingangssignal Ei hohen Pegel
hat, das heißt, daß Ei = H. Der Vergleicher 13 vergleicht das Potential des Eingangssignals Ei mit dem Bezugspotential Vref3. Wenn Ei < Vre/3, gibt der Vergleicher 13 einen Schaltbefehl /3 ab, der anzeigt, daß das Eingangssignal Ei niedrigen Pegel hat, das heißt, daß Ei = L. Der Vergleicher 12 vergleicht das Potential des Eingangssignals £7'mit dem Bezugspotential Vref2. Wenn Ei > Vre/2, gibt der Vergleicher 12 einen Schaltbefehl /2 ab, der anzeigt, daß das Eingangssignal Ei mittleren Pegel hat, das heißt, daß Ei = M. Obschon die Beziehung Ei > Vreft die Beziehung Ei > Vref2 erfüllt, weil Vrefl > Vre/2, kann der mittlere Pegel M von Ei von dem hohen Pegel //des Signals £/durch spezielle Mittel (Differentialverstärkerbetrieb der Transistoren Q1 und Q 2), die weiter unten noch erläutert werden, unterschieden werden.
Die Vergleicher 11, 12 und 13 bilden zusammen eine Eingangsschaltung 10, die Schaltbefehle /1, /2 und /3 abgibt, von denen jeder dem Eingangspegel des Eingangssignals Ei entspricht.
Der Befehl /1 gelangt an einen Vorspannungsschalter 21, um ein erstes Vorspannungssignal Vl zu erzeugen. An den Schalter 21 gelangen ein erstes hohes Potential VIA und ein erstes niedriges Potential Vl/ Der Schalter 21 erzeugt ein Vorspannungssignal V 1/j mit hohem Potential, wenn der Befehl /1 angelegt wird. Wird der Befehl /1 nicht angelegt, erzeugt der Schalter 21 ein Vorspannungssignal Vl/mit niedrigem Potential. In ähnlicher Weise gelangen Befehle /2 und /3 an einen Vorspannungsschalter 22 zum Erzeugen eines zweiten Vorspannungssignals V2 bzw. an einen Vorspannungsschalter 23 zum Erzeugen eines dritten Vorspannungssignals V3. An den Schalter 22 werden ein zweites hohes Potential V2h und ein zweites niedriges Potential V2/ gegeben. An den Schalter 23 werden ein drittes hohes Potential V3h und ein drittes niedriges Potential V3/gegeben. Der Schalter 22 erzeugt ein Vorspannungssignal V2h hohen Potentials, wenn der Befehl /2 angelegt wird; wenn der Befehl /2 nicht angelegt wird, erzeugt der Schalter 22 ein Vorspannungssignal V2/niedrigen Potentials. Der Schalter 23 erzeugt ein Vorspannungssignal V3h hohen Potentials, wenn der Befehl /3 angelegt wird, wird der Befehl /3 nicht angelegt, erzeugt der Schalter 23 ein Vorspannungssignal V3/niedrigen Potentials.
Die Schalter 21, 22 und 23 bilden eine Vorspannungsschaltung 20, die Vorspannungssignale Vl1 V2 und V3 erzeugt, die den Schaltbefehlen / 1, / 2 bzw. / 3 entsprechen.
Das Vorspannungssignal Vl wird an die Basis eines NPN-Transistors Q 1 gelegt. In ähnlicher Weise wird das Vorspannungssignal V2 an die Basis eines NPN-Transistors ζ) 2 gelegt, und das Vorspannungssignal V3 wird an die Basis eines NPN-Transistors ζ>3 gelegt. Die Emitter der Transistoren Qi, Q2 und Q3 sind an eine Stromquelle 34 angeschlossen. Der Kollektor des Transistors Qi liefert ein erstes Ausgangssignal Eo 1, der Kollektor des Transistors Q 2 liefert ein zweites Ausgangssignal Eo 2, und der Kollektor des Transistors Q3 liefert ein drittes Ausgangssignal Eo 3.
Die Transistoren Q1, Q2 und Q3 und die Stromquelle 34 bilden zusammen eine Differentialtransistorschaltung 30.
Wenn die Beziehung
£/=//>Vre/l
gilt, wird der Befehl /1 gegeben, so daß V1 = V1 h. Da in diesem Fall wegen der Beziehung
Vrefi > Vre/2 = Vre/3
die Beziehung
£1 = H> Vre/2
gilt, wird auch der Befehl/2 gegeben, so daß V2 = V2h. Da weiterhin
Ei= H> Vre/3
gilt, wird der Befehl /3 nicht gegeben, so daß V3 = V3/ In der Anordnung gemäß Fig. 1 sind die Potentiale VIA, V'2h und V3/derart gewählt,daß die Beziehung
Vih>V2h> V31
gilt. Demzufolge ist entsprechend dem Differentialverstärkerbetrieb nur der Transistor Q1 leitend, und es wird lediglich das Ausgangssignai Eo 1 am Kollektor des Transistors 1 erhalten. Dies sind die oben erwähnten speziellen Mittel, um den hohen Pegel //des Signals Ei von dem mittleren Pegel M des Signals £/zu unterscheiden.
Wenn
Vre/1 >£/= M > Vre/2
gilt, wird nur der Befehl/2 gegeben, so daß Vl = ViJ, V2 = V2Aund V3 = V3/InFig. 1 sind die Potentiale Vl/, V2A und V3/derart gewählt, daß V2h > Vl/und V2h > V3/sind. Folglich ist nur der Transistor Q2 leitend, so daß lediglich das Ausgangssignai Eo 2 am Kollektor des Transistors Q 2 erhalten wird.
Wenn
Vre/2 = Vre/3 > Ei = L
gilt, wird nur der Befehl/3 gegeben, so daß Vl = Vl/, V2 = V2/und V3 = V3h sind. Da V3/z>Vl/und V3h > V2/, ist nur der Transistor Q3 leitend, so daß lediglich das Ausgangssignal £o3 am Kollektor des
Transistors Q3 erhalten wird.
Übrigens können die relativen Angaben »hoch« und »niedrig« bezüglich des Pegels oder Potentials entsprechend der Auslegung der Schaltung invertiert oder ausgetauscht werden.
F i g. 2 zeigt eine den Aufbau nach F i g. 1 verkörpernde Schaltung. Das Eingangssignal Ei gelangt über einen Widerstand R 11 an die Basis eines PNP-Transistors Q 11. Der Emitter des Transistors Q11 ist an eine Spannungsversorgungsleitung gekoppelt, die mit einem positiven Spannungsversorgungspotential Vcc gespeist wird. Der Kollektor des Transistors QU ist über einen Widerstand Λ21 an die Basis eines NPN-Transistors Q2i geschaltet. Der Emitter des Transistors Q 21 liegt auf Masse, während sein Kollektor über einen Widerstand R 21a an die Vcc-Leitung geschaltet ist. Der Kollektor des Transistors Q 21 ist über eine aus einem Widerstand ίο R2ib und einer P-N-Übergangsdiode D 21 bestehende Serienschaltung auf Masse gelegt. Die Diode D 21 ist durch den von der Vcc-Leitung über die Widerstände R 21a und R 216 nach Schaltungsmasse fließenden Strom in Durchlaßrichtung vorgespannt. Die Diode D 21 weist an ihrer Anode einen Spannungsabfall in Durchlaßrichtung, VFauf. Am Verbindungspunkt zwischen den Widerständen R2\a und R2\r> wird ein erstes Vorspannungssignal Vl erhalten.
Der Transistor QW bildet einen ersten Vergleicher 11, dessen Bezugspegel Vref 1 für den Vergleich
Vref = Vcc-VBHU (1)
beträgt, wobei Vbeu die Basisschwellenspannung des Transistors ζ) 11 ist. Wenn beispielsweise Vcc = 3,0 V und Vßfn = 0,5 V sind, beträgt Vrefi = 2,5 V. Somit benötigt der Vergleicher 11 keine spezielle Quelle zum Erzeugen des Bezugspegels Vrefi. Wenn das Eingangssignal Ei den Pegel H hat, wenn beispielsweise gilt Ei= H = 3,0 V, ist der Transistor QIl nicht leitend, und es fließt kein Kollektorstrom im Transistor QIl. Dieses Fehlen des Kollektorstroms entsprcht einem ersten Schaltbefehl /1. Der Befehl /1 macht den Transistor Q 21 nicht-leitend, und das Vorspannungssignal Vl erhält ein erstes hohes Potential VlA:
VF ™
Wenn beispielsweise R 21a = 1 k Ω, R 216 = 6,8 Ω, Vcc = 3,0 V und VF = 0,7 V sind, beträgt VlA = 2,7 V. Wenn das Eingangssigna! Ei nicht den Pegel //hat, das heißt, wenn Ei < Vrefi, sind die Transistoren QIl und Q 21 leitend, so daß das Vorspannungssignal V1 ein erstes niedriges Potential V l/erhält:
VV=VcElSAV 2t (3)
wobei VcE(SAVU die Kollektor-Sättigungsspannung oder den Spannungsabfall bezeichnet, der an der Kollektor-Emitter-Strecke des vollständig eingeschalteten Transistors Q21 auftritt. Wenn Vce(savk 0,1 V beträgt, beträgt Vl/ebenfallsO.l V.
DerTransistor Q 21, die Diode D 21 und die Widerstände R 21, R 21a und R 21b bilden einen ersten Vorspannungsschalter 21 zum Erzeugen eines Vorspannungssignals Vl mit dem Potential VIA oder Vl/.
Das Eingangssignal Ei wird über einen Widerstand R 12 an die Basis eines NPN-Transistors Q12 gelegt. Der Emitter des Transistors Q 12 Hegt auf Masse, und sein Kollektor ist an die Basis eines NPN-Transistors Q22 geschaltet. Die Basis des Transistors Q 22 ist über einen Widerstand R 22 an die Vcc-Leitung gekoppelt. Der Emitter des Transistors Q 22 Hegt auf Masse, sein Kollektor ist über eine aus Widerständen R 22a und R 22b bestehende Serienschaltung an die Anode von Dioden D 40 gekoppelt. Die Kathode der Dioden D 40 ist geerdet, während ihre Anode über einen Widerstand R 40 an die Vcc-Leitung geschaltet ist. Werden drei übereinander angeordnete Silicium-P-N-Übergänge verwendet, so erhält man von der Anode der Dioden D 40 ein Vorspannungspotential Vb von etwa 2,1 V. Vom Verbindungspunkt zwischen den Widerständen R 22a und R 22b erhält man ein zweites Vorspannungssignal V2.
Der Transistor Q12 und der Widerstand R 12 bilden einen zweiten Vergleicher 12, dessen Bezugspotential Vref 2 für den Vergleich
Vre/2 = Vbe\2 + Schaltungsmassepotential (4)
beträgt, wobei VBE\2 die Basisschwellenspannung des Transistors Q12 ist. Wenn VBeu = 0,6 V und das Schaltungsmassepotential Null sind, dann beträgt Vref 2 = 0,6 V. Somit benötigt der Vergleicher 12 keine spezielle Quelle zum Erzeugen des Bezugspegels Vref 2. Wenn das Eingangssignal Ei den Pegel H oder den Pegel M besitzt, das heißt, wenn Ei - M = 1,5 V, leitet der Transistor Q 12, und in den Widerstand R22 fließt ein gegebener Kollektorstrom des Transistors Q12. Dieser Kollektorstrom entspricht einem zweiten Schaltbefehl
12. Der Befehl /2 zieht das Kollektorpotential des Transistors Q12 unter die Basisschwellenspannung Vbeu des Transistors Q 22. Wenn man beispielsweise annimmt, daß Ei = 1,5 V den Transistor Q12 leitend macht, so daß der Kollektorstrom des Transistors <?12 0,97 mA beträgt, und daß R22 = 3,0 kn, Vcc= 3,0 V und V«22 = 0,6 V sind, wird das Basispotential des Transistors Q 22 0,1 V, und der Transistor Q 22 wird nicht-leitend gemacht In diesem Fall nimmt das Potential des Vorspannungssignals V2 ein zweites hohes Potential V2h an:
V2h = VB (5)
Wenn VB = 2,1 V beträgt, beträgt auch das Potential V2h 2,1 V. Wenn der Pegel des Eingangssignals Ei kleiner ist als der Pegel M, das heißt, wenn Ei < Vref 2 oder Ei = L, wird der Transistor Q12 ausgeschaltet,
während der Transistor Q22 eingeschaltet wird, so daß das Vorspannungssignal V2 ein zweites niedriges Potential V21 erhält:
V21 = (VB~
wobei Vc-Z1Ji-ATj22 die Kollektor-Sättigungsspannung des Transistors Q22 bezeichnet. Mit R22a = R22b, Va-(SATw = O·1 Vund VB = 2,1 V erhält man V 2/ = 1,1 V.
Der Transistor Q 22 und die Widerstände R 22, /? 22a und R 22b bilden einen zweiten Vorspannungsschalter 22 zum Erzeugen des Vorspannungssignals V2 mit einem Potential V2h oder V21.
Das Eingangssignal Ei gelangt außerdem über einen Widerstand R 23 an die Basis eines NPN-Transistors Q 23. Der Emitter des Transistors ζ) 23 ist auf Masse gelegt, und sein Kollektor ist über eine aus Widerständen R 23a und R 23b bestehende Serienschaltung an die Anode der Dioden D 40 geschaltet. Am Verbindungspunkt zwischen den Widerständen R 23a und R 23b erhält man ein drittes Vorspannungssignal V3.
In dem Schaltungsaufbau gemäß F i g. 2 hat der dritte Vorspannungsschalter 23 die Aufgabe, den Pegel L des Eingangssignais Ei zn erfassen. Folglich gibt es keine spezielle Schaltung zum Erfassen des Pegels L In anderen Worten: Die Verdrahtung der Basis des Transistors Q 23 bildet einen dritten Vergleicher 13. dessen Bezugspegel Vre/3 für den Vergleich
Vre/3 = Vflf 23 + Schaltungsmassepotential (6)
beträgt, wobei Vbe2z die Basisschwellenspannung des Transistors Q23 ist. Wenn V^23 0,6 V beträgt, beträgt Vre/3 ebenfalls 0,6 V. Wenn das Eingangssignal ff/den Pegel L besitzt, das heißt, wenn Ei = L = 0 V, gelangt ki'n Basisstrom oder ein dritter Schaltbefehl /3 an die Basis des Transistors ζ) 23. Der Transistor Q 23 ist dann nicht-leitend und das Potential des Vorspannungssignals V3 hat ein drittes hohes Potential V3h:
V 3h = VB (7)
Wenn VB 2,1 V beträgt, beträgt das Potential V3h ebenfalls 2,1 V. Wenn der Pegel des Eingangssignals Ei größer als der Pegel L ist, das heißt, wenn Ei > Vre/3 oder Ei < M oder Ei = H, wird der Transistor Q 23 eingeschaltet, so daß das Vorspannungssignal V3 ein drittes niedriges Potential V3/erhält:
V3/ = R 23a + R 23b (VB~ vce(sat)2i) + VCe(sat}23 (8)
wobei Vce(sat)21 die Kollektor-Sättigungsspannung des Transistors Q23 ist. Wenn R23a — R23b und Vce(sav23 = 0,1 Vund VB = 2,1 V,beträgt V3/ = 1,1 V.
Der Transistor Q 23 und die Widerstände R 23, R 23a und R 23b bilden den dritten Vorspannungsschalter 23 zum Erzeugen eines Vorspannungssignals V3 mit einem Potential V3Aoder V31.
Der Verbindungspunkt zwischen den Widerständen R2\a und /?21£> ist an die Basis eines NPN-Transistors Q 1 gekoppelt. Der Verbindungspunkt zwischen den Widerständen R 22a und R 22b ist an die Basis eines NPN-Transistors Q2 angeschlossen. Der Verbindungspunkt zwischen den Widerständen R 23a und R 23b ist an die Basis eines NPN-Transistors Q 3 angeschlossen. Die Kollektoren der Transistoren Q 1, Q 2 und Q3 liefern ein erstes, zweites bzw. drittes Ausgangssignal Eo 1, Eo 2 bzw. Eo 3. Die Emitter der Transistoren Q\,Q2 und Q 3 sind an den Kollektor eines NPN-Transistors Q 34a gekoppelt. Der Emitter des Transistors Q 34a ist auf Masse gelegt, seine Basis ist an die Basis und den Kollektor eines NPN-Transistors Q34b angeschlossen. Der Emitter des Transistors Q 34b liegt auf Masse, seine Basis ist über einen Widerstand R 34 an die Anode der Dioden D 40 gekoppelt.
Die Transistoren Q34a und Q34b und der Widerstand R34 bilden eine Konstantstromquelle oder eine Konstantstrom-Speiseeinrichtung 34.
Der Temperaturkoeffizient c-VF/cTdes Spannungsabfalls VFin Durchlaßrichtung der Diode D21 schaltet den Temperaturkoeffizienten 'tiVBEl'cT der Basisschwellenspannung des Transistors Q\ aus, wodurch eine Temperaturdrift beim Betrieb des Transistors Q 1 vermieden wird.
Im folgenden soll die Arbeitsweise der in Fig. 2 dargestellten Schaltung unter Bezugnahme auf die in den F i g. 3A—3E gezeigten Impulsdiagramme erläutert werden. Vor dem Zeitpunkt 110 besitzt das Eingangssignal Ei W-Pegel (Fig. 3A). In diesem Fall sind beide Transistoren Q11 und Q21 ausgeschaltet, so daß Vl = VlA, die Transistoren ζ) 12 und Q22 sind ein- bzw. ausgeschaltet, so daß V2 = V2h, und der Transistor ζ)23 ist eingeschaltet, so daß V3 = V3/(Fig. 3B). Da VlA > V2h oder V3/(z. B. 2,7 V > 2,1 V oder 1,1 V), ist der Transistor Q1 eingeschaltet, und die Transistoren Q2 und ζ)3 sind beide ausgeschaltet (Fig. 3C—3E). Folglich wird nur das Ausgangssignal Eo 1 des ausgewählten Transistors Q1 erhalten.
Wenn sich der Pegel des Eingangssignais Ei auf M ändert (F i g. 3A: 112— f 14), werden beide Transistoren QIl und Q21 eingeschaltet, so daß Vi- VMist. Da in diesem Fall der M-Pegel höher ist als Vre/2 = VB£2 und Vre/3 = Vbe3, werden die Transistoren Q 12 und Q 23 eingeschaltet und der Transistor Q 22 ausgeschaltet, so daß V2 = V2h und V3 = V31 (Fig.3B). Da V2h > V3/oder VlZ(Z. B. 2,5 V > 1,1 V oder 0.1 V), ist der Transistor Q2 eingeschaltet, während die Transistoren Q ί und Q3 ausgeschaltet sind (Fig. 3C—3E). Folglich wird nur das Ausgangssignal Eo 2 vom ausgewählten Transistor Q 2 erhalten.
Wenn der Pegel des Eingangssignals Ei sich weiter auf L ändert (F i g. 3A: 116— 118), sind die Transistoren QIl und ζ) 12 eingeschaltet, die Transistoren <?12 und ζ?22 sind aus- bzw. eingeschaltet, und der Transistor Q23 ist ausgeschaltet In diesem Fall gilt Vl = Vl/, V2 = V2/und V3 = V3h (F ie. 3Bl Da V 3Λ > V 2/ oder
Vl/ (2,1 V > 1,1 V oder 0,1 V), ist der Transistor Q 3 eingeschaltet, während die Transistoren Ql und Q 2 ausgeschaltet sind (F i g 3C—3E). Folglich wird nur das Ausgangssignal Eo 3 vom ausgewählten Transistor Q 3 erhalten.
Wenn der Pegel des Eingangssignal Ei auf H zurückkehrt (F i g. 3A; ί 20 und später), liegt derselbe Zustand vor wie vor dem Zeitpunkt ί 10. Es wird also nur das Ausgangssignal Eo 1 erhalten.
Um sicherzustellen, daß die nicht-ausgewählten Transistoren ausgeschaltet sind, sollte die Basis-Potentialdifferenz der Transistoren Ql, Q 2 und QS zwischen dem höchsten und zweithöchsten Potential mehr als die Basisschwellenspannung Vbebetragen. Vor dem Zeitpunkt f 10 in F i g. 3B beispielsweise sollte
V\h-V2h>VBE
sein. Zwischen der Zeit ί 12 und der Zeit f 14 in F i g. 3B sollte
V2h~ V3k > VBL
F ι g. 4 zeigt eine weitere Ausführungsform der in F i g. 2 dargestellten Anordnung. Bei der Schaltung nach Fig.4 handelt es sich um eine Burstsignal-Hervorhebungsschaltung eines VTR-Systems, in welcher nur die Amplitude eines in einem Chroma-Signal enthaltenen Burstsignals nach Maßgabe des Pegels des Betriebsart-Eingangssignals Ei selektiv geändert wird. Ein Chroma-Eingangssignal Ci gelangt an die Basis eines NPN-Transistors Q 50. Der Kollektor des Transistors Q 50 ist über eine Schaltungsleitung an ein Spannungsversorgungspotential Vccgelegt. Der Emitter des Transistors Q50 ist über einem Widerstand R 50 geerdet Der Transistor Q 50 bildet mit einem NPN-Transistor Q 52 eine paarweise Emitierfolgerschaltung. Der Kollektor des Transistors Q 52 ist an die Vcc-Leitung angeschlossen, sein Emitter ist über einer Widerstand R 52 geerdet. Die Basen der Transistoren Q50 und Q 52 sind über Widerstände Λ51 und R52 au den Emitter eines NPN-Transistors Q 40a gekoppelt. Der Kollektor des Transistors Q 40a ist an die Vcc-Leitung gekoppelt, seine Basis liegt über einen Widerstand R 40a an der Vcc-Leitung. Der Emitter des Transistors Q 40a ist an den Kollektor eines NPN-Transistors Q 40b gekoppelt. Dessen Emitter ist über einen Widerstand R 4Od auf Masse gelegt, seine Basis ist über einen Widerstand R 40b an die Basis des Transistors Q 40a geschaltet. Die Basis des Transistors Q 40b ist darüber hinaus über eine Serienschaltung auf Masse gelegt, die aus zwei hintereinander geschalteten P-N-Übergan.gsdioden D40cund einem Widerstand R 40cbesteht.
An den Emitter des Transistors Q 50 sind die Basen von NPN-Transistoren Q 60, Q 70 und Q 80 angeschlossen. An den Emitter des Transistors Q 52 sind die Basen von NPN-Transistoren Q 62, Q 72 und Q 82 angeschlossen. Die Kollektoren der Transistoren Q 60, Q 70 und Q80 sind in die Vcc-Leitung gekoppelt Die Kollektoren der Transistoren Q 62, ζ) 72 und 82 sind über einen Lä^iai'i&i&ior /?678 an die Vcc-Leitung gekoppelt. Die Kollektoren der Transistoren Q 62, Q 72 und Q 82 sind an die Basis eines NPN-Transistors Q 90 gekoppelt. Der Kollektor des Transistors Q 90 liegt an der Vcc-Leitung, sein Emitter ist über einen Widerstand R 90 auf Masse gelegt. Von dem Emitter des Transistors Q 90 wird das Chroma-Ausgangssignal Co erhalten.
Der Emitter des Transistors Q 60 ist über eine Serienschaltung aus Widerständen R 60 und R 62 an den Emitter des Transistors Q 62 gekoppelt. Die Verbindung zwischen den Widerständen R 60 und R 62 ist an die Kol\ ::';ren von NPN-Transistoren Q1 und Q 100 gekoppelt Der Emitter des Transistors ζ)70 liegt über eine Senenschaltung bestehend aus Widerständen R 70 und R 72 an dem Emitter des Transistors Q 72. Die Verbindung zwischen den Widerständen /?70 und Λ 72 ist über einen Widerstand /?71 an den Kollektor eines NPN-Transistors Q 2 gekoppelt. Der Emitter des Transistors Q80 ist über eine Serienschaltung bestehend aus Widerständen /?80 und /?82 an den Emitter des Transistors Q 82 angeschlossen. Der Verbindungspunkt zwischen den Widerständen R 80 und R 82 ist über einen Widerstand R 81 an den Kollektor eines NPN-Transistors C? 3 gekoppelt.
Transistoren Q 60 und Q 62 sowie Widerstände R 60 und R 62 bilden zusammen einen Differentialverstärker 60, der durch ein erstes Ausgangssignal Eo 1 der Ditferentialschaltanordnung aktiviert wird. Die Transistoren C? 70 und Q 72 und die Widerstände R 70 bis R72 bilden zusammen einen zweiten Differentialverstärker 70, der durch ein zweites Ausgangssignal Eo 2 der Differentialschaltanordnung aktiviert wird. Die Transistoren ζ) 80 und C? 82 und die Widerstände R 80 bis R 82 bilden zusammen einen dritten Differentialverstärker 80, der durch das dritte Ausgangssignal Eo 3 der Differentialschaltanordnung aktiviert wird.
Die Emitter der Transistoren Ql. Q 2, Q3 und QlOO sind an den Kollektor eines NPN-Transistors Q34a gekoppelt. Die Basis des Transistors Q 34a ist an den Emitter eines Transistors Q 406 angeschlossen, dessen Emitter über einen Widerstand R 34a auf Masse gelegt ist. Der Transistor Q 34a und der Widerstand R 34a bilden eine Konstantstromquelle 34a.
Die Transistoren Q 2 und Q 3 empfangen an ihren Basen ein Burstimpuls-Eingangssignal VB über Widerstände R 22a und_/?23a. Das Burstimpuls-Eingangssignal VB wird mit einem Negator UO in einen invertierten
Burstimpuls VB pegelmäßig invertiert, und der invertierte Burstimpuls YB gelangt über einen Widerstand R 100 an die ELsis des Transistors Q100. Die Kollektor-Emitter-Strecke des Transistors Q100 ist zur Kollektor-Emitter-Strecke des Transistors Ql parallel geschaltet. Dessen Basis ist an den Kollektor eines NPN-Transistors Q21 geschaltet, der über einen Widerstand R2\a an die Vcc-Leitung gekoppelt und über einen Widerstand R2\b auf Masse gelegt ist. Der Emitter des Transistors Q21 ist auf Masse gelegt, seine Basis ist über einen Widerstand R2\ an den Kollektor eines PNP-Transistors QIl gekoppelt. Der Emitter des Transistors Q 11 ist an die Vcc-Leitung angeschlossen. Die Basis des Transistors QIl empfängt über einen Widerstand Λ 11 ein Betriebsart-Eingangssignal Ei.
Das an die Basis eines NPN-Transistors Q 12 über einen Widerstand R 12 gelegte ßetriebsart-Eingangssignal
Ei gelangt über einen Widerstand R 23 an die Basis eines NPN-Transistors 23. Der KoUektor des Transistor Q12 ist über einen Widerstand R 22 an die Vcc-Leitung angeschlossen und an die Basis eines NPN-Transistors Q 22 gekoppelt. Dessen Kollektor liegt über einen Widerstand R 22b an der Basis des Transistors Q 2, und der Kollektor des Transistors 023 liegt über einen Widerstand R 23b an der Basis des Transistors 03. Die Emitter der Transistoren O 12, Q 22 und O 23 sind auf Masse gelegt.
Im folgenden soll unter Bezugnahme auf die Impulsdiagramme in den F i g. 5A —51 die Arbeitsweise der in Fig.4 dargestellten Schaltung erläutert werden. Vor dem Zeitpunkt /30 sind die Transistoren 011 und O21 ausgeschaltet, während die Transistoren Q12 und O 23 eingeschaltet und der Transistor 022 ausgeschaltet ist, da das Betriebsart-Eingangssignal Ei //-Pegel hat (F i g. 5A). Der ausgeschaltete Transistor Q11 bringt ein hohes Potential V\h an die Basis des Transistors Ol (Fig.5D). Der ausgeschaltete Transistor O22 bringt hohes ]o Potential V2h an die Basis des Transistors 0 2 (F i g. 5E). Der eingeschaltete Transistor 0 23 bringt ein niedriges. Potential V3/an die Basis des Transistors 0 3 (F i g. 5F). Da die Beziehung
>V2h> V31
vorliegt, ist der Transistor 01 eingeschaltet, während die Transistoren Q 2 und 03 ausgeschaltet sind, so daß nur der erste Differentialverstärker 60 durch das vom Kollektor des Transistors 01 erhaltene Ausgangssignal Eo 1 aktiviert wird (F i g. 51). In diesem Fall beträgt die Übertragungsfunktion zwischen dem Chroma-Eingangssignal O'und dem Chroma-Ausgangssignal Co oder die Verstärkung G 1 des Differentiafverstärkers60
G ι _ ,
° ' ~ 2 Re 1 (9)
Re 1 = R 60 = R 62
und der Stromverstärkungsfaktor hfe jedes der Transistoren O 60 und 0 62 ausreichend groß ist.
Wenn der Pegel des Betriebsart-Eingangssignals EiM-Pegel erhält (Fig.5A; i30— r40), werden die Transistoren Q11, Q 21, Q12 und 0 23 eingeschaltet, und der Transistor 0 22 wird ausgeschaltet, so daß die Basis des Transistors Ql ein niedriges Potential VM empfängt (Fig.5D)._Wenn der Pegel des Burstimpuls-Eingangssignals VB niedrig ist und der Pegel des invertierten Burstimpulses VB hoch ist (F i g. 5B und 5C; 130— f 32), ist das Basispotential jedes der Transistoren Q 2 und 0 3 niedrig (F i g. 5E und 5F), und zwar unabhängig vom Ein-/Aus-Zustand der Transistoren Q 22 und Q 23. In diesem Fall ist der Transistor QlOO eingeschaltet, während die Transistoren Q1 bis Q 3 ausgeschaltet sind, so daß nur der Differentialverstärker 60 aktiviert wird. Hierdurch wird die Verstärkung G 1 bewirkt.
Wenn die Pegel von VB und ΎΒ hoch bzw. niedrig sind (F ig. 5B und 5C; 132— ί 34), und die Transistoren Q 22 und Q 23 aus- bzw. eingeschaltet sind, empfängt der Transistor Q 2 an seiner Basis hohes Potential V2h, und der Transistor Q3 empfängt an seiner Basis niedriges Potential V31 (Fig.5E und 5F). Da die Beziehungen V2/j > Vl/und V2h > V31 vorliegen, ist der Transistor Q2 eingeschaltet, während die Transistoren Q 1, Q3 und 0 100 ausgeschaltet sind, so daß lediglich der zweite Differentialverstärker 70 durch das vom Kollektor des Transistors Q 2 erhaltene Ausgangssignal Eo 2 aktiviert wird (F i g. 5H). In diesem Fall beträgt die Verstärkung G 2 des Differentialverstärkers 70
wobei ReI = R 70 = R 72 und der Stromverstärkungsfaktor hfe jedes der Transistoren Q 70 und Q 72 ausreichend groß ist.
Wenn der Pegel des Betriebsart-Eingangssignals £7'Z.-Pegelerhält(Fig. 5A; f 40— 150), werden die Transistoren Q 11 und Q 21 eingeschaltet, die Transistoren Q 12 und Q 23 werden ausgeschaltet, und Transistor Q 22 wird eingeschaltet. Wenn die Pegel von VB und VB niedrig bzw. hoch sind (Fig.5B und 5C; r40—;42), ist das Basispotential jedes der Transistoren Q2 und Q3 niedrig (Fig.5E und 5F). Dann wird der Transistor QlOO eingeschaltet, so daß nur der Differentialverstärker 60 aktiviert und dadurch die Verstärkung G 1 bewirkt wird.
Wenn die Pegel VB und "VB hoch bzw. niedrig sind (F i g. 5B und 5C; 142— 144), und die Transistoren Q 22 und Q23 ein- bzw. ausgeschaltet sind, empfängt der Transistor Q 2 an seiner Basis niedriges Potential V 2/, und der Transistor Q3 empfängt an seiner Basis hohes Potential V3Ä(Fig. 5E und 5F). Da die Beziehungen V3h > ViI und V3h > V2/ vorliegen, wird der Transistor Q 3 eingeschaltet, während die Transistoren Ql, Q 2 und Q100 ausgeschaltet werden, so daß nur der dritte Differentialverstärker 80 durch das vom Kollektor des Transistors Q 3 erhaltene Ausgangssignal aktiviert wird (Fig. 5G). In diesem Fall beträgt die Verstärkung G 3 des Differentialverstärkers80
^, _ λ 678 /11 \
G3~TRT3 (U)
wobei Re 3 = RSO = R 82 und der Stromverstärkungsfaktor hfe jedes der Transistoren Q 80 und Q 82 ausreichend groß ist. Um den Gleichstrombetrieb jedes der Differentialverstärker 60, 70 und 80 konstant zu halten, gelten vorzugsweise folgende Beziehungen:
Λ60 I j Ä62 = Ä70||Ä72 + Ä71 = /?80||
wobei das Symbol »| |« die Parallelschaltung bedeutet.
F i g. 6 zeigt eine weitere Schaltung als Ausführungsform der in F i g. 1 dargestellten Anordnung. Bei der Schaltung nach F i g. 6 sind Pegelverschiebungsdioden D11 im Basiskreis eines PN P-Transistors Q11 des ersten Vergleichers 11 vorgesehen, und Pegelverschiebungsdioden D13 liegen im Basiskreis eines NPN-Transistors Q13 des dritten Vergleichers 13. Auf diese Weise erhält man als Bezugspegel Vrcf 1 des Vergleichers 11
VrefX = Vcc-Vbew-VFW (13)
wobei Vbeπ die Basisschwellenspannung des Transistors QIl und VFIl den Spannungsabfall in Durchlaßrichtung der Dioden DU bedeutet. Der Bezugspegel Vref 3 des Vergleichers 13 beträgt
Vre/3 = Vbeu + VF13 (14)
wobei Vbe i3 die Basisschwellenspannung des Transistors Q13 und VF13 den Spannungsabfall in Vorwärtsrichtung der Dioden D13 bedeutet. Die Dioden DIl erhöhen den Störabstand des Vergleichers 11, und die Dioden D13 erhöhen den Störabstand des Vergleichers 13.
Das NichtVorhandensein des Kollektorstroms des Transistors Q11 entspricht einem ersten Schaltbefehl /1, und das NichtVorhandensein des Kollektorstroms des Transistors Q13 entspricht einem dritten Schaltbefehl /3. Der Befehl /1 macht einen NPN-Transistor Q 21 nicht-leitend, so da3 dessen Kollektor
Vl = VlA= Vcc
abgibt. Wenn der Befehl /1 nicht angelegt wird, das heißt, wenn der Kollektorstrom des Transistors Q11 den Transistor Q 21 leitend macht, liefert dessen Kollektor
Vl = Vl/= Vce<S,\T)21-
In ähnlicher Weise macht ein Befehl /3 einen PNP-Transistor Q 23 nicht-leitend, so daß dessen Emitter V3 = V3A « VB liefert, vorausgesetzt, daß die Beziehung/? 22 >R 23a gilt. Wenn der Befehl /3 nicht angelegt wird, das heißt, wenn der Kollektorstrom des Transistors Q13 den Transistor Q 23 leitend macht, liefert dessen Emitter
V3= V3/= VcElSAT)M+ VbE23.
Dieses V3/entspricht einem zweiten Schaltbefehl 12. Somit macht der Befehl /2 einen NPN-Transistor Q22 nicht-leitend, so daß dessen Kollektor
V2 = V2A = VB
liefert. Wenn der Befehl / 2 nicht gegeben wird, das heißt, wenn das Emitterpotential des Transistors Q 23 V3h beträgt, so daß der Transistor Q 22 eingeschaltet wird, liefert der Kollektor des Transistors
<?22V2= VH= VcE(SAVi*
Wenn der Pegel des Eingangssignals Ei H ist, sind die Transistoren (Ml und ζ) 21 ausgeschaltet, so daß Vl = VlA, und die Transistoren Q13 und Q23 sind eingeschaltet, so daß V3 = V3/ ist. Da in diesem Fall V3 = V3/, wird der Transistor Q 22 ausgeschaltet, so daß V2 = V2A. Hier ist eine Pegelverschiebungsdiode D 22 im Basiskreis des Transistors Q 22 vorgesehen. Der Spannungsabfall VF22 in Vorwärtsrichtung der Diode 22 vergrößert den Ein-/Aus-Schwellenpegel des Transistors Q 22. Somit gilt
Vbe22 + VF22 > V3/,
und der Transistor Q22 wird vollständig ausgeschaltet, wenn V3 = V3/. Da Vl = VlA, V2 = V2A und V3 = V3/ sowie V 1*2 > V2A > V3/, wird nur das Ausgangssignal Eo 1 vom Kollektor des Transistors Q1 erhalten.
Wenn der Pegel des Eingangssignals Ei Mist, sind die Transistoren Q\\,Q2\,Q 13 und Q23 eingeschaltet, während der Transistor Q22 ausgeschaltet ist, so daß Vl = Vl/, V2 = V2A und V3 = V3/ gilt. Da
V2/i > V l/und V2A < V3/, wird nur das Ausgangssignal Eo 2 vom Kollektor des Transistors Q 2 erhalten.
Ist der Pegel des Eingangssignals Ei L, sind die Transistoren QH und Q 21 eingeschaltet, die Transistoren
Q 13 und Q23 sind ausgeschaltet, und der Transistor Q22 ist eingeschaltet, so daß Vl = Vl/, V2 = V2/und <is V3 = V3A. Da V3A>Vl/und V3Λ > V2/, wird nur das Ausgangssignal Eo3 vom Kollektor des Transistors
Q 3 erhalten.
F i g. 7 zeigt eine Modifizierung der in F i g. 1 gezeigten Anordnung, bei der eines von neun Ausgangssignalen
Eo 1 bis Eo 9 nach Maßgabe des speziellen Pegels eines Eingangssignals Herhalten wird. Das Eingangssignal Ei
besitzt neun Pegel, das heißt, H, ΜΊ, M3 ... M4S und L Der Pegel //wird durch einen ersten Vergleicher 11 festgestellt, und der Pegel L wird von einem neunten Vergleicher 19 festgestellt In ähnlicher Weise werden die Pegel M2, Mi ... M8 durch einen zweiten, dritten ... achten Vergleicher 12, 13 ... 18 festgestellt Die Vergleicher 11,12,... 19 liefern Schaltbefehle /1, /2... /9. Diese Schaltbefehle /1, /2... /9 kennzeichnen den Potential-Auswahlzustand von Schaltern 21,22... 29. Einer der Schalter 21 bis 29 liefert ein VorspannungssignaL 5 dessen Potential am höchsten ist Welcher der Schalter das höchste Vorspannungssignal abgibt, bestimmt sich nach Maßgabe der Befehle /1 bis /9 oder des Pegels des Eingangssignals Ei. Wenn beispielsweise Fi = H, liefert der Vergleicher 11 einen Befehl 11, so daß das Potential des Vorspannungssignals V1 unter den Signalen V1 bis V9 das höchste ist Dann wird nur der Transistor V1 leitend, und man erhält das Ausgangssignal Eo 1.
__ ίο
Hierau 7 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals, umfassend
einen Eingangsanschluß für das Eingangssignal (Ei) und eine der Anzahl der zu unterscheidenden PegeJ entsprechenden Anzahl gesonderter Ausgangsanschlüsse (Ausgang 1, Ausgang 2, Ausgang 3),
eine der Anzahl der zu unterscheidenden Pegel entsprechende Anzahl von Vergleichern (11, 12, 13), von Vorspannungsschaltern (21,22,23) und von Schalttransistoren (Q 1, Q2, Q3) von denen die Vergleicher (11, 12,13) mit ihren Eingängen an den Eingangsanschluß angeschlossen sind und von denen die Schalttransisto-
ren (Q 1, Q2, Q3), derart gegeneinander verriegelt sind, daß abhängig vom Pegel des Eingangssignals (Ei)
einer von ihnen einen anderen Schaltzustand als alle übrigen besitzt, wobei je ein Vergleicher (11,12,13) ein Vorspannungsschalter (21, 22, 23) und ein Schalttransistor (Q 1, Q2,Q3) einem der zu erkennenden Pegel zugeordnet sind, der Kollektor dieses Schalttransistors (Qi, Q2, Q3) mit dem zugehörigen Ausgangsanschluß und sein Emitter mit den Emittern der übrigen Schalttransistoren verbunden ist und von denen der Vorspannungsschalter (21, 22, 23) unter der Steuerung durch den Vergleicher (11, 12, 13) eine von zwei jeweiligen Vorspannungen an die Basis des Schalttransistors (Q 1, Q 2, Q 3) anlegt,
dadurch gekennzeichnet,
daß die zusammengeschlossenen Emitter der Schalttransistoren (Qi, Q 2, Q3) an eine Stromquelle (34) angeschlossen sind und eine Differentialschaltungsanordnungen bilden
und daß die von den einzelnen Vorspannungsschaltern (21,22, 23) an den zugehörigen Schalttransistor (Q 1, Q2, Q3) angelegten (V 1, V2, V3) so gewählt sind, daß die gegenseitige Verriegelung der Schalttransistoren durch die Differentialwirkung ihrer Differentialschaltungsanordnung erfolgt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß ein erster Vergleicher (11) einen ersten Eingangstransistor (Q 1) eines ersten Leitungstyps (PNP) aufweist, dessen Basis an den Eingangsanschluß angeschlossen ist, dessen Emitter mit einem ersten gegebenen Potential (Vcc) beaufschlagt ist und dessen Kollektor mit einem ersten Vorspannungsschalter (21) verbunden ist,
daß ein zweiter Vergleicher (12) einen zweiten Eingangstransistor (Q i2) des zweiten Leitungstyps (NPN) aufweist, dessen Basis mit dem Eingangsanschluß verbunden ist, dessen Emitter mit einem zweiten gegebenen Potential (Masse) beaufschlagt ist und dessen Kollektor mit einem zweiten Vorspannungsschalter (22) verbunden ist,
daß ein dritter Vorspannungsschalter (23) direkt mit dem Eingangsanschluß verbunden ist und zugleich einen dritten Vergleicher bildet, und
daß bei einem ersten Pegel des Eingangssignals der erste Eingangstransistor (QiX) den einen Leitungszustand (AUS) und der zweite Eingangstransistor (Q 12) den anderen Leitungszustand (EIN) besitzt und der mit dem ersten Vorspannungsschalter (21) verbundene Schalttransistor (Qi) einen anderen Schaltzustand als die mit dem zweiten Vorspannungsschalter (22) bzw. dem dritten Vorspannungsschalter (23) verbundenen Schalttransistoren (Q 2, Q 3) aufweisen, daß bei einem zweiten Pegel des Eingangssignals sowohl der erste als auch der zweite Eingangstransistor (QH, Q\2) den anderen Leitungszustand besitzen und der mit dem zweiten Vorspannungsschalter (22) verbundene Schalttransistor (Q 2) einen anderen Schaltzustand als die mit dem ersten Vorspannungsschalter (21) bzw. dem dritten Vorspannungsschalter (23) verbundenen Schalttransistoren (Q 1, Q 3) besitzt, und
daß bei einem dritten Pegel des Eingangssignals der zweite Eingangstransistor (Q 12) den einen und der erste Eingangstransistor (QH) den anderen Leitungszustand aufweisen und der mit dem dritten Vorspannungsschalter (23) verbundene Schalttransistor (Q 3) einen anderen Schaltzustand als die mit dem ersten Vorspannungsschalter (21) bzw. dem zweiten Vorspannungsschalter (22) verbundenen Schalttransistoren (Q 1, Q2) besitzt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Spannungsversorgungspotential (Vcc) und das Massepotential das erste bzw. das zweite gegebene Potential darstellen und daß das
so Spannungsversorgungspotential (Vcc) und das Massepotential benutzt werden als Bezugspotentiale zum Feststellen eines hohen, eines mittleren bzw. eines niedrigen Pegels des Eingangssignals (Ei).
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß, wenn der erste Leitungstyp PNP und somit der zweite Leitungstyp NPN ist, die Schalttransistoren (Q 1 bis Q 3) NPN-Transistoren sind.
5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der Emitter des ersten Eingangstransistors (QW) direkt an einen mit dem ersten gegebenen Potential (Vcc) beaufschlagten ersten Schaltungspunkt angeschlossen ist, daß seine Basis über einen ersten Widerstand (RiX) an den Eingangsanschluß angeschlossen ist und daß der Emitter des zweiten Eingangstransistors (Q 12) direkt an einen mit dem zwei'en gegebenen Potential (Masse) beaufschlagten zweiten Schaltungspunkt angeschlossen ist, während seine Basis über einen zweiten Widerstand an den Eingangsanschluß angeschlossen ist.
6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Emitter der Schalttransistoren (Q 1 bis Q 3) an eine Konstantstromquelle (34) angeschlossen sind, so daß der Kollektorstrom des jeweils leitenden der drei Schalttransistoren (Q 1 bis Q 3) unabhängig davon konstant ist, welcher der Schalttransistoren (X) 1 bis Q 3) leitet.
7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der erste Vor-Spannungsschalter (21) einen ersten Detektor-Transistor (Q 21) des zweiten Leitungstyps (NPN) aufweist, der mit seiner Basis an den Kollektor des ersten Eingangstransistors (Q 11), mit seinem Emitter an einem mit dem zweiten gegebenen Potential beaufschlagten Schaltungspunkt und mit seinem Kollektor an die Basis des ersten Schalttransistors (Q X) angeschlossen ist, daß der zweite Vorspannungsschalter (22) einen zweiten
Detektor-Transistor (Q 22) des zweiten Leitungstyps (NPN) enthält, der mit seiner Basis an den Kollektor des zweiten Eingangstransistors (Q 12), mit seinem Emitter an einen mit dem zweiten gegebenen Potential beaufschlagten Schaltungspunkt und mit seinem Kollektor an die Basis des zweiten Schalttransistors (Q 2) angeschlossen ist, und daß der dritte \ orspannungsschalter (23) einen dritten Detektor-Transistor (Q 23) des zweiten Leitungstyps (NPN) enthält, der mit seiner Basis ar den Eingangsanschluß, mit seinem Emitter an einen mit dem zweiten gegebenen, Potential (Masse) beaufschlagten Schaltungspunkt und mit seinem Kollektor an die Basis des dritten Schalttransistors (Q 3) angeschlossen ist.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der erste Vorspannungsschalter (21) einen ersten KollektOi-widerstand (R 2M)tnthält, der zwischen den mit dem ersten gegebenen Potential (Vcc)feeaufschlagten Schaltungspunkt und den Kollektor des ersten Detektor-Transistors (Q 21) geschaltet jo ist, und einen zweiten Kollektorwiderstand (R 21 B) enthält, der zwischen den Kollektor des ersten Detektor-Transistors (Q 21) und den mit dem zweiten gegebenen Potential (Masse) beaufschlagten Schaltungspunkt geschaltet ist, daß der zweite Vorspannungsschalter (22) einen dritten Kollektorwiderstand (R 22A) enthält, der zwischen einen mit einem dritten Potential (VB) beaufschlagten Schaltungspunkt und die Basis des zweiten Schalttransistors (Q 2) geschaltet ist, und einen vkrten Kollektorwiderstand (R 22B) enthält, der zwischen die Basis des zweiten Schalttransistors (Q 2) und den Kollektor des zweiten Detektor-Transistors (Q 22) geschaltet ist, und daß der dritte Vorspannungsschalter (23) einen fünften Kollektorwiderstand (R 23A) enthält, der zwischen den mit dem dritten gegebenen Potential (VB) beaufschlagten Schaltungspunkt und die Basis des dritten Schalttransistors (Q 3) geschaltet ist, und einen sechsten Kollektorwiderstand (R 23B) enthält, der zwischen die Basis des dritten Schalttransistors (Q 3) und den Kollektor des dritten Detektor-Transistors (Q 23) geschaltet ist
9. Schaltungsanordnung nach Anspruch 8. dadurch gekennzeichnet, daß der erste Vorspannungsschalter (21) einen PN-Übergang (D21) enthält, der zu dem zweiten Kollektorwiderstand (R 21 S) in Reihe geschaltet ist, daß der PN-Übergang (D2\) von der Potentialdifferenz zwischen dem ersten gegebenen Potential und dem zweiten gegebenen Potential in Durchlaßrichtung vorgespannt wird, und daß die Durchlaßspannung (VF)an dem PN-Übergang (D 21) im wesentlichen den gleichen Terrperaturkoeffizienten (r VFIcT) aufweist, wie die Basisschwellenspannung fVßE^des ersten Schalttransistors (Q 1).
10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der erste und der zweite Vorspannungsschalter (22,23) mit einer Vorspannungsquelle (R 40. D 40) ausgestattet sind, die zwischen das erste gegebene Potential und das zweite gegebene Potential geschaltet ist, um das dritte gegebene Potential (VB)VM erzeugen.
11. Schaltungsanordnung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, daß dem ersten Schalttransistor (Q 1) ein erstes Paar von Differentialtransistoren (Q60, Q62) zugeordnet ist. deren Emitter an den Kollektor des ersten Schalttransistors (Q 1) angeschlossen sind, daß dem zweiten Schalttransistor (Q2) ein zweites Paar von Differentialtransistoren (Q 70, Q72) zugeordnet ist, deren Kollektoren an die Kollektoren des ersten Paares von Differentialtransistoren (Q 60, ζ) 62) und deren Emitter an den Kollektor des zweiten Schalttransistors (Q 2) angeschlossen sind, daß dem dritten Schalttransistor (Q 3) ein drittes Paar von Differentialtransistoren (Q 80, ζ>82) zugeordnet ist, deren Kollektoren an die Kollektoren der Differentialtransistoren ("ζ) 60, Q 62) des ersten Paares und deren Emitter an den Kollektor des dritten Schalttransistors (Q 3) angeschlossen sind, und daß das erste, das zweite und das dritte Paar von Differentialtransistoren (Q60, <?62; <?70, Q72; ζ)80, Q92) ein Lastelement (R678) besitzen, das an einen Kollektor des ersten Paares von Differentialtransistoren (Q 60, Q 62) angeschlossen ist und gemeinsam als Last für das erste, das zweite und das dritte Paar von Differentialtransistoren verwendet wird.
12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß der erste Vorspannungsschalter (21) einen ersten Schaltkreis (Q2i, R21, R2iA, R2\B) enthält, der auf ein dem Eingangsanschluß zugefiihrtes Betriebsartsignal anspricht, um den ersten Schalttransistor (Q 1) in einen sich von dem Schaltzustand der beiden anderen Schalttransistoren (Q 2, Q 3) unterscheidenden Schaltzustand zu versetzen, wenn der Pegel des Betriebsartsignals seinen Maximalwert annimmt, daß der zweite Vorspannungsschalter (22) einen zweiten Schaltkreis (Q 22, R22A, R 22B) enthält, der auf das Betriebsartsignal und ein Vorspannungssignal anspricht, um den zweiten Schalttransistor (Q 2) in eine sich von dem Schaltzustand der beiden anderen Schalttransistoren (Q UQ 3) unterscheidenden Schaltzustand zu versetzen, wenn der Pegel des Betriebsartsignals einen mittleren Wert annimmt und der Pegel der Vorspannung einen Maximalwert annimmt, und daß der dritte Vorspannungsschalter (23) einen dritten Schaltkreis (Q 23, R23A, R 23B) enthält, der auf das Betriebsartsignal und die Vorspannung anspricht, um den dritten Schalttransistor (Q 3) in einen sich von dem Schaltzustand der beiden anderen Schalttransistoren (Q 1, Q 2) unterscheidenden Schaltzustand zu versetzen, wenn der Pegel des Betriebsartsignals einen minimalen Wert und der Pegel der Vorspannung einen maximalen Wert hat.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß dem ersten Schalttransistor (Qi) ein vierter Schalttransistor (Q 100) zugeordnet ist, dessen Kollektor und Emitter mit dem Kollektor bzw. dem Emitter des ersten Schalttransistors (Q 1) verbunden sind, und dessen Basis ein invertiertes Vorspannungssignal empfängt, welches der gegenphasigen Komponente des Vorspannungssignals entspricht, um die Kollektor-Emitter-Strecke des ersten Schalttransistors (Q 1) kurzzuschließen, wenn der Pegel des Vorspannungssignals einen minimalen Wert annimmt.
DE3237364A 1981-10-08 1982-10-08 Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals Expired DE3237364C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14879381 1981-10-08

Publications (2)

Publication Number Publication Date
DE3237364A1 DE3237364A1 (de) 1983-04-28
DE3237364C2 true DE3237364C2 (de) 1985-06-20

Family

ID=15460818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3237364A Expired DE3237364C2 (de) 1981-10-08 1982-10-08 Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals

Country Status (4)

Country Link
US (1) US4571508A (de)
KR (1) KR860000799B1 (de)
DE (1) DE3237364C2 (de)
GB (1) GB2110028B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3612905C2 (de) * 1986-04-17 1993-11-18 Bosch Gmbh Robert Verfahren zum Auslösen einer Schaltfunktion
US5097147A (en) * 1991-02-01 1992-03-17 Tektronix, Inc. Limited amplitude signal trigger circuit
DE69431796D1 (de) * 1994-07-29 2003-01-09 St Microelectronics Srl Schaltung und Verfahren für wahlweises Steuern von elektrischer Lasten mit niedriger Impedanz
JP2798010B2 (ja) * 1995-07-26 1998-09-17 日本電気株式会社 差動デコード回路
US5874790A (en) * 1997-04-18 1999-02-23 Ford Motor Company Method and apparatus for a plurality of modules to independently read a single sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041469A (en) * 1960-03-07 1962-06-26 Arthur H Ross Translating circuit producing output only when input is between predetermined levels utilizing different breakdown diodes
US3216005A (en) * 1962-02-23 1965-11-02 Philco Corp Analog voltage translating apparatus
US3400279A (en) * 1964-09-30 1968-09-03 Marconi Co Canada Voltage level sensing circuit
US3335292A (en) * 1964-12-14 1967-08-08 James R Alburger Voltage-responsive sequencing switch
US3594766A (en) * 1969-01-24 1971-07-20 Tektronix Inc Analog to digital converter including comparator circuits with internal logic
US3633045A (en) * 1970-01-21 1972-01-04 Lynch Communication Systems Multiple level detector
GB1524230A (en) * 1975-12-01 1978-09-06 Matsushita Electric Ind Co Ltd Ghost signal eliminating system
US4203043A (en) * 1977-05-10 1980-05-13 Tokyo Shibaura Electric Co., Ltd. Tristate changeover switching circuit
GB1604324A (en) * 1977-05-20 1981-12-09 Nippon Kogaku Kk Exposure indicating device
GB1604323A (en) * 1977-05-20 1981-12-09 Nippon Kogaku Kk Display circuit
GB2082411B (en) * 1980-08-13 1985-07-10 Hitachi Ltd Parallel comparator and analogue-to-digital converter

Also Published As

Publication number Publication date
GB2110028B (en) 1985-06-05
DE3237364A1 (de) 1983-04-28
KR840002174A (ko) 1984-06-11
GB2110028A (en) 1983-06-08
US4571508A (en) 1986-02-18
KR860000799B1 (ko) 1986-06-25

Similar Documents

Publication Publication Date Title
EP0096944B1 (de) Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden
DE3101296C2 (de)
EP0689058B1 (de) Schaltungsanordnung zum Überwachen eines Schaltungspunktes auf einen Leckwiderstand
DE2416534C3 (de) Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher
AT392375B (de) Elektronische schaltung mit einem geschuetzten transistor
DE3237364C2 (de) Schaltungsanordnung zur Unterscheidung von wenigstens drei unterschiedlichen Pegeln eines Eingangssignals
DE1537972A1 (de) Logische Schaltung mit Transistoren
DE3501274C2 (de)
DE2925008A1 (de) Integrierte strom-treiberschaltung
DE3024273A1 (de) Pegelwandlerschaltung
DE3034940C2 (de)
DE1449715A1 (de) Leseverstaerker
EP0393224B1 (de) Schaltungsanordnung zur Temperaturüberwachung von in einem Halbleiterschaltkreis integrierten Leistungsschalttransistoren
DE2820416C2 (de) Tristabiler Schaltkreis
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
DE2557209C2 (de) Verfahren zum Ansteuern der Steuergates von PNPN-Schaltern in einem mehrstufigen Koppelfeld sowie Schaltungsanordnung dafür
DE4304262C1 (de) Multiplexeranordnung in Stromschaltertechnik
DE2263671A1 (de) Schaltungsanordnung von lichtemittierenden halbleiterelementen
DE2702536A1 (de) Ab-verstaerker mit konstantem stromverbrauch
DE1911959C3 (de) Bistabile Triggerschaltung
DE3716577A1 (de) Stromspiegelschaltung grosser leistungsfaehigkeit
DE2002578B2 (de) Multistabile Schaltung
DE3114433C2 (de)
EP0588111A2 (de) Speicherelement
DE2721514B1 (de) Schaltungsanordnung zum Umsetzen eines binaeren Eingangssignals in ein Telegrafiesignal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee