DE3209862C2 - Leistungsstufe für zwei erdsymmetrische binäre Ausgangssignale - Google Patents

Abstract

Die vorgeschlagene Leistungsstufe für zwei erdsymmetrische binäre Ausgangssignale wird durch ein binäres Eingangssignal angesteuert, dessen Logikpegel erdsymmetrisch liegen. Das Eingangssignal gelangt an die Basen eines ersten Transistorpaares und das durch einen Inverter invertierte Eingangssignal an die Basen eines zweiten Transistorpaares. Je nach Binärwert des Eingangssignales wird bei jeweils einem Transistor eines jeden Transistorpaares die Kollektor-Emitter-Strecke leitend geschaltet und auf diese Weise eine Versorgungsspannungsquelle in einer vom Binärwert des Eingangssignales abhängigen Polung an die Ausgangsklemmen der Leistungsstufe gelegt. Die Polpotentiale der Versorgungsspannungsquelle sind erdsymmetrisch. Mit Widerständen und einer Diodenbrücke werden die Ausgangsspannungen der Leistungsstufe stabilisiert.

Description

• Die Erfindung betrifft eine Leistungsstufe gemäß dem Oberbegriff des Anspruchs 1.
• Gegentaktleistungsstufen sind allgemein bekannt und anwendbar; sie werden z. B. benötigt, um erdsymmetrische Leitungen, über die hohe Leistungen übertragen werden sollen, mit binären Signalen zu speisen. Die Leistungsstufe muß im Betriebszustand einen niedrigen Ausgangswiderstand haben, wodurch bei den meist kleinen Lastwiderständen das Ziel einer Leistungsanpassung erreicht wird.
• Aus der DE-OS 30 47 149 ist eine derartige Leistungsstufe mit den gattungsbildenden Merkmalen bekannt, die zur Ansteuerung eines piezoelektrischen Summers verwendet wird. Da die Drain-Source-Strecken von je zwei Feldeffekt-Transistoren unterschiedlichen Typs (n-Kanal-Fet und p-Kanal-Fet) in Serie geschaltet sind und die Gates der beiden Transistoren vom gleichen Impulssignal angesteuert werden, tritt bei einem Pegelwechsel in diesem Signal der Fall ein, daß beide Transistoren gleichzeitig leitend sind. Um die Transistoren in diesem Fall vor der Zerstörung zu schützen, muß daher jeder von ihnen mit einem Drain- oder Source-Widerstand versehen werden. Dadurch wird der Ausgangswiderstand der Schaltung hochohmig . Die bekannte Schaltung eignet sich nicht für die Übertragung von Taktsignalen für getaktete Systeme, da ihr Ausgangssignal aus stark verzerrten Impulsen besteht.
• Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Leistungsstufe der eingangs genannten Art anzugeben, die während des Betriebes einen niederohmigen Ausgangswiderstand aufweist.
• Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
• Die Leistungsstufe nach der Erfindung weist im Betriebszustand, in dem Dioden an ihrem Ausgang durchgeschaltet sind, einen geringen Ausgangswiderstand auf. Gleichzeitig stabilisieren die Dioden die Ausgangsspannung der Leistungsstufe.
• Durch eine Ausgestaltung der Erfindung wird die Spannung zwischen jeweils einer Ausgangsklemme und Erde stabilisiert.
• Schließlich lassen sich - bei Anwendung einer weiteren Ausgestaltung der Erfindung - zwei Leistungsstufen ohne weiteres parallel an die gleiche Übertragungsleitung anschließen. Senden beide Stufen gleichzeitig, dann braucht die Übertragung bei Ausfall einer Stufe nicht unterbrochen zu werden. Sendet nur eine Stufe, dann bleibt die zweite in einem passiven Zustand mit hochohmigem Ausgangswiderstand an die Übertragungsleitung angeschlossen und wird nur dann eingeschaltet, wenn in der ersten Stufe ein Defekt auftritt.
• Anhand der Figur soll ein Ausführungsbeispiel der Erfindung näher erläutert werden.
• An einer Eingangsklemme 1 der erfindungsgemäßen Leistungsstufe muß ein binäres Signal angelegt werden, dessen Logikpegel erdsymmetrisch liegen. Der eine Binärwert wird z. B. durch ±5 V gegenüber Erde und der andere durch -5 V gegenüber Erde realisiert. Da die üblichen Logikschaltungen meist binäre Ausgangssignale abgeben, deren Logikpegel erdunsymmetrisch - z. B. bei 0 V und -5 V - liegen, läßt sich die oben gestellte Forderung durch Zwischenschalten eines handelsüblichen Bausteins erfüllen, der für die Umsetzung von Binärsignalen mit unterschiedlichen Logikpegeln (z. B. von Pegeln für TTL-Schaltungen in Pegel für CMOS-Schaltungen) vorgesehen ist. Dabei wird - um bei den angegebenen Zahlenbeispielen für die Logikpegel zu bleiben - die Klemme des Bausteins, die für das Bezugspotential gedacht ist, auf -5 V (gegenüber Erde) gelegt. Die beiden weiteren Anschlüsse für die Versorgungsspannungen werden mit 0 V bzw. ±5 V beaufschlagt.
• Das Eingangssignal wird über zwei parallel liegende Zweige 2, 13 geführt und im ersten Zweig 2 durch einen Inverter 3 invertiert. Die Weiterleitung der Signale in den beiden Zweigen an die Basen von Transistoren 6 und 7 bzw. 17 und 18 wird durch jeweils ein Tristate-Gatter 4 bzw. 16 unterbunden, wenn diese Gatter durch ein Signal an der Klemme 21 (Disable-Eingang) in ihren passiven Zustand mit hochohmigem Ausgang geschaltet werden. Hierdurch wiederum werden die Transistoren 6 und 7 des ersten und die Transistoren 17 und 18 des zweiten Zweiges gesperrt. Die gesamte Leistungsstufe nimmt dann ebenfalls einen passiven Zustand mit hochohmigem Ausgangswiderstand an; in einem solchen Zustand kann sie als redundante Stufe parallel mit einer weiteren aktiven Leistungsstufe an eine gemeinsame Übertragungsleitung angeschlossen werden.
• An einer Klemme 5 wird der positive und einer Klemme 22 der negative Pol einer Versorgungsspannungsquelle für die Transistoren 6, 7, 17 und 18 angeschlossen. Die Potentiale der Pole liegen erdsymmetrisch.
• Die Klemme 5 ist mit dem Kollektor des npn-Transistors 6 im ersten Zweig 2 und mit dem Kollektor des npn-Transistors 17 im zweiten Zweig 13 der Leistungsstufe verbunden. Der Kollektor des pnp-Transistors 7 bzw. 18 des Zweiges 2 bzw. 13 ist mit der Klemme 22 verbunden. Die Emitter der Transistoren eines jeden Zweiges sind über Widerstände 11, 12 bzw. 14, 15 an eine Ausgangsleitung 8 bzw. 19 der Leistungsstufe geführt.
• Bei positivem Potential an der Eingangsklemme 1 - die Gatter 4 und 16 seien offen - schaltet der npn-Transistor 17 im zweiten Zweig und der pnp-Transistor 7 im ersten Zweig durch. Zwischen den Anschlüssen 5 und 22 der Versorgungsspannungsquelle fließt nun Strom über die Widerstände 14 und 12, über zwei Zweige 9 b und 9 d einer Diodenbrücke 9, die zwischen den Ausgangsleitungen 8 und 19 angeordnet ist, und über einen nicht eingezeichneten Verbraucherwiderstand, der über eine symmetrische Übertragungsleitung mit den Ausgangsklemmen 10 und 20 verbunden wird.
• Bei negativem Potential an der Klemme 1 ist der npn- Transistor 6 im ersten Zweig und der pnp-Transistor 15 im zweiten Zweig geöffnet. Der Signalstrom fließt nun über die Widerstände 11 und 15, über die Zweige 9 a und 9 c der Diodenbrücke sowie über den Verbraucherwiderstand. Für symmetrische Belastung durch den Verbraucher ist der Strom über eine Erdbrücke 9 g vernachlässigbar.
• In jedem Zweig der Diodenbrücke 9 ist die gleiche Anzahl von Dioden in Serie geschaltet. Der Verbindungspunkt der Brückenzweige 9 a und 9 c und der der Zweige 9 b und 9 d - also die Anschlußpunkte für einen Diagonalzweig der Brücke - können über die Erdbrücke 9 g geerdet sein. Die Erdung verbessert die Erdsymmetrie der Ausgangssignale. An die Anschlußpunkte 9 e und 9 f des anderen Diagonalzweiges der Brücke sind die Ausgangsleitungen 8 und 19 der Leistungsstufe angeschlossen.
• Wegen des geringen dynamischen Widerstandes der Dioden im durchgeschalteten Zustand, hat die Leistungsstufe im Betriebsfalle einen niederohmigen Ausgangswiderstand.
• Wird die erfindungsgemäße Leistungsstufe an den Ausgangsklemmen 10 und 20 versehentlich kurzgeschlossen, so wird der Kurzschlußstrom durch die Widerstände 11 und 15 bzw. 14 und 12 begrenzt. Diese Widerstände sind daher so zu bemessen, daß z. B. die Transistoren 6, 7, 14 und 15 in ihrem zulässigen Arbeitsbereich bleiben und folglich durch den Kurzschluß nicht zerstört werden können.

Claims (3)

1. Leistungsstufe für zwei erdsymmetrisch binäre Ausgangssignale, die durch ein binäres Eingangssignal angesteuert wird, dessen Logikpegel erdsymmetrisch liegen, die zwei Gegentaktstufen aus je zwei Transistoren enthält, deren Ausgangsstrom durch je einen Widerstand begrenzt wird, und bei der das Eingangssignal an die Steuerelektrode eines ersten und eines zweiten Transistors und über einen Inverter an die Steuerelektrode eines dritten und eines vierten Transistors geführt ist, dadurch gekennzeichnet,

a) daß die vier Transistoren (6, 7, 17, 18) vom bipolaren Typ sind,

b) daß der erste (17) und zweite (18) Transistor sowie der dritte (6) und vierte (7) Transistor jeweils von unterschiedlichem Leitfähigkeitstyp sind,

c) daß die Kollektoren der Transistoren des einen Leitfähigkeitstyps mit dem ersten Pol (5) und die Kollektoren der Transistoren des anderen Leitfähigkeitstpys mit dem zweiten Pol (22) einer Versorgungsspannungsquelle mit erdsymmetrischen Polpotentialen verbunden sind,

d) daß der Emitter des ersten (17) und des zweiten (18) Transistors über je einen der Widerstände (14, 15) mit einer ersten Ausgangsleitung (19) und der Emitter des dritten (6) und des vierten (7) Transistors ebenfalls über je einen der Widerstände ( 11, 12) mit einer zweiten Ausgangsleitung (8) der Leistungsstufe verbunden sind,

e) daß die erste und die zweite Ausgangsleitung (8, 19) der Leistungsstufe an die Anschlußpunkte eines Diagonalzweiges einer Diodenbrücke (9) geführt sind, die im Betriebsfall durchgeschaltet ist.

2. Leistungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlußpunkte des anderen Diagonalzweiges der Diodenbrücke (9) geerdet sind.

3. Leistungsstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Eingangssignal und das invertierte Eingangssignal über jeweils ein Tristate-Gatter (4, 16) an die Basen der Transistoren (6, 7, 17, 18) geleitet wird.